[go: up one dir, main page]

CN114203730B - 显示面板及其制作方法 - Google Patents

显示面板及其制作方法 Download PDF

Info

Publication number
CN114203730B
CN114203730B CN202111498839.9A CN202111498839A CN114203730B CN 114203730 B CN114203730 B CN 114203730B CN 202111498839 A CN202111498839 A CN 202111498839A CN 114203730 B CN114203730 B CN 114203730B
Authority
CN
China
Prior art keywords
layer
metal
insulating layer
region
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111498839.9A
Other languages
English (en)
Other versions
CN114203730A (zh
Inventor
陈远鹏
徐源竣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111498839.9A priority Critical patent/CN114203730B/zh
Priority to PCT/CN2021/138885 priority patent/WO2023103016A1/zh
Priority to US17/622,617 priority patent/US12080543B2/en
Publication of CN114203730A publication Critical patent/CN114203730A/zh
Application granted granted Critical
Publication of CN114203730B publication Critical patent/CN114203730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10W20/4405—
    • H10W20/4421—

Landscapes

  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种显示面板包含依次层叠设置的基板、第一金属层、第一绝缘层、氧化物半导体层、第二绝缘层、第二金属层、第三绝缘层以及第三金属层。所述第一绝缘层包含第一区域及与所述第一区域相邻的一第二区域，所述第二区域的厚度小于所述第一区域的厚度。所述氧化物半导体层的至少一部分在所述基板上的投影与所述第一金属层在所述基板上的投影重合。所述第三金属层通过第三过孔与所述第一金属层连接，所述第三过孔贯穿所述第一绝缘层和所述第三绝缘层，从而提升TFT电性的均匀性以及显示品质。本发明还提供一种显示面板的制作方法。

Description

显示面板及其制作方法
技术领域
本发明涉及一种显示技术领域，特别是涉及一种显示面板及其制作方法。
背景技术
氧化物半导体（例如氧化铟镓锌，Indium Gallium Zinc Oxide，IGZO）因其优异的性能，氧化物半导体（IGZO）相比于非晶硅（Amorphous silicon, A-Si）和低温多晶硅（Low-temperature polycrystalline silicon，LTPS）而言，在迁移率/大面积均匀性，以及成本上具备综合优势，被应用于AMOLED（Active-matrix organic light emitting diode，有源矩阵有机发光二极体）显示中作为阵列基板的半导体主动层。AMOLED显示技术，尤其是大尺寸显示（TV）中，对TFT（Thin Film Transistor，薄膜晶体管）器件的寄生电容要求很高，大的器件和走线造成的寄生电容会造成高的电阻电容延迟（RC-Delay），从而降低面板显示性能。相比于底栅结构的IGZO TFT器件，采用顶栅结构会在很大程度上降低因为栅电极与源漏电极交叠造成的寄生电容高的问题。顶栅(Top Gate, TG)结构的IGZO器件需要在半导体主动层的特定区域进行栅极绝缘层（gate insulation，GI）的蚀刻，并对该区域进行导体化处理，便于形成良好接触降低导通电阻。大尺寸AMOLED显示中，制程非均匀性常常在产品中引入显示的不均匀性，造成显示性能下降。
发明内容
本发明的目的，在于提供一种显示面板及其制作方法，采用增加第二绝缘层过蚀刻工艺，提高第二绝缘层蚀刻和氧化物半导体层导体化的均匀性，从而提升显示面板的显示品质。
为达到本发明前述目的，本发明提供一种显示面板，包含基板、氧化物半导体层、第二绝缘层以及第三金属层。在所述基板上依次设置第一金属层及第一绝缘层，所述第一绝缘层包含第一区域及与所述第一区域相邻的一第二区域，所述第二区域的厚度小于所述第一区域的厚度。氧化物半导体层设置在所述第一绝缘层的所述第一区域远离所述第一金属层的表面上，其中所述氧化物半导体层的至少一部分在所述基板上的投影与所述第一金属层在所述基板上的投影重合。第二绝缘层设置在所述氧化物半导体层远离所述第一绝缘层的表面上，在所述第二绝缘层上依次设置第二金属层以及第三绝缘层。第三金属层设置在所述第三绝缘层远离所述第二金属层的表面上，所述第三金属层通过第一过孔及第二过孔与所述氧化物半导体层电性连接，所述第三金属层通过开设在所述第二区域的第三过孔与所述第一金属层连接，所述第三过孔贯穿所述第一绝缘层和所述第三绝缘层。
优选地，所述第一金属层为遮光金属层、所述第一绝缘层为无机缓冲层，所述氧化物半导体层为有源层，所述第二绝缘层为栅极绝缘层，所述第二金属层为栅极，所述第三绝缘层为介电质层，所述第三金属层为源漏极。
优选地，还包括覆盖在所述第三绝缘层及所述第三金属层的钝化层，所述钝化层厚度介于1000-5000Å之间。
优选地，所述第二金属层包括第一过渡金属部及层叠在所述第一过渡金属部上的第一金属材料部，所述第三金属层则包括第二过渡金属部及层叠在所述第二过渡金属部上的第二金属材料部。
优选地，所述第一过渡金属部的材料为钼、钛、钨、铬、镍或其组合，所述第一金属材料部的材料为铜、铝。
优选地，所述第二过渡金属部的材料为钼、钛、钨、铬、镍或其组合，所述第二金属材料部的材料为铜、铝。
本发明还提供一种显示面板的制作方法，其特征在于，包括如下步骤：
提供基板，在所述基板上依次沉积第一金属层及第一绝缘层，所述第一绝缘层包含第一区域及与所述第一区域相邻的一第二区域，所述第二区域的厚度小于所述第一区域的厚度；
在所述第一绝缘层的所述第一区域远离所述第一金属层的表面上沉积氧化物半导体层，所述氧化物半导体层的至少一部分在所述基板上的投影与所述第一金属层在所述基板上的投影重合；
在所述氧化物半导体层远离所述第一绝缘层的表面上沉积第二绝缘层，在所述第二绝缘层上依次沉积第二金属层以及第三绝缘层；以及
在所述第三绝缘层远离所述第二金属层的表面上沉积第三金属层，所述第三金属层通过第一过孔及第二过孔与所述氧化物半导体层电性连接，所述第三金属层通过形成在所述第二区域的第三过孔与所述第一金属层连接，所述第三过孔贯穿所述第一绝缘层和所述第三绝缘层。
优选地，所述第二金属层包括第一过渡金属部及设置在所述第一过渡金属部上的第一金属材料部，所述第一过渡金属部的材料为钼、钛、钨、铬、镍或其组合，且厚度为50-500Å，所述第一金属材料部的材料为铜、铝，且厚度为2000-5000Å。
优选地，所述第三金属层包括第二过渡金属部及设置在所述第二过渡金属部上的第二金属材料部，所述第二过渡金属部的材料为钼、钛、钨、铬、镍或其组合，且厚度为50-500Å，所述第二金属材料部的材料为铜、铝，且为厚度2000-10000Å。
优选地，还包括覆盖在所述第三绝缘层及所述第三金属层的钝化层，所述钝化层厚度介于1000-5000Å之间。
本发明还具有以下功效，本发明通过在第二绝缘层采用过蚀刻工艺，对第一绝缘层形成一定的程度的蚀刻，并在保证第二绝缘层完全蚀刻的前提下，氧化物半导体层可以形成整面的高均匀性、高迁移率，从而使TFT电性稳定高而有效提升显示面板的显示品质。此外，在第二绝缘层采用过蚀刻工艺下，能够降低后制程中在第一绝缘层蚀刻第三过孔的负荷，保证了第三金属层与第一金属层之间形成良好接触，发挥了第一金属层遮光特性同时不影响TFT饱和迁移率特性。具体而言，本发明顶栅结构的IGZO TFT制程工艺中，通过对第二绝缘层的过蚀刻工艺保证了氧化物半导体层导体化制程的均匀性，同时过蚀刻形成厚度不同的第一区域及第二区域，降低第一绝缘层开设第三过孔的负荷，从而提高了源/漏极与第一金属层的接触稳定性和均匀性。由于优良的导体化均匀性和良好的第一金属层搭接特性，一方面在保证第一金属层遮光特性的条件下，提升TFT器件的饱和迁移率特性，另一方面整体提升TFT电性的均匀性、高迁移率，提升显示面板的显示品质。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明显示面板的横截面示意图；
图２至图10是本发明显示面板的制作方法的各横截面示意图；及
图11是本发明显示面板的制作方法的方块流程图。
具体实施方式
在具体实施方式中提及“实施例”意指结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的不同位置出现的相同用语并非必然被限制为相同的实施方式，而应当理解为与其它实施例互为独立的或备选的实施方式。在本发明提供的实施例所公开的技术方案启示下，本领域的普通技术人员应理解本发明所描述的实施例可具有其他符合本发明构思的技术方案结合或变化。
本发明的显示面板及制作方法和显示面板优选的应用于大尺寸（如TV）显示制程工艺，特别是本发明的IGZO TFT制程采用顶栅(TG)中的第二绝缘层(GI)过蚀刻和氧化物半导体层的导体化工艺，整体提升薄膜晶体管(TFT)电性的均匀性、高迁移率，使TFT 的有源层电性越稳定，进而提升显示品质。
请参照图1所示，其为本发明显示面板的横截面示意图。如图所示，本发明提供一种显示面板100，包含基板110、第一金属层120、第一绝缘层130、氧化物半导体层140、第二绝缘层150以及第二金属层160。在所述基板110上依次设置第一金属层120及第一绝缘层130，所述第一绝缘层130包含第一区域132及与所述第一区域132相邻的一第二区域134。氧化物半导体层140设置在所述第一绝缘层130远离所述第一金属层120的表面上，其中所述氧化物半导体层140的至少一部分在所述基板110上的投影与所述第一金属层120在所述基板110上的投影重合。具体的，氧化物半导体层140在所述基板110上的投影与所述第一金属层120在所述基板110上的投影全部重合。第一金属层120在显示面板100中起到遮光作用，以避免半导体氧化物层140受到外界光的影响而降低其导电特性和稳定性，因此，氧化物半导体层140的投影是全部投影在第一金属层120里面。
第二绝缘层150设置在所述氧化物半导体层140远离所述第一绝缘层130的表面上，在所述第二绝缘层150上依次设置第二金属层160以及第三绝缘层170。第三金属层180A、180B设置在所述第三绝缘层170远离所述第二金属层160的表面上，所述第三金属层180A、180B通过第一过孔186及第二过孔188与所述氧化物半导体层140电性连接。
如图1所示的实施例中，所述第一绝缘层130与所述氧化物半导体层140交叠的区域为所述第一区域132，所述第一绝缘层130不与所述氧化物半导体层140交叠的区域则为所述第二区域134，所述第二区域134的厚度小于所述第一区域132的厚度且存在一高度差(未标示)，所述高度差介于300-1500Å之间。
在本实施例中，所述第一金属层120为遮光金属层，所述第一绝缘层130为无机缓冲层，所述氧化物半导体层140为有源层，所述第二绝缘层150为栅极绝缘层(GI)，所述第二金属层160为栅极(Gate)，所述第三绝缘层170为介电质层(interlayer dielectric,ILD)，所述第三金属层180A、180B为源/漏极(S/D)。
如图1所示的实施例中，还包括开设在所述第二区域134的第三过孔189以及覆盖在所述第三绝缘层170及所述第三金属层180A、180B的钝化层190(如图10)。所述第三过孔189贯穿所述第三绝缘层170及所述第一绝缘层130，所述第三金属层180B通过所述第三过孔189与所述第一金属层120电性连接，所述钝化层190厚度介于1000-5000Å之间。
由于降低了在第二区域134的所述第一绝缘层130的厚度，同时降低了开设第三过孔189的负荷，从而提高了第三金属层180B与第一金属层120的接触稳定性和均匀性。再者，由于设置在所述氧化物半导体层140上的所述第二绝缘层150的厚度具有一定的分布，需要将导体化区域的氧化物半导体层140上的第二绝缘层150完全蚀刻干净，所以采用过蚀刻的工艺，从而得到优良的氧化物半导体层140均匀性和良好的第一金属层120搭接特性。一方面在保证第一金属层120遮光特性的条件下，提升TFT器件的饱和迁移率特性，另一方面整体提升TFT电性的均匀性、高迁移率，提升显示面板的显示品质。
特别是，所述第二金属层160还包括第一过渡金属部162及层叠在所述第一过渡金属部162上的第一金属材料部164，所述第三金属层180A、180B则包括第二过渡金属部182及层叠在所述第二过渡金属部182上的第二金属材料部184。在本实施例中，第一过渡金属部162及第二过渡金属部182材料优选为钼(Mo)、钛(Ti)、钨(W)、铬(Cr)、镍(Ni)或其组合，且厚度为50-500Å，用以增加粘附力和阻止向它层扩散；第一金属材料部164及第二金属材料部184材料则优选为铜(Cu)、铝(Al)或其他导电率高的金属，且厚度为2000-5000Å。
具体而言，在大尺寸的显示面板100中需要采用铜、铝或其他导电率高的金属做为金属走线以降低电阻，而铜、铝或其他导电率高的金属与氧化硅的粘附力较差并且铜、铝或其他导电率高的金属也会向氧化硅中扩散，因此为了提高粘附力和阻止扩散，就增加了第一过渡金属部162及第二过渡金属部182。
请一并参考图2至图11所示，本发明还提供一种显示面板100的制作方法，包括如下步骤：步骤S10，提供基板110，在所述基板110上依次沉积第一金属层120及第一绝缘层130。步骤S20，在所述第一绝缘层130远离所述第一金属层120的表面上沉积氧化物半导体层140，所述氧化物半导体层140的至少一部分在所述基板110上的投影与所述第一金属层120在所述基板110上的投影重合。具体而言，如图7所示，氧化物半导体层140在所述基板110上的投影与所述第一金属层120在所述基板110上的投影全部重合。
步骤S30，在所述氧化物半导体140层远离所述第一绝缘层130的表面上沉积第二绝缘层150，在所述第二绝缘层150上依次沉积第二金属层160以及第三绝缘层170。步骤S40，在所述第三绝缘层170远离所述第二金属层160的表面上沉积第三金属层180A、180B，所述第三金属层180A、180B通过第一过孔186及第二过孔188与所述氧化物半导体层140电性连接，其中所述第一绝缘层130与所述氧化物半导体层140交叠的区域为所述第一区域132，所述第一绝缘层130不与所述氧化物半导体层140交叠的区域为所述第二区域134，所述第二区域134的厚度小于所述第一区域132的厚度且存在一高度差(未标示)，其高度差优选为300-1500Å。
在步骤S10中，首先清洗基板110。在步骤S20中，如图2所示，在基板110上沉积第一金属层120(遮光金属层)，其可以是单层的钼、钛、钨、铬、镍或其组合，也可以是上述材料的双层组合，厚度优选为1500-9000Å，然后图形化以定义出薄膜晶体管TFT的遮光区域以及相应的走线区域。在步骤S30中，如图3所示，沉积第一绝缘层130(Buffer layer)，其可以是单层氮化硅(SixNx)、氧化硅(SiOx)、氮氧化硅硅(SiON)，或是上述材料的双层膜，厚度优选为3000-6000Å，用于覆盖第一金属层120及形成相应的走线区域。
在步骤S30中，如图4所示，沉积氧化物半导体层140，图形化以定义出薄膜晶体管TFT的有源层/主动层以及电容所在区域，其厚度优选为100-1000Å，其中第一绝缘层130与氧化物半导体层140的交叠区域为第一区域132，不与所述氧化物半导体层140交叠的区域则为第二区域134。
具体的，如图5及图6所示，利用一道光罩(图略)，定义出栅极金属层160区域，采用湿蚀刻栅极金属层160，再利用金属保护层图，干法蚀刻第二绝缘层150。在第二绝缘层150蚀刻中采用四氟化碳(Tetrafluoromethane，CF4)气体作为主蚀刻气体，利用化学蚀刻，在第二绝缘层150蚀刻完成后，增加一定的蚀刻时间(过蚀刻)，蚀刻第一绝缘层130，此时，因为蚀刻为化学蚀刻具有膜层选择性，不会蚀刻氧化物半导体层140，从而只会蚀刻第一绝缘层130的第二区域134，最终形成第一区域132的厚度大于第二区域134的厚度。由于优良的氧化物半导体层140导体化均匀性和良好的第一金属层120搭接特性，一方面在保证第一金属层120遮光特性的条件下，提升薄膜晶体管TFT器件的饱和迁移率特性，另一方面整体提升薄膜晶体管TFT电性的均匀性、高迁移率，提升显示面板的显示品质。
在步骤S30中，如图8所示，还包括开设在所述第二区域134的第三过孔189，所述第三过孔189通过所述第三绝缘层170及所述第一绝缘层130与所述第一金属层120电性连接。第二绝缘层150作为栅极绝缘层(GI)，厚度优选为1000-3000Å。第二金属层160作为栅极金属层，采用双层结构，具体结构容后详述。在步骤S40中，沉积第三绝缘层170作为介电质层(ILD，例如为SiOx)，厚度优选为3000-10000Å，使用图形化工艺，分别蚀刻出第三绝缘层170的第一过孔186及第二过孔188，以电性接触至氧化物半导体层140。
在步骤S30中，如图8及图9所示，在第二绝缘层150采用过蚀刻工艺，对第一绝缘层130形成一定的程度的蚀刻，并在保证第二绝缘层150完全蚀刻的前提下，氧化物半导体层140可以形成整面的高均匀性、高迁移率，从而使薄膜晶体管TFT电性稳定高而有效提升显示面板100的显示品质。此外，在第二区域134的第二绝缘层150中采用过蚀刻工艺下，能够降低后制程中在第一绝缘层130蚀刻第三过孔189的负荷，保证了第三金属层180B与第一金属层120之间形成良好接触，发挥了第一金属层120遮光特性同时不影响薄膜晶体管TFT饱和迁移率特性。
具体而言，本实施例中的顶栅结构的IGZO TFT制程工艺中，通过对第二绝缘层150的过蚀刻工艺保证了将设置在氧化物半导体层140上的第二绝缘层150能够完全蚀刻干净，从而得到氧化物半导体层140导体化制程的均匀性，同时形成厚度不同的第一区域132及第二区域134，降低第一绝缘层130开设第三过孔189的负荷，从而提高了第三金属层180A、180B与第一金属层120的接触稳定性和均匀性。再者，由于一方面在保证第一金属层120遮光特性的条件下，提升薄膜晶体管TFT器件的饱和迁移率特性，另一方面整体提升薄膜晶体管TFT电性的均匀性、高迁移率，提升显示面板100的显示品质。
具体的，在沉积第三金属层180A、180B中，与第二金属层160同样采用多层金属结构，如图9所示。也就是说，所述第二金属层160包括第一过渡金属部162及设置在所述第一过渡金属部162上的第一金属材料部164，所述第一过渡金属部162的材料优选为钼、钛、钨、铬、镍或其组合，且厚度为50-500Å。所述第一金属材料部164的材料优选为铜、铝或其他导电率高的金属，且厚度为2000-5000Å。
同理，所述第三金属层180A、180B包括第二过渡金属部182及设置在所述第二过渡金属部182上的第二金属材料部184，所述第二过渡金属部182的材料为钼、钛、钨、铬、镍或其组合，也可以是导电氧化物材料，如氧化铟锡(Indium Tin Oxide, ITO）、氧化铟锌(Indium Zinc Oxide, IZO)、氧化铝锌(Aluminum Zinc Oxide, AZO)，且厚度为50-500Å，所述第二金属材料部184的材料为铜、铝或其他导电率高的金属，且为厚度2000-10000Å。然后再利用同一道光罩，定义出第三金属层180A、180B，驱动薄膜晶体管TFT的顶栅和第一金属层120的转接层以及其他金属走线区域。
在步骤S40之后，如图10所示，本实施例还沉积钝化层190(PV，例如SiOx)，厚度优选为1000-5000Å，并蚀刻出过孔(未标示)，再沉积有机平坦层用于平坦显示面板100的表面，其后通过黄光做出过孔，制备第一电极(图略)用于接触OLED发光器件(图略)，并图形化以沉积像素定义层(图略)，通过黄光定义出发光区，完成驱动背板的制作。
本发明通过在第二绝缘层150采用过蚀刻工艺，对第一绝缘层130形成一定的程度的蚀刻，并在保证第二绝缘层150在完全蚀刻的前提下，氧化物半导体层140可以形成整面的高均匀性、高迁移率，从而使薄膜晶体管TFT电性稳定高而有效提升显示面板的显示品质。此外，在第二绝缘层150采用过蚀刻工艺下，能够降低后制程中在第一绝缘层130蚀刻第三过孔189的负荷，保证了第三金属层180B与第一金属层120之间形成良好接触，发挥了第一金属层120遮光特性同时不影响薄膜晶体管TFT饱和迁移率特性。
具体而言，本发明顶栅(TG)结构的IGZO薄膜晶体管TFT制程工艺中，通过对第二绝缘层150的过蚀刻工艺保证了氧化物半导体层140导体化制程的均匀性，同时过蚀刻形成厚度不同的第一区域132及第二区域134，降低第一绝缘层130开设第三过孔189的负荷，从而提高了第三金属层180A、180B与第一金属层120的接触稳定性和均匀性。由于优良的导体化均匀性和良好的第一金属层120搭接特性，一方面在保证第一金属层120遮光特性的条件下，提升薄膜晶体管TFT器件的饱和迁移率特性，另一方面整体提升薄膜晶体管TFT电性的均匀性、高迁移率，提升显示面板100的显示品质。
综上所述，虽然本发明结合其具体实施例而被描述，应该理解的是，许多替代、修改及变化对于那些本领域的技术人员将是显而易见的。因此，其意在包含落入所附权利要求书的范围内的所有替代、修改及变化。

Claims (10)

1.一种显示面板，其特征在于，包含：
基板，在所述基板上依次设置第一金属层及第一绝缘层，所述第一绝缘层包含第一区域及与所述第一区域相邻的一第二区域，所述第二区域的厚度小于所述第一区域的厚度；
氧化物半导体层，设置在所述第一绝缘层的所述第一区域远离所述第一金属层的表面上，其中所述氧化物半导体层的至少一部分在所述基板上的投影与所述第一金属层在所述基板上的投影重合；其中，所述第一绝缘层与所述氧化物半导体层交叠的区域为所述第一区域，所述第一绝缘层不与所述氧化物半导体层交叠的区域为所述第二区域；
第二绝缘层，设置在所述氧化物半导体层远离所述第一绝缘层的表面上，在所述第二绝缘层上依次设置第二金属层以及第三绝缘层，所述第三绝缘层覆盖所述第二金属层、所述第二绝缘层、所述氧化物半导体层及所述第一绝缘层；以及
第三金属层，设置在所述第三绝缘层远离所述第二金属层的表面上，所述第三金属层通过第一过孔及第二过孔与所述氧化物半导体层电性连接；所述第三金属层通过开设在所述第二区域的第三过孔与所述第一金属层连接，所述第三过孔贯穿所述第一绝缘层和所述第三绝缘层；其中，所述第一金属层为遮光金属层，所述氧化物半导体层为有源层，所述第二绝缘层为栅极绝缘层，所述第二金属层为栅极，所述第三金属层为源漏极。
2.如权利要求1所述显示面板，其特征在于，所述第一绝缘层为无机缓冲层，所述第三绝缘层为介电质层。
3.如权利要求1所述显示面板，其特征在于，还包括覆盖在所述第三绝缘层及所述第三金属层的钝化层，所述钝化层厚度介于
Figure FDA0004150130890000011
之间。
4.如权利要求1所述显示面板，其特征在于，所述第二金属层包括第一过渡金属部及层叠在所述第一过渡金属部上的第一金属材料部，所述第三金属层包括第二过渡金属部及层叠在所述第二过渡金属部上的第二金属材料部。
5.如权利要求4所述显示面板，其特征在于，所述第一过渡金属部的材料为钼、钛、钨、铬、镍或其组合，所述第一金属材料部的材料为铜、铝。
6.如权利要求4所述显示面板，其特征在于，所述第二过渡金属部的材料为钼、钛、钨、铬、镍或其组合，所述第二金属材料部的材料为铜、铝。
7.一种显示面板的制作方法，其特征在于，包括如下步骤：
提供基板，在所述基板上依次沉积第一金属层及第一绝缘层，所述第一绝缘层包含第一区域及与所述第一区域相邻的一第二区域，所述第二区域的厚度小于所述第一区域的厚度；
在所述第一绝缘层的所述第一区域远离所述第一金属层的表面上沉积氧化物半导体层，所述氧化物半导体层的至少一部分在所述基板上的投影与所述第一金属层在所述基板上的投影重合；其中，所述第一绝缘层与所述氧化物半导体层交叠的区域为所述第一区域，所述第一绝缘层不与所述氧化物半导体层交叠的区域为所述第二区域；
在所述氧化物半导体层远离所述第一绝缘层的表面上沉积第二绝缘层，在所述第二绝缘层上依次沉积第二金属层以及第三绝缘层；以及
在所述第三绝缘层远离所述第二金属层的表面上沉积第三金属层，所述第三金属层通过第一过孔及第二过孔与所述氧化物半导体层电性连接，所述第三金属层通过形成在所述第二区域的第三过孔与所述第一金属层连接，所述第三过孔贯穿所述第一绝缘层和所述第三绝缘层；其中，所述第一金属层为遮光金属层，所述氧化物半导体层为有源层，所述第二绝缘层为栅极绝缘层，所述第二金属层为栅极，所述第三金属层为源漏极。
8.如权利要求7所述显示面板的制作方法，其特征在于，所述第二金属层包括第一过渡金属部及设置在所述第一过渡金属部上的第一金属材料部，所述第一过渡金属部的材料为钼、钛、钨、铬、镍或其组合，且厚度为
Figure FDA0004150130890000032
所述第一金属材料部的材料为铜、铝，且厚度为
Figure FDA0004150130890000035
9.如权利要求7所述显示面板的制作方法，其特征在于，所述第三金属层包括第二过渡金属部及设置在所述第二过渡金属部上的第二金属材料部，所述第二过渡金属部的材料为钼、钛、钨、铬、镍或其组合，且厚度为
Figure FDA0004150130890000031
所述第二金属材料部的材料为铜、铝，且为厚度
Figure FDA0004150130890000034
10.如权利要求7所述显示面板的制作方法，其特征在于，还包括覆盖在所述第三绝缘层及所述第三金属层的钝化层，所述钝化层厚度介于
Figure FDA0004150130890000033
之间。
CN202111498839.9A 2021-12-09 2021-12-09 显示面板及其制作方法 Active CN114203730B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111498839.9A CN114203730B (zh) 2021-12-09 2021-12-09 显示面板及其制作方法
PCT/CN2021/138885 WO2023103016A1 (zh) 2021-12-09 2021-12-16 显示面板及其制作方法
US17/622,617 US12080543B2 (en) 2021-12-09 2021-12-16 Display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111498839.9A CN114203730B (zh) 2021-12-09 2021-12-09 显示面板及其制作方法

Publications (2)

Publication Number Publication Date
CN114203730A CN114203730A (zh) 2022-03-18
CN114203730B true CN114203730B (zh) 2023-05-30

Family

ID=80651696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111498839.9A Active CN114203730B (zh) 2021-12-09 2021-12-09 显示面板及其制作方法

Country Status (3)

Country Link
US (1) US12080543B2 (zh)
CN (1) CN114203730B (zh)
WO (1) WO2023103016A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274694A (zh) * 2022-07-08 2022-11-01 深圳市华星光电半导体显示技术有限公司 显示面板、制作方法及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244110A (zh) * 2020-01-19 2020-06-05 深圳市华星光电半导体显示技术有限公司 一种显示面板以及电子装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533192B (zh) * 1998-02-09 2011-08-03 精工爱普生株式会社 液晶板及电子设备
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103268047B (zh) * 2012-12-31 2015-12-09 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
JP2014170829A (ja) * 2013-03-04 2014-09-18 Sony Corp 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法
KR102248645B1 (ko) * 2013-12-02 2021-05-04 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102493127B1 (ko) * 2015-10-01 2023-01-31 삼성디스플레이 주식회사 반도체 소자 및 그의 제조 방법
CN106129086B (zh) * 2016-07-21 2019-04-30 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN107680993B (zh) * 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
US10651257B2 (en) * 2017-12-18 2020-05-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
CN108873514A (zh) * 2018-06-11 2018-11-23 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
KR102546780B1 (ko) * 2018-12-28 2023-06-21 엘지디스플레이 주식회사 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN109786257B (zh) * 2019-01-18 2022-04-01 惠科股份有限公司 薄膜晶体管的制作方法、阵列基板和显示面板
CN110112144B (zh) * 2019-04-29 2024-04-16 福建华佳彩有限公司 一种高分辨率显示的tft结构及其制备方法
CN113257835B (zh) * 2020-02-07 2024-11-26 夏普株式会社 有源矩阵基板及其制造方法
CN111463252B (zh) * 2020-04-20 2022-12-30 合肥鑫晟光电科技有限公司 一种显示面板及其制备方法、显示装置
CN112670301A (zh) * 2020-12-24 2021-04-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
JP2022191755A (ja) * 2021-06-16 2022-12-28 シャープディスプレイテクノロジー株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244110A (zh) * 2020-01-19 2020-06-05 深圳市华星光电半导体显示技术有限公司 一种显示面板以及电子装置

Also Published As

Publication number Publication date
US12080543B2 (en) 2024-09-03
WO2023103016A1 (zh) 2023-06-15
US20240030225A1 (en) 2024-01-25
CN114203730A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
US9343583B2 (en) Thin film transistor and thin film transistor array panel including the same
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102456696B (zh) 显示装置及其制造方法
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
WO2016041304A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN108493198A (zh) 阵列基板及其制作方法、有机发光二极管显示装置
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
CN107170807B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2018188146A1 (zh) 一种阵列基板、显示装置及其制作方法
US9484362B2 (en) Display substrate and method of manufacturing a display substrate
CN106920836A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN103765597A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN105702744A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105428313A (zh) 阵列基板及其制备方法、显示装置
WO2019148579A1 (zh) 薄膜晶体管阵列基板及其制造方法
KR20170113739A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
WO2020134957A1 (zh) 显示面板、显示面板的制造方法和显示装置
CN107275345A (zh) 显示基板、显示装置及显示基板的制作方法
TW201503374A (zh) 氧化物半導體薄膜電晶體
WO2020037850A1 (zh) 阵列基板及其制造方法、显示面板
CN114203730B (zh) 显示面板及其制作方法
CN100483233C (zh) 平面显示器的像素结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant