[go: up one dir, main page]

CN114121903B - 深沟槽电容器、半导体结构及其形成方法 - Google Patents

深沟槽电容器、半导体结构及其形成方法

Info

Publication number
CN114121903B
CN114121903B CN202110228698.2A CN202110228698A CN114121903B CN 114121903 B CN114121903 B CN 114121903B CN 202110228698 A CN202110228698 A CN 202110228698A CN 114121903 B CN114121903 B CN 114121903B
Authority
CN
China
Prior art keywords
dielectric
contact via
layer
metal electrode
electrode plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110228698.2A
Other languages
English (en)
Other versions
CN114121903A (zh
Inventor
刘铭棋
张宇行
刘世昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114121903A publication Critical patent/CN114121903A/zh
Application granted granted Critical
Publication of CN114121903B publication Critical patent/CN114121903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H10P50/283—
    • H10W20/056—
    • H10W20/069—
    • H10W20/076—
    • H10W20/081—
    • H10W20/083—
    • H10W20/089—
    • H10W20/42—
    • H10W70/611—
    • H10W70/635—
    • H10W70/65—
    • H10W20/496—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

提供一种深沟槽电容器、半导体结构及其形成方法。所述方法包括在衬底中形成深沟槽，并且在深沟槽中以及在深沟槽之上形成层堆叠，所述层堆叠包括与至少两个节点介电层交错的至少三个金属电极板。在层堆叠之上形成接触级介电材料层，且形成穿过接触级介电材料层的接触通孔空腔。通过通过执行至少两次包括刻蚀掩模形成工艺及刻蚀工艺的处理步骤的组合而选择性地增加接触通孔空腔的相应的子集的深度来区分接触通孔空腔的深度。可在接触通孔空腔中的每一者内形成介电接触通孔衬垫与板接触通孔结构的组合。可通过相应的介电接触通孔衬垫将延伸穿过任何金属电极板的板接触通孔结构与此种金属电极板电隔离。

Description

深沟槽电容器、半导体结构及其形成方法
技术领域
本发明实施例涉及一种深沟槽电容器、半导体结构及其形成方法。
背景技术
在半导体芯片中采用电容器，以用于许多应用(例如电力供应稳定)。电容器往往会占用大量的装置面积，且因此，可以小的装置占用面积(footprint)提供高电容的电容器是期望的。
发明内容
本发明实施例提供一种深沟槽电容器，其包括：至少一个深沟槽，从衬底的顶表面向下延伸；以及层堆叠，包括与至少两个节点介电层交错的至少三个金属电极板，其中：层堆叠内的每一层包括位于至少一个深沟槽中的每一者内部的相应的垂直延伸部分及位于衬底的顶表面上方的相应的水平延伸部分；主电极总成，包括选自至少三个金属电极板中的至少两个主金属电极板；互补电极总成，包括选自至少三个金属电极板中的至少一个互补金属电极板；且层堆叠内的每一层具有包含在垂直平面内的相应的侧壁，垂直平面包括层堆叠的外周边的区段。
本发明实施例提供一种半导体结构，其包括位于衬底上的至少一个深沟槽电容器，其中至少一个深沟槽电容器中的每一者包括：深沟槽，从衬底的顶表面向下延伸；层堆叠，包括与至少两个节点介电层交错的至少三个金属电极板；以及板接触通孔结构，接触至少三个金属电极板中的相应一者的顶表面，其中：层堆叠内的每一层包括位于深沟槽内部的相应的垂直延伸部分及位于衬底的顶表面上方的相应的水平延伸部分；板接触通孔结构与至少三个金属电极板之间的每一界面位于水平平面内，水平平面包括至少三个金属电极板中的相应一者的顶表面；且其中板接触通孔结构中的每一者被具有均匀的侧向厚度的相应的介电接触通孔衬垫在侧向上环绕。
本发明实施例提供一种形成半导体结构的方法，其包括：形成垂直地延伸到衬底中的至少一个深沟槽；在至少一个深沟槽中及至少一个深沟槽之上形成层堆叠，层堆叠包括与至少两个节点介电层交错的至少三个金属电极板；在层堆叠之上形成接触级介电材料层；形成穿过接触级介电材料层的接触通孔空腔，使得接触通孔空腔中的每一者具有位于层堆叠内的最顶层上方的底表面；通过执行至少两次包括刻蚀掩模形成工艺及刻蚀工艺的处理步骤的组合，选择性地增加接触通孔空腔的相应的子集的深度；以及在接触通孔空腔中的每一者内形成介电接触通孔衬垫与板接触通孔结构的组合。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1是根据本公开实施例的在衬底中形成深沟槽之后的示例性结构的垂直剖视图。
图2是根据本公开实施例的在形成包括与至少两个节点介电层交错的至少三个金属电极板的层堆叠之后的示例性结构的垂直剖视图。
图3是根据本公开实施例的在将层堆叠图案化以形成层堆叠的水平延伸部分的垂直侧壁之后的示例性结构的垂直剖视图。
图4是根据本公开实施例的在形成接触级介电层(contact-level dielectriclayer)之后的示例性结构的垂直剖视图。
图5是根据本公开实施例的在形成接触通孔空腔(contact via cavity)之后的示例性结构的垂直剖视图。
图6A到图6C是根据本公开实施例的在接触通孔空腔根据第一图案化方案选择性地垂直延伸期间的示例性结构的依序的垂直剖视图。
图7A到图7C是根据本公开实施例的在接触通孔空腔根据第二图案化方案选择性地垂直延伸期间的示例性结构的依序的垂直剖视图。
图8是根据本公开实施例的在接触通孔空腔选择性地垂直延伸之后的示例性结构的垂直剖视图。
图9是根据本公开实施例的在使每一接触通孔空腔周围的金属电极板的水平部分在侧向上凹陷之后的示例性结构的垂直剖视图。
图10是根据本公开实施例的在终端节点介电刻蚀工艺(terminal nodedielectric etch process)之后的示例性结构的垂直剖视图。
图11A是根据本公开实施例的在形成介电接触通孔衬垫之后的示例性结构的垂直剖视图。
图11B是图11A所示示例性结构的替代实施例的垂直剖视图。
图12是根据本公开实施例的在形成板接触通孔结构之后的示例性结构的垂直剖视图。
图13A是根据本公开实施例的在形成金属内连结构之后的示例性结构的垂直剖视图。
图13B是图13A所示示例性结构的缩小的垂直剖视图。
图13C是图13A所示示例性结构的替代实施例的垂直剖视图。
图14是根据本公开实施例的包含含有深沟槽电容器的半导体管芯的示例性芯片总成(chip assembly)的垂直剖视图。
图15是示出本公开的方法的一般处理步骤的流程图。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
本公开涉及半导体装置，且具体来说涉及一种包括自对准板接触通孔结构(self-aligned plate contact via structure)的深沟槽电容器及形成所述深沟槽电容器的方法。
深沟槽电容器可用作集成无源装置，以提供大的电容，深沟槽电容器可用于稳定电力供应且在手持装置中用作噪声滤波器(noise filter)。如果在深沟槽电容器中使用多于两个电极板，则用于接触刻蚀工艺的工艺窗口会非常窄。接触刻蚀工艺可同时刻蚀穿过不同类型的层堆叠，以向深沟槽电容器的电极板中的每一者提供接触通孔空腔。然而，对于未提供有足够的上覆的刻蚀停止材料部分的一些电极板，可能发生对下伏的电极板的电短路，和/或对于提供有太厚的上覆的刻蚀停止材料部分的一些其他电极板，可能发生电开路(electrical open)。由于电极板的水平部分位于不同的高度，因此为每种类型的电极板提供具有最佳厚度的刻蚀停止结构可能是具有挑战性的工艺，且在工艺变化下易于产生劣化。
一般来说，本公开的结构及方法可用于形成具有可靠的电接触结构的深沟槽电容器，所述可靠的电接触结构具有减少的电开路及电短路。根据本公开的实施例，可使用工艺集成方案来加宽用于在没有电开路或电短路的情况下形成与金属电极板的电接触件的工艺窗口。
具体来说，可在深沟槽中形成金属电极板与节点介电层的交错层堆叠。随后可使用界定图案化层堆叠的周边的单个刻蚀掩模来将金属电极板的交错层堆叠图案化。可在图案化层堆叠之上形成接触级介电层。可在图案化层堆叠的水平部分之上形成穿过接触级介电层的垂直通孔空腔。可使用遮罩步骤与选择性刻蚀工艺的组合而使垂直通孔空腔在垂直方向上选择性地延伸达不同的垂直延伸距离。可在每一选择性刻蚀工艺中使用选择性刻蚀步骤的组合，以相对于金属电极板的材料选择性地依序刻蚀穿过节点介电层且然后相对于节点介电层的材料选择性地刻蚀穿过金属电极板。选择性刻蚀步骤的选择性可足够高，以适应用于形成交错层堆叠的工艺中的工艺变化。可在具有不同深度的垂直延伸的接触通孔空腔的底部处在实体上暴露出位于不同高度处的金属电极板的水平部分。可在接触通孔空腔中形成在侧向上与介电接触通孔衬垫绝缘的板接触通孔结构，以提供与金属电极板的电接触。介电接触通孔衬垫可在嵌入的板接触通孔结构与上覆在接触所述嵌入的板接触通孔结构的金属电极板上的金属电极板的任何水平部分之间提供电隔离。根据本公开的实施例，板接触通孔结构与金属电极板之间的可靠的电接触可提供深沟槽电容器的更高的良率及增加的耐久性。
参照图1，示出根据本公开实施例的示例性结构，所述示例性结构包括具有平坦的顶表面的衬底8。衬底8可包含半导体材料，且可具有至少10微米的厚度。在一个实施例中，衬底8可包括商业上可获得的半导体晶片，可在形成深沟槽之后将所述半导体晶片切割成半导体管芯。举例来说，衬底8可包括半导体衬底，所述半导体衬底包含单晶硅且具有范围在500微米至1,500微米的厚度。
形成垂直地延伸到衬底8中的深沟槽9。深沟槽9可通过以下方式来形成：在衬底8的前侧表面上形成图案化刻蚀掩模层。可将图案化刻蚀掩模层中的图案转印到衬底8的上部部分中。在形成图案化刻蚀掩模层之前，可在衬底8的前侧表面(即顶表面)上形成可选的接垫介电层(例如氧化硅接垫层)。在示例性实施例中，接垫介电层可包括具有介于20nm到100nm的范围内的厚度的氧化硅层。图案化刻蚀掩模层可包括具有介于200nm到600nm的范围内的厚度的氮化硅层或硼硅酸盐玻璃(borosilicate glass，BSG)层，但不同的材料和/或更小或更大的厚度也可用于可选的接垫介电层及图案化刻蚀掩模层。可通过以下方法形成图案化刻蚀掩模层：沉积毯覆式刻蚀掩模层(blanket etch mask layer)；在毯覆式刻蚀掩模层之上形成被光刻图案化的光刻胶层；以及使用各向异性刻蚀工艺(例如反应性离子刻蚀工艺)将被光刻图案化的光刻胶层中的图案转印穿过毯覆式刻蚀掩模层。
可执行各向异性刻蚀工艺，以将图案化刻蚀掩模层中的图案转印穿过衬底8的上部部分，从而形成深沟槽9。举例来说，可将使用包括HBr、NF3、O2及SF6的气体组合的反应性离子刻蚀工艺用于形成深沟槽9。深沟槽9的深度可介于1微米到10微米的范围内。每一深沟槽9的水平横截面形状可具有以下形状：圆形、椭圆形、矩形、圆角矩形、具有各种形状的内周边及外周边的环形、或者界定封闭体积(enclosed volume)的任何二维形状。可在用于形成深沟槽电容器的每一装置区内形成具有相同水平横截面形状或不同水平横截面形状的深沟槽9的阵列，所述装置区在本文中被称为单元电容器区(unit capacitor region)。可在衬底8中提供多个单元电容器区。
深沟槽9可(例如在圆形或矩形的情况下)具有相应的均匀的宽度或(例如，在面对的侧壁(facing sidewalls)具有侧向波浪形(undulation)的情况下)具有可变的宽度。一般来说，每一深沟槽9的主要部分(例如整个区域的50％以上)可具有足以容纳随后将形成的所有金属电极板的垂直延伸部分及至少两个节点介电层的垂直延伸部分的宽度。举例来说，每一深沟槽9的主要部分可具有足以容纳至少三个金属电极板的垂直延伸部分及至少两个节点介电层的垂直延伸部分的宽度。在例示性实例中，每一深沟槽9的主要部分可具有介于50nm到1,000nm的范围内的宽度，但也可使用更小或更大的宽度。
可在用于形成深沟槽9的各向异性刻蚀工艺之前移除光刻胶层，或者可在用于形成深沟槽9的各向异性刻蚀工艺期间消耗光刻胶层。随后可例如通过相应的各向同性刻蚀工艺(例如湿式刻蚀工艺)移除图案化刻蚀掩模层及可选的接垫介电层。
参照图2，可在半导体衬底8的在实体上暴露出的表面上形成介电隔离层6，所述半导体衬底8的在实体上暴露出的表面包括半导体衬底8的在每一深沟槽9中暴露出的表面。介电隔离层6可包含在随后将形成的深沟槽电容器与衬底8之间提供电隔离的介电材料。举例来说，介电隔离层6可包含氧化硅、氮化硅、氮氧化硅、和/或介电金属氧化物。也可使用本公开预期范围内的其他合适的材料。在例示性实例中，介电隔离层6可包括通过对包含硅的衬底8的表面部分进行热氧化所形成的氧化硅层。介电隔离层6的厚度可介于4nm到100nm的范围内，但也可使用更小或更大的厚度。
可通过相应的共形沉积工艺形成金属电极板(10A、20A、10B、20B)与节点介电层15的交替层堆叠30。金属电极板(10A、20A、10B、20B)中的每一者可包含金属材料。在一个实施例中，每一金属电极板(10A、20A、10B、20B)包含导电金属氮化物材料，和/或本质上由导电金属氮化物材料组成，所述导电金属氮化物材料可为金属扩散阻挡材料。举例来说，每一金属电极板(10A、20A、10B、20B)可包含导电金属氮化物材料(例如TiN、TaN或WN)，和/或可本质上由导电金属氮化物材料(例如TiN、TaN或WN)组成。也可使用本公开预期范围内的其他合适的材料。由于金属元素穿过节点介电层15和/或穿过介电隔离层6的扩散可能对深沟槽电容器造成有害影响，因此使用金属扩散阻挡材料对于金属电极板(10A、20A、10B、20B)可能是有利的。可通过共形沉积工艺(例如化学气相沉积(chemical vapor deposition，CVD)或原子层沉积(atomic layer deposition，ALD))形成每一金属电极板(10A、20A、10B、20B)。每一金属电极板(10A、20A、10B、20B)的厚度可介于5nm到50nm的范围内，但也可使用更小及更大的厚度。在一个实施例中，每一金属电极板(10A、20A、10B、20B)可具有相同的材料组成及相同的厚度。在另一实施例中，每一金属电极板(10A、20A、10B、20B)可具有相同的材料组成，但具有不同的厚度。在又一实施例中，每一金属电极板(10A、20A、10B、20B)可具有不同的材料组成及相同的厚度。在又一实施例中，每一金属电极板(10A、20A、10B、20B)可具有不同的材料组成及不同的厚度。
节点介电层15中的每一者可包含节点介电材料，节点介电材料可为具有介电常数大于7.9(7.9是氮化硅的介电常数)的介电金属氧化物材料，即“高介电常数(highdielectric constant，high-k)”介电金属氧化物材料。举例来说，节点介电层15可包含介电金属氧化物材料，例如氧化铝、氧化铪、氧化锆、氧化钽、氧化镧、其合金或其硅酸盐、和/或其层堆叠。在一个实施例中，节点介电层15可包括非晶氧化铝层，随后在形成接触通孔空腔之后(例如在形成板接触通孔结构之后)，可将所述非晶氧化铝层退火成多晶氧化铝材料。也可使用本公开预期范围内的其他合适的材料。可通过共形沉积工艺(例如化学气相沉积(CVD)或原子层沉积(ALD))形成每一节点介电层15。每一节点介电层15的厚度可介于1nm到20nm的范围内，但也可使用更小及更大的厚度。在一个实施例中，每一节点介电层15可具有相同的材料组成及相同的厚度。在另一实施例中，每一节点介电层15可具有相同的材料组成，但具有不同的厚度。在又一实施例中，每一节点介电层15可具有不同的材料组成及相同的厚度。在又一实施例中，每一节点介电层15可具有不同的材料组成及不同的厚度。
金属电极板(10A、20A、10B、20B)的总数目可介于3到16(例如从4到8)的范围内。节点介电层15的总数目可比金属电极板(10A、20A、10B、20B)的总数目少一个。尽管本公开是使用其中金属电极板(10A、20A、10B、20B)与节点介电层15的交替层堆叠30包括四个金属电极板(10A、20A、10B、20B)及三个节点介电层15的实施例来阐述的，但在本文中明确预期其中在交替层堆叠30内可使用不同数目的金属电极板(10A、20A、10B、20B)及不同数目的节点介电层15的实施例。一般来说，交替层堆叠30可包括与至少两个节点介电层15交错的至少三个金属电极板(10A、20A、10B、20B)，交替层堆叠30可形成在衬底8中所形成的至少一个深沟槽9中以及所述至少一个深沟槽9之上。
可按沉积的次序依序将金属电极板(10A、20A、10B、20B)编号。举例来说，金属电极板(10A、20A、10B、20B)可包括第一金属电极板10A、第二金属电极板20A、第三金属电极板10B、第四金属电极板20B等。每一奇数编号的金属电极板(10A、10B)的图案化部分可随后用于形成用作深沟槽电容器的主节点(即第一节点)的主电极总成，且每一偶数编号的金属电极板(20A、20B)的图案化部分可随后用于形成用作深沟槽电容器的互补节点(即第二节点)的互补电极总成。金属电极板(10A、20A、10B、20B)的总数目、金属电极板(10A、20A、10B、20B)的厚度及深沟槽9的宽度可被选择成使得深沟槽9的区域的主要部分(即，50％以上)或全部可被交替层堆叠30填充。
可在交替层堆叠30之上形成节点介电材料层32。节点介电材料层32的厚度及组成可与节点介电层15中的一者或节点介电层15中的每一者相同。可在节点介电材料层32之上可选地沉积可选的介电间隔件层34。介电间隔件层34可填充深沟槽9中的任何剩余空隙(如果存在这种空隙的话)。另外，介电间隔件层34可提供平坦的水平顶表面。在例示性实例中，介电间隔件层34可包含氧化硅，且可具有介于1nm到100nm的范围内的厚度，但也可使用更大的厚度。也可使用本公开预期范围内的其他合适的材料。在一个实施例中，可通过例如通过施加可流动氧化物(flowable oxide，FOX)材料进行的共形沉积工艺或自平坦化(self-planarizing)沉积工艺(例如旋涂)形成介电间隔件层34。
参照图3，可在可选的介电间隔件层34及节点介电材料层32之上施加光刻胶层130。可将光刻胶层130光刻图案化，以形成位于相应的装置区内的离散图案化部分的阵列，所述装置区在本文中被称为单元电容器区UC。可提供单元电容器区UC的一维阵列或单元电容器区UC的二维阵列。每一单元电容器区UC可具有任何二维形状的区域，所述二维形状的区域具有封闭的周边，例如圆形、椭圆形、多边形、具有圆的隅角的多边形、或任何一般来说为曲线的二维形状。在一个实施例中，光刻胶层130的离散部分的图案可为周期性图案。
可执行各向异性刻蚀工艺，以使用图案化光刻胶层130作为刻蚀掩模来刻蚀穿过可选的介电间隔件层34的未被遮罩部分、节点介电材料层32的未被遮罩部分及交替层堆叠30的未被遮罩部分。可选的介电间隔件层34的水平延伸部分、节点介电材料层32的水平延伸部分及交替层堆叠30内的每一层的水平延伸部分可被分成位于相应的单元电容器区UC内的多个离散图案化部分。在其中光刻胶层130的离散部分的图案包括周期性图案的实施例中，可将可选的介电间隔件层34的图案化部分、节点介电材料层32的图案化部分及交替层堆叠30的图案化部分布置成单元结构的一维或二维阵列。每一单元结构可位于相应的单元电容器区UC内。
每一单元电容器区UC包括至少一个深沟槽9。可在每一单元电容器区UC内提供金属电极板(10A、20A、10B、20B)与节点介电层15的交替层堆叠30。在实施例中，交替层堆叠30可包括与至少两个节点介电层15交错的至少三个金属电极板(10A、20A、10B、20B)。交替层堆叠30内的每一层(10A、20A、10B、20B、15)可包括位于所述至少一个深沟槽9中的每一者内部的相应的垂直延伸部分及位于衬底8的顶表面上方的相应的水平延伸部分。
交替层堆叠30内的层的水平延伸部分的侧壁17可为垂直的，且与光刻胶层130的图案化部分的侧壁重合(coincident)。因此，交替层堆叠30内的每一层的水平延伸部分的每一外侧壁17可位于相应的垂直平面内。例如，在交替层堆叠30内的所有层的水平延伸部分具有带有N个侧的多边形(例如矩形)的水平横截面形状的情况下，交替层堆叠30内的所有层的水平延伸部分的一组所有侧壁17可位于多个N垂直平面内。作为另外一种选择，例如，在交替层堆叠30内所有层的水平延伸部分具有圆形形状、椭圆形状或由单个弯曲周边组成的二维形状的情况下，交替层堆叠30内的所有层的水平延伸部分的所述一组所有侧壁17可位于在水平平面中具有曲率的单个垂直平面中。一般来说，交替层堆叠30内的每一层的水平延伸部分的每一外侧壁可位于包含交替层堆叠30的整个外周边的一组至少一个垂直平面内的相应的垂直平面内。随后可例如通过灰化移除图案化光刻胶层130。
参照图4，可在包括相应的交替层堆叠30、节点介电材料层32及可选的介电间隔件层34的每一图案化结构之上形成刻蚀停止介电层36。可在刻蚀停止介电层36之上沉积接触级介电层38。刻蚀停止介电层36可包含提供对随后的各向异性刻蚀工艺中所使用的刻蚀化学物质的抗刻蚀性的材料，所述各向异性刻蚀工艺将用于形成穿过接触级介电层38的接触通孔空腔。举例来说，刻蚀停止介电层36可包含氮化硅，且接触级介电层38可包含氧化硅。也可使用本公开预期范围内的其他合适的材料。刻蚀停止介电层36的水平部分可具有均匀的厚度，所述均匀的厚度可介于10nm到100nm的范围内，但也可使用更小或更大的厚度。
可通过使用自平坦化工艺(例如旋涂)形成接触级介电层38或者通过化学机械平坦化来将接触级介电层38的顶表面平坦化。接触级介电层38的上覆在交替层堆叠30上的部分的厚度可介于100nm到1,000nm的范围内，但也可使用更小或更大的厚度。
刻蚀停止介电层36上覆在每一交替层堆叠30上。交替层堆叠30内的每一层(即10A、10B、20A、20B、15)的每一水平延伸部分可具有相对于彼此垂直地重合的垂直侧壁，即位于同一垂直平面内的侧壁。在单元电容器区UC内上覆在交替层堆叠30上的刻蚀停止介电层36的水平底表面的整个周边可邻接刻蚀停止介电层36的垂直延伸部分的整个上周边。刻蚀停止介电层36的垂直延伸部分可在侧向上环绕且可接触位于刻蚀停止介电层36的水平底表面之下的交替层堆叠30内的每一层的每一外侧壁。在一个实施例中，刻蚀停止介电层36的垂直延伸部分与交替层堆叠30内的每一层的外侧壁之间的所有界面可为垂直的。
可在接触级介电层38的顶表面之上形成介电盖层40。介电盖层40可包含与接触级介电层38的介电材料不同的介电材料。举例来说，介电盖层40可包含具有介于10nm到100nm的范围内的厚度的氮氧化硅，但不同的材料及不同的厚度也可用于介电盖层40。
参照图5，可在介电盖层40之上施加光刻胶层170。可将光刻胶层170光刻图案化以形成穿过光刻胶层170的离散开口。可在单元电容器区UC的每一区域内在光刻胶层170中形成至少与交替层堆叠30内的金属电极板(10A、20A、10B、20B)的总数目一样多的开口。在一个实施例中，在单元电容器区UC的每一区域内的穿过光刻胶层170的开口的总数目可与交替层堆叠30内的金属电极板(10A、20A、10B、20B)的总数目相同，或者可为金属电极板(10A、20A、10B、20B)的总数目的整数倍。
可执行各向异性刻蚀工艺，以将光刻胶层170中的开口的图案转印穿过介电盖层40、接触级介电层38、刻蚀停止介电层36及可选的介电间隔件层34。可使用相对于下伏的介电材料选择性地对在空腔的最底部表面处在实体上暴露出的介电材料部分的介电材料进行刻蚀的一系列刻蚀步骤来刻蚀穿过介电盖层40的未被遮罩部分、接触级介电层38的未被遮罩部分、刻蚀停止介电层36的未被遮罩部分及可选的介电间隔件层34的未被遮罩部分。对介电间隔件层34(或者在省略介电间隔件层34的情况下对刻蚀停止介电层36)进行刻蚀的各向异性刻蚀工艺的终端步骤可相对于节点介电材料层32的材料具有选择性。
可形成穿过介电盖层40、接触级介电层38、刻蚀停止介电层36及可选的介电间隔件层34的堆叠的接触通孔空腔(41A、43A、41B、43B)。接触通孔空腔(41A、43A、41B、43B)中的每一者可具有从介电盖层40的顶表面垂直地延伸到节点介电材料层32的顶表面的相应的一组至少一个直侧壁。通孔空腔(41A、43A、41B、43B)的每一直侧壁可为垂直的，或者可具有大于零的有限锥角。通孔空腔(41A、43A、41B、43B)的侧壁的锥角可小于5度，和/或可小于2度。通孔空腔(41A、43A、41B、43B)可具有相同的深度，所述深度是介电盖层40的厚度、接触级介电层38的厚度、刻蚀停止介电层36的厚度及可选的介电间隔件层34的厚度之和。可在每一接触通孔空腔(41A、43A、41B、43B)的底部处在实体上暴露出节点介电材料层32的顶表面的一部分。接触通孔空腔(41A、43A、41B、43B)中的每一者可具有位于交替层堆叠30内的最顶层上方的底表面。
接触通孔空腔(41A、43A、41B、43B)可包括主节点接触通孔空腔(41A、43A)及互补节点接触通孔空腔(41B、43B)。主节点接触通孔空腔(41A、43A)可为随后用于向主电极总成的组件提供电接触的空腔。主电极总成可包括至少两个主节点金属板，例如第一金属电极板10A及第三金属电极板10B。举例来说，主节点接触通孔空腔(41A、43A)可包括：第一接触通孔空腔41A(其包括接触通孔空腔的第一子集)，随后可用于形成接触相应的第一金属电极板10A的板接触通孔结构；以及第三接触通孔空腔43A(其包括接触通孔空腔的第三子集)，随后可用于形成接触相应的第三金属电极板10B的板接触通孔结构。互补节点接触通孔空腔(41B、43B)可为随后可用于向互补电极总成的组件提供电接触的空腔，互补电极总成包括至少一个互补节点金属板，例如第二金属电极板20A及第四金属电极板20B。举例来说，互补节点接触通孔空腔(41B、43B)可包括：第二接触通孔空腔41B(其包括接触通孔空腔的第二子集)，随后可用于形成接触相应的第二金属电极板10B的板接触通孔结构；以及第四接触通孔空腔43B，随后可用于形成接触相应的第四金属电极板20B的板接触通孔结构。随后可例如通过灰化移除光刻胶层170。
图6A到图6C是根据本公开实施例的在接触通孔空腔(41A、41B、43A、43B)根据第一图案化方案选择性地垂直延伸期间的示例性结构的依序的垂直剖视图。一般来说，可通过执行至少两次包括刻蚀掩模形成工艺及刻蚀工艺的处理步骤的组合而选择性地增加接触通孔空腔(41A、41B、43A、43B)的每一子集的深度。图6A到图6C中的每一者示出包括刻蚀掩模形成工艺及刻蚀工艺的处理步骤的相应组合。
参照图6A，可在介电盖层40及接触级介电层38之上施加第一图案化光刻胶层171。可将第一图案化光刻胶层171光刻图案化成覆盖第四接触通孔空腔43B且不覆盖第一接触通孔空腔41A、第二接触通孔空腔41B或第三接触通孔空腔43A。第一图案化光刻胶层171可用作用于后续刻蚀工艺的刻蚀掩模，所述后续刻蚀工艺在本文中被称为第一刻蚀工艺。第一刻蚀工艺刻蚀穿过节点介电材料层32的未被遮罩部分及金属电极板的未被遮罩部分，所述金属电极板可为第四金属电极板20B。在一个实施例中，每一金属电极板(10A、10B、20A、20B)可包含导电金属氮化物材料，和/或可本质上由导电金属氮化物材料组成，且每一节点介电层15及节点介电材料层32可包含具有介电常数大于7.9的介电金属氧化物材料，和/或可本质上由具有介电常数大于7.9的介电金属氧化物材料组成。在实施例中，第一刻蚀工艺可包括：第一步骤，相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料；以及第二步骤，相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料。第一刻蚀步骤可包括第一各向异性刻蚀步骤，所述第一各向异性刻蚀步骤具有相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料的刻蚀化学物质。第二刻蚀步骤可包括第二各向异性刻蚀步骤，所述第二各向异性刻蚀步骤具有相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料的化学物质。可选择每一刻蚀步骤的持续时间，使得第一接触通孔空腔41A、第二接触通孔空腔41B及第三接触通孔空腔43A中的每一者可垂直地延伸到最顶部节点介电层15的顶表面，最顶部节点介电层15的顶表面位于与第四金属电极板20B的底表面相同的水平平面内。随后可例如通过灰化移除第一图案化光刻胶层171。
参照图6B，可在介电盖层40及接触级介电层38之上施加第二图案化光刻胶层172。可将第二图案化光刻胶层172光刻图案化成覆盖第三接触通孔空腔43A及第四接触通孔空腔43B且不覆盖第一接触通孔空腔41A或第二接触通孔空腔41B。第二图案化光刻胶层172可用作用于后续刻蚀工艺的刻蚀掩模，所述后续刻蚀工艺在本文中被称为第二刻蚀工艺。第二刻蚀工艺刻蚀穿过最顶部节点介电层15的未被遮罩部分及金属电极板的未被遮罩部分，所述金属电极板可为第三金属电极板20A。在每一金属电极板(10A、10B、20A、20B)包含导电金属氮化物材料，和/或本质上由导电金属氮化物材料组成，且每一节点介电层15及节点介电材料层32包含具有介电常数大于7.9的介电金属氧化物材料，和/或本质上由具有介电常数大于7.9的介电金属氧化物材料组成的实施例中，第二刻蚀工艺可包括：第一步骤，相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料；以及第二步骤，相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料。第一刻蚀步骤可包括第一各向异性刻蚀步骤，所述第一各向异性刻蚀步骤具有相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料的刻蚀化学物质。第二刻蚀步骤可包括第二各向异性刻蚀步骤，所述第二各向异性刻蚀步骤具有相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料的刻蚀化学物质。可选择每一刻蚀步骤的持续时间，使得第一接触通孔空腔41A及第二接触通孔空腔41B中的每一者可垂直地延伸到中间节点介电层15的顶表面，中间节点介电层15的顶表面位于与第三金属电极板20A的底表面相同的水平平面内。随后可例如通过灰化移除第二图案化光刻胶层172。
参照图6C，可在介电盖层40及接触级介电层38之上施加第三图案化光刻胶层173。可将第三图案化光刻胶层173光刻图案化成覆盖第二接触通孔空腔41B、第三接触通孔空腔43A及第四接触通孔空腔43B且不覆盖第一接触通孔空腔41A。第三图案化光刻胶层173可用作用于后续刻蚀工艺的刻蚀掩模，所述后续刻蚀工艺在本文中被称为第三刻蚀工艺。第三刻蚀工艺刻蚀穿过中间节点介电层15的未被遮罩部分及金属电极板的未被遮罩部分，所述金属电极板可为第二金属电极板10B。在每一金属电极板(10A、10B、20A、20B)包含导电金属氮化物材料，和/或本质上由导电金属氮化物材料组成，且每一节点介电层15及节点介电材料层32包含具有介电常数大于7.9的介电金属氧化物材料，和/或本质上由具有介电常数大于7.9的介电金属氧化物材料组成的实施例中，第三刻蚀工艺可包括：第一步骤，相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料；以及第二步骤，相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料。第一刻蚀步骤可包括第一各向异性刻蚀步骤，所述第一各向异性刻蚀步骤具有相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料的刻蚀化学物质。第二刻蚀步骤可包括第二各向异性刻蚀步骤，所述第二各向异性刻蚀步骤具有相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料的刻蚀化学物质。可选择每一刻蚀步骤的持续时间，使得第一接触通孔空腔41A中的每一者可垂直地延伸到最底部节点介电层15的顶表面，最底部节点介电层15的顶表面位于与第二金属电极板10B的底表面相同的水平平面内。随后可例如通过灰化移除第三图案化光刻胶层173。
图7A到图7C是根据本公开实施例的在接触通孔空腔(41A、41B、43A、43B)根据第二图案化方案选择性地垂直延伸期间的示例性结构的依序的垂直剖视图。如上所述，可通过执行至少两次包括刻蚀掩模形成工艺及刻蚀工艺的处理步骤的组合而选择性地增加接触通孔空腔(41A、41B、43A、43B)的每一子集的深度。图7A到图7C中的每一者示出包括刻蚀掩模形成工艺及刻蚀工艺的处理步骤的相应组合。
参照图7A，可在介电盖层40及接触级介电层38之上施加第一图案化光刻胶层271。可将第一图案化光刻胶层271光刻图案化成覆盖第二接触通孔空腔41B、第三接触通孔空腔43A及第四接触通孔空腔43B且不覆盖第一接触通孔空腔41A。第一图案化光刻胶层271可用作用于后续刻蚀工艺的刻蚀掩模，所述后续刻蚀工艺在本文中被称为第一刻蚀工艺。第一刻蚀工艺刻蚀穿过节点介电材料层32的未被遮罩部分及金属电极板的未被遮罩部分，所述金属电极板可为第四金属电极板20B。在一个实施例中，每一金属电极板(10A、10B、20A、20B)可包含导电金属氮化物材料，和/或可本质上由导电金属氮化物材料组成，且每一节点介电层15及节点介电材料层32可包含具有介电常数大于7.9的介电金属氧化物材料，和/或可本质上由具有介电常数大于7.9的介电金属氧化物材料组成。在此种实施例中，第一刻蚀工艺可包括：第一步骤，相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料。第二步骤可相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料。第一刻蚀步骤可包括第一各向异性刻蚀步骤，所述第一各向异性刻蚀步骤具有相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料的刻蚀化学物质。第二刻蚀步骤可包括第二各向异性刻蚀步骤，所述第二各向异性刻蚀步骤具有相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料的刻蚀化学物质。可选择每一刻蚀步骤的持续时间，使得第一接触通孔空腔41A中的每一者垂直地延伸到最顶部节点介电层15的顶表面，最顶部节点介电层15的顶表面位于与第四金属电极板20B的底表面相同的水平平面内。
在一个实施例中，随后可例如通过灰化移除第一图案化光刻胶层271。在另一实施例中，第一图案化光刻胶层271可包含可修整光刻胶材料，所述可修整光刻胶材料可通过受控灰化工艺而被各向同性地修整。在此种实施例中，可从几何上布置第二接触通孔空腔41B、第三接触通孔空腔43A及第四接触通孔空腔43B，使得第三接触通孔空腔43A及第四接触通孔空腔43B可在修整工艺之后保持被可修整光刻胶材料的被修整部分覆盖，而第二接触通孔空腔41B可变得在实体上暴露出(即，不被可修整光刻胶材料的被修整部分覆盖)。在此种实施例中，可修整光刻胶材料的被修整部分可用作图7B中所示的第二图案化光刻胶层272。
参照图7B，可将第二图案化光刻胶层272作为可修整光刻胶材料的被修整部分提供。作为另外一种选择，可通过灰化移除第一图案化光刻胶层271，且可在介电盖层40及接触级介电层38之上施加第二光刻胶材料。可将第二光刻胶材料光刻图案化，以提供第二图案化光刻胶层272。第二图案化光刻胶层272覆盖第三接触通孔空腔43A及第四接触通孔空腔43B，且不覆盖第一接触通孔空腔41A或第二接触通孔空腔41B。第二图案化光刻胶层272可用作用于后续刻蚀工艺的刻蚀掩模，所述后续刻蚀工艺在本文中被称为第二刻蚀工艺。第二刻蚀工艺可刻蚀穿过节点介电材料层32的未被遮罩部分及最顶部节点介电层15的未被遮罩部分，且然后可刻蚀穿过下伏的金属电极板的未被遮罩部分，所述金属电极板可为用于每一第一接触通孔空腔41A的第三金属电极板20A或者用于每一第二接触通孔空腔41B的第四金属电极板20B。在其中每一金属电极板(10A、10B、20A、20B)包含导电金属氮化物材料，和/或本质上由导电金属氮化物材料组成，且每一节点介电层15及节点介电材料层32包含具有介电常数大于7.9的介电金属氧化物材料，和/或本质上由具有介电常数大于7.9的介电金属氧化物材料组成的实施例中，第二刻蚀工艺可包括：第一步骤，相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料；以及第二步骤，相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料。第一刻蚀步骤可包括第一各向异性刻蚀步骤，所述第一各向异性刻蚀步骤具有相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料的刻蚀化学物质。第二刻蚀步骤可包括第二各向异性刻蚀步骤，所述第二各向异性刻蚀步骤具有相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料的刻蚀化学物质。可选择每一刻蚀步骤的持续时间，使得第一接触通孔空腔41A中的每一者垂直地延伸到中间节点介电层15的顶表面，中间节点介电层15的顶表面位于与第三金属电极板20A的底表面相同的水平平面内。第二接触通孔空腔41B中的每一者垂直地延伸到顶部节点介电层15的顶表面，顶部节点介电层15的顶表面位于与第四金属电极板20B的底表面相同的水平平面内。
在实施例中，随后可例如通过灰化移除第二图案化光刻胶层272。在另一实施例中，第二图案化光刻胶层272可包含可修整光刻胶材料，所述可修整光刻胶材料可通过受控灰化工艺而被各向同性地修整。在此种实施例中，可从几何上布置第三接触通孔空腔43A及第四接触通孔空腔43B，使得第四接触通孔空腔43B可在修整工艺之后保持被可修整光刻胶材料的被修整部分覆盖，而第三接触通孔空腔43A变得在实体上暴露出(即，未被可修整光刻胶材料的被修整部分覆盖)。在这种情况下，可修整光刻胶材料的被修整部分可用作图7C中所示的第三图案化光刻胶层273。
参照图7C，可将第三图案化光刻胶层273作为可修整光刻胶材料的被修整部分提供。作为另外一种选择，可通过灰化移除第二图案化光刻胶层272，且可在介电盖层40及接触级介电层38之上施加第三光刻胶材料，且可将第三光刻胶材料光刻图案化以提供第三图案化光刻胶层273。第三图案化光刻胶层273可覆盖第四接触通孔空腔43B，且不覆盖第一接触通孔空腔41A、第二接触通孔空腔41B或第三接触通孔空腔43A。第三图案化光刻胶层273可用作用于后续刻蚀工艺的刻蚀掩模，所述后续刻蚀工艺在本文中被称为第三刻蚀工艺。第三刻蚀工艺刻蚀穿过节点介电材料层32的未被遮罩部分、最顶部节点介电层15的未被遮罩部分及中间节点介电层15的未被遮罩部分，且然后刻蚀穿过下伏金属电极板的未被遮罩部分，所述金属电极板可为用于每一第一接触通孔空腔41A的第二金属电极板10B、用于每一第二接触通孔空腔41B的第三金属电极板20A、或者用于每一第三接触通孔空腔43A的第四金属板20B。在其中每一金属电极板(10A、10B、20A、20B)包含导电金属氮化物材料，和/或本质上由导电金属氮化物材料组成，且每一节点介电层15及节点介电材料层32包含具有介电常数大于7.9的介电金属氧化物材料，和/或本质上由具有介电常数大于7.9的介电金属氧化物材料组成的实施例中，第三刻蚀工艺可包括：第一步骤，相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料；以及第二步骤，相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料。第一刻蚀步骤可包括第一各向异性刻蚀步骤，所述第一各向异性刻蚀步骤具有相对于导电金属氮化物材料选择性地刻蚀介电金属氧化物材料的刻蚀化学物质。第二刻蚀步骤可包括第二各向异性刻蚀步骤，所述第二各向异性刻蚀步骤具有相对于介电金属氧化物材料选择性地刻蚀导电金属氮化物材料的刻蚀化学物质。可选择每一刻蚀步骤的持续时间，使得第一接触通孔空腔41A中的每一者垂直地延伸到底部节点介电层15的顶表面，底部节点介电层15的顶表面位于与第二金属电极板10A的底表面相同的水平平面内。第二接触通孔空腔41B中的每一者垂直地延伸到中间节点介电层15的顶表面，中间节点介电层15的顶表面位于与第三金属电极板20A的底表面相同的水平平面内。第三接触通孔空腔43A中的每一者垂直地延伸到顶部节点介电层15的顶表面，顶部节点介电层15的顶表面位于与第四金属电极板20B的底表面相同的水平平面内。随后可例如通过灰化移除第三图案化光刻胶层273。
图8示出在移除第三图案化光刻胶层(173、273)之后的示例性结构。尽管本公开是使用其中使用四个金属电极板(10A、10B、20A、20B)的实施例来阐述的，但本文中明确预期其中在金属电极板与节点介电层15的每一交替层堆叠内使用不同总数目的金属电极板的实施例。在此种实施例中，可形成垂直地延伸到不同节点介电层15的顶表面或节点介电材料层32的顶表面的多组接触通孔空腔。每一交替层堆叠内的每一节点介电层15及上覆在相应的交替层堆叠30上的节点介电材料层32可具有在实体上暴露于上覆的一个接触通孔空腔(41A、41B、43A、43B)的顶表面的相应部分。
参照图9，可使金属电极板(10A、10B、20A、20B)的在实体上暴露出的侧壁相对于节点介电层15及节点介电材料层32而选择性地在侧向上凹陷。举例来说，如果金属电极板(10A、10B、20A、20B)包含金属氮化物材料且如果节点介电层15及节点介电材料层32包含介电金属氧化物材料，则可执行相对于介电金属氧化物材料选择性地刻蚀金属氮化物材料的湿式刻蚀工艺。举例来说，可使用包含稀释的氢氧化铵及可选的过氧化氢的湿式刻蚀溶液来使每一接触通孔空腔(41A、41B、43A、43B)周围的金属电极板(10A、10B、20A、20B)的在实体上暴露出的侧壁相对于节点介电层15及节点介电材料层32的介电金属氧化物材料而选择性地在侧向上凹陷。各向同性刻蚀工艺的侧向凹陷距离可介于1nm到10nm的范围内，但也可使用更小及更大的侧向刻蚀距离。
一般来说，在图6A到图6C或图7A到图7C的处理步骤处，在执行至少两次使接触通孔空腔(41A、41B、43A、43B)垂直地延伸的处理步骤的组合之后，可通过相对于节点介电层15的介电金属氧化物材料而选择性地各向同性刻蚀至少三个金属电极板(10A、10B、20A、20B)的导电金属氮化物材料来使所述至少三个金属电极板(10A、10B、20A、20B)的水平延伸部分的在实体上暴露出的侧壁在侧向上凹陷。最底部金属电极板(例如第一金属电极板10A)未在实体上暴露于各向同性刻蚀工艺的各向同性刻蚀剂。除了最底部电极板之外的每一金属电极板具有在实体上暴露于各向同性刻蚀剂的至少一个侧壁。
参照图10，可执行终端节点介电刻蚀工艺。终端节点介电刻蚀工艺可为各向同性刻蚀工艺，所述各向同性刻蚀工艺会各向同性地刻蚀每一接触通孔空腔(41A、41B、43A、43B)周围及所述每一接触通孔空腔之下的节点介电层15及节点介电材料层32的在实体上暴露出的部分。在一个实施例中，终端节点介电刻蚀工艺可包括湿式刻蚀工艺，所述湿式刻蚀工艺相对于金属电极板(10A、10B、20A、20B)的导电金属氮化物材料选择性地刻蚀节点介电层15及节点介电材料层32的介电金属氧化物材料。可选择终端节点介电刻蚀工艺的持续时间，使得刻蚀穿过节点介电层15及节点介电材料层32的位于接触通孔空腔(41A、41B、43A、43B)之下的每一部分，且在每一接触通孔空腔(41A、41B、43A、43B)之下在实体上暴露出每一下伏的金属电极板(10A、10B、20A、20B)的顶表面。
终端节点介电刻蚀工艺的刻蚀化学物质可相对于金属电极板(10A、10B、20A、20B)的材料具有选择性(即，不刻蚀金属电极板(10A、10B、20A、20B)的材料。在此种实施例中，每一接触通孔空腔(41A、41B、43A、43B)的底表面可与下伏的金属电极板(10A、10B、20A、20B)的顶表面和节点介电层15以及节点介电材料层32中的接触下伏的金属电极板(10A、10B、20A、20B)的一者的底表面之间的水平界面齐平。换句话说，每一接触通孔空腔(41A、41B、43A、43B)的底表面可位于以下水平平面内：所述水平平面包括位于相应的接触通孔空腔(41A、41B、43A、43B)正下方的金属电极板(10A、10B、20A、20B)中的相应一者的顶表面。可在终端节点介电刻蚀工艺期间并行地移除节点介电层15与节点介电材料层32的位于接触通孔空腔(41A、41B、43A、43B)的周边部分处的侧向突出部分，使得节点介电层15与节点介电材料层32的在实体上暴露出的侧壁可与金属电极板(10A、10B、20A、20B)的凹陷侧壁大致对齐。因此，接触通孔空腔(41A、41B、43A、43B)可具有瓶形的垂直横截面轮廓，其中接触通孔空腔(41A、41B、43A、43B)的最底部部分具有比接触通孔空腔(41A、41B、43A、43B)的具有直侧壁的上覆部分更大的侧向尺寸。
参照图11A，可在接触通孔空腔(41A、41B、43A、43B)的侧壁上、金属电极板(10A、10B、20A、20B)的顶表面的在实体上暴露出的部分上以及接触级介电层38之上共形地沉积连续的介电衬垫层。连续的介电衬垫层包含介电材料(例如氮化硅)。也可使用本公开预期范围内的其他合适的材料。可通过共形沉积工艺(例如低压化学气相沉积)来沉积连续的介电衬垫层。连续的介电衬垫层的厚度可小于每一接触通孔空腔(41A、41B、43A、43B)的侧向尺寸(例如直径)的25％(例如小于10％和/或小于5％)。举例来说，连续的介电衬垫层可具有介于1nm到30nm的范围内的厚度，但也可使用更大的厚度。
可执行各向异性刻蚀工艺以移除连续的介电衬垫层的水平部分。连续的介电衬垫层的剩余垂直部分构成介电接触通孔衬垫(51A、51B、53A、53B)。介电接触通孔衬垫(51A、51B、53A、53B)可包括：第一介电接触通孔衬垫51A，形成在第一接触通孔空腔41A中的相应一者中；第二介电接触通孔衬垫51B，形成在第二接触通孔空腔41B中的相应一者中；第三介电接触通孔衬垫53A，形成在第三接触通孔空腔43A中的相应一者中；以及第四介电接触通孔衬垫53B，形成在第四接触通孔空腔43B中的相应一者中。每一介电接触通孔衬垫(51A、51B、53A、53B)可具有均匀的侧向厚度，所述均匀的侧向厚度可介于1nm到30nm的范围内。
介电接触通孔衬垫(51A、51B、53A、53B)中的每一者可具有管状(tubular)配置，且可包括在侧向上彼此间隔开均匀的侧向分隔距离(即接触通孔衬垫的厚度)的相应的圆柱形内侧壁与相应的外侧壁。被第一介电接触通孔衬垫51A在侧向上包围的每一空隙在本文中被称为第一空隙42A，被第二介电接触通孔衬垫51B在侧向上包围的每一空隙在本文中被称为第二空隙42B，被第三介电接触通孔衬垫53A在侧向上包围的每一空隙在本文中被称为第三空隙44A，且被第四介电接触通孔衬垫53B在侧向上包围的每一空隙在本文中被称为第四空隙44B，第一空隙42A、第二空隙42B及第三空隙44A中的每一者可在最底部部分处具有凸出部分(bulging portion)，所述凸出部分上覆在相应的金属电极板(10A、10B、20A、20B)的在实体上暴露出的顶表面上。
每一第一介电接触通孔衬垫51A可接触选自所述至少三个金属电极板中的至少两个金属电极板的水平延伸部分的侧壁，例如第二金属电极板10B的侧壁、第三金属电极板20A的侧壁及第四金属电极板20B的侧壁。每一第二介电接触通孔衬垫51B可接触选自所述至少三个金属电极板中的至少一个金属电极板的水平延伸部分的侧壁，例如第三金属电极板20A的侧壁及第四金属电极板20B的侧壁。每一第三介电接触通孔衬垫53A可接触第四金属电极板20B的侧壁。
参照图11B，可通过各向异性地刻蚀接触通孔空腔(41A、41B、43A、43B)中的每一者的底部处的节点介电层15，以从图9中所示的示例性结构得到示例性结构的替代实施例。在每一接触通孔空腔(41A、41B、43A、43B)的底部处在实体上暴露出金属电极板(10A、10B、20A、20B)的顶表面。在图11B中所示的替代实施例中，省略图10所示处理步骤。随后，可执行图11A所示处理步骤以形成介电接触通孔衬垫(51A、51B、53A、53B)。具体来说，可在接触通孔空腔(41A、41B、43A、43B)的侧壁上、金属电极板(10A、10B、20A、20B)的顶表面的在实体上暴露出的部分上以及接触级介电层38之上共形地沉积连续的介电衬垫层，且可通过执行各向异性刻蚀工艺来移除连续的介电衬垫层的水平部分。连续的介电衬垫层的剩余部分包括介电接触通孔衬垫(51A、51B、53A、53B)。在一个实施例中，第一介电接触通孔衬垫51A、第二介电接触通孔衬垫51B及第三介电接触通孔衬垫53A可包括相应的一组至少一个环形介电边缘，所述相应的一组至少一个环形介电边缘朝向金属电极板(10A、10B、20A、20B)的在侧向上凹陷的表面在侧向上向外突出。所得的第一介电接触通孔衬垫51A、第二介电接触通孔衬垫51B、第三介电接触通孔衬垫53A及第四介电接触通孔衬垫53B可提供改善的性能以减少漏电流。
参照图12，可在接触通孔空腔(41A、41B、43A、43B)的未填充体积中(即，在被介电接触通孔衬垫(51A、51B、53A、53B)中的相应一者在侧向上环绕的空隙(42A、42B、44A、44B)内)沉积至少一种导电材料。所述至少一种导电材料可包括例如金属氮化物衬垫材料与金属填充材料的组合。举例来说，可在空隙(42A、42B、44A、44B)中沉积包含金属氮化物材料(例如TiN、TaN和/或WN)的金属氮化物衬垫层，且金属填充材料(例如W、Cu、Mo、Co、Ru、或者其合金或其组合)可填充空隙(42A、42B、44A、44B)的剩余体积。也可使用本公开预期范围内的其他合适的材料。可通过平坦化工艺从包括介电盖层40的顶表面的水平平面上方移除所述至少一种金属材料的多余部分，所述平坦化工艺可使用凹陷刻蚀和/或化学机械平坦化。
填充相应的空隙(42A、42B、44A、44B)的所述至少一种导电材料的每一剩余部分构成板接触通孔结构(52A、52B、54A、54B)。可在接触通孔空腔(41A、41B、43A、43B)中的每一者内形成介电接触通孔衬垫(51A、51B、53A、53B)与板接触通孔结构(52A、52B、54A、54B)的组合。具体来说，可在每一第一接触通孔空腔41A内形成第一介电接触通孔衬垫51A与第一板接触通孔结构52A的组合。可在每一第二接触通孔空腔41B内形成第二介电接触通孔衬垫51B与第二板接触通孔结构52B的组合。可在每一第三接触通孔空腔43A内形成第三介电接触通孔衬垫53A与第三板接触通孔结构54A的组合。可在每一第四接触通孔空腔43B内形成第四介电接触通孔衬垫53B与第四板接触通孔结构54B的组合。每一第一板接触通孔结构52A接触第一金属电极板10A的顶表面。每一第二板接触通孔结构52B接触第二金属电极板10B的顶表面。每一第三板接触通孔结构54A接触第三金属电极板20A的顶表面。每一第四板接触通孔结构54B接触第四金属电极板20B的顶表面。
在一个实施例中，第一板接触通孔结构52A中的每一者、第二板接触通孔结构52B中的每一者及第三板接触通孔结构54A中的每一者可具有凸出部分，所述凸出部分位于柱状部分之下，且所述柱状部分具有比凸出部分更小的最大侧向尺寸。第一板接触通孔结构52A的每一柱状部分、第二板接触通孔结构52B的每一柱状部分及第三板接触通孔结构54A中的每一柱状部分可具有相应的直侧壁，所述相应的直侧壁可为垂直侧壁或锥形侧壁。第一板接触通孔结构52A的每一凸出部分、第二板接触通孔结构52B的每一凸出部分及第三板接触通孔结构54A的每一凸出部分接触金属电极板(10A、10B、20A、20B)中的相应的下伏金属电极板，所述相应的下伏金属电极板可为第一金属电极板10A、第二金属电极板10B或第三金属电极板20A。
参照图13A及图13B，可在介电盖层40之上形成线级(line-level)介电层60。线级介电层60包含介电材料，例如未经掺杂的硅酸盐玻璃或经掺杂的硅酸盐玻璃。线级介电层60的厚度可介于100nm到400nm的范围内，但也可使用更小或更大的厚度。
可例如通过图案化形成穿过线级介电层60的线沟槽且通过使用至少一种金属材料(例如金属氮化物衬垫(例如TiN)与金属填充材料(例如Cu)的组合)填充线沟槽而在线级介电层60中形成金属内连结构(62、64)。也可使用本公开预期范围内的其他合适的材料。可通过例如平坦化工艺(化学机械平坦化工艺)从包括线级介电层60的顶表面的水平平面上方移除所述至少一种金属材料的多余部分。填充相应的线沟槽的所述至少一种金属材料的剩余部分构成金属线(62、64)。金属线(62、64)包括：至少一条第一金属线62，接触第一板接触通孔结构52A及第三板接触通孔结构54A的相应的子集或全部；以及至少一条第二金属线64，接触第二板接触通孔结构52B及第四板接触通孔结构54B的相应的子集或全部。所述至少一条第一金属线62可被形成为多条金属线，或者可被形成为单条连续的金属线，所述单条连续的金属线包括在第一板接触通孔结构52A及第三板接触通孔结构54A中的每一者之上延伸并接触第一板接触通孔结构52A及第三板接触通孔结构54A中的每一者的多个指状物。同样，所述至少一条第二金属线64可被形成为多条金属线，或者可被形成为单条连续的金属线，所述单条连续的金属线包括在第二板接触通孔结构52B及第四板接触通孔结构54B中的每一者之上延伸并接触第二板接触通孔结构52B及第四板接触通孔结构54B中的每一者的多个指状物。第一板接触通孔结构52A及第三板接触通孔结构54A中的每一者可被相应的第一金属线62接触，且第二板接触通孔结构52A及第四板接触通孔结构54B中的每一者可被相应的第二金属线64接触。一般来说，可在板接触通孔结构(52A、52B、54A、54B)之上形成至少一个介电材料层中所形成的金属内连结构。
在一个实施例中，每一第一金属线62及每一第二金属线64可包括接垫区，所述接垫区具有足够的面积以用于在接垫区上形成接合结构(例如焊料球)。可在线级介电层60之上形成钝化介电层80。钝化介电层80可包含介电扩散阻挡材料(例如氮化硅)。钝化介电层80的厚度可介于50nm到200nm的范围内，但也可使用更小或更大的厚度。钝化介电层80可在接合结构(例如焊料球)将被接合到第一金属线62或第二金属线64的在实体上暴露出的表面的每一区域中包括开口。
可在半导体衬底(例如半导体晶片)上形成示例性结构，且随后可将示例性结构切割成半导体管芯100。每一半导体管芯100可包括至少一个深沟槽电容器。可在多个单元电容器区UC之上形成每一深沟槽电容器，或者可在单个单元电容器区UC之上形成每一深沟槽电容器。可将半导体管芯100作为独立的电容器管芯提供，或者可将半导体管芯100作为包括深沟槽电容器与其他半导体装置(例如互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)晶体管)的集成半导体管芯提供。
参照图13C，示出图13A及图13B所示处理步骤处的示例性结构的替代实施例。可通过从图11B所示结构随后执行图12、图13A及图13B所示处理步骤，而得到示例性结构的替代实施例。
参照图14，示出图13B所示半导体管芯100的非限制性示例性应用。半导体管芯100可贴合到系统芯片(system-on-a-chip，SoC)管芯200的着陆侧(land side)，系统芯片(SoC)管芯200通过焊料球阵列250接合到集成扇出型叠层封装(integrated fan-outpackage on package，InFO PoP)管芯300。SoC管芯200可通过另一焊料球阵列150接合到另一模块(例如印刷电路板(printed circuit board，PCB))。半导体管芯100中的深沟槽电容器可使SoC管芯200中的电力供应系统稳定。
参照图1到图14且根据本公开的一方面，可提供深沟槽电容器。深沟槽电容器可包括：至少一个深沟槽9，从衬底8的顶表面向下延伸；以及层堆叠30，包括与至少两个节点介电层15交错的至少三个金属电极板(10A、10B、20A、20B)。层堆叠30内的每一层可包括位于所述至少一个深沟槽9中的每一者内部的相应的垂直延伸部分及位于衬底8的顶表面上方的相应的水平延伸部分。主电极总成(10A、20A、52A、54A、62)包括选自所述至少三个金属电极板(10A、10B、20A、20B)中的至少两个主金属电极板(10A、20A)。互补电极总成(10B、20B、52B、54B、64)包括选自所述至少三个金属电极板(10A、10B、20A、20B)中的至少一个互补金属电极板(10B、20B)。层堆叠30内的每一层具有包含在垂直平面内的相应的侧壁(其与刻蚀停止介电层36接触)，所述垂直平面包括层堆叠30的外周边的区段。
在一些实施例的深沟槽电容器中，其中所述层堆叠内的每一层的所述水平延伸部分的每一外侧壁位于包含所述层堆叠的整个所述外周边的一组至少一个垂直平面内的相应的垂直平面内。
在一些实施例的深沟槽电容器中，还包括上覆在所述层堆叠上的刻蚀停止介电层，其中所述刻蚀停止介电层的水平底表面的整个周边邻接所述刻蚀停止层的垂直延伸部分的整个上周边，所述刻蚀停止层的所述垂直延伸部分在侧向上环绕且接触所述层堆叠内的每一层的每一外侧壁。
在一些实施例的深沟槽电容器中，其中所述刻蚀停止介电层的所述垂直延伸部分与所述层堆叠内的每一层的所述外侧壁之间的所有界面是垂直的。
在一些实施例的深沟槽电容器中，还包括板接触通孔结构，所述板接触通孔结构接触所述至少三个金属电极板中的相应一者的顶表面。
在一些实施例的深沟槽电容器中，其中所述板接触通孔结构与所述至少三个金属电极板之间的每一界面位于水平平面内，所述水平平面包括所述至少三个金属电极板中的相应一者的顶表面。
在一些实施例的深沟槽电容器中，其中所述板接触通孔结构中的每一者被具有均匀的侧向厚度的相应的介电接触通孔衬垫在侧向上环绕。
在一些实施例的深沟槽电容器中，其中：选自所述介电接触通孔衬垫中的第一介电接触通孔衬垫接触选自所述至少三个金属电极板中的至少两个金属电极板的水平延伸部分的侧壁；且选自所述介电接触通孔衬垫中的第二介电接触通孔衬垫接触选自所述至少三个金属电极板中的至少一个金属电极板的水平延伸部分的侧壁。
在一些实施例的深沟槽电容器中，其中所述板接触通孔结构中的至少两者包括凸出部分，所述凸出部分接触所述至少三个金属电极板中的相应一者且位于柱状部分之下，所述柱状部分具有比所述凸出部分更小的最大侧向尺寸。
在一些实施例的深沟槽电容器中，还包括：金属内连结构，所述金属内连结构形成在至少一个介电材料层中，所述金属内连结构上覆在所述板接触通孔结构上，其中：所述至少两个主金属电极板通过所述板接触通孔结构的第一子集及所述金属内连结构的第一子集电连接到彼此；且所述至少一个互补金属电极板包括通过所述板接触通孔结构的第二子集及所述金属内连结构的第二子集电连接到彼此的至少两个互补金属电极板。
在一些实施例的深沟槽电容器中，其中：所述至少三个金属电极板中的每一者包含导电金属氮化物材料；且所述至少两个节点介电层中的每一者包含具有介电常数大于7.9的介电金属氧化物材料。
本文中公开的各种实施例提供用于形成具有可靠的电接触结构的深沟槽电容器的结构及方法，所述具有可靠的电接触结构的深沟槽电容器具有减少的电开路及电短路。本文中公开的用于形成深沟槽电容器的方法形成与金属电极板的电接触件，而没有电开路或电短路。通过在板接触通孔结构与金属电极板之间提供可靠的电接触，本文中公开的各种实施例可在装置的制作期间提供深沟槽电容器的更高的良率及增强的耐久性。
在一个实施例中，所述至少两个主金属电极板(10A、20A)通过板接触通孔结构(52A、52B、54A、54B)的第一子集(52A、54A)及金属内连结构(62、64)的第一子集(例如至少一条第一金属线62)电连接到彼此。所述至少一个互补金属电极板(10B、20B)可包括至少两个互补金属电极板(10B、20B)，所述至少两个互补金属电极板(10B、20B)通过板接触通孔结构(52A、52B、54A、54B)的第二子集(52B、54B)及金属内连结构(62、64)的第二子集(例如至少一条第二金属线64)电连接到彼此。
在一个实施例中，板接触通孔结构(52A、52B、54A、54B)可接触所述至少三个金属电极板(10A、10B、20A、20B)中的相应一者的顶表面。在一个实施例中，板接触通孔结构(52A、52B、54A、54B)与所述至少三个金属电极板(10A、10B、20A、20B)之间的每一界面可位于水平平面内，所述水平平面包括所述至少三个金属电极板(10A、10B、20A、20B)中的相应一者的顶表面。在一个实施例中，板接触通孔结构(52A、52B、54A、54B)中的每一者可被具有均匀的侧向厚度的相应的介电接触通孔衬垫(51A、51B、53A、53B)在侧向上环绕。
在一个实施例中，板接触通孔结构(52A、52B、54A、54B)中的至少两者(例如第一板接触通孔结构52A中的每一者、第二板接触通孔结构52B中的每一者及第三板接触通孔结构54A中的每一者)可具有凸出部分，所述凸出部分接触所述至少三个金属电极板(10A、10B、20A、20B)中的相应一者且位于柱状部分之下，所述柱状部分具有比凸出部分更小的最大侧向尺寸。
根据本公开的另一方面，提供一种半导体结构，所述半导体结构包括位于衬底8上的至少一个深沟槽电容器。所述至少一个深沟槽电容器中的每一者包括：深沟槽9，从衬底8的顶表面向下延伸；层堆叠30，包括与至少两个节点介电层15交错的至少三个金属电极板(10A、10B、20A、20B)；以及板接触通孔结构(52A、52B、54A、54B)，接触所述至少三个金属电极板(10A、10B、20A、20B)中的相应一者的顶表面。层堆叠30内的每一层包括位于深沟槽9内部的相应的垂直延伸部分及位于衬底8的顶表面上方的相应的水平延伸部分。板接触通孔结构(52A、52B、54A、54B)与所述至少三个金属电极板(10A、10B、20A、20B)之间的每一界面位于水平平面内，所述水平平面包括所述至少三个金属电极板(10A、10B、20A、20B)中的相应一者的顶表面。板接触通孔结构(52A、52B、54A、54B)中的每一者被具有均匀的侧向厚度的相应的介电接触通孔衬垫(51A、51B、53A、53B)在侧向上环绕。
在一个实施例中，所述至少一个深沟槽电容器中的每一者可包括：主电极总成(10A、20A、52A、54A、62)，包括选自所述至少三个金属电极板(10A、10B、20A、20B)中的至少两个主金属电极板(10A、20A)；以及互补电极总成(10B、20B、52B、54B、64)，包括选自所述至少三个金属电极板(10A、10B、20A、20B)中的至少一个互补金属电极板(10B、20B)。
在一个实施例中，至少一个深沟槽包括多个深沟槽电容器。所述多个深沟槽电容器的主电极总成(10A、20A、52A、54A、62)通过板接触通孔结构(52A、52B、54A、54B)的第一子集(52A、54A)及金属内连结构(62、64)的第一子集(例如第一金属线62)电连接到彼此。所述多个深沟槽电容器的互补电极总成(10B、20B、52B、54B、64)通过板接触通孔结构(52A、52B、54A、54B)的第二子集(52B、54B)及金属内连结构(62、64)的第二子集(例如第二金属线64)电连接到彼此。
参照图15，根据本公开的实施例，提供一种形成存储器装置的一般方法。参照步骤1510，可形成垂直地延伸到衬底8中的至少一个深沟槽9。参照步骤1520，可在所述至少一个深沟槽9中以及所述至少一个深沟槽9之上形成包括与至少两个节点介电层15交错的至少三个金属电极板(10A、10B、20A、20B)的层堆叠30。参照步骤1530，可在层堆叠30之上形成接触级介电材料层38。参照步骤1540，可形成穿过接触级介电材料层38的接触通孔空腔(41A、41B、43A、43B)，使得接触通孔空腔(41A、41B、43A、43B)中的每一者具有位于层堆叠30内的最顶层(例如第四金属电极板20B)上方的底表面。参照步骤1550，可通过执行至少两次包括刻蚀掩模形成工艺及刻蚀工艺的处理步骤的组合而选择性地增加接触通孔空腔(41A、41B、43A、43B)的相应的子集的深度(而不增加其他接触通孔空腔的深度)。参照步骤1560，可在接触通孔空腔(41A、41B、43A、43B)中的每一者内形成介电接触通孔衬垫(51A、51B、53A、53B)与板接触通孔结构(52A、52B、54A、54B)的组合。
在一些实施例的方法中，其中每一刻蚀工艺刻蚀穿过选自所述至少两个节点介电层中的节点介电层的未被遮罩部分及选自所述至少三个金属电极板中的金属电极板的未被遮罩部分。
在一些实施例的方法中，其中：所述至少三个金属电极板中的每一者包含导电金属氮化物材料；所述至少两个节点介电层中的每一者包含具有介电常数大于7.9的介电金属氧化物材料，且其中每一刻蚀工艺包括：第一步骤，相对于所述导电金属氮化物材料选择性地刻蚀所述介电金属氧化物材料；以及第二步骤，相对于所述介电金属氧化物材料选择性地刻蚀所述导电金属氮化物材料。
在一些实施例的方法中，还包括在执行至少两次所述处理步骤的组合之后执行终端节点介电刻蚀工艺，其中所述终端节点介电刻蚀工艺包括湿式刻蚀工艺，所述湿式刻蚀工艺相对于所述导电金属氮化物材料选择性地刻蚀所述介电金属氧化物材料。
在一些实施例的方法中，还包括在执行至少两次所述处理步骤的组合之后且在执行所述终端节点介电刻蚀工艺之前，通过相对于所述介电金属氧化物材料选择性地各向同性刻蚀所述导电金属氮化物材料，使所述至少三个金属电极板的水平延伸部分的在实体上暴露出的侧壁在侧向上凹陷。
在一些实施例的方法中，还包括：在所述接触通孔空腔的侧壁上及所述至少三个金属电极板的顶表面的在实体上暴露出的部分上以及在所述接触级介电材料层之上形成连续的介电衬垫层；以及各向异性刻蚀所述连续的介电衬垫层，其中所述连续的介电衬垫层的剩余垂直部分构成所述介电接触通孔衬垫，其中所述板接触通孔结构是在形成所述介电接触通孔衬垫之后在所述接触通孔空腔内的空隙中形成。
一般来说，每一板接触通孔结构(52A、52B、54A、54B)的底表面可与水平平面自对准，所述水平平面包括下伏的金属电极板(10A、10B、20A、20B)与上覆的节点介电层15及节点介电材料层32中的一者之间的界面。因此，用于形成接触通孔空腔(41A、41B、43A、43B)的刻蚀工艺窗口可为宽的且稳定的。此外，延伸穿过任何金属电极板(10A、10B、20A、20B)的每一板接触通孔结构(52A、52B、54A、54B)通过相应的介电接触通孔衬垫(51A、51B、53A、53B)与此种金属电极板(10A、10B、20A、20B)电隔离，以防止侧向电短路。根据本公开的各种实施例的结构及方法可在制造期间提供具有高良率的可靠的深沟槽电容器。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。

Claims (20)

1.一种深沟槽电容器，包括：
至少一个深沟槽，从衬底的顶表面向下延伸；以及
层堆叠，包括与至少两个节点介电层交错的至少三个金属电极板；以及
板接触通孔结构，接触所述至少三个金属电极板中的相应一者的顶表面，其中：
所述层堆叠内的每一层包括位于所述至少一个深沟槽中的每一者内部的相应的垂直延伸部分及位于所述衬底的所述顶表面上方的相应的水平延伸部分；
主电极总成，包括选自所述至少三个金属电极板中的至少两个主金属电极板；
互补电极总成，包括选自所述至少三个金属电极板中的至少一个互补金属电极板；
所述层堆叠内的每一层具有包含在垂直平面内的相应的侧壁，所述垂直平面包括所述层堆叠的外周边的区段；且
所述板接触通孔结构包括凸出部分及柱状部分，所述凸出部分接触所述至少三个金属电极板中的相应一者且位于所述柱状部分之下，所述柱状部分具有比所述凸出部分更小的最大侧向尺寸。
2.根据权利要求1所述的深沟槽电容器，其中所述层堆叠内的每一层的所述水平延伸部分的每一外侧壁位于包含所述层堆叠的整个所述外周边的一组至少一个垂直平面内的相应的垂直平面内。
3.根据权利要求1所述的深沟槽电容器，还包括上覆在所述层堆叠上的刻蚀停止介电层，其中所述刻蚀停止介电层的水平底表面的整个周边邻接所述刻蚀停止层的垂直延伸部分的整个上周边，所述刻蚀停止层的所述垂直延伸部分在侧向上环绕且接触所述层堆叠内的每一层的每一外侧壁。
4.根据权利要求3所述的深沟槽电容器，其中所述刻蚀停止介电层的所述垂直延伸部分与所述层堆叠内的每一层的所述外侧壁之间的所有界面是垂直的。
5.根据权利要求1所述的深沟槽电容器，还包括接触级介电层，所述板接触通孔结构的所述柱状部分穿过所述接触级介电层。
6.根据权利要求1所述的深沟槽电容器，其中所述板接触通孔结构与所述至少三个金属电极板之间的每一界面位于水平平面内，所述水平平面包括所述至少三个金属电极板中的相应一者的顶表面。
7.根据权利要求1所述的深沟槽电容器，其中所述板接触通孔结构中的每一者被具有均匀的侧向厚度的相应的介电接触通孔衬垫在侧向上环绕。
8.根据权利要求7所述的深沟槽电容器，其中：
选自所述介电接触通孔衬垫中的第一介电接触通孔衬垫接触选自所述至少三个金属电极板中的至少两个金属电极板的水平延伸部分的侧壁；且
选自所述介电接触通孔衬垫中的第二介电接触通孔衬垫接触选自所述至少三个金属电极板中的至少一个金属电极板的水平延伸部分的侧壁。
9.根据权利要求1所述的深沟槽电容器，其中所述板接触通孔结构的所述柱状部分具有垂直侧壁或锥形侧壁。
10.根据权利要求1所述的深沟槽电容器，还包括：金属内连结构，所述金属内连结构形成在至少一个介电材料层中，所述金属内连结构上覆在所述板接触通孔结构上，其中：
所述至少两个主金属电极板通过所述板接触通孔结构的第一子集及所述金属内连结构的第一子集电连接到彼此；且
所述至少一个互补金属电极板包括通过所述板接触通孔结构的第二子集及所述金属内连结构的第二子集电连接到彼此的至少两个互补金属电极板。
11.根据权利要求1所述的深沟槽电容器，其中：
所述至少三个金属电极板中的每一者包含导电金属氮化物材料；且
所述至少两个节点介电层中的每一者包含具有介电常数大于7.9的介电金属氧化物材料。
12.一种半导体结构，包括位于衬底上的至少一个深沟槽电容器，其中所述至少一个深沟槽电容器中的每一者包括：
深沟槽，从所述衬底的顶表面向下延伸；
层堆叠，包括与至少两个节点介电层交错的至少三个金属电极板；以及
板接触通孔结构，接触所述至少三个金属电极板中的相应一者的顶表面，其中：
所述层堆叠内的每一层包括位于所述深沟槽内部的相应的垂直延伸部分及位于所述衬底的所述顶表面上方的相应的水平延伸部分；
所述板接触通孔结构与所述至少三个金属电极板之间的每一界面位于水平平面内，所述水平平面包括所述至少三个金属电极板中的相应一者的顶表面；
所述板接触通孔结构中的每一者被具有均匀的侧向厚度的相应的介电接触通孔衬垫在侧向上环绕；且
所述板接触通孔结构包括凸出部分及柱状部分，所述凸出部分接触所述至少三个金属电极板中的相应一者且位于所述柱状部分之下，所述柱状部分具有比所述凸出部分更小的最大侧向尺寸。
13.根据权利要求12所述的半导体结构，其中所述至少一个深沟槽电容器中的每一者包括：
主电极总成，包括选自所述至少三个金属电极板中的至少两个主金属电极板；以及
互补电极总成，包括选自所述至少三个金属电极板中的至少一个互补金属电极板。
14.根据权利要求13所述的半导体结构，其中：
所述至少一深沟槽电容器包括多个深沟槽电容器；
所述多个深沟槽电容器的所述主电极总成通过所述板接触通孔结构的第一子集及金属内连结构的第一子集电连接到彼此；且
所述多个深沟槽电容器的所述互补电极总成通过所述板接触通孔的第二子集及所述金属内连结构的第二子集电连接到彼此。
15.一种形成半导体结构的方法，包括：
形成垂直地延伸到衬底中的至少一个深沟槽；
在所述至少一个深沟槽中及所述至少一个深沟槽之上形成层堆叠，所述层堆叠包括与至少两个节点介电层交错的至少三个金属电极板；
在所述层堆叠之上形成接触级介电材料层；
形成穿过所述接触级介电材料层的接触通孔空腔，使得所述接触通孔空腔中的每一者具有位于所述层堆叠内的最顶层上方的底表面；
通过执行至少两次包括刻蚀掩模形成工艺及刻蚀工艺的处理步骤的组合，选择性地增加所述接触通孔空腔的相应的子集的深度；以及
在所述接触通孔空腔中的每一者内形成介电接触通孔衬垫与板接触通孔结构的组合，其中所述板接触通孔结构包括凸出部分及柱状部分，所述凸出部分接触所述至少三个金属电极板中的相应一者且位于所述柱状部分之下，所述柱状部分具有比所述凸出部分更小的最大侧向尺寸。
16.根据权利要求15所述的形成半导体结构的方法，其中每一刻蚀工艺刻蚀穿过选自所述至少两个节点介电层中的节点介电层的未被遮罩部分及选自所述至少三个金属电极板中的金属电极板的未被遮罩部分。
17.根据权利要求15所述的形成半导体结构的方法，其中：
所述至少三个金属电极板中的每一者包含导电金属氮化物材料；
所述至少两个节点介电层中的每一者包含具有介电常数大于7.9的介电金属氧化物材料，且
其中每一刻蚀工艺包括：
第一步骤，相对于所述导电金属氮化物材料选择性地刻蚀所述介电金属氧化物材料；以及
第二步骤，相对于所述介电金属氧化物材料选择性地刻蚀所述导电金属氮化物材料。
18.根据权利要求17所述的形成半导体结构的方法，还包括在执行至少两次所述处理步骤的组合之后执行终端节点介电刻蚀工艺，其中所述终端节点介电刻蚀工艺包括湿式刻蚀工艺，所述湿式刻蚀工艺相对于所述导电金属氮化物材料选择性地刻蚀所述介电金属氧化物材料。
19.根据权利要求18所述的形成半导体结构的方法，还包括在执行至少两次所述处理步骤的组合之后且在执行所述终端节点介电刻蚀工艺之前，通过相对于所述介电金属氧化物材料选择性地各向同性刻蚀所述导电金属氮化物材料，使所述至少三个金属电极板的水平延伸部分的在实体上暴露出的侧壁在侧向上凹陷。
20.根据权利要求15所述的形成半导体结构的方法，还包括：
在所述接触通孔空腔的侧壁上及所述至少三个金属电极板的顶表面的在实体上暴露出的部分上以及在所述接触级介电材料层之上形成连续的介电衬垫层；以及
各向异性刻蚀所述连续的介电衬垫层，其中所述连续的介电衬垫层的剩余垂直部分构成所述介电接触通孔衬垫，
其中所述板接触通孔结构是在形成所述介电接触通孔衬垫之后在所述接触通孔空腔内的空隙中形成。
CN202110228698.2A 2020-12-18 2021-03-02 深沟槽电容器、半导体结构及其形成方法 Active CN114121903B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/126,294 2020-12-18
US17/126,294 US11640971B2 (en) 2020-12-18 2020-12-18 Deep trench capacitor including self-aligned plate contact via structures and methods of forming the same

Publications (2)

Publication Number Publication Date
CN114121903A CN114121903A (zh) 2022-03-01
CN114121903B true CN114121903B (zh) 2025-10-21

Family

ID=80359351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110228698.2A Active CN114121903B (zh) 2020-12-18 2021-03-02 深沟槽电容器、半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US11640971B2 (zh)
CN (1) CN114121903B (zh)
TW (1) TWI763365B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497037B (zh) * 2020-03-20 2023-07-04 长鑫存储技术有限公司 双面电容结构及其形成方法
US11901315B2 (en) * 2021-03-04 2024-02-13 Innolux Corporation Package device
US11749661B2 (en) * 2021-06-30 2023-09-05 Qualcomm Incorporated Package comprising a substrate and a multi-capacitor integrated passive device
CN116133436A (zh) * 2021-11-12 2023-05-16 联华电子股份有限公司 半导体元件及其制作方法
US20230290720A1 (en) * 2022-03-10 2023-09-14 Micron Technology, Inc. Apparatuses including metal-insulator-metal capacitor and methods for forming same
US12261196B2 (en) * 2022-03-24 2025-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal device capacitance enhancement
US20240006233A1 (en) * 2022-06-30 2024-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including a self-formed barrier metal layer
US12424538B2 (en) 2022-08-01 2025-09-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device including dummy deep trench capacitors and a method of manufacturing thereof
US20240079352A1 (en) * 2022-09-02 2024-03-07 Qualcomm Incorporated Integrated circuit (ic) packages employing capacitor interposer substrate with aligned external interconnects, and related fabrication methods
US20240321723A1 (en) * 2023-03-20 2024-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure to mitigate vertical interconnect access induced metal corrosion
CN116018060B (zh) * 2023-03-27 2023-06-13 长鑫存储技术有限公司 半导体结构及其制备方法、封装结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009144662A1 (en) * 2008-05-30 2009-12-03 Nxp B.V. Trench capacitor and method for producing the same
US8492818B2 (en) * 2010-09-14 2013-07-23 International Business Machines Corporation High capacitance trench capacitor
US9178080B2 (en) * 2012-11-26 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench structure for high density capacitor
US9978829B2 (en) * 2012-11-26 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Low impedance high density deep trench capacitor
US9105759B2 (en) 2013-11-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive device and method of making the same
JP2015179727A (ja) * 2014-03-19 2015-10-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
US10164005B2 (en) * 2016-03-17 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Deep trench capacitor with a filled trench and a doped region serving as a capacitor electrode
US10049890B2 (en) * 2016-09-09 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US9722015B1 (en) * 2016-10-03 2017-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Capacitor structure and method for manufacturing the same
US10693019B2 (en) * 2018-08-27 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme for a high density trench capacitor
US11329125B2 (en) 2018-09-21 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including trench capacitor
US11088239B2 (en) * 2018-11-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Cap structure for trench capacitors
EP3758062A4 (en) 2019-03-19 2021-04-21 Shenzhen Goodix Technology Co., Ltd. CAPACITOR AND MANUFACTURING METHOD FOR IT

Also Published As

Publication number Publication date
US20220199759A1 (en) 2022-06-23
US11640971B2 (en) 2023-05-02
CN114121903A (zh) 2022-03-01
TW202230821A (zh) 2022-08-01
TWI763365B (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
CN114121903B (zh) 深沟槽电容器、半导体结构及其形成方法
US20240304700A1 (en) Deep trench capacitor including a compact contact region and methods of forming the same
US8610248B2 (en) Capacitor structure and method of manufacture
CN107204323B (zh) 半导体结构及其制造方法
US9472690B2 (en) Deep trench capacitor manufactured by streamlined process
US6306720B1 (en) Method for forming capacitor of mixed-mode device
US12113099B2 (en) Deep trench capacitor including stress-relief voids and methods of forming the same
CN100405589C (zh) 半导体器件及其制造方法
TWI834217B (zh) 半導體結構及其形成方法
US20240332350A1 (en) Multi-tier deep trench capacitor and methods of forming the same
CN114512446A (zh) 电容器及其制备方法
KR101557871B1 (ko) 반도체 소자 및 그 제조 방법
US12080768B2 (en) Transistor, semiconductor structure, and manufacturing method thereof
CN115440884A (zh) 电容器晶片、半导体结构及其形成方法
US11393821B1 (en) Semiconductor device and manufacturing method thereof
KR20220145574A (ko) 에어 갭을 갖는 반도체 소자
TWI873529B (zh) 用於三維記憶體的半導體結構及其製造方法
CN114725281B (zh) 半导体元件及其制造方法
CN113540089B (zh) 半导体元件及其制造方法
CN117042452A (zh) 集成电路结构以及存储器元件的制造方法
JP2011003593A (ja) 半導体装置及びその製造方法
TW200847341A (en) Methods for forming a bit line contact
JP2003258122A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment