[go: up one dir, main page]

CN103904170A - 分离基板的方法和利用其制造半导体装置的方法 - Google Patents

分离基板的方法和利用其制造半导体装置的方法 Download PDF

Info

Publication number
CN103904170A
CN103904170A CN201310722271.3A CN201310722271A CN103904170A CN 103904170 A CN103904170 A CN 103904170A CN 201310722271 A CN201310722271 A CN 201310722271A CN 103904170 A CN103904170 A CN 103904170A
Authority
CN
China
Prior art keywords
substrate
layer
mask pattern
forming
separating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310722271.3A
Other languages
English (en)
Other versions
CN103904170B (zh
Inventor
张钟敏
金华睦
李圭浩
金昶勋
徐大雄
印致贤
朴大锡
蔡钟泫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN103904170A publication Critical patent/CN103904170A/zh
Application granted granted Critical
Publication of CN103904170B publication Critical patent/CN103904170B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H10P14/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Led Devices (AREA)
  • Weting (AREA)

Abstract

本发明的实施例提供了一种分离基板的方法和一种利用该方法制造半导体装置的方法。分离基板的方法包括：准备基板；在基板上形成包括掩模区域和开口区域的第一掩模图案；形成牺牲层以覆盖基板和第一掩模图案；使牺牲层图案化以形成种子层并暴露第一掩模图案的部分区域；在通过其暴露第一掩模图案的区域上形成第二掩模图案；在种子层和第二掩模图案上形成外延层，并在第二掩模图案和外延层之间形成空隙；以及使基板与外延层分离。

Description

分离基板的方法和利用其制造半导体装置的方法
本申请要求于2012年12月26日提交的第10-2012-0153008号韩国专利申请的优先权和权益，该申请通过各种目的的引用而被包含，就像被完整地在此提出一样。
技术领域
本发明涉及一种分离基板的方法和一种利用该方法制造半导体装置的方法，更具体地讲，涉及一种其中牺牲层被图案化以在基板和外延层之间形成空隙的分离基板的方法和一种利用该方法制造半导体装置的方法。
背景技术
发光二极管是通过电子和空穴的复合来发射光的无机半导体装置，并且近来已经用在诸如显示器、车辆用灯和照明等的各个领域中。
可以根据电极的位置将发光二极管划分成侧向发光二极管和垂直发光二极管。
尽管通过相对简单的方法制造侧向发光二极管，但是侧向发光二极管具有由于为了形成下半导体层的电极而去除有源层的一部分从而使发光区域减小的问题。此外，侧向发光二极管的p型电极和n型电极被水平布置，从而导致发光二极管的电流拥挤并降低了发光效率。另外，导热率低的蓝宝石基板最广泛地用作侧向发光二极管的生长基板。然而，具有这样的蓝宝石基板的侧向发光二极管散热困难。因此，发光二极管的结点温度升高，从而使发光二极管的内量子效率变低。
为了解决侧向发光二极管的前述问题，已经开发了垂直发光二极管。在垂直发光二极管中，电极沿垂直方向布置，诸如蓝宝石基板的生长基板与半导体层分离，因此克服了侧向发光二极管的前述问题。
由于电极沿垂直方向布置，所以垂直发光二极管需要用于分离生长基板的额外工艺。通常，使用激光剥离（LLO）工艺来分离生长基板。然而，当使用激光剥离工艺来分离生长基板时，半导体层可因激光束的强能量而遭受破裂。此外，当生长基板和半导体层由均质材料（例如，氮化镓基半导体层和氮化镓基板）制成时，由于生长基板和半导体层之间的能带间隙的差异小，因此难于应用激光剥离工艺。
为了解决分离生长基板的激光剥离工艺中的这种问题，最近已经研究了化学剥离（CLO）工艺和应力剥离（SLO）工艺等。在化学剥离工艺中，蚀刻溶液通过形成在半导体层和生长基板之间的通道（通常，空隙）渗透，从而半导体层和生长基板可以彼此分离。在应力剥离工艺中，在使半导体层和生长基板之间的结合变弱之后施加应力，从而半导体层和生长基板可以彼此分离。
为了利用用于分离生长基板的化学剥离工艺，可以使用形成通过其蚀刻溶液可渗透在生长基板和半导体层之间的通道的方法。例如，在半导体层和生长基板之间形成牺牲层，并在牺牲层上形成掩模图案。然后，通过电化学蚀刻（ECE）部分去除牺牲层，从而在牺牲层中形成空隙。这里，蚀刻牺牲层的布置在没有被掩模图案覆盖的区域下方的部分，以形成空隙。这里，空隙可以用作蚀刻溶液的传输通道。
然而，由于空隙仅具有数微米的宽度，因此提供到空隙中的蚀刻溶液具有非常低的蚀刻速率。例如，在化学剥离工艺中，当空隙被用作通道时，用作蚀刻溶液的缓冲氧化蚀刻剂（BOE）以每小时几十微米的蚀刻速率传输。因此，使用蚀刻溶液分离2英寸厚的基板需要很长时间，并且这样的空隙形成方法不适于大基板的分离。
此外，利用ECE形成空隙的方法再现性低。因此，分离基板的工艺再现性和可靠性低，从而工艺出品率低。
发明内容
本发明的目的在于提供一种分离基板的方法，在该方法中，当通过化学剥离工艺分离基板时，蚀刻溶液容易穿过尺寸增加的空隙。
此外，本发明的目的在于提供一种通过尺寸增大的空隙利用应力剥离工艺分离基板的方法。
另外，本发明的目的在于提供一种制造半导体装置的方法，在该方法中，可以利用前述的分离基板的方法通过大面积来分离基板。
根据本发明的一个方面，一种分离基板的方法包括：准备基板；在基板上形成包括掩模区域和开口区域的第一掩模图案；形成牺牲层以覆盖基板和第一掩模图案；使牺牲层图案化以形成种子层并暴露第一掩模图案的部分区域；在通过其暴露第一掩模图案的区域上形成第二掩模图案；在种子层和第二掩模图案上形成外延层，并在第二掩模图案和外延层之间形成空隙；以及使基板与外延层分离。
种子层可以部分地形成在掩模区域上。
此外，种子层可以比第二掩模图案厚。
外延层可以从作为种子的种子层生长。
此外，种子层的宽度可以小于第一掩模图案的掩模区域的宽度。
在一些实施例中，使牺牲层图案化以形成种子层的步骤可以包括形成分离层，分离层可以形成在开口区域内。
另外，第二掩模图案可以覆盖分离层。
分离基板的步骤可以包括利用蚀刻溶液化学蚀刻第一掩模图案和第二掩模图案。
由于空隙具有增加的尺寸，因此能够使蚀刻掩模图案所需要的时间减少。这样，分离基板所需要的时间减少，从而实现基板的大面积分离。
分离基板的步骤可以包括在基板和外延层之间施加应力。
在一些实施例中，所述方法还可以包括当使牺牲层图案化以形成种子层时在牺牲层上形成蚀刻掩模图案；利用蚀刻掩模图案作为蚀刻掩模来蚀刻牺牲层，其中，可利用蚀刻掩模图案通过剥离工艺来形成第二掩模图案。
根据本发明的另一方面，制造半导体装置的方法包括：准备基板；在基板上形成包括掩模区域和开口区域的第一掩模图案；形成牺牲层以覆盖基板和第一掩模图案；使牺牲层图案化以形成种子层并暴露第一掩模图案的部分区域；在通过其暴露第一掩模图案的区域上形成第二掩模图案；在种子层和第二掩模图案上形成外延层，并在第二掩模图案和外延层之间形成空隙；在外延层上形成支撑基板；以及使基板与外延层分离。
种子层可以部分地形成在掩模区域上，在使牺牲层图案化以形成种子层的同时，还可以在开口区域内形成分离层。
此外，种子层可以比第二掩模图案厚。
外延层可以从作为种子的种子层生长，外延层可以包括第一氮化物半导体层、有源层和第二氮化物半导体层。
另外，牺牲层可以包括u-GaN或n-GaN。
分离基板的步骤可以包括利用蚀刻溶液化学蚀刻第一掩模图案和第二掩模图案。
分离基板的步骤可以包括在基板和外延层之间施加应力。
这样，根据本发明的实施例，能够分离大基板。因此，能够使通过该制造方法制造的半导体装置的缺陷最少化。另外，能够防止制造的半导体装置在效率和可靠性方面被劣化。
所述方法还可以包括在形成支撑基板之前通过使外延层图案化来形成至少一个划分槽，其中，通过所述至少一个划分槽使外延层划分成多个半导体装置区域。
所述方法还可以包括在分离基板之后通过使各个半导体装置区域图案化来形成至少一个装置区域划分槽，其中，半导体装置区域通过装置区域划分槽划分成至少一个装置区域。
在一些实施例中，所述方法还可以包括在分离基板之后通过使外延层图案化来形成至少一个装置区域划分槽，其中，外延层被装置区域划分槽划分成至少一个装置区域。
所述方法还可以包括：通过划分在装置区域划分槽下方的支撑基板来形成至少一个发光二极管芯片。
将理解的是，前述总体描述和后面的详细描述是示例性的和说明性的，并意图对所保护的本发明提供进一步的解释。
附图说明
通过结合附图对下面的实施例的详细描述，本发明的上面和其他方面、特征和优点将变得清楚，在附图中：
图1至图9是说明根据本发明实施例的分离基板的方法和制造半导体装置的方法的剖视图。
具体实施方式
将参照附图更详细地描述本发明的实施例。应该理解的是，为了向本领域技术人员提供对本发明的全面理解，仅通过示出的方式给出下面的实施例。因此，本发明不限于下面的实施例，而是可以以不同的方式来实施。另外，在整个说明书中，同样的组件将由同样的附图标记来表示，并且为清楚起见，可以夸大某些元件、层或特征的厚度、长度和宽度。将理解的是，当元件被称作布置“在”另一元件“之上”或“上”时，该元件可以直接布置在所述另一元件上，或者也可以存在中间层。在整个说明书中，同样的组件将由同样的附图标记来表示。
这里描述的本发明的实施例公开了在基板上生长氮化物半导体层，然后所述基板与氮化物半导体层分离。具体地讲，本发明的实施例公开了通过化学剥离工艺或应力剥离工艺而不是激光剥离方法来分离基板。然而，本发明不限于此，并且可以应用于各种用于基板的分离的工艺。
此外，下面的实施例公开了一种通过使基板与半导体层分离来制造垂直半导体装置的方法。然而，本发明不限于此，并且可以应用于制造半导体装置的各种方法。例如，本发明可以应用于制造基板与其分离的倒装芯片型半导体装置的方法。
图1至图9是说明根据本发明的实施例的分离基板的方法和制造半导体装置的方法的剖视图。
参照图1中的（a），准备基板110，在基板110上形成第一掩模图案120。第一掩模图案120可以包括掩模区域和开口区域，从而通过开口区域部分地暴露基板110的上表面。
对基板110没有限制，只要可以在基板110上生长氮化物半导体层151、153、155即可。例如，基板110可以包括蓝宝石基板、碳化硅基板和硅基板等。具体地讲，根据本实施例，基板110可以包括诸如氮化镓基板或氮化铝基板的氮化物基板。
可以通过沉积包括SiO2的材料然后通过图案化来形成第一掩模图案120。可以通过电子束蒸发或其他沉积方法来执行沉积。然而，本发明不限于此。例如，第一掩模图案120除了包括SiO2以外还可以包括各种材料，并且可以通过沉积和剥离工艺来形成。
第一掩模图案120可以具有各种图案。例如，第一掩模图案120可以形成为条纹图案和多边形图案等。此外，第一掩模图案120可以形成为凹进图案或凸出图案。在这个实施例中，第一掩模图案120将被描述为凸出图案。
接下来，参照图1中的（b），形成牺牲层130以覆盖基板110和第一掩模图案120。
牺牲层130可以包括诸如（Al、Ga、In）N的氮化物半导体。例如，牺牲层130可以包括未掺杂的GaN（u-GaN）和/或n型GaN（n-GaN）。因此，牺牲层130可以用作用于在后续工艺中形成外延层150的种子层（seed layer）。此外，可以通过金属有机化学气相沉积（MOCVD）、分子束外延（MBE）或氢化物气相外延（HVPE）等来生长并形成牺牲层130。牺牲层130可以在生长的同时经受侧向外延过生长（epitaxial lateral overgrowth，ELO）。因此，可以使牺牲层130形成为覆盖第一掩模图案120的侧表面和上表面。
参照图2，可以使牺牲层130图案化以形成种子层131和分离层133，形成第二掩模图案140。现在将详细描述该工艺。
参照图2中的（a），在牺牲层130上形成蚀刻掩模图案10。
可以将任何干法蚀刻掩模用作蚀刻掩模图案10。例如，蚀刻掩模图案10可以包括光致抗蚀剂图案。蚀刻掩模图案10可以部分地形成在第一掩模图案120的掩模区域上。在该实施例中，可以使蚀刻掩模图案10形成为宽度小于第一掩模图案120的掩模区域的宽度。有利地，按照下面的工艺，蚀刻掩模图案10并不形成在第一掩模图案120的开口区域上。然而，本发明不限于此。
接下来，参照图2中的（b），将牺牲层130图案化以将牺牲层130划分成种子层131和分离层133。
可以通过用作蚀刻掩模的蚀刻掩模图案10来蚀刻牺牲层130。例如，可以通过诸如反应离子蚀刻（RIE）的干法蚀刻来部分蚀刻牺牲层130。由于牺牲层130被部分蚀刻，因此可以部分地暴露第一掩模图案120。
这里，布置在蚀刻掩模图案10下面的牺牲层130没被蚀刻。因此，牺牲层130的设置在蚀刻掩模图案10下面的部分区域保留以形成种子层131。此外，蚀刻掩模图案10部分地形成在第一掩模图案120的掩模区域上，因此，种子层131也部分地形成在所述掩模区域上。另外，种子层131的宽度可以小于第一掩模图案120的掩模区域的宽度。
此外，可以对牺牲层130进行蚀刻直至第一掩模图案120的上表面被暴露。因此，在图案化工艺之后，牺牲层130的形成在第一掩模图案120的开口区域中的部分保留，从而形成分离层133。即，分离层133可以形成在第一掩模图案120的开口区域中。
然而，本发明不限于此，可以进行蚀刻工艺直至通过蚀刻去除牺牲层130的形成在第一掩模图案120的开口区域中的部分。在这种情况下，基板110的上表面可通过开口区域被部分暴露。
然后，参照图2中的（c）和（d），在第一掩模图案120被暴露的区域上形成第二掩模图案140。可以通过剥离工艺形成第二掩模图案140。
具体地讲，首先，如图2中的（c）所示，在第一掩模图案120、分离层133和蚀刻掩模图案10上沉积第二掩模图案形成材料140a。可以通过诸如电子束蒸发的沉积方法由包括SiO2的材料形成第二掩模图案形成材料140a。此外，第二掩模图案形成材料140a的厚度可以比种子层131的厚度薄。
然后，参照图2中的（d），去除蚀刻掩模图案10。当去除蚀刻掩模图案10时，还通过蚀刻掩模图案10去除了第二掩模图案形成材料140a，从而形成第二掩模图案140。可以通过各种方法去除蚀刻掩模图案10。例如，如果蚀刻掩模图案10是光致抗蚀剂图案，则可以通过湿法蚀刻或干法蚀刻来去除光致抗蚀剂图案。
因此，即使在形成第二掩模图案140的过程中也使用用于使牺牲层130图案化的蚀刻掩模图案10，而不是直接去除蚀刻掩模图案10，由此可以简化工艺。此外，在不执行图案化工艺的情况下，可以形成第二掩模图案140。
第二掩模图案140形成为覆盖第一掩模图案120的一部分和分离层133。因此，当顺序地形成外延层150时，第二掩模图案140可以防止分离层133用作种子，由此可以防止半导体层从分离层133生长。
参照图3，在种子层131和第二掩模图案140上形成包括第一氮化物半导体层151、有源层153和第二氮化物半导体层155的外延层150。另外，由于形成了外延层150，因此可以在外延层150和第二掩模图案140之间形成空隙145。
可以通过MOCVD、MBE或HVPE等生长并形成外延层150的半导体层151、153、155。半导体层151、153、155可以从作为种子的种子层131生长。在生长外延层150的同时，外延层可以进行水平生长（例如，ELO）和垂直生长。因此，外延层150可以形成在整个基板110的上方。
第一氮化物半导体层151从两个相邻的种子层131的上表面侧向生长。在侧向生长过程中，从一个种子层131生长的第一氮化物半导体层151和从另一个种子层131生长的第一氮化物半导体层151接触并彼此接合。这里，种子层131和另一种子层131之间的距离可以在1μm至50μm的范围内，优选地在3μm至10μm的范围内。
由于利用种子层131作为种子来生长第一氮化物半导体层151，因此空隙145可以形成为处于被第二掩模图案140的上表面、种子层131的侧表面和第一氮化物半导体层151的下表面包围的状态中。这样，当种子层131的厚度比第二掩模图案140的厚度厚时可以形成空隙145。此外，可以根据种子层131的厚度和第二掩模图案140的厚度来确定空隙145的高度，可以根据第二掩模图案140的宽度来确定空隙145的宽度。
根据本实施例，牺牲层130被图案化以形成种子层131，然后利用种子层131作为种子来形成外延层150，从而形成空隙145。因此，在没有利用电化学蚀刻（ECE）的情况下能够在外延层150和基板110之间形成空隙145。另外，空隙145可以具有比通过电化学蚀刻形成的空隙大的尺寸。此外，牺牲层130的蚀刻部分通过图案化工艺而不是再现性低的电化学蚀刻形成为空隙145，从而显著地改善了形成空隙145的工艺的再现性。
外延层150的半导体层151、153、155中的每个可以包括例如（Al、Ga、In）N层。第一氮化物半导体层151和第二氮化物半导体层155可以由不同导电类型的半导体形成。在该实施例中，第一氮化物半导体层151是n型半导体层，第二氮化物半导体层155是p型半导体层，反之亦然。有源层153的组成可以变化，从而发射具有期望波长的光。
第一氮化物半导体层151可以包括未掺杂层和掺杂层。当形成第一氮化物半导体层151时，首先生长未掺杂层，然后形成掺杂层，因此第一氮化物半导体层151可以包括多层。因此，在形成第一氮化物半导体层151的初始阶段首先生长未掺杂层，从而改善第一氮化物半导体层151的结晶度。此外，也可以改善形成在第一氮化物半导体层151上的有源层153和第二氮化物半导体层155的结晶度。
这里，将省略关于包括氮化物半导体材料的半导体层151、153、155的对于本领域技术人员来说显而易见的详细的描述。
参照图4，在外延层150上形成支撑基板180。另外，根据实施例的制造半导体装置的方法还可以包括在支撑基板180和外延层150之间形成金属层160和结合层170。
首先，参照图4中的（a），在外延层150上形成金属层160。
金属层160可以包括反射金属层和阻挡金属层。可以将阻挡金属层形成为覆盖反射金属层。
可以通过沉积和剥离工艺来形成金属层160。反射金属层可以用于反射从有源层153发射的光，并且还可以用作电连接到外延层150的电极。因此，反射金属层可以包括具有高反射率且能够形成欧姆接触的材料。阻挡金属层防止在反射金属层与其他材料之间的互扩散。因此，能够防止因损害反射金属层而使反射率降低和接触电阻增大。
例如，反射金属层可以包括从Ni、Pt、Pd、Rh、W、Ti、Al、Ag和Au中选择的至少一种金属。阻挡金属层可以包括Ni、Cr或Ti，并且可以形成为多层。
此外，还可以在形成金属层160之前执行在基板110的边缘处去除外延层150的边缘蚀刻工艺。由于生长在基板110的边缘处的半导体层151、153、155中的一些可具有不稳定的晶体结构，因此可以使半导体层的结晶度劣化。在结晶度相对低的边缘处，半导体层151、153、155可以通过在分离基板时阻挡化学蚀刻溶液的传输通道来阻挡该蚀刻溶液的传输。然而，根据实施例，通过边缘蚀刻工艺部分地去除基板的边缘处的半导体层151、153、155，从而防止前述的通道阻挡现象。因此，能够减少分离基板所需要的时间。
然后，参照图4中的（b），在金属层160上形成支撑基板180。另外，还可以形成结合层170以将支撑基板180结合到金属层160。
支撑基板180可以包括绝缘基板、导电基板或电路基板。例如，支撑基板180可以包括蓝宝石基板、氮化镓基板、玻璃基板、碳化硅基板、硅基板、金属基板、陶瓷基板或印刷电路板（PCB）。
结合层170可以包括金属材料，例如，AuSn。包括AuSn的结合层可以在支撑基板180和金属层160之间形成共晶会接（eutectic bond）。当支撑基板180是导电基板时，结合层将金属层160电连接到支撑基板180。
参照图5，使基板110与外延层150分离。
使基板110分离的步骤可以包括利用蚀刻溶液对第一掩模图案120和第二掩模图案140进行化学蚀刻。
可以利用诸如缓冲氧化蚀刻剂（BOE）或HF等的蚀刻溶液来执行化学蚀刻。蚀刻溶液经用作传输通道的空隙145以及第一掩模图案120和第二掩模图案140的掩模区域在基板110和外延层150之间渗透。
在该实施例中，空隙145的尺寸比传统空隙的尺寸大，从而改善了掩模图案120、140的蚀刻速率。因此，能够减少分离基板所需要的时间，并且能够实现基板的大面积分离。此外，由于分离基板时有源层153的侧表面暴露到蚀刻溶液所需要的时间相对减少，因此能够防止有源层153被蚀刻溶液损坏。因此，可以防止通过根据实施例的方法制造的半导体装置在效率和可靠性方面被劣化。
此外，基板110的分离还可以包括在蚀刻并去除掩模图案130之后在外延层150和基板110之间施加应力。
可选择地，可以通过在基板110和外延层150之间施加应力来去除基板，而不需去除第一掩模图案120和第二掩模图案140。即，可以利用应力剥离工艺来执行基板110的分离。
根据实施例，外延层150和基板110通过种子层131彼此结合。这使得与传统情况相比，外延层150和基板110之间的结合区域减小。因此，可以简单地通过向种子层131施加应力使基板110与外延层150容易地分离，而无需去除掩模图案120、140。
可以在分离基板之后通过干法蚀刻等来去除种子层131。当通过干法蚀刻去除种子层131时，可以在第一氮化物半导体层151上形成与种子层131的图案相对应的不均匀的图案。然而，本发明不限于此，在种子层包括n-GaN时，可以部分地去除种子层131。
另外，在分离基板110之后，可以利用盐酸等清洗第一氮化物半导体层151的表面。此外，当第一氮化物半导体层151包括未掺杂层时，可以通过干法蚀刻等去除未掺杂层。
参照图6，可以在第一氮化物半导体层151上形成粗糙部R以增加第一氮化物半导体层151的表面粗糙度。由于粗糙部R，可以改善从有源层153发射的光的提取效率。可以通过诸如光增强化学蚀刻（photo enhanced chemicaletching，PEC）等的湿法蚀刻来形成粗糙部R。
与图5中示出的支撑基板不同，图6至图9示出了支撑基板180布置在下部。
参照图7，使外延层150图案化以形成至少一个装置区域划分槽210。可以通过光刻和蚀刻来执行外延层150的图案化。由于形成了至少一个装置区域划分槽210，因此可以使外延层150分离成至少一个装置区域200。
当分离基板时，由于应力集中会在半导体层的接触基板的边缘处发生剥落（因破坏或损坏）。具体地讲，传统地，在分离基板之前，为了减少蚀刻掩模图案所需要的时间，将外延层分离成装置区域。因此，装置区域中的半导体层被损坏，从而降低了半导体装置的效率和可靠性。
然而，根据本实施例，增大了空隙145，从而能够在相对短的时间内去除掩模图案120、140，而无需将外延层150划分成装置区域。因此，本发明的实施例能够使基板110与外延层150大面积分离。即，在分离基板110之后，可以将外延层150分离成装置区域200。因此，在基板分离时，仅在外延层150的边缘处发生剥落或损坏，而并不损坏装置区域200的在外延层150内部的半导体层151、153、155。因此，能够使对由装置区域200制造的发光二极管芯片300的损坏最小化，能够防止发光二极管的效率和可靠性劣化。此外，根据本实施例，能够改善整体的工艺良率。
参照图8，形成钝化层190和电极195以覆盖装置区域200。
钝化层190保护装置区域200免受外部环境影响。可以沿装置区域200的表面形成钝化层190。此外，可以比粗糙部R更平滑地形成钝化层190的形成在粗糙部R上的一部分。
钝化层190可以包括TiO2、Al2O3或SiNx，并且还可以形成为包括SiO2或SiNx的多层结构。此外，布置在装置区域200的侧表面上的钝化层190可以形成为SiO2和TiO2层彼此交替堆叠的分布布拉格反射器（DBR）。在这种情况下，DBR可以反射光，因此大部分光可以通过装置区域200的上表面发射到外部。
可以在第一氮化物半导体层151上形成电极195。另外，可以在形成电极195之前部分地去除钝化层190以暴露装置区域200，从而形成电极形成区域。电极195可以包括电极焊盘和电极延伸部，从而改善电流扩散（currentspreading）。
参照图9，划分布置在装置区域划分槽210下方的支撑基板180、金属层160和结合层170，以提供至少一个发光二极管芯片300。可以通过激光刻划（laser scribing）等来划分支撑基板180、金属层160和结合层170。
可选择地，根据本发明另一实施例的分离基板的方法和制造半导体装置的方法还可以包括在形成支撑基板之前通过对外延层150进行图案化来形成至少一个划分槽（未示出）。外延层150可以通过至少一个划分槽分离成多个半导体装置区域（未示出）。在分离基板之后通过使各个半导体装置区域图案化来形成至少一个装置区域划分槽，半导体装置区域被装置区域划分槽划分成至少一个装置区域。
每个半导体装置区域的面积比装置区域200的面积大，还可以从半导体装置区域形成多个装置区域200。
在图1至图9中示出的前述实施例中，在不划分外延层150的情况下，使基板110与外延层150分离。然而，在该实施例中，在形成支撑基板180之前，将外延层150划分成至少一个半导体装置区域。因此，当对掩模图案120、140进行化学蚀刻时，可以将至少一个划分槽用作蚀刻溶液的传输通道。因此，根据该实施例，能够进一步使通过化学蚀刻来蚀刻掩模图案120、140所需要的时间减少。
根据本发明，所述方法可以增大形成在外延层和基板之间的空隙的尺寸，并且可以通过使牺牲层图案化并形成第一掩模图案和第二掩模图案来改善空隙形成的再现性。因此，减少了化学蚀刻掩模图案所需要的时间，从而减少了基板分离所需要的时间，同时能够实现基板的大面积分离。
此外，由于空隙的尺寸增大，因此基板和外延层之间的接触区域减小。因此，易于利用应力剥离工艺来分离基板。
此外，制造半导体装置的方法采用通过大面积来分离基板的方法，从而使通过该方法制造的半导体装置的故障减少。因此，能够改善在制造半导体装置的过程中的良率，并能够防止通过该方法制造的半导体装置在效率和可靠性方面的劣化。
尽管已经结合附图参照一些实施例示出了本发明，但是对于本领域技术人员来说将清楚的是，在不脱离本发明的精神和范围的情况下，可以对本发明做出各种修改和改变。另外，应该理解的是，某一实施例的一些特征可以在不脱离本发明的精神和范围的情况下应用于其他实施例。因此，应该理解的是，仅通过示出的方式提供了本实施例，并且给出本实施例以提供对本发明的完全公开并且向本领域技术人员提供对本发明的彻底的理解。因此，本发明意图覆盖修改和变形，只要它们落入权利要求和其等同物的范围。

Claims (23)

1.一种分离基板的方法，所述方法包括下述步骤：
准备基板；
在基板上形成包括掩模区域和开口区域的第一掩模图案；
形成牺牲层以覆盖基板和第一掩模图案；
使牺牲层图案化以形成种子层并暴露第一掩模图案的部分区域；
在通过其暴露第一掩模图案的区域上形成第二掩模图案；
在种子层和第二掩模图案上形成外延层，并在第二掩模图案和外延层之间形成空隙；以及
使基板与外延层分离。
2.如权利要求1所述的分离基板的方法，其中，种子层部分地形成在掩模区域上。
3.如权利要求2所述的分离基板的方法，其中，种子层比第二掩模图案厚。
4.如权利要求2所述的分离基板的方法，其中，外延层从作为种子的种子层生长。
5.如权利要求2所述的分离基板的方法，其中，种子层的宽度小于第一掩模图案的掩模区域的宽度。
6.如权利要求1所述的分离基板的方法，所述方法还包括：在使牺牲层图案化以形成种子层的同时形成分离层，
其中，分离层形成在开口区域内。
7.如权利要求6所述的分离基板的方法，其中，第二掩模图案覆盖分离层。
8.如权利要求1所述的分离基板的方法，其中，分离基板的步骤包括利用蚀刻溶液化学蚀刻第一掩模图案和第二掩模图案。
9.如权利要求1所述的分离基板的方法，其中，分离基板的步骤包括在基板和外延层之间施加应力。
10.如权利要求1所述的分离基板的方法，其中，使牺牲层图案化以形成种子层的步骤包括：
在牺牲层上形成蚀刻掩模图案；以及
利用蚀刻掩模图案作为蚀刻掩模来蚀刻牺牲层，
其中，利用蚀刻掩模图案通过剥离工艺来形成第二掩模图案。
11.一种制造半导体装置的方法，所述方法包括下述步骤：
准备基板；
在基板上形成包括掩模区域和开口区域的第一掩模图案；
形成牺牲层以覆盖基板和第一掩模图案；
使牺牲层图案化以形成种子层并暴露第一掩模图案的部分区域；
在通过其暴露第一掩模图案的区域上形成第二掩模图案；
在种子层和第二掩模图案上形成外延层，并在第二掩模图案和外延层之间形成空隙；
在外延层上形成支撑基板；以及
使基板与外延层分离。
12.如权利要求11所述的制造半导体装置的方法，其中，种子层部分地形成在掩模区域上。
13.如权利要求12所述的制造半导体装置的方法，所述方法还包括：
在使牺牲层图案化以形成种子层的同时在开口区域内形成分离层。
14.如权利要求12所述的制造半导体装置的方法，其中，种子层比第二掩模图案厚。
15.如权利要求12所述的制造半导体装置的方法，其中，外延层从作为种子的种子层生长。
16.如权利要求15所述的制造半导体装置的方法，其中，外延层包括第一氮化物半导体层、有源层和第二氮化物半导体层。
17.如权利要求16所述的制造半导体装置的方法，其中，牺牲层包括未掺杂的GaN或n型GaN。
18.如权利要求11所述的制造半导体装置的方法，其中，分离基板的步骤包括利用蚀刻溶液化学蚀刻第一掩模图案和第二掩模图案。
19.如权利要求11所述的制造半导体装置的方法，其中，分离基板的步骤包括在基板和外延层之间施加应力。
20.如权利要求11所述的制造半导体装置的方法，所述方法还包括：在形成支撑基板之前通过使外延层图案化来形成至少一个划分槽，
其中，通过所述至少一个划分槽使外延层划分成多个半导体装置区域。
21.如权利要求20所述的制造半导体装置的方法，所述方法还包括：在分离基板之后通过使各个半导体装置区域图案化来形成至少一个装置区域划分槽，
其中，半导体装置区域被装置区域划分槽划分成至少一个装置区域。
22.如权利要求11所述的制造半导体装置的方法，所述方法还包括：在分离基板之后通过使外延层图案化来形成至少一个装置区域划分槽，
其中，外延层被装置区域划分槽划分成至少一个装置区域。
23.如权利要求21或权利要求22所述的制造半导体装置的方法，所述方法还包括：通过划分位于装置区域划分槽下方的支撑基板来形成至少一个发光二极管芯片。
CN201310722271.3A 2012-12-26 2013-12-24 分离基板的方法和利用其制造半导体装置的方法 Expired - Fee Related CN103904170B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120153008A KR20140083357A (ko) 2012-12-26 2012-12-26 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법
KR10-2012-0153008 2012-12-26

Publications (2)

Publication Number Publication Date
CN103904170A true CN103904170A (zh) 2014-07-02
CN103904170B CN103904170B (zh) 2018-05-11

Family

ID=50975082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310722271.3A Expired - Fee Related CN103904170B (zh) 2012-12-26 2013-12-24 分离基板的方法和利用其制造半导体装置的方法

Country Status (3)

Country Link
US (1) US9048348B2 (zh)
KR (1) KR20140083357A (zh)
CN (1) CN103904170B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039569A (zh) * 2015-10-16 2017-08-11 首尔伟傲世有限公司 发光二极管芯片
CN112805613A (zh) * 2018-10-31 2021-05-14 应用材料公司 产生渐缩倾斜鳍片的受控硬掩模成形

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10126831B2 (en) 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same
US9851056B2 (en) 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
KR102392780B1 (ko) * 2018-01-24 2022-04-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282111A (zh) * 1999-07-23 2001-01-31 索尼株式会社 半导体叠层衬底、晶体衬底和半导体器件及其制造方法
CN1441982A (zh) * 2000-06-19 2003-09-10 日亚化学工业株式会社 氮化物半导体基板及制法和使用该基板的氮化物半导体装置
US20060289052A1 (en) * 2005-06-22 2006-12-28 O'quinn Brooks Methods of forming thermoelectric devices including conductive posts and/or different solder materials and related methods and structures
CN101635250A (zh) * 2008-07-25 2010-01-27 先进开发光电股份有限公司 衬底构造体及其移除方法
CN101883659A (zh) * 2007-10-01 2010-11-10 飞兆半导体公司 用于将衬底分成单个器件的方法和结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855397B2 (en) * 2007-09-14 2010-12-21 Nextreme Thermal Solutions, Inc. Electronic assemblies providing active side heat pumping
US20110180873A1 (en) * 2008-10-20 2011-07-28 Hynix Semiconductor Inc. Semiconductor device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282111A (zh) * 1999-07-23 2001-01-31 索尼株式会社 半导体叠层衬底、晶体衬底和半导体器件及其制造方法
CN1441982A (zh) * 2000-06-19 2003-09-10 日亚化学工业株式会社 氮化物半导体基板及制法和使用该基板的氮化物半导体装置
US20060289052A1 (en) * 2005-06-22 2006-12-28 O'quinn Brooks Methods of forming thermoelectric devices including conductive posts and/or different solder materials and related methods and structures
CN101883659A (zh) * 2007-10-01 2010-11-10 飞兆半导体公司 用于将衬底分成单个器件的方法和结构
CN101635250A (zh) * 2008-07-25 2010-01-27 先进开发光电股份有限公司 衬底构造体及其移除方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039569A (zh) * 2015-10-16 2017-08-11 首尔伟傲世有限公司 发光二极管芯片
CN112805613A (zh) * 2018-10-31 2021-05-14 应用材料公司 产生渐缩倾斜鳍片的受控硬掩模成形
US11581189B2 (en) 2018-10-31 2023-02-14 Applied Materials, Inc. Controlled hardmask shaping to create tapered slanted fins

Also Published As

Publication number Publication date
CN103904170B (zh) 2018-05-11
US9048348B2 (en) 2015-06-02
US20140179043A1 (en) 2014-06-26
KR20140083357A (ko) 2014-07-04

Similar Documents

Publication Publication Date Title
US9349712B2 (en) Doubled substrate multi-junction light emitting diode array structure
CN104025319B (zh) 半导体装置和制造半导体装置的方法
US9711354B2 (en) Method of fabricating light emitting device through forming a template for growing semiconductor and separating growth substrate
TWI559573B (zh) 發光二極體
JP2012500479A (ja) 両面不動態化を伴う半導体発光デバイスを製造するための方法
US8772808B2 (en) Semiconductor light emitting element and manufacturing method thereof
JP4940359B1 (ja) 発光素子と発光素子および半導体素子の製造方法
CN103904170B (zh) 分离基板的方法和利用其制造半导体装置的方法
KR20140068474A (ko) 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법
US8659051B2 (en) Semiconductor light emitting device and method for manufacturing thereof
WO2015141166A1 (ja) 半導体発光装置とその製造方法
KR101018280B1 (ko) 수직구조 발광다이오드 및 그 제조방법
KR20150074516A (ko) 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
KR20150000387A (ko) 발광소자 및 그 제조 방법
CN105679904B (zh) 光泵浦发光器件及单片集成光泵浦发光器件的制备方法
KR20140123318A (ko) 응력을 이용한 성장 기판 분리 방법 및 반도체 소자 제조 방법
KR20140085198A (ko) 마스크 패턴을 이용한 기판 분리 방법 및 반도체 소자 제조 방법
KR20140074040A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR20110113311A (ko) 기판 분리 기술을 이용한 발광 다이오드 제조방법
KR20140079958A (ko) 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법
KR20120032779A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20150005114A (ko) 반도체 성장용 템플릿 및 성장 기판 분리 방법
KR101681573B1 (ko) 발광소자의 제조방법
KR20150028020A (ko) 기판 분리 방법 및 기판 분리용 장치
KR20150016759A (ko) 발광 소자 제조용 템플릿 재생 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180511

CF01 Termination of patent right due to non-payment of annual fee