[go: up one dir, main page]

CN103854701B - 电荷陷阱器件的擦除方法 - Google Patents

电荷陷阱器件的擦除方法 Download PDF

Info

Publication number
CN103854701B
CN103854701B CN201310183279.7A CN201310183279A CN103854701B CN 103854701 B CN103854701 B CN 103854701B CN 201310183279 A CN201310183279 A CN 201310183279A CN 103854701 B CN103854701 B CN 103854701B
Authority
CN
China
Prior art keywords
erasing
voltage
erase
charge trap
circulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310183279.7A
Other languages
English (en)
Other versions
CN103854701A (zh
Inventor
白侊虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103854701A publication Critical patent/CN103854701A/zh
Application granted granted Critical
Publication of CN103854701B publication Critical patent/CN103854701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • G11C11/5635Erasing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/344Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电荷陷阱器件的擦除方法,所述方法包括以下步骤:将第一擦除电压施加到电荷陷阱器件;将擦除验证电压施加到电荷陷阱器件;执行当前第一失败位检查操作,所述当前第一失败位检查操作包括将基于擦除验证电压判定的擦除失败的电荷陷阱器件的第一数目与第一参考值进行比较,并且基于比较结果来判定通过或失败;在当前第一失败位检查操作被判定成失败时,判定在上一擦除循环期间执行的上一第一失败位检查操作是否通过;以及在上一擦除循环期间执行的上一第一失败位检查操作通过时,将第三擦除电压设定成与在上一擦除循环期间利用的第二擦除电压相同的电平。

Description

电荷陷阱器件的擦除方法
相关申请的交叉引用
本申请要求2012年12月3日向韩国知识产权局提交的申请号为10-2012-0139018的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体存储器件,更具体而言,涉及一种包括电荷陷阱器件的非易失性存储器件的擦除方法。
背景技术
一般地,半导体存储器件可以分成易失性存储器件或非易失性存储器件。易失性存储器件在电源切断时丢失其中储存的数据,而非易失性存储器件即使电流切断也可以保留其中储存的数据。非易失性存储器件包括各种类型的存储器单元。
非易失性存储器件可以根据存储器单元的结构而实现为快闪存储器件、利用铁电电容器的铁电RAM(FRAM)、利用隧穿磁阻(tunneling magneto-resistive,TMR)层的磁性RAM(MRAM)、利用硫族化物合金的相变存储器件、利用过渡金属氧化物的阻变存储RAM(ReRAM)等。
具有改善的可靠性的改进的半导体存储器件是有利的。
发明内容
根据一些实施例,一种包括电荷陷阱器件的非易失性存储器件的擦除方法能防止由反向隧穿引起的特性减弱。
在一个实施例中,一种电荷陷阱器件的擦除方法包括以下步骤:将第一擦除电压施加到电荷陷阱器件;将擦除验证电压施加到电荷陷阱器件;判定电荷陷阱器件的擦除状态;执行当前第一失败位检查操作,所述当前第一失败位检查操作包括将基于擦除验证电压被判定成擦除失败的电荷陷阱器件的第一数目与第一参考值进行比较,并且基于比较结果判定通过或失败;在当前第一失败位检查操作被判定成失败时,判定在上一擦除循环期间执行上一第一失败位检查操作是否通过通过;以及当在上一擦除循环期间执行的上一第一失败位检查操作通过时,将第三擦除电压设定成与在上一擦除循环期间使用的第二擦除电压相同的电平。
在另一个实施例中,一种电荷陷阱器件的擦除方法包括以下步骤:将第一擦除电压施加到电荷陷阱器件;执行当前第一擦除验证操作,所述当前第一擦除验证操作包括将第一擦除验证电压施加到电荷陷阱器件,判定电荷陷阱器件的擦除状态,以及根据基于第一擦除验证电压被判定成擦除失败的电荷陷阱器件的第一数目来判定通过或失败;在当前第一擦除验证操作被判定成失败时,判定在上一擦除循环期间执行的上一第一擦除验证操作是否通过;以及当在上一擦除循环期间执行的上一第一擦除验证操作被判定成通过时,将第三擦除电压设定成与上一擦除循环期间使用的第二擦除电压相同的电平。
附图说明
结合附图来描述本发明的特点、方面以及实施例,其中:
图1是根据一些实施例的非易失性存储器件的电荷陷阱器件的简化截面图。
图2是用于解释检测根据一些实施例的非易失性存储器件的反向隧穿效应的方法的简化阈值电压分布图。
图3是说明根据一些实施例的擦除操作的简化示图。
图4是解释在根据一些实施例的擦除方法期间施加的擦除电压的简化示图。
图5示出根据一些实施例的擦除方法的简化流程图。
图6是说明根据一些实施例的擦除循环的简化示图。
图7是解释在根据一些实施例的擦除方法中施加的擦除电压的简化示图。
图8是示出根据一些实施例的擦除方法的简化流程图。
具体实施方式
在下文中,将经由示例性实施例,参照附图来描述根据本发明的非易失性存储器件的擦除方法。
下面将参照附图更详细地描述本发明的示例性实施例。然而,本发明可以用不同的方式实施,而不应解释为限于本文所提供的实施例。确切地说,提供这些实施例使得本说明书清楚且完整,并向本领域技术人员充分传达本发明的范围。
附图并非按比例绘制,在某些情况下,为了清楚地示出实施例的特征可能对比例做夸大处理。在本说明书中,使用了特定的术语。这些术语用于描述本发明,而不用于限制本发明的意义或限定本发明的范围。
在本说明书中,“和/或”表示包括了布置在“和/或”之前和之后的一个或更多个部件。另外,“连接/耦接”表示一个部件直接与另一个部件耦接或经由另一个部件间接耦接。在本说明书中,只要不在句子中特意提及,单数形式可以包括复数形式。另外,在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或多个部件、步骤、操作以及元件。
根据一些实施例,一种快闪存储器件可以包括具有层叠的栅结构的存储器单元。层叠的栅结构可以包括顺序层叠在存储器单元的沟道区之上的隧道氧化物层、浮栅电极、栅电介质层以及控制栅电极。在层叠的栅结构的存储器单元中,可以将隧道氧化物层形成具有大的厚度,以改善存储器单元的寿命。然而,随着诸如快闪存储器件的非易失性存储器件的集成度增加,隧道氧化物层的厚度已经逐步地减小。因此,电荷可能会经由隧道氧化物层泄漏,由此降低存储器单元的可靠性。
为了解决这个问题,已经对新概念的存储器元件进行了积极的研究和开发。在存储器元件之中,更多地关注具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的电荷陷阱器件(charge trap device,CTD)为单位单元的非易失性存储器件。
具有SONOS结构的电荷陷阱器件可以包括顺序层叠的硅衬底、隧道层、电荷陷阱层、阻挡层以及控制栅电极。在硅衬底中可以形成有沟道区。在一些实施例中,电荷陷阱层可以由氮化物形成。可以通过注入或消除电子的机制来对电荷陷阱器件进行编程或擦除。
当在半导体衬底与控制栅电极之间形成高电场以便擦除电荷陷阱器件时,会发生反向隧穿。具体地,可以经由用于将电荷陷阱层与控制栅电极电分开的阻挡层,而将控制栅电极的电子引入到电荷陷阱层中。当反向隧穿发生时,即使施加擦除电压,电荷陷阱器件可能不会被擦除而是被编程。因而,电荷陷阱器件的擦除特性降低。
图1是根据一些实施例的非易失性存储器件的电荷陷阱器件(CTD)的简化截面图。
参见图1,在N衬底100之上形成有P阱101。在一些实施例中,当利用三层阱结构时,可以将N衬底100改变成P衬底。在一些实施例中,可以在P衬底之上形成N阱,并且可以在N阱之上形成P阱101。
在P阱101之上,形成n+源极/漏极杂质区102和103。n+源极/漏极杂质区102和103由形成在P阱101内部的沟道区而彼此隔离开。
在n+源极/漏极杂质区102和103之间的沟道区之上形成有隧道层110。在一些实例中,隧道层110可以具有由诸如氧化硅(SiO2)的绝缘体形成的单层或多层结构。
在隧道层110之上形成有电荷陷阱层120。在一些实例中,电荷陷阱层120可以由氮化硅形成。电荷陷阱层120将从沟道区经由隧道层110注入的电荷捕获。
在电荷陷阱层120之上形成有阻挡层130。在一些实例中,阻挡层130可以具有由诸如SiO2、氧化物-氮化物-氧化物(ONO)层、和/或氧化铝(Al2O3)的绝缘体形成的单层或多层结构。
在阻挡层130之上形成有控制栅电极140。在一些实例中,控制栅电极140可以具有势垒金属141、多晶硅层142以及金属电极层143的层叠结构。在一些实例中,当控制栅电极140由多晶硅形成时,电荷陷阱器件可以具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构。
图2是用于解释检测根据一些实施例的非易失性存储器件的反向隧穿效应的方法的简化阈值电压分布图。在一些实例中,当在图1的半导体衬底100与控制栅电极140之间形成高电场以便擦除电荷陷阱器件时,控制栅电极140的电子可以经由阻挡层130被引入电荷陷阱层120。这有时被称作为反向隧穿。
当正常地擦除电荷陷阱器件时,电荷陷阱器件具有比擦除验证电压Vvrf_e低的阈值电压。在一些实例中,擦除的电荷陷阱器件具有包括在阈值电压分布E_TG中的阈值电压。此外,正在被擦除的电荷陷阱器件可以具有比擦除验证电压Vvrf_e低或高的阈值电压。在一些实例中,正被擦除的电荷陷阱器件可以具有包括在阈值电压分布E_ING中的阈值电压。当电荷陷阱器件具有比擦除验证电压Vvrf_e高的阈值电压,即,电荷陷阱器件具有包括在区域ING中的阈值电压时,电荷陷阱器件被判定成在擦除验证操作期间失败。
当反向隧穿发生时,即使施加擦除电压,电荷陷阱器件的阈值电压分布也不会减小到擦除验证电压Vvrf_e之下,而会比擦除验证电压Vvrf_e高。换言之,当反向隧穿发生时,电荷陷阱器件不会被擦除,但是被编程。在一些实例中,当反向隧穿发生时,一个或更多个电荷陷阱器件可以具有包括在阈值电压分布E_BT中的阈值电压。这意味着阈值电压比擦除验证电压Vvrf_e高的一个或更多个电荷陷阱器件的数目可以增加(由比区域ING宽的区域BT所标注的)。具有包括在区域BT中的阈值电压的任何电荷陷阱器件也被判定成在擦除验证操作期间失败。
根据一些实施例,当在当前擦除循环期间检测的擦除失败位的数目比在上一擦除循环期间检测的擦除失败位的数目大时,可以判定在电荷陷阱器件中发生反向隧穿。当以这种方式来检测反向隧穿时,擦除电压电平被设置成不发生反向隧穿的擦除电压电平(在一些实例中,擦除电压电平被设定成在上一擦除循环期间使用的擦除电压电平)。然后,利用设定的擦除电压电平来执行下一擦除循环。
根据一些实施例,可以存在各种方法来基于在上一循环中检测的擦除失败位的上一数目和在当前擦除循环中检测的擦除失败位的当前数目,来判定电荷陷阱器件擦除操作是通过还是失败。在下文中,将更加详细地描述判定电荷陷阱器件擦除操作是通过还是失败的方法的各种实施例。
图3是说明根据一些实施例的擦除操作的简化示图。图4是解释在根据一些实施例的擦除方法期间施加的擦除电压的简化示图。
根据一些实施例,可以利用步进脉冲擦除方法(step pulse erasing method)来擦除电荷陷阱器件。根据步进脉冲擦除方法,施加擦除电压的脉冲到电荷陷阱器件,然后执行用于检查电荷陷阱器件是否被擦除的擦除验证操作。擦除电压施加操作AEV和擦除验证操作EV形成一个擦除循环EL。重复擦除循环EL直到电荷陷阱器件被擦除。即,可以执行多个擦除循环EL1至ELk直到电荷陷阱器件被擦除。每当重复擦除循环EL时,将擦除电压增加预定的增量(例如,步进电压,步进脉冲,和/或ΔV)。当在电荷陷阱器件中检测出反向隧穿时,将在下一擦除循环EL中使用的擦除电压设定成在上一擦除循环中使用的擦除电压电平。
参见图3,形成擦除循环EL的擦除验证操作EV包括两个或更多个失败位检查操作FBC。在一些实例中,擦除验证操作EV包括第一失败位检查操作FBC1和第二失败位检查操作FBC2,以在施加一个擦除验证电压之后判定电荷陷阱器件的失败位的数目。
第一失败位检查操作FBC1和第二失败位检查操作FBC2具有不同的失败位检测参考值。在一些实例中,第一失败位检查操作FBC1的失败位检测参考值A可以比第二失败位检查操作FBC2的失败位检测参考值B更大。在一些实例中,可以执行第一失败位检查操作FBC1以判定出是否发生反向隧穿。在一些实例中,可以执行第二失败位检查操作FBC2以判定出擦除操作是通过还是失败。
当利用擦除验证电压判定出的电荷陷阱器件的失败位的数目,比第一失败位检查操作FBC1的失败位检测参考值A大时,第一失败位检查操作FBC1被判定成失败。另一方面,当利用擦除验证电压判定的电荷陷阱器件的失败位的数目,比第一失败位检查操作FBC1的失败位检测参考值A小时,第一失败位检查操作FBC1被判定成通过。当利用擦除验证电压判定的电荷陷阱器件的失败位的数目,比第二失败位检查操作FBC2的失败位检测参考值B大时,第二失败位检查操作FBC2被判定成失败。另一方面,当利用擦除验证电压判定的电荷陷阱器件的失败位的数目,比第二失败位检查操作FBC2的失败位检查参考值B小时,第二失败位检查操作FBC2被判定成通过。
根据一些实施例,基于在当前擦除循环中执行的第一失败位检查操作FBC1的结果和在上一擦除循环中执行的第一失败位检查操作FBC1的结果,可以来检测反向隧穿。在一些实例中,当在当前擦除循环中执行的第一失败位检查操作FBC1的结果为失败,并且在上一擦除循环中执行的第一失败位检查操作FBC1的结果为通过时,可以判定出反向隧穿发生。
参见图4,当在第二擦除循环EL2中执行的第一失败位检查操作FBC1的结果是通过,而在第三擦除循环EL3中执行的第一失败位检查操作FBC1的结果是失败时,可以判定出反向隧穿发生。这意味着,因为在第三擦除循环EL3期间当施加擦除电压时电荷陷阱器件的阈值电压增加,所以在第三擦除循环EL3中失败的电荷陷阱器件的数目比在第二擦除循环EL2中失败的电荷陷阱器件的数目多。
当检测出反向隧穿时,在下一擦除循环期间施加电平与在上一擦除循环期间施加的擦除电压相同的擦除电压。在一些实例中,在下一擦除循环期间施加擦除电压的时间可以比在上一擦除循环期间施加擦除电压的时间长。即,在下一擦除循环期间,施加擦除电压的时间比在上一擦除循环期间施加擦除电压的时间长。
参见图4的实例,当在当前擦除循环EL3期间检测出反向隧穿时,具有与在上一擦除循环EL2期间施加的擦除电压Vera2相同电平的擦除电压Vera2在下一擦除循环EL4期间施加。另外,在下一擦除循环EL4期间,擦除电压被施加比在上一擦除循环EL2期间施加擦除电压的时间t1长的时间t2。
在一些实例中,在擦除循环EL3期间检测出反向隧穿之后,在每个擦除循环EL4至ELk期间,施加相同的擦除电压Vera2。在一些实例中,在检测出反向隧穿之后,在每个擦除循环EL4至ELk期间,可以施加擦除电压相同的时间t2。在一些实例中,在检测出反向隧穿之后,每当重复擦除循环时,可以逐步地增加施加擦除电压的时间。
图5是示出根据一些实施例的擦除方法的简化流程图。在图5中,假设已经执行了上一擦除循环。即,假设上一擦除循环的第二失败位检查操作失败,且因而要执行另一个擦除循环。此外,假设可以访问上一擦除循环的第一失败位检查操作的结果。
在步骤S110中,施加擦除电压以擦除电荷陷阱器件。在图5中,假设上一擦除循环的第二失败位检查操作失败,并且要执行另一个擦除循环,如上所述。因此,在步骤S110中,可以施加从在上一擦除循环期间施加的擦除电压增加预定增量的擦除电压。
在步骤S120中,施加擦除验证电压到要施加擦除电压的电荷陷阱器件。根据施加的擦除验证电压来判定各个电荷陷阱器件的状态(例如,阈值电压)。
在步骤S130中,基于在步骤S120期间被施加擦除验证电压的电荷陷阱器件的状态,来执行第一失败位检查操作。在一些实例中,将在步骤S120期间基于擦除验证电压的施加被判定成擦除失败的电荷陷阱器件的数目(即,擦除失败位的数目),与第一失败位检查操作的检测参考值进行比较。
在步骤S140中,判定当前擦除循环的第一失败位检查操作是否失败。如上所述,当擦除失败位的数目比第一失败位检查操作中的检测参考值大时,第一失败位检查操作被判定成失败。当第一失败位检查操作被判定成失败(是)时,方法进入步骤S150。另一方面,当擦除失败位的数目比第一失败位检查操作的检测参考值小时,第一失败位检查操作被判定成通过。当第一失败位检查操作被判定成通过(否)时,方法进入步骤S170。
在步骤S150中,判定上一擦除循环的第一失败位检查操作是否通过。在图5中,假设已经执行了上一循环,如上所述。因而,可以访问上一擦除循环的第一失败位检查操作的结果。当上一擦除循环的第一失败位检查操作被判定成通过(是)时,方法进入步骤S160。当上一擦除循环的第一失败位检查操作通过,而当前擦除循环的第一失败位检查操作失败时,意味着失败位的数目增加。即,在当上一擦除循环的第一失败位检查操作通过,而当前擦除循环的第一失败位检查操作失败时,意味着电荷陷阱器件被编程,尽管在当前擦除循环的步骤S110期间施加擦除电压。在一些实例中,这意味着已经发生了反向隧穿。因此,方法进入步骤S160。另一方面,当上一循环的第一失败位检查操作被判定成失败(否)时,方法进入步骤S190。即,在当上一擦除循环的第一失败位检查操作失败,并且当前擦除循环的第一失败位检查操作也失败时,可以判定出反向隧穿没有发生,并且方法进入步骤S190。
在步骤S160中,擦除电压电平被设定成与上一擦除循环的擦除电压电平相同的电压电平。然后在随后的擦除循环中使用设定的擦除电压。如上所述,在一些实例中,在随后的擦除循环期间施加设定的擦除电压的时间可以增加。在一些实例中,在随后的擦除循环期间施加的设定的擦除电压的时间可以不改变。
当经由步骤S140和S150判定出反向隧穿没有发生时,方法进入步骤S190。在步骤S190中,供下一擦除循环使用的擦除电压增加。然后,方法进入步骤S110以执行下一擦除循环。
当在步骤S140中判定出当前擦除循环的第一失败位检查操作通过(否)时,方法进入步骤S170。在步骤S170中,基于被施加擦除验证电压的各个电荷陷阱器件的状态,来执行第二失败位检查操作。在一些实例中,将通过施加擦除验证电压被判定成擦除失败的电荷陷阱器件的数目(即,擦除失败位的数目),与第二失败位检查操作的检测参考值进行比较。
在步骤S180中,判定当前擦除循环的第二失败位检查操作是否失败。如上所述,当擦除失败位的数目比第二失败位检查操作的检测参考值大时,第二失败位检查操作被判定成失败。如上所述,执行第二失败位检查操作以判定擦除操作是通过还是失败。当第二失败位检查操作被判定成失败(是)时,方法进入步骤S190。在步骤S190中,增加用于下一擦除循环的擦除电压。然后,方法进入步骤S110以执行下一擦除循环。另一方面,当擦除失败位的数目比第二失败位检查操作的检测参考值小时,第二失败位检查操作被判定成通过。当第二失败位检查操作被判定成通过(否)时,擦除方法结束。
根据一些实施例,在擦除方法中,可以在施加擦除验证电压之后执行用于检测反向隧穿的第一失败位检查操作。此外,可以基于当前擦除循环的第一失败位检查操作的结果和上一擦除循环的第一失败位检查操作的结果,来检测反向隧穿。
图6是说明根据一些实施例的擦除循环的简化示图。图7是解释在根据一些实施例的擦除方法中施加的擦除电压的简化示图。
根据一些实施例,可以通过步进脉冲擦除方法来擦除电荷陷阱器件。根据步进脉冲擦除方法,将擦除电压的脉冲施加到电荷陷阱器件,然后执行擦除验证操作以检查电荷陷阱器件是否被擦除。擦除电压施加操作AEB和擦除验证操作EV形成一个擦除循环EL。可以重复擦除循环EL,直到电荷陷阱器件被擦除。即,可以执行多个擦除循环EL1至ELk直到电荷陷阱器件被擦除。每当重复擦除循环EL时,将擦除电压增加预定的增量(例如,步进电压、步进脉冲、和/或ΔV)。当在电荷陷阱器件中检测出反向隧穿时,将在下一擦除循环EL中使用的擦除电压设定成在上一擦除循环中使用的擦除电压电平。
参见图6,形成擦除循环EL的擦除验证操作EV包括第一擦除验证操作EV1和第二擦除验证操作EV2。第一擦除验证操作EV1和第二擦除验证操作EV2具有彼此不同的擦除验证电压Vvrf_e。在一些实例中,在第一擦除验证操作EV1期间施加到电荷陷阱器件的擦除验证电压V1的电平可以比在第二擦除验证操作EV2期间施加到电荷陷阱器件的擦除验证电压V2的电平高。在一些实例中,可以执行第一擦除验证操作EV1以判定反向隧穿是否发生。在一些实例中,可以执行第二擦除验证操作EV2以判定擦除操作是通过还是失败。
在一些实例中,当判定出一个或更多个电荷陷阱器件、或者预定数目个或更多个电荷陷阱器件具有比擦除验证电压V1高的阈值电压时,可以判定第一擦除验证操作EV1失败。在一些实例中,当判定出全部的电荷陷阱器件具有比擦除验证电压V1低的阈值电压时,第一擦除验证操作EV1被判定成通过。在一些实例中,当判定出一个或更多个电荷陷阱器件、或预定数目个或更多个电荷陷阱器件具有比擦除验证电压V2高的阈值电压时,第二擦除验证操作EV2被判定成失败。在一些实例中,当判定出全部的电荷陷阱器件具有比擦除验证电压V2低的阈值电压时,第二擦除验证操作EV2被判定成通过。
根据一些实施例,可以基于在当前擦除循环期间执行的第一擦除验证操作EV1的结果和在上一擦除循环期间执行的第一擦除验证操作EV1的结果,来检测反向隧穿。在一些实例中,当在当前擦除循环期间执行的第一擦除验证操作EV1的结果是失败,并且在上一擦除循环期间执行的第一擦除验证操作EV1的结果是通过时,可以检测出反向隧穿发生。
参见图7,当在第二擦除循环EL2期间执行的第一擦除验证操作EV1是通过,但在第三擦除循环EL3中执行的第一擦除验证操作EV1是失败时,可以判定反向隧穿发生。在一些实例中,这意味着尽管全部的电荷陷阱器件的阈值电压在第二擦除循环EL2期间比擦除验证电压V1低,但是基于在第三擦除循环EL3期间施加的擦除电压,一些电荷陷阱器件的阈值电压比擦除验证电压V1高。
在一些实例中,当检测出反向隧穿时,可以在下一擦除循环期间施加与在上一擦除循环期间施加的擦除电压相同的擦除电压。在一些实例中,在下一擦除循环期间施加擦除电压的时间,比在上一擦除循环期间施加擦除电压的时间长。即,在下一擦除循环期间,可以将擦除电压施加比在上一擦除循环期间施加擦除电压的时间长的时间。
参见图7,当在当前擦除循环EL3期间检测出反向隧穿时,在下一擦除循环EL4期间施加具有与在上一擦除循环EL2期间施加的擦除电压Vera2相同电平的擦除电压Vera2。此外,在擦除循环EL4期间,擦除电压被施加比在上一擦除循环EL2期间施加擦除电压的时间t1长的时间t2。
在一些实例中,可以在检测出反向隧穿之后,在每个擦除循环EL4至ELk期间施加相同的擦除电压Vera2。在一些实例中,当检测出反向隧穿时,可以在每个擦除循环EL4至ELk期间施加擦除电压相同的时间t2。在一些实例中,当检测出反向隧穿时,施加擦除电压的时间可以在随后的擦除循环期间逐步地增加。
图8是示出根据一些实施例的擦除方法的简化流程图。在图8中,假设已经执行了前一擦除循环。即,假设上一擦除循环的第二失败位检查操作失败,且因而要执行另一个擦除循环。此外,假设可以访问上一擦除循环的第一失败位检查操作的结果。
在步骤S120中,施加擦除电压以擦除电荷陷阱器件。在图8中,假设上一擦除循环的第二失败位检查操作失败,并且要执行另一个擦除循环,如上所述。因此,可以在步骤S210中,施加从在上一擦除循环期间施加的擦除电压增加预定增量的擦除电压。
在步骤S220中,利用第一擦除验证电压来执行第一擦除验证操作。如上所述,执行第一擦除验证操作以判定反向隧穿是否发生。
在步骤S230中,判定当前擦除循环的第一擦除验证操作是否失败。如上所述,当判定出一个或更多个电荷陷阱器件、或者预定数目个电荷陷阱器件具有比第一擦除验证电压高的阈值电压时,判定第一擦除验证操作失败。当第一擦除验证操作被判定成失败(是)时,方法进入步骤S240。另一方面,当判定出全部的电荷陷阱器件具有比第一擦除验证电压低的阈值电压时,判定第一擦除验证操作通过。当第一擦除验证操作被判定成通过(否)时,方法进入步骤S260。
在步骤S240中,判定上一擦除循环的第一擦除验证操作是否通过。在图8中,假设已经执行了上一擦除操作,如上所述。因而,可以访问上一擦除循环的第一擦除验证操作的结果。当上一擦除循环的第一擦除验证操作被判定成通过(是)时,方法进入步骤S250。在一些实例中,当上一擦除循环的第一擦除验证操作通过,但是当前擦除循环的第一擦除验证操作失败时,意味着存在阈值电压比在步骤S220期间施加的第一擦除验证电压高的至少一个电荷陷阱器件。即,当上一擦除循环的第一擦除验证操作通过,但当前擦除循环的第一擦除验证操作失败时,意味着至少一个电荷陷阱器件被编程,尽管在当前擦除循环的步骤S210期间施加擦除电压。在一些实例中,这意味着反向隧穿发生。因此,方法进入步骤S250。另一方面,当上一擦除循环的擦除验证操作被判定成失败(否),方法进入步骤S280。即,当上一擦除循环的第一擦除验证操作失败,并且当前擦除循环的第一擦除验证操作也失败时,可以判定出反向隧穿没有发生,并且方法进入步骤S280。
在步骤S250中,将擦除电压电平设定成与上一擦除循环的擦除电压电平相同的电压电平。然后在随后的擦除循环期间使用设定的擦除电压。如上所述,在一些实例中,在随后的擦除循环期间施加的设定的擦除电压的时间可以增加。在一些实例中,在随后的擦除循环期间施加的设定的擦除电压的时间可以不改变。
当经由步骤S230和S240判定出反向隧穿没有发生时,方法进入步骤S280。在步骤S280中,在下一擦除循环期间要使用的擦除电压增加。此外,方法返回到步骤S210以执行下一擦除循环。
当在步骤S230判定出当前擦除循环的第一擦除验证操作为通过(否)时,方法进入步骤S260。在步骤S260中,使用第二擦除验证电压来执行第二擦除验证操作。可以执行第二擦除验证操作以判定擦除操作是通过还是失败。因此,在第二擦除验证操作期间使用的第二擦除验证电压具有比在第一擦除验证操作S220期间使用的第一擦除验证电压低的电平。
在步骤S270中,判定当前擦除循环的第二擦除验证操作是否失败。如上所述,当一个或更多个电荷陷阱器件、或预定数目个或更多个电荷陷阱器件被判定成具有比第二擦除验证电压高的阈值电压时,第二擦除验证操作被判定成失败。当第二擦除验证操作被判定成失败(是)时,方法进入步骤S280。在步骤S280中,增加要在下一擦除循环期间使用的擦除电压。此外,方法进入步骤S210以执行下一擦除循环。另一方面,当全部的电荷陷阱器件被判定成具有比第二擦除验证电压低的阈值电压时,第二擦除验证操作被判定成通过。当第二擦除验证操作被判定成通过(否)时,擦除方法结束。
根据一些实施例,在擦除方法期间,可以在擦除验证操作期间执行用于检测反向隧穿的第一擦除验证操作。在一些实例中,可以基于当前擦除循环的第一擦除验证操作的结果和上一擦除循环的第一擦除验证操作的结果,来检测反向隧穿。
根据一些实施例,可以改善包括电荷陷阱器件的非易失性存储器件的擦除特性。
尽管以上已经描述了某些实施例,但对于本领域的技术人员将会理解的是描述的实施例仅仅是示例性的。因此,不应基于所描述的实施例来限定本文描述的方法。更确切地说,应当仅根据所附权利要求并结合以上描述和附图来限定本文描述的方法。

Claims (25)

1.一种电荷陷阱器件的擦除方法,所述方法包括以下步骤:
将第一擦除电压施加到所述电荷陷阱器件;
将擦除验证电压施加到所述电荷陷阱器件;
判定所述电荷陷阱器件的擦除状态;
执行当前的第一失败位检查操作,所述当前的第一失败位检查操作包括将基于所述擦除验证电压判定为擦除失败的电荷陷阱器件的第一数目与第一参考值进行比较,并且基于比较的结果来判定通过或失败;
在当前的第一失败位检查操作被判定成失败时,判定在上一擦除循环期间执行的上一第一失败位检查操作是否通过;
在所述当前第一失败位检查操作被判定成通过时,执行当前第二失败位检查操作,所述当前第二失败位检查操作包括将基于所述擦除验证电压判定成擦除失败的电荷陷阱器件的第二数目与第二参考值进行比较,并且基于比较结果来判定通过或失败;
在所述上一擦除循环期间执行的上一第一失败位检查操作通过时,将第三擦除电压设定成与在所述上一擦除循环期间使用的第二擦除电压相同的电平;以及
在所述当前第二失败位检查操作被判定成失败时,将所述第三擦除电压设定成比所述第一擦除电压高的电平。
2.如权利要求1所述的方法,其中,在随后的擦除循环期间施加擦除电压时,使用所述第三擦除电压。
3.如权利要求2所述的方法,其中,当执行所述随后的擦除循环中的每个时,施加所述第三擦除电压的第一时间比在所述上一擦除循环期间施加所述第二擦除电压的第二时间长。
4.如权利要求3所述的方法,其中,每当执行所述随后的擦除循环中的每个时,增加施加所述第三擦除电压的所述第一时间。
5.如权利要求3所述的方法,其中,当执行所述随后的擦除循环中的每个时,不改变施加所述第三擦除电压的所述第一时间。
6.如权利要求1所述的方法,还包括如下步骤:当在所述上一擦除循环期间执行的所述上一第一失败位检查操作被判定成失败时,将所述第三擦除电压设定成比所述第一擦除电压高的电平。
7.如权利要求6所述的方法,其中,当在下一擦除循环期间施加擦除电压时,使用所述第三擦除电压。
8.如权利要求1所述的方法,其中,当在下一擦除循环期间施加擦除电压时使用所述第三擦除电压。
9.如权利要求1所述的方法,其中,当所述当前第二失败位检查操作被判定成通过时,所述方法结束。
10.如权利要求1所述的方法,其中,所述第二参考值比所述第一参考值小。
11.如权利要求1所述的方法,其中,擦除验证过程还包括以下步骤:
将所述擦除验证电压施加到所述电荷陷阱器件;
执行所述当前第一失败位检查操作;以及
执行所述当前第二失败位检查操作。
12.如权利要求11所述的方法,其中,将所述第一擦除电压施加到所述电荷陷阱器件,并且所述擦除验证过程形成一个擦除循环。
13.如权利要求1所述的方法,其中,所述第一擦除电压具有比所述第二擦除电压高的电平。
14.一种电荷陷阱器件的擦除方法,所述方法包括以下步骤:
将第一擦除电压施加到所述电荷陷阱器件;
执行当前第一擦除验证操作,所述当前第一擦除验证操作包括将第一擦除验证电压施加到所述电荷陷阱器件,判定所述电荷陷阱器件的擦除状态,以及根据基于所述第一擦除验证电压被判定成擦除失败的电荷陷阱器件的第一数目来判定通过或失败;
当所述当前第一擦除验证操作被判定成失败时,判定在上一擦除循环期间执行的上一第一擦除验证操作是否通过;
当所述当前第一擦除验证操作被判定成通过时,执行当前第二擦除验证操作,所述当前第二擦除验证操作包括:将第二擦除验证电压施加到所述电荷陷阱器件,判定所述电荷陷阱器件的擦除状态,以及根据基于所述第二擦除验证电压被判定成擦除失败的电荷陷阱器件的第二数目来判定通过或失败;
当在所述上一擦除循环期间执行的所述上一第一擦除验证操作被判定成通过时,将第三擦除电压设定成与在所述上一擦除循环期间使用的第二擦除电压相同的电平;以及
当所述当前第二擦除验证操作被判定成失败时,将所述第三擦除电压设定成比所述第一擦除电压高的电平。
15.如权利要求14所述的方法,其中,当在随后的擦除循环期间施加擦除电压时使用所述第三擦除电压。
16.如权利要求15所述的方法,其中,在随后的擦除循环中的每个期间,施加所述第三擦除电压的第一时间比在所述上一擦除循环期间施加所述第二擦除电压的第二时间长。
17.如权利要求16所述的方法,其中,每当执行所述随后的擦除循环中的每个时,增加施加所述第三擦除电压的所述第一时间。
18.如权利要求16所述的方法,其中,当执行所述随后的擦除循环中的每个时,不改变施加所述第三擦除电压的所述第一时间。
19.如权利要求14所述的方法,还包括以下步骤:当在所述上一擦除循环期间执行的所述上一第一擦除验证操作被判定成失败时,将所述第三擦除电压设定成比所述第一擦除电压高的电平。
20.如权利要求19所述的方法,其中,当在下一擦除循环期间施加擦除电压时使用所述第三擦除电压。
21.如权利要求14所述的方法,其中,当在下一擦除循环期间施加擦除电压时施加所述第三擦除电压。
22.如权利要求14所述的方法,其中,当所述当前第二擦除验证操作被判定成通过时,所述方法结束。
23.如权利要求14所述的方法,其中,所述第二擦除验证电压比所述第一擦除验证电压低。
24.如权利要求14所述的方法,其中,将所述当前第一擦除电压施加到所述电荷陷阱器件、执行所述第一擦除验证操作、以及执行所述当前第二擦除验证操作形成一个擦除循环。
25.如权利要求14所述的方法,其中,所述第二擦除电压具有比所述第一擦除电压高的电平。
CN201310183279.7A 2012-12-03 2013-05-17 电荷陷阱器件的擦除方法 Active CN103854701B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0139018 2012-12-03
KR1020120139018A KR102019843B1 (ko) 2012-12-03 2012-12-03 전하 트랩 소자들을 소거하는 방법

Publications (2)

Publication Number Publication Date
CN103854701A CN103854701A (zh) 2014-06-11
CN103854701B true CN103854701B (zh) 2019-08-06

Family

ID=50825327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310183279.7A Active CN103854701B (zh) 2012-12-03 2013-05-17 电荷陷阱器件的擦除方法

Country Status (3)

Country Link
US (1) US9001589B2 (zh)
KR (1) KR102019843B1 (zh)
CN (1) CN103854701B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI858355B (zh) * 2022-03-18 2024-10-11 日商鎧俠股份有限公司 半導體記憶裝置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102358463B1 (ko) * 2014-10-20 2022-02-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
US9324439B1 (en) 2014-10-20 2016-04-26 Sandisk Technologies Inc. Weak erase after programming to improve data retention in charge-trapping memory
CN106486169B (zh) * 2015-08-24 2019-10-18 北京兆易创新科技股份有限公司 一种Nand Flash的擦除方法
US9927987B2 (en) * 2015-08-28 2018-03-27 Sandisk Technologies Llc Adaptive multi-phase erase
US9734912B2 (en) 2015-11-25 2017-08-15 Macronix International Co., Ltd. Reprogramming single bit memory cells without intervening erasure
KR20170065969A (ko) * 2015-12-04 2017-06-14 에스케이하이닉스 주식회사 메모리 장치 및 그의 동작방법
US10482986B2 (en) * 2017-10-25 2019-11-19 Western Digital Technologies, Inc. Adaptive erase fail bit criteria
KR102578816B1 (ko) * 2018-03-16 2023-09-15 에스케이하이닉스 주식회사 강유전성 메모리 장치
KR102606826B1 (ko) * 2018-06-08 2023-11-27 삼성전자주식회사 비휘발성 메모리 장치 및 그 소거 방법
US11513879B2 (en) 2019-02-20 2022-11-29 Seagate Technologies Llc Detection and mitigation for solid-state storage device read failures due to weak erase
US11295788B2 (en) * 2019-08-13 2022-04-05 Ememory Technology Inc. Offset cancellation voltage latch sense amplifier for non-volatile memory
JP7181984B1 (ja) * 2021-12-09 2022-12-01 ウィンボンド エレクトロニクス コーポレーション 半導体装置および消去方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222772B1 (en) * 1997-12-26 2001-04-24 Samsung Electronics Co., Ltd. Methods of performing sector erase operations on non-volatile semiconductor memory devices
CN101023497A (zh) * 2004-08-30 2007-08-22 斯班逊有限公司 非易失性存储装置以及用于该存储装置的擦除方法
KR20110065759A (ko) * 2009-12-10 2011-06-16 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643181B2 (en) * 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
KR100648254B1 (ko) 2004-12-01 2006-11-24 삼성전자주식회사 소거시간을 줄일 수 있는 불휘발성 메모리 장치 및 그것의소거방법
KR100811274B1 (ko) 2006-12-28 2008-03-07 주식회사 하이닉스반도체 낸드형 플래쉬 메모리소자의 데이터 소거방법
KR20090106897A (ko) * 2008-04-07 2009-10-12 주식회사 하이닉스반도체 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의소거방법
KR20100117903A (ko) * 2009-04-27 2010-11-04 주식회사 하이닉스반도체 비휘발성 메모리 소자의 소거 방법
KR20120069115A (ko) * 2010-12-20 2012-06-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222772B1 (en) * 1997-12-26 2001-04-24 Samsung Electronics Co., Ltd. Methods of performing sector erase operations on non-volatile semiconductor memory devices
CN101023497A (zh) * 2004-08-30 2007-08-22 斯班逊有限公司 非易失性存储装置以及用于该存储装置的擦除方法
KR20110065759A (ko) * 2009-12-10 2011-06-16 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI858355B (zh) * 2022-03-18 2024-10-11 日商鎧俠股份有限公司 半導體記憶裝置
US12386528B2 (en) 2022-03-18 2025-08-12 Kioxia Corporation Semiconductor memory device controlling erase operation

Also Published As

Publication number Publication date
US20140153340A1 (en) 2014-06-05
KR20140072366A (ko) 2014-06-13
US9001589B2 (en) 2015-04-07
KR102019843B1 (ko) 2019-09-11
CN103854701A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
CN103854701B (zh) 电荷陷阱器件的擦除方法
KR101026385B1 (ko) 전하트랩형 플래시 메모리소자의 동작 방법
US8009482B2 (en) High temperature methods for enhancing retention characteristics of memory devices
CN100524776C (zh) 用以解决电荷陷获非易失性存储器中难以擦除状态的方法
CN1770326A (zh) 电荷捕获非易失性存储器的编程操作方法
KR100937669B1 (ko) 양자 트랩 비휘발성 메모리 소자
US11972813B2 (en) Systems and methods for adapting sense time
JP2008217972A (ja) 不揮発性メモリ素子の作動方法
US7382654B2 (en) Trapping storage flash memory cell structure with inversion source and drain regions
CN100587846C (zh) 可改善擦除操作特性的非易失性存储元件
CN100353529C (zh) 识别程序化及抹除存储单元中的逻辑信息的方法
US8659071B2 (en) Method and structure to improve the erasing speed operation of SONOS memory device having a graded silicon nitride layer
US7400538B2 (en) NROM memory device with enhanced endurance
JP6137743B2 (ja) 不揮発性メモリセルのトンネル絶縁体を回復するための構造および方法
Larcher et al. High-κ related reliability issues in advanced non-volatile memories
KR101243861B1 (ko) 전하 트랩형 플래시 메모리 소자의 작동 방법
CN101013703B (zh) 一种用于辅助电荷存储器器件的阵列结构
CN1941201A (zh) 双栅多位半导体存储器
JP2010244641A (ja) 不揮発性半導体メモリ装置の消去方法
Vandelli et al. Role of holes and electrons during erase of TANOS memories: evidences for dipole formation and its impact on reliability
CN100372121C (zh) 多阶存储单元
Furnemont et al. Physical understanding of SANOS disturbs and VARIOT engineered barrier as a solution
CN112037838B (zh) 一种用于存储器阵列的新编程方法及监控电路
Adiono et al. Design and simulation of hafnium dioxide based charge trapping flash memory device
JP2008153377A (ja) 不揮発性半導体メモリ及びその動作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant