CN103839886A - 具有气隙的层间介质层的形成方法 - Google Patents
具有气隙的层间介质层的形成方法 Download PDFInfo
- Publication number
- CN103839886A CN103839886A CN201410098512.6A CN201410098512A CN103839886A CN 103839886 A CN103839886 A CN 103839886A CN 201410098512 A CN201410098512 A CN 201410098512A CN 103839886 A CN103839886 A CN 103839886A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- air gap
- forming
- semiconductor substrate
- interlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W20/072—
-
- H10W20/092—
-
- H10W20/46—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提出了一种具有气隙的层间介质层的形成方法,在对具有气隙的第一介质层进行研磨之后,在第一介质层表面形成第二介质层,由于第二介质层能够形成于暴露出的气隙之上,后续对第二介质层进行研磨只去除部分第二介质层时,第二介质层始终覆盖气隙,后续继续形成金属层时,能够避免金属层渗入至气隙中,从而保证了由第一介质层和第二介质层组成的层间介质层的K值,同时能够通过控制形成第一介质层的厚度以及对其的化学机械研磨程度来控制形成的气隙高度、位置以及大小。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种具有气隙的层间介质层的形成方法。
背景技术
随着半导体集成度的不断增加,器件以及金属连线的密度也急剧增大,金属连线之间的RC(电阻和电容)延迟现象也越来越严重。现有技术中采用降低介质层的K值以降低电容,从而达到降低RC延迟的目的。传统方法是使用低K的介质层,然而低K值的介质层的K值也不能完全满足某些特定的要求。众所周知,空气的K值极低(远低于普通低K材料的K值),因此,具有气隙的层间介质层(IMD)应运而生。
请参考图1至图3,图1至图3为现有技术中形成具有气隙的层间介质层过程中的结构示意图,现有技术中,形成具有气隙的层间介质层包括步骤:
S1:提供半导体衬底10,所述半导体衬底10表面形成有间隔排列的多个金属线20,所述金属线20之间存在凹槽,所述凹槽的开口宽度为S,深度为H,如图1所示;
S2:在所述半导体衬底10以及金属线20的表面形成介质层30,所述介质层30填充所述凹槽;
传统工艺中,填充凹槽会采用填洞能力较强的HDPCVD(高密度等离子体化学汽相淀积)来形成,由于HDPCVD具有较强的填充能力,不会形成气隙,无法达到形成气隙的目的。因此,为了形成气隙得到更低的K值,在此步骤中采用填充能力较弱正常的CVD(化学气相沉积)工艺形成介质层30,由于较大的深宽比会导致填充能力较弱的CVD工艺在形成介质层30是会在较大深宽比的凹槽处形成气隙31(如图2所示)。
S3:对所述介质层30进行化学机械研磨,磨去一部分,如图3所示便于后续继续形成金属层(图未示出)。
由于不同的凹槽具有不同的开口宽度S,因此不同的凹槽的深宽比(H/S)也不尽相同,较大深宽比的凹槽就极易形成气隙,而较小深宽比的凹槽不会形成气隙31,同时,不同的凹槽处形成的气隙高度、位置以及大小均不可控,例如形成的气隙31不处于同一高度,如图2所示。此时,若进行化学机械研磨时,极易将一部分位于较高的气隙31上的介质层30磨去,暴露出所示气隙31,如图3所示,在形成后续金属层时,金属层极易渗入暴露了出的气隙31,严重的会导致短路。因此,本领域技术人员应急需解决上述问题。
发明内容
本发明的目的在于提供一种具有气隙的层间介质层的形成方法,能够避免金属层渗入至气隙中。
为了实现上述目的,本发明提出了一种具有气隙的层间介质层的形成方法,包括步骤:
提供半导体衬底,所述半导体衬底表面形成有至少一层具有气隙的第一介质层;
对所述具有气隙的第一介质层进行化学机械研磨处理,去除部分第一介质层并暴露出一部分气隙;
在所述第一介质层的表面形成第二介质层;
对所述第二介质层进行化学机械研磨处理,去除部分第二介质层。
进一步的,所述具有气隙的第一介质层的形成步骤包括:
提供半导体衬底,所述半导体衬底表面设有间隔排列的多个金属线,所述金属线之间具有凹槽;
在所述半导体衬底和金属线的表面形成第一介质层,所述第一介质层在所述凹槽处具有气隙。
进一步的,所述第一介质层采用化学气相沉积工艺形成。
进一步的,所述第一介质层的厚度范围为0~20,000埃。
进一步的,所述第二介质层采用化学气相沉积工艺形成。
进一步的,所述第二介质层的厚度为0~20,000埃。
与现有技术相比,本发明的有益效果主要体现在:在对具有气隙的第一介质层进行研磨之后,在第一介质层表面形成第二介质层,由于第二介质层能够形成于暴露出的气隙之上,后续对第二介质层进行研磨只去除部分第二介质层时,第二介质层始终覆盖气隙,后续继续形成金属层时,能够避免金属层渗入至气隙中,从而保证了由第一介质层和第二介质层组成的层间介质层的K值,同时能够通过控制形成第一介质层的厚度以及对其的化学机械研磨程度来控制形成的气隙高度、位置以及大小。
附图说明
图1至图3为现有技术中形成具有气隙的层间介质层过程中的结构示意图;
图4为本发明一实施例中形成具有气隙的层间介质层形成方法的流程图;
图5至图9为本发明一实施例中形成具有气隙的层间介质层过程中的结构示意图。
具体实施方式
下面将结合示意图对本发明的具有气隙的层间介质层的形成方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图4,在本实施例中,提出了一种具有气隙的层间介质层的形成方法,包括步骤:
S100:提供半导体衬底100,所述半导体衬底100表面形成有至少一层具有气隙310的第一介质层300,如图6所示;
在步骤S100中,所述具有气隙310的第一介质层300的形成步骤包括:
提供半导体衬底100,所述半导体衬底100表面设有间隔排列的多个金属线200,所述金属线200之间具有凹槽,如图5所示;
在所述半导体衬底100和金属线200的表面形成第一介质层300,所述第一介质层300在所述凹槽处具有气隙310。
在该步骤中,所述第一介质层300采用CVD工艺形成,由于CVD工艺填充能力较弱,因此,在具有较大深宽比的凹槽处会形成气隙310,然而深宽比不同,则会导致形成的气隙310的位置高度不同,有些较高,有些则较低,并且大小也不相同。
S200:对所述具有气隙310的第一介质层300进行化学机械研磨处理,去除部分第一介质层300并暴露出一部分气隙310,如图7所示;
在步骤S200中,研磨去除一部分第一介质层300,暴露出的气隙310均是位置高度较高的气隙310,由于研磨会将位置较高的气隙310暴露出,此处可以通过研磨去除第一介质层300的程度来控制保留下气隙310的位置高度,并且可以通过研磨程度来控制保留的气隙310的开口大小。
S300:在所述第一介质层300的表面形成第二介质层400,如图8所示;
在步骤S300中,所述第二介质层400也可以采用CVD工艺形成,形成第二介质层400能够遮挡住暴露出的气隙310。
S400:对所述第二介质:400进行化学机械研磨处理,去除部分第二介质层400,如图9所示。
在步骤S400中,去除部分第二介质层400是为了保证保留的第一介质层300和第二介质层400的厚度符合工艺要求,具体需要研磨去除多少,均视不同的工艺需求来定,此处,由于保留的第二介质层400依旧能够遮挡住所述气隙310,后续形成的金属层不会渗入所述气隙310之中,即便在所述气隙310中形成有部分第二介质层400,能够保证低K值,同时也不会导致短路。
在本实施例中,所述第一介质层300和第二介质层的厚度范围均是0~20,000埃,例如均是10,000埃,具体厚度以及保留的厚度均视工艺要求所定,需要指出的时,形成的第一介质层300的厚度以及化学机械研磨之后保留的厚度不同,能够控制形成的气隙310的高度、大小以及位置,从而实现对形成的气隙310具有可控的效果;保留的第一介质层300和第二介质层400一起组成了层间介质层(IMD),由于第一介质层300中形成有气隙310,因此,层间介质层也具有气隙310,从而能够实现形成的层间介质层具有低K性能。
在本实施例中,只举例示意形成一层层间介质层,在本实施的其他实施例中,可以采用此种方法形成多层层间介质层。
综上,在本发明实施例提供的具有气隙的层间介质层的形成方法中,在对具有气隙的第一介质层进行研磨之后,在第一介质层表面形成第二介质层,由于第二介质层能够形成于暴露出的气隙之上,后续对第二介质层进行研磨只去除部分第二介质层时,第二介质层始终覆盖气隙,后续继续形成金属层时,能够避免金属层渗入至气隙中,从而保证了由第一介质层和第二介质层组成的层间介质层的K值,同时能够通过控制形成第一介质层的厚度以及对其的化学机械研磨程度来控制形成的气隙高度、位置以及大小。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (6)
1.一种具有气隙的层间介质层的形成方法,包括步骤:
提供半导体衬底,所述半导体衬底表面形成有至少一层具有气隙的第一介质层;
对所述具有气隙的第一介质层进行化学机械研磨处理,去除部分第一介质层并暴露出一部分气隙;
在所述第一介质层的表面形成第二介质层;
对所述第二介质层进行化学机械研磨处理,去除部分第二介质层。
2.如权利要求1所述的具有气隙的层间介质层的形成方法,其特征在于,所述具有气隙的第一介质层的形成步骤包括:
提供半导体衬底,所述半导体衬底表面设有间隔排列的多个金属线,所述金属线之间具有凹槽;
在所述半导体衬底和金属线的表面形成第一介质层,所述第一介质层在所述凹槽处具有气隙。
3.如权利要求2所述的具有气隙的层间介质层的形成方法,其特征在于,所述第一介质层采用化学气相沉积工艺形成。
4.如权利要求4所述的具有气隙的层间介质层的形成方法,其特征在于,所述第一介质层的厚度范围为0~20,000埃。
5.如权利要求1所述的具有气隙的层间介质层的形成方法,其特征在于,所述第二介质层采用化学气相沉积工艺形成。
6.如权利要求5所述的具有气隙的层间介质层的形成方法,其特征在于,所述第二介质层的厚度为0~20,000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410098512.6A CN103839886A (zh) | 2014-03-17 | 2014-03-17 | 具有气隙的层间介质层的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410098512.6A CN103839886A (zh) | 2014-03-17 | 2014-03-17 | 具有气隙的层间介质层的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103839886A true CN103839886A (zh) | 2014-06-04 |
Family
ID=50803257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410098512.6A Pending CN103839886A (zh) | 2014-03-17 | 2014-03-17 | 具有气隙的层间介质层的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103839886A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946281A (zh) * | 2017-11-15 | 2018-04-20 | 上海华虹宏力半导体制造有限公司 | 一种具有气隙的层间介质层及其淀积方法 |
| CN109216545A (zh) * | 2018-07-20 | 2019-01-15 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090115061A1 (en) * | 2007-11-01 | 2009-05-07 | Hsien-Wei Chen | Solving Via-Misalignment Issues in Interconnect Structures Having Air-Gaps |
| US20130149864A1 (en) * | 2008-10-28 | 2013-06-13 | Hitachi, Ltd. | Semiconductor Device and Manufacturing Method Thereof |
| CN103367237A (zh) * | 2012-04-09 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN103633021A (zh) * | 2013-12-02 | 2014-03-12 | 上海华力微电子有限公司 | 一种制备空气间隙铜互连结构的方法 |
-
2014
- 2014-03-17 CN CN201410098512.6A patent/CN103839886A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090115061A1 (en) * | 2007-11-01 | 2009-05-07 | Hsien-Wei Chen | Solving Via-Misalignment Issues in Interconnect Structures Having Air-Gaps |
| US20130149864A1 (en) * | 2008-10-28 | 2013-06-13 | Hitachi, Ltd. | Semiconductor Device and Manufacturing Method Thereof |
| CN103367237A (zh) * | 2012-04-09 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN103633021A (zh) * | 2013-12-02 | 2014-03-12 | 上海华力微电子有限公司 | 一种制备空气间隙铜互连结构的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946281A (zh) * | 2017-11-15 | 2018-04-20 | 上海华虹宏力半导体制造有限公司 | 一种具有气隙的层间介质层及其淀积方法 |
| CN109216545A (zh) * | 2018-07-20 | 2019-01-15 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11011421B2 (en) | Semiconductor device having voids and method of forming same | |
| US7667332B2 (en) | Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program product | |
| US20140145814A1 (en) | Thin film type chip device and method of manufacturing the same | |
| KR102279612B1 (ko) | 금속화 패턴 프로파일링을 위한 건식 에칭 방법 | |
| US8399335B2 (en) | Sophisticated metallization systems in semiconductors formed by removing damaged dielectric layers after forming the metal features | |
| JP2019507960A (ja) | 低静電容量の基板貫通ビア構造体 | |
| CN106876263A (zh) | 一种化学机械研磨方法 | |
| CN103915369A (zh) | 沟槽填充方法 | |
| CN102760751A (zh) | 半导体器件的结构及形成方法 | |
| CN103839886A (zh) | 具有气隙的层间介质层的形成方法 | |
| KR100917823B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| CN100590812C (zh) | 铜层及铜镶嵌结构的形成方法 | |
| TWI593057B (zh) | 藉由硏磨以分隔電子部件而在半導體基材上形成電子部件 | |
| CN102760653B (zh) | 金属栅极的形成方法 | |
| CN104167388B (zh) | 一种后道互连工艺中空气隙的形成方法 | |
| CN102751233B (zh) | 互连结构形成方法 | |
| CN104112698B (zh) | 一种硬掩膜叠层结构及其制作方法 | |
| CN104505367B (zh) | 后段铜互连工艺中降低通孔间介质材料的k值的方法 | |
| US20160172208A1 (en) | Chemical mechanical planarization topography control via implant | |
| CN108109954A (zh) | 互连结构的制造方法 | |
| CN105990131A (zh) | 一种半导体结构的整合处理方法 | |
| CN103515301A (zh) | 沟槽的形成方法 | |
| US20090325384A1 (en) | Method of manufacturing semiconductor device | |
| CN104134629A (zh) | 降低集成电路rc延迟的方法 | |
| CN103531534A (zh) | 金属沟槽的刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140604 |