[go: up one dir, main page]

CN103811360A - 半导体封装件的制法 - Google Patents

半导体封装件的制法 Download PDF

Info

Publication number
CN103811360A
CN103811360A CN201310183340.8A CN201310183340A CN103811360A CN 103811360 A CN103811360 A CN 103811360A CN 201310183340 A CN201310183340 A CN 201310183340A CN 103811360 A CN103811360 A CN 103811360A
Authority
CN
China
Prior art keywords
manufacturing
semiconductor package
package according
layer
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310183340.8A
Other languages
English (en)
Inventor
纪杰元
黄荣邦
陈彦亨
许习彰
张江城
邱世冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103811360A publication Critical patent/CN103811360A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P72/74—
    • H10W74/014—
    • H10W72/0198—
    • H10W74/019—
    • H10W74/114—
    • H10P72/744—

Landscapes

  • Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装件的制法，包括：于一承载板上形成离型层及形成于该离型层上的粘着层，然后于该粘着层上设置多个半导体芯片，并形成封装胶体于该粘着层上，藉以包覆该等半导体芯片，之后于该封装胶体上设置基板，并从该承载板的侧朝该离型层照射光线，以移除该离型层与承载板，最后将该粘着层移除。本发明的半导体封装件的制法可有效避免光线照射至半导体芯片。

Description

半导体封装件的制法
技术领域
本发明关于一种半导体封装件的制法，尤指一种避免光线破坏半导体芯片的半导体封装件的制法。
背景技术
现今，随着科技发展的进步，电子产品的业者纷纷开发出各种不同实施例的半导体封装件，目前半导体芯片的尺寸趋于微小化，因此，须不断地改进与克服半导体封装件的工艺技术，以与微小化的半导体芯片配合，并符合现代科技产品轻薄短小的趋势。
请参阅图1A至图1E，其为现有第7202107号美国专利的半导体封装件的制法的剖面示意图。
如图1A所示，提供一承载板10，且该承载板10上设有例如热剥离胶带（Thermal Release Tape）的粘着层11。
如图1B所示，提供多个半导体芯片12粘贴于该粘着层11上。
如图1C所示，形成封装胶体13于该粘着层11上，以包覆该等半导体芯片12。
如图1D所示，加热以移除该承载板10与该粘着层11。
如图1E所示，于该封装胶体13的底面上形成电性连接该半导体芯片12的线路层14。
不过，前述现有的半导体封装件的制法的将半导体芯片粘贴于该热剥离胶带上时，容易因为该热剥离胶带的热膨胀系数与模压时经由模流的冲击而造成该半导体芯片偏移的问题，造成后续制作重布线路层时，因芯片偏移使得部份重布线路层因偏移而没有与芯片电性连接，进而造成产品的信赖度不佳，所以利用该热剥离胶带也将导致制造成本无法降低。
因此，如何克服现有技术的种种问题，实为一重要课题。
发明内容
为解决上述现有技术的种种问题，本发明揭露一种半导体封装件的制法，可有效避免光线照射至半导体芯片。
本发明的半导体封装件的制法包括：提供一承载板上形成离型层及形成于该离型层上的粘着层；于该粘着层上设置多个半导体芯片；形成封装胶体于该粘着层上，以包覆该等半导体芯片；以及从该承载板的侧朝该离型层照射光线，以移除该离型层与承载板。
前述的半导体封装件的制法中，还包括于该离型层和该粘着层之间形成有金属层。
前述的半导体封装件的制法中，于移除该离型层之后，还包括移除该金属层。
前述的半导体封装件的制法中，该金属层的厚度为1微米。
前述的半导体封装件的制法中，还包括移除该粘着层，移除该金属层与粘着层的方式为蚀刻或化学方法，且该蚀刻为电浆蚀刻或化学蚀刻。
前述的半导体封装件的制法中，还包括于照射该光线之前，于该封装胶体上设置基板，以令该封装胶体夹置于该基板和该粘着层之间。
前述的半导体封装件的制法中，该粘着层中还分布有多个金属粒子。
前述的半导体封装件的制法中，该承载板的材质为玻璃。
前述的半导体封装件的制法中，该基板的材质为玻璃或硅。
前述的半导体封装件的制法中，该离型层的材质为非晶硅（Amorphous Silicon）、聚对二甲苯基（Parylene）或非晶相-二氧化硅（α-SiO2）。
前述的半导体封装件的制法中，该光线为激光。
前述的半导体封装件的制法中，还包括移除该基板。
前述的半导体封装件的制法中，还包括于该封装胶体上形成电性连接该半导体芯片的增层结构。
前述的半导体封装件的制法中，各该金属粒子由氧化硅球体与形成于该氧化硅球体表面的金属涂布层所构成。
前述的半导体封装件的制法中，该激光的波长为532纳米。
前述的半导体封装件的制法中，该粘着层包括核心铜层与其两相对表面上的粘着膜。
依上所述，本发明的半导体封装件的制法通过照射光线以破坏离型层，进而移除离型层与承载板，并且可再通过金属层、具有多个金属粒子的粘着层或具有核心铜层的粘着层来防止光线照射至半导体芯片与封装胶体，而可避免该封装胶体与半导体芯片被光线的能量破坏，达到保护该封装胶体与半导体芯片的效果，故可顺利的进行后续的工艺并增进产品良率。
附图说明
图1A至图1E为显示现有半导体封装件的制法的剖视示意图。
图2A至图2H为本发明的半导体封装件的制法的第一实施例的剖面示意图。
图3为本发明的半导体封装件的制法的第二实施例的剖面示意图。
图4为本发明的半导体封装件的制法的第三实施例的剖面示意图。
图5为本发明的半导体封装件的制法的第四实施例的剖面示意图。
图6为本发明的半导体封装件的制法的第五实施例的剖面示意图。
符号说明
10、20           承载板
11、23、23’、43 粘着层
12、24           半导体芯片
13、25           封装胶体
14               线路层
21、51           离型层
22               金属层
26               基板
30               金属粒子
30a              氧化硅球体
30b              金属涂布层
431              核心铜层
432              粘着膜
a                光线。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「一」及「侧」等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
以下将配合图2A至图2H以详细说明本发明的半导体封装件的制法的第一实施例的剖面示意图。
如图2A所示，提供一承载板20，且于该承载板20上形成有离型层21，而该承载板20的材质为玻璃，另外该离型层21的材质为非晶硅（Amorphous Silicon）、聚对二甲苯基（Parylene）或非晶相-二氧化硅（α-SiO2），该离型层21可通过化学气相沉积（Chemical VaporDeposition,CVD）方式形成。
如图2B所示，于该离型层21上形成金属层22，且通过例如电浆辅助化学气相沉积（Plasma Enhance Chemical VaporDeposition,PECVD）、化学气相沉积（Chemical VaporDeposition,CVD）、物理气相沉积（Physical Vapor Deposition,PVD）或无电电镀等方式形成金属层22，于本实施例中，该金属层22的厚度为1微米，另外，该金属层22的材质为任意金属。
要注意的是，本发明的实施也可省去该金属层22的形成，而不以本实施例为限。
如图2C所示，于该金属层22上形成粘着层23。
如图2D所示，将多个半导体芯片24设置于该粘着层23上，并利用该粘着层23可固定该等半导体芯片24的位置，另外，该等半导体芯片24可具有多个电性连接垫，该半导体芯片24为电性连接垫朝下粘贴至该粘着层23上。该承载板上更可具有定位记号，以提供半导体芯片24设置于粘着层23时，定位之用。
如图2E所示，通过模塑工艺（Molding），例如为压缩成型(compression molding)，形成封装胶体25于该粘着层23上，以包覆该等半导体芯片24，且通过该封装胶体25可保护该等半导体芯片24避免遭受环境污染、氧化或破坏。且于该封装胶体25包覆该半导体芯片24后，更有一烘烤程序，以烘烤该封装胶体以使其固化。
如图2F所示，于该封装胶体25上设置基板26，以令该封装胶体25夹置于该离型层21和该粘着层23之间，而该基板26的材质为玻璃或硅。
如图2G所示，从该承载板20的侧朝该离型层21照射例如激光的光线a，部分该光线a穿透该离型层21，但通过该金属层22阻挡该光线a接触该粘着层23、半导体芯片24与该封装胶体25，且该金属层22可反射部分该光线a，此外，该金属层22的厚度可随着光线a的功率而有所调整。
如图2H所示，该离型层21受到该光线a的影响而破坏，以移除该离型层21与该承载板20，再移除该金属层22与该粘着层23，而移除该金属层22与粘着层23的方式为蚀刻或化学方法，例如电浆蚀刻或化学蚀刻；最后，可依需要将该基板26移除，并可于该封装胶体25上形成电性连接该半导体芯片24的增层结构（未图标此情形）。
第二实施例
请参阅图3，其为本发明的半导体封装件的制法的第二实施例的剖面示意图。
本实施例大致上相同于前一实施例，其主要的不同之处在于本实施例不使用金属层22，而使用的粘着层23’中分布有多个金属粒子，并藉该等金属粒子阻挡该光线a穿过该粘着层23’，至于本实施例的其它步骤均类似于前一实施例，故不再赘述。
第三实施例
请参阅图4，其为本发明的半导体封装件的制法的第三实施例的剖面示意图。
本实施例大致上相同于第二实施例，其主要的不同之处在于本实施例的金属粒子30由氧化硅球体30a与形成于该氧化硅球体30a表面的金属涂布层30b所构成，该金属粒子30可阻挡该光线a穿过该粘着层23’，至于本实施例的其它步骤均类似于第二实施例，故不再赘述。
第四实施例
请参阅图5，其为本发明的半导体封装件的制法的第四实施例的剖面示意图。
本实施例大致上相同于第二实施例，其主要的不同之处在于本实施例的粘着层43（例如为铜胶带）包括核心铜层431与其两相对表面上的粘着膜432，并通过该核心铜层431阻挡该光线a穿过该粘着层43，至于本实施例的其它步骤均类似于第二实施例，故不再赘述。
第五实施例
请参阅图6，其为本发明的半导体封装件的制法的第五实施例的剖面示意图。
本实施例大致上相同于第二实施例，其主要的不同之处在于本实施例的离型层51的材质为非晶相-二氧化硅（α-SiO2），其可通过化学气相沉积（Chemical Vapor Deposition,CVD）方式形成，且该光线a为532纳米的波长的激光，材质为非晶相-二氧化硅的离型层51经光线a照射后遂升华至气态，进而移除该离型层51与承载板20，至于本实施例的其它步骤均类似于第二实施例，故不再赘述。
另外，本实施例的粘着层23中也可不分布有多个金属粒子，即不藉该粘着层23中的该等金属粒子来阻挡该光线a穿过该粘着层23，而是调整该光线a的能量，使该离型层51能受到该光线a的影响而破坏，但使该光线a的能量不至于破坏该等半导体芯片24，以安全地移除该离型层51。
综上所述，本发明的半导体封装件的制法通过照射光线以破坏离型层，进而移除离型层与承载板，并且可再通过金属层、具有多个金属粒子的粘着层或具有核心铜层的粘着层来防止光线照射至半导体芯片与封装胶体，而可避免该封装胶体与半导体芯片被光线的能量破坏，达到保护该封装胶体与半导体芯片的效果，故可顺利的进行后续的工艺并增进产品良率。
上述该等实施例仅例示性说明本发明的功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述该等实施例进行修饰与改变。此外，在上述该等实施例中的组件的数量仅为例示性说明，也非用于限制本发明。因此本发明的权利保护范围，应如权利要求书所列。

Claims (19)

1.一种半导体封装件的制法，包括：
提供一承载板，该承载板上形成有离型层及形成于该离型层上的粘着层；
于该粘着层上设置多个半导体芯片；
形成封装胶体于该粘着层上，以包覆该等半导体芯片；以及
从该承载板的侧朝该离型层照射光线，以移除该离型层与承载板。
2.根据权利要求1所述的半导体封装件的制法，其特征在于，该粘着层中还分布有多个金属粒子。
3.根据权利要求2所述的半导体封装件的制法，其特征在于，各该金属粒子是由氧化硅球体与形成于该氧化硅球体表面的金属涂布层所构成。
4.根据权利要求1所述的半导体封装件的制法，其特征在于，该离型层和该粘着层之间还形成有金属层。
5.根据权利要求4所述的半导体封装件的制法，其特征在于，于移除该离型层之后，还包括移除该金属层。
6.根据权利要求5所述的半导体封装件的制法，其特征在于，移除该金属层的方式为蚀刻或化学方法。
7.根据权利要求4所述的半导体封装件的制法，其特征在于，该金属层的厚度为1微米。
8.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括于照射该光线之前，于该封装胶体上设置基板，以令该封装胶体夹置于该基板和该粘着层之间。
9.根据权利要求8所述的半导体封装件的制法，其特征在于，该基板的材质为玻璃或硅。
10.根据权利要求8所述的半导体封装件的制法，其特征在于，该制法还包括移除该基板。
11.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括移除该粘着层。
12.根据权利要求11所述的半导体封装件的制法，其特征在于，移除该粘着层的方式为蚀刻或化学方法。
13.根据权利要求1所述的半导体封装件的制法，其特征在于，该承载板的材质为玻璃。
14.根据权利要求6或12所述的半导体封装件的制法，其特征在于，该蚀刻为电浆蚀刻或化学蚀刻。
15.根据权利要求1所述的半导体封装件的制法，其特征在于，该离型层的材质为非晶硅、聚对二甲苯基或非晶相-二氧化硅。
16.根据权利要求1所述的半导体封装件的制法，其特征在于，该光线为激光。
17.根据权利要求16所述的半导体封装件的制法，其特征在于，该激光的波长为532纳米。
18.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括于该封装胶体上形成电性连接该半导体芯片的增层结构。
19.根据权利要求1所述的半导体封装件的制法，其特征在于，该粘着层包括核心铜层与其两相对表面上的粘着膜。
CN201310183340.8A 2012-11-13 2013-05-17 半导体封装件的制法 Pending CN103811360A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW101142157 2012-11-13
TW101142157 2012-11-13
TW102116165A TWI500090B (zh) 2012-11-13 2013-05-07 半導體封裝件之製法
TW102116165 2013-05-07

Publications (1)

Publication Number Publication Date
CN103811360A true CN103811360A (zh) 2014-05-21

Family

ID=50682103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310183340.8A Pending CN103811360A (zh) 2012-11-13 2013-05-17 半导体封装件的制法

Country Status (3)

Country Link
US (1) US20140134797A1 (zh)
CN (1) CN103811360A (zh)
TW (1) TWI500090B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140135A (zh) * 2014-05-30 2015-12-09 矽品精密工业股份有限公司 半导体封装件的制法
CN109545938A (zh) * 2017-09-22 2019-03-29 台湾爱司帝科技股份有限公司 发光模块的制作方法
CN114106713A (zh) * 2021-11-26 2022-03-01 矽磐微电子(重庆)有限公司 芯片封装用胶带及芯片封装方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016033969A (ja) * 2014-07-31 2016-03-10 株式会社東芝 電子部品、及び電子ユニット
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
US9947570B2 (en) * 2015-12-30 2018-04-17 International Business Machines Corporation Handler bonding and debonding for semiconductor dies
TWI609028B (zh) 2016-05-06 2017-12-21 財團法人工業技術研究院 共聚物與含其之樹脂組合物、封裝膜及封裝結構
US10083949B2 (en) * 2016-07-29 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Using metal-containing layer to reduce carrier shock in package formation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
US6541872B1 (en) * 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
US20060261450A1 (en) * 2002-07-26 2006-11-23 Stmicroelectronics, Inc. Leadframeless package structure and method
US20090039496A1 (en) * 2007-08-10 2009-02-12 Infineon Technologies Ag Method for fabricating a semiconductor and semiconductor package
CN102482553A (zh) * 2009-09-14 2012-05-30 索尼化学&信息部件株式会社 光反射性各向异性导电粘接剂及发光装置
US20120193783A1 (en) * 2011-02-01 2012-08-02 Samsung Electronics Co., Ltd. Package on package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873059B2 (en) * 2001-11-13 2005-03-29 Texas Instruments Incorporated Semiconductor package with metal foil attachment film
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JPWO2004075293A1 (ja) * 2003-02-19 2006-06-01 日立化成工業株式会社 半導体用接着フィルム、これを用いた接着フィルム付金属板、接着フィルム付配線回路及び半導体装置並びに半導体装置の製造方法
JP4447280B2 (ja) * 2003-10-16 2010-04-07 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
JP5334239B2 (ja) * 2008-06-24 2013-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8177878B2 (en) * 2009-11-30 2012-05-15 Infineon Technologies Ag Bonding material with exothermically reactive heterostructures
TWI476841B (zh) * 2012-03-03 2015-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI469312B (zh) * 2012-03-09 2015-01-11 財團法人工業技術研究院 晶片堆疊結構及其製作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
US6541872B1 (en) * 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
US20060261450A1 (en) * 2002-07-26 2006-11-23 Stmicroelectronics, Inc. Leadframeless package structure and method
US20090039496A1 (en) * 2007-08-10 2009-02-12 Infineon Technologies Ag Method for fabricating a semiconductor and semiconductor package
CN102482553A (zh) * 2009-09-14 2012-05-30 索尼化学&信息部件株式会社 光反射性各向异性导电粘接剂及发光装置
US20120193783A1 (en) * 2011-02-01 2012-08-02 Samsung Electronics Co., Ltd. Package on package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140135A (zh) * 2014-05-30 2015-12-09 矽品精密工业股份有限公司 半导体封装件的制法
CN109545938A (zh) * 2017-09-22 2019-03-29 台湾爱司帝科技股份有限公司 发光模块的制作方法
CN114106713A (zh) * 2021-11-26 2022-03-01 矽磐微电子(重庆)有限公司 芯片封装用胶带及芯片封装方法

Also Published As

Publication number Publication date
TW201419430A (zh) 2014-05-16
TWI500090B (zh) 2015-09-11
US20140134797A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
CN103811360A (zh) 半导体封装件的制法
US10090272B2 (en) Chip package and chip packaging method
JP6484116B2 (ja) Ｉｃパッケージ用高密度フィルム
CN103219297B (zh) 承载板、半导体封装件及其制法
CN102891131B (zh) 用于制造半导体封装元件的半导体结构及其制造方法
TWI476841B (zh) 半導體封裝件及其製法
KR20130094336A (ko) 봉지된 다이, 이를 포함하는 마이크로일렉트로닉 패키지, 및 상기 마이크로일렉트로닉 패키지를 제조하는 방법
US11246223B2 (en) Package apparatus
CN103681625B (zh) 电子模块以及其制造方法
TW202046463A (zh) 半導體封裝基板及其製法與電子封裝件
TW201405736A (zh) 半導體封裝基板，使用其之封裝系統及其製造方法
CN103915395A (zh) 半导体封装件及其制法
CN106409732A (zh) 一种利用uv实现晶圆与玻璃分离的方法
CN103811358A (zh) 半导体封装件的制法
TW202447875A (zh) 半導體封裝用基板、半導體封裝件以及半導體封裝用基板製造方法
CN103066049B (zh) 封装基板及其制法
CN103531483A (zh) 承载件及无核心封装基板的制法
CN104124191A (zh) 半导体封装件的制法
TWI877837B (zh) 晶片封裝體及其製造方法
TWI913863B (zh) 封裝基底以及封裝基底製造方法
TWI769109B (zh) 封裝結構及其製造方法
US20250309143A1 (en) Hermetic layer above a die and mold material within a package
US20250079243A1 (en) Packaging substrate and method of manufacturing the same
CN104183504B (zh) 半导体封装件的制法
TW202516716A (zh) 封裝基板及封裝基板的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140521