[go: up one dir, main page]

CN103489826A - 阵列基板、制备方法以及显示装置 - Google Patents

阵列基板、制备方法以及显示装置 Download PDF

Info

Publication number
CN103489826A
CN103489826A CN201310446616.7A CN201310446616A CN103489826A CN 103489826 A CN103489826 A CN 103489826A CN 201310446616 A CN201310446616 A CN 201310446616A CN 103489826 A CN103489826 A CN 103489826A
Authority
CN
China
Prior art keywords
electrode
layer
via hole
active layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310446616.7A
Other languages
English (en)
Other versions
CN103489826B (zh
Inventor
宁策
杨维
王珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310446616.7A priority Critical patent/CN103489826B/zh
Publication of CN103489826A publication Critical patent/CN103489826A/zh
Priority to US14/422,342 priority patent/US9373649B2/en
Priority to PCT/CN2014/081191 priority patent/WO2015043268A1/zh
Application granted granted Critical
Publication of CN103489826B publication Critical patent/CN103489826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明属于显示技术领域，具体涉及一种阵列基板、制备方法以及显示装置。一种阵列基板，包括基板以及设置于所述基板上的薄膜晶体管和驱动电极，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，所述驱动电极包括不同层设置、且在正投影方向上至少部分重叠的狭缝电极和板状电极，所述源极、所述漏极与所述有源层为部分共底面结构，所述薄膜晶体管与所述板状电极之间还设置有树脂层。由于源极、漏极与有源层采用共面结构，且第一保护层与有源层的图形完全重合，省略了刻蚀阻挡层；板状电极设置在树脂层厚度较大的区域且与树脂层在同时形成，结构更紧凑；在制备过程中能节省三次构图工艺，不仅简化了工艺，极大地提高了产能，还节约了成本。

Description

阵列基板、制备方法以及显示装置
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板、制备方法以及显示装置。
背景技术
随着科学技术的发展，平板显示装置已取代笨重的CRT(Cathode Ray Tube,阴极射线管)显示装置日益深入人们的日常生活中。目前，常用的平板显示装置包括LCD（Liquid CrystalDisplay：液晶显示装置）、PDP（Plasma Display Panel：等离子显示装置）和OLED（Organic Light-Emitting Diode:有机发光二极管）显示装置。
其中，LCD和有源矩阵驱动式OLED（Active Matrix OrganicLight Emission Display，简称AMOLED）显示装置中都由集成在阵列基板中的薄膜晶体管（Thin Film Transistor：简称TFT）作为控制器件，从而实现图像显示。其中，薄膜晶体管主要包括栅极、栅绝缘层、有源层、源极和漏极。
目前，有源层通常采用含硅材料或金属氧化物半导体材料形成。采用金属氧化物半导体材料作为有源层，薄膜晶体管具有较好的开态电流、开关特性，且迁移率高，均匀性好，不需要增加补偿电路，可用于需要快速响应和较大电流的应用，如应用于高频、高分辨率、中大尺寸的LCD以及OLED显示装置中。同时，金属氧化物半导体材料形成有源层的制作工艺简单，采用溅射等方法即可，与现有的LCD产线匹配性好，容易转型，不需增加额外的设备，具有成本优势。
随着人们对高像素（高PPI）显示的需求，也促使阵列基板进行改进，目前已出现了在阵列基板中增加树脂层的结构，树脂层设置在数据线的上方。树脂层能减少集成电容的使用，因此有利于提高阵列基板的开口率，使得有效像素面积增大；同时也减少了逻辑功耗，极大地降低了功耗，提高了产品的性能，使得高像素（高PPI）显示前进了一步。
高像素显示装置的一个典型代表是高级超维场转换技术ADSDS（ADvanced Super Dimension Switch，简称ADS）液晶显示装置。ADS型阵列基板中通常包括位于液晶盒同一侧的像素电极层与公共电极层，像素电极层与公共电极层间产生的电场，使液晶盒内的所有液晶分子都能够发生偏转，从而提高了液晶工作效率并增大了视角。但是，目前采用金属氧化物半导体材料作为有源层并增加树脂层的ADS型阵列基板，在制备工艺中一般需要九次构图工艺。九次构图工艺分别为：在基板上沉积栅极导电薄膜，采用第一次构图工艺形成栅极；在栅极上沉积栅绝缘层，在栅绝缘层上沉积有源层，采用第二次构图工艺形成包括有源层的图形；在有源层上方形成刻蚀阻挡层膜，采用第三次构图工艺形成包括刻蚀阻挡层的图形；在刻蚀阻挡层上方沉积源漏导电薄膜，采用第四次构图工艺形成包括源极、漏极的图形；在源极、漏极上方形成第一钝化层膜，采用第五次构图工艺形成第一钝化层的图形以及第一钝化层中的过孔；在第一钝化层的上方形成树脂层膜，采用第六次构图工艺形成包括树脂层的图形；在树脂层上方形成第一电极层膜，采用第七次构图工艺形成板状电极；在板状电极的上方形成第二钝化层膜，采用第八次构图工艺形成包括第二钝化层的图形以及第二钝化层中的过孔；在第二钝化层的上方形成第二电极层膜，采用第九次构图工艺形成狭缝电极。
可见，增加了树脂层后，虽然提高了阵列基板的开口率，并在一定程度上降低了功耗，提高了产品的性能，但同时也使得阵列基板的制备工艺复杂化，降低了产能和产品良率。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种阵列基板、制备方法以及显示装置，该阵列基板，结构紧凑，该阵列基板的制备方法仅包括六次构图工艺，简化了工艺，提高了产能，节约了成本。
解决本发明技术问题所采用的技术方案是该阵列基板，包括基板以及设置于所述基板上的薄膜晶体管和驱动电极，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，所述驱动电极包括不同层设置、且在正投影方向上至少部分重叠的狭缝电极和板状电极，其中，所述源极、所述漏极与所述有源层为部分共底面结构，所述薄膜晶体管与所述板状电极之间还设置有树脂层。
优选的是，所述栅极设置于所述基板上方，所述栅极上方设置所述栅绝缘层，所述栅绝缘层上方间隔设置所述源极和所述漏极，且所述源极、所述漏极分别与所述栅极在正投影方向上部分重叠，所述有源层设置于所述源极与所述漏极形成的间隔区内、且分别延伸至所述源极与部分所述漏极的上方，使得所述源极、所述漏极与部分所述有源层的底面均设置于所述栅绝缘层顶面上。
优选的是，所述有源层的上方设置有第一保护层，所述第一保护层与所述有源层在正投影方向上完全重叠；所述树脂层设置于所述第一保护层的上方，所述板状电极设置于所述树脂层的上方，所述树脂层对应着设置有板状电极的区域的厚度大于其他区域的厚度，所述板状电极的上方设置有第二保护层，所述狭缝电极设置于所述第二保护层的上方。
优选的是，所述板状电极为公共电极，所述狭缝电极为像素电极；或者，所述板状电极为像素电极，所述狭缝电极为公共电极；所述阵列基板还包括与所述栅极同层设置的公共电极线，所述树脂层对应着所述漏极的区域开设有第一过孔、对应着所述公共电极线的区域开设有第二过孔，所述第二保护层对应着所述漏极的区域开设有第三过孔，所述栅绝缘层对应着所述公共电极线的区域开设有第四过孔，所述像素电极通过所述第一过孔和所述第三过孔与所述漏极电连接，所述公共电极通过所述第二过孔和所述第四过孔与所述公共电极线电连接。
优选的是，所述树脂层采用有机树脂形成，所述有机树脂包括丙烯酸类成膜树脂，酚醛树脂类成膜树脂，乙烯基聚合物成膜树脂或聚亚胺成膜树脂，所述树脂层的厚度范围为900-2100nm；
所述有源层采用金属氧化物半导体材料形成，所述金属氧化物半导体材料包括氧化铟镓锌、氧化铟、氧化锌或氧化铟锡锌，所述有源层的厚度范围为20-60nm。
优选的是，所述栅极、所述公共电极线采用钼、钼铌合金、铝、铝钕合金、钛、铬或铜形成；所述栅极、所述公共电极线为单层或多层复合叠层结构，所述栅极、所述公共电极线的厚度范围为100-500nm；
所述源极和所述漏极采用氧化铟镓锌、氧化铟锌、氧化铟锡或氧化铟镓锡形成，所述源极和所述漏极的厚度范围为100-500nm。
优选的是，所述像素电极采用氧化铟镓锌、氧化铟锌、氧化铟锡或氧化铟镓锡形成，所述像素电极的厚度范围为20-110nm；所述公共电极采用氧化铟镓锌、氧化铟锌、氧化铟锡或氧化铟镓锡形成，所述公共电极的厚度范围为20-60nm。
优选的是，所述第一保护层和所述第二保护层为单层或多层复合叠层结构，采用硅氧化物、硅氮化物、铪氧化物或铝氧化物形成，所述第一保护层的厚度范围为90-210nm，所述第二保护层的厚度范围为190-310nm。
一种显示装置，包括上述的阵列基板。
一种阵列基板的制备方法，包括在基板上形成薄膜晶体管和驱动电极的步骤，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，所述驱动电极包括在正投影方向上至少部分重叠的狭缝电极和板状电极，其中，所述源极、所述漏极与所述有源层采用两次构图工艺形成部分共底面结构，所述薄膜晶体管与所述板状电极之间还形成有树脂层，所述树脂层与所述板状电极采用一次构图工艺形成。
优选的是，该方法具体包括如下步骤：
采用一次构图工艺，在基板上形成包括栅极的图形；
在完成上述步骤的所述基板上形成栅绝缘层，采用一次构图工艺，在所述栅绝缘层的上方形成包括源极和漏极的图形，所述源极与所述漏极间隔设置；
在完成上述步骤的所述基板上，采用一次构图工艺，形成包括有源层和第一保护层的图形，所述有源层设置于所述源极与所述漏极形成的间隔区内、且分别延伸至所述源极与部分所述漏极的上方，所述源极、所述漏极与部分所述有源层的底面在所述栅绝缘层顶面上形成部分共面结构，所述第一保护层与所述有源层在正投影方向上完全重叠；
在完成上述步骤的所述基板上，采用一次构图工艺，形成包括树脂层和板状电极的图形，所述树脂层对应着设置有板状电极的区域的厚度大于其他区域的厚度；
在完成上述步骤的所述基板上，采用一次构图工艺，形成包括第二保护层的图形；
在完成上述步骤的所述基板上，采用一次构图工艺，形成包括狭缝电极的图形。
优选的是，形成包括树脂层和板状电极的图形的步骤具体包括：
形成树脂材料层膜，并在所述树脂材料层膜上形成第一导电层膜；
采用灰色调掩模板或半色调掩模板，对所述树脂材料层膜进行曝光，所述树脂材料层膜在对应着所述漏极的部分区域为树脂材料完全去除区，对应着形成所述板状电极的区域为树脂材料完全保留区，其他区域为树脂材料部分保留区；
将完成上述步骤的所述基板进行显影，同时形成包括树脂层和板状电极的图形。
优选的是，形成包括树脂层和板状电极的图形的步骤中，所述树脂层对应着形成板状电极的厚度比其他区域的厚度厚50-100nm。
优选的是，所述板状电极为公共电极，所述狭缝电极为像素电极；或者，所述板状电极为像素电极，所述狭缝电极为公共电极；
在形成所述栅极的同时还形成包括公共电极线的图形；
在形成所述绝缘层的同时还在所述栅绝缘层对应着所述公共电极线的区域形成第四过孔；
在形成所述树脂层的同时还在所述树脂层对应着所述漏极的区域形成第一过孔、对应着所述公共电极线的区域形成第二过孔；
在形成所述第二保护层的同时还在所述第二保护层对应着所述漏极的区域形成第三过孔；
所述像素电极通过所述第一过孔和所述第三过孔与所述漏极电连接，所述公共电极通过所述第二过孔和所述第四过孔与所述公共电极线电连接。
本发明的有益效果是：本发明的阵列基板中，由于源极、漏极与有源层采用共面结构，且第一保护层与有源层的图形完全重合，省略了刻蚀阻挡层；板状电极设置在树脂层厚度较大的区域且与树脂层在同时形成，结构更紧凑；在制备过程中能节省三次构图工艺，不仅简化了工艺，极大地提高了产能，还节约了成本。
附图说明
图1A为本发明实施例1中阵列基板的平面图；
图1B为对应着图1A中A-A剖切线的剖视图；
图2A-2F为图1A和图1B中阵列基板的制备流程图；
其中：
图2A为形成包括栅极的图形的剖视图；
图2B-1、图2B-2为形成包括栅绝缘层、源极和漏极的图形的剖视图；
其中：
图2B-1为形成栅绝缘层的剖视图；
图2B-2为形成包括源极和漏极的图形的剖视图；
图2C为形成包括有源层和第一保护层的图形的剖视图；
图2D-1至图2D-3为形成包括树脂层和板状电极的图形的剖视图；
其中：
图2D-1为形成树脂层膜和第一导电层膜的剖视图；
图2D-2为对树脂层膜和第一导电层膜进行曝光的示意图；
图2D-3为形成包括树脂层以及其中的过孔和板状电极的图形的剖视图；
图2E为形成包括第二保护层的图形的剖视图；
图2F为形成包括狭缝电极的图形的剖视图；
图3为本发明实施例2中阵列基板的结构示意图；
附图标记：1－基板；2－栅极；3－栅绝缘层；4－源极；5-漏极；6-有源层；7－第一保护层；8-树脂层；80-树脂材料层膜；9-板状电极；90-第一导电层膜；10-第二保护层；11－狭缝电极；12-公共电极线；131-第一过孔；132-第二过孔；133-第三过孔；134-第四过孔；14-连通电极；15-栅线；16-数据线。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明阵列基板、制备方法以及显示装置作进一步详细描述。
一种阵列基板，包括基板以及设置于所述基板上的薄膜晶体管和驱动电极，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，所述驱动电极包括不同层设置、且在正投影方向上至少部分重叠的狭缝电极和板状电极，其中，所述源极、所述漏极与所述有源层为部分共底面结构，所述薄膜晶体管与所述板状电极之间还设置有树脂层。
一种显示装置，包括上述的阵列基板。
一种阵列基板的制备方法，包括在基板上形成薄膜晶体管和驱动电极的步骤，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，所述驱动电极包括在正投影方向上至少部分重叠的狭缝电极和板状电极，其中，所述源极、所述漏极与所述有源层采用两次构图工艺形成部分共底面结构，所述薄膜晶体管与所述板状电极之间还形成有树脂层，所述树脂层与所述板状电极采用一次构图工艺形成。
实施例1：
一种阵列基板，包括基板以及设置于基板上的薄膜晶体管和驱动电极，薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，驱动电极包括不同层设置、且在正投影方向上至少部分重叠的狭缝电极和板状电极，其中，源极、漏极与有源层为部分共底面结构，薄膜晶体管与板状电极之间设置有树脂层。
如图1A和图1B所示，栅极2置于基板1上方，栅极2上方设置栅绝缘层3，栅绝缘层3上方间隔设置源极4和漏极5，且源极4、漏极5分别与栅极2在正投影方向上部分重叠，有源层设6置于源极4与漏极5形成的间隔区内、且分别延伸至源极4与部分漏极5的上方，使得源极4、漏极5与部分有源层6的底面均设置于栅绝缘层3顶面上。其中，栅绝缘层3整层设置于栅极2的上方；同时，为便于薄膜晶体管（例如：漏极）与驱动电极（例如：像素电极）的连接，优选有源层6仅部分覆盖在漏极5的上方，使得露出的部分漏极5便于与像素电极电连接；而有源层6可部分覆盖或完全覆盖在源极4的上方。
有源层6的上方设置有第一保护层7，第一保护层7与有源层6在正投影方向上完全重叠，第一保护层7使得有源层6不受后续设置的树脂层的影响，又便于第一保护层7和有源层6在同一构图工艺中形成，且便于后续用于薄膜晶体管和驱动电极的连接的过孔的形成。
树脂层8设置于第一保护层7的上方，板状电极9设置于树脂层8的上方，树脂层8对应着设置有板状电极9的区域的厚度大于其他区域的厚度，板状电极9的上方设置有第二保护层10，狭缝电极11设置于第二保护层10的上方。
如图1A和图1B所示，阵列基板还包括与栅极2同层设置的公共电极线12。在本实施例中，板状电极9为公共电极，树脂层8对应着公共电极线12的区域开设有第二过孔132（因其中已嵌入连通电极14，因此图1A中未具体标识），栅绝缘层3对应着公共电极线12的区域开设有第四过孔（因其中已嵌入连通电极14，因此图1A中未具体标识），公共电极通过第二过孔132和第四过孔134与公共电极线12电连接；狭缝电极11为像素电极，树脂层8对应着漏极5的区域开设有第一过孔131（因其中已嵌入像素电极，因此图1A中未具体标识），第二保护层10对应着漏极5的区域开设有第三过孔（因其中已嵌入像素电极，因此图1A中未具体标识），像素电极通过第一过孔131和第三过孔133与漏极5电连接。
上述结构的阵列基板能有效地减小数据线16和公共电极之间的集成电容，提高阵列基板的稳定性。
相应的，上述阵列基板的制备方法，包括在基板上形成薄膜晶体管和驱动电极的步骤，薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，驱动电极包括在正投影方向上至少部分重叠的狭缝电极和板状电极，其中，源极、漏极与有源层采用两次构图工艺形成部分共底面结构，薄膜晶体管与板状电极之间还形成有树脂层，树脂层与板状电极采用一次构图工艺形成。
在具体阐述之前，应该理解的是，本发明中，构图工艺，可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
具体的，该方法具体包括如下步骤：
步骤S1：采用一次构图工艺，在基板上形成包括栅极的图形。
如图2A所示，在基板1上形成栅电极金属薄膜，采用一次构图工艺形成包括栅极2的图形。其中，采用沉积、溅射（包括磁控溅射）或热蒸发的方法在基板1上形成栅电极金属薄膜。
进一步的，在形成包括栅极2的图形的同时，还形成有公共电极线12和栅线15（请参考图1A，图2A中未示出），公共电极线12留待后续工艺中形成公共电极后，与公共电极电连接；栅线15与栅极2电连接，这里不再详述。
优选的是，栅极2、公共电极线12、栅线15采用钼（Mo）、钼铌合金（MoNb）、铝（Al）、铝钕合金（AlNd）、钛（Ti）、铬（Cr）或铜（Cu）中的至少一种形成；栅极2、公共电极线12和栅线15为单层或多层复合叠层结构，所述栅极2、所述公共电极线12和栅线15的厚度范围为100-500nm，进一步优选为200-400nm。
步骤S2：在完成步骤S1的所述基板上形成栅绝缘层，采用一次构图工艺，在栅绝缘层的上方形成包括源极和漏极的图形，源极与漏极间隔设置。
如图2B-1所示，在该步骤中，在完成步骤S1的基板1上形成栅绝缘层薄膜，即在栅极2的上方形成栅绝缘层3。然后，如图2B-2所示，采用沉积、溅射（包括磁控溅射）或热蒸发等方法在栅绝缘层3的上方形成源漏电极金属薄膜，采用一次构图工艺同时形成包括源极4和漏极5的图形，源极4与漏极5间隔设置。
其中，采用等离子体增强化学气相沉积法（Plasma EnhancedChemical Vapor Deposition：简称PECVD）形成栅绝缘层3，栅绝缘层3采用硅氧化物（SiOx）、硅氮化物（SiNx）、铪氧化物（HfOx）、硅氮氧化物（SiON）或铝氧化物（AlOx）中的至少一种形成。栅绝缘层3为单层或多层复合叠层结构，栅绝缘层3的厚度范围为200-500nm，进一步优选为300-400nm。
这里应该理解的是，由于栅绝缘层3一般采用透明材料（硅氧化物、硅氮化物、铪氧化物、硅氮氧化物、铝氧化物）形成，对平面图的观察不会造成阻碍，因此在图1A的平面示意图中略去栅绝缘层3的示意（第一保护层、第二保护层与此同）；同时，为便于了解阵列基板中各层结构以及各层之间的位置关系，平面图1A中的各层设置为具有一定透明度。
源极4和漏极5采用氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铟锡（ITO）或氧化铟镓锡中的至少一种形成，源极4和漏极5的厚度范围为100-500nm，进一步优选为200-400nm。
步骤S3：在完成步骤S2的基板上，采用一次构图工艺，形成包括有源层和第一保护层的图形，有源层设置于源极与漏极形成的间隔区内、且分别延伸至源极与部分漏极的上方，源极、漏极与部分有源层的底面在栅绝缘层顶面上形成部分共面结构，第一保护层与有源层在正投影方向上完全重叠。
如图2C所示，在该步骤中，在完成步骤S2的基板上，采用沉积、溅射（包括磁控溅射）或热蒸发等方法形成有源层薄膜，然后采用等离子体增强化学气相沉积法在有源层薄膜上形成第一保护层薄膜。在本实施例中，有源层6和第一保护层7在源极4、漏极5之后形成，有源层6采用湿法刻蚀形成，第一保护层7采用干法刻蚀形成，有源层6和第一保护层7的图形相同。相比现有技术阵列基板的结构，可省略刻蚀阻挡层的设置，也相应地减少了形成包括刻蚀阻挡层的图形的构图工艺。
其中，有源层6采用金属氧化物半导体材料形成，金属氧化物半导体材料包括氧化铟镓锌（IGZO）、氧化铟（In2O3）、氧化锌（ZnO）或氧化铟锡锌（ITZO）中的至少一种，有源层6的厚度范围为20-60nm，进一步优选为30-50nm。这里应该理解的是，金属氧化物半导体材料包括由包含铟（In）、镓（Ga）、锌（Zn）、氧（O）、锡（Sn）等元素的材料制成，其中必须包含氧元素和其他两种或两种以上的元素。
第一保护层7为单层或多层复合叠层结构，采用硅氧化物、硅氮化物、铪氧化物或铝氧化物中的至少一种形成，第一保护层7的厚度范围为90-210nm，进一步优选为100-200nm。
步骤S4：在完成步骤S3的基板上，采用一次构图工艺，形成包括树脂层和板状电极的图形，树脂层对应着设置有板状电极的区域的厚度大于其他区域的厚度。
在本实施例中，板状电极为公共电极。该步骤S4具体包括：
步骤S41：在完成步骤S3的基板上形成树脂材料层膜，并在树脂材料层膜上形成第一导电层膜。
如图2D-1所示，采用涂覆（包括旋涂）方法在第一保护层7的上形成树脂材料层膜80，然后采用沉积、溅射（包括磁控溅射）或热蒸发的方法形成第一导电层膜90。
其中，树脂材料层膜80采用有机树脂形成，其中，有机树脂包括丙烯酸类成膜树脂，酚醛树脂类成膜树脂，乙烯基聚合物成膜树脂或聚亚胺成膜树脂，树脂材料层膜80的厚度范围为1000-2100nm，进一步优选为1000-2000nm；第一导电层膜90用于形成公共电极，第一导电层膜90采用氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铟锡（ITO）或氧化铟镓锡（InGaSnO）等透明导电材料中的至少一种形成，形成的公共电极的厚度范围为20-60nm，进一步优选为30-50nm。
步骤S42：采用灰色调掩模板或半色调掩模板，对树脂材料层膜80进行曝光，树脂材料层膜80在对应着漏极的部分区域为树脂材料完全去除区，对应着形成板状电极的区域为树脂材料完全保留区，其他区域为树脂材料部分保留区。
进一步的，树脂材料层膜80在对应着公共电极线的部分区域也为树脂材料完全去除区。如图2D-2所示，在该步骤中，通过灰色调掩模板或半色调掩模板来控制曝光过程中的光透过量，从而控制树脂材料层膜80在不同区域的被曝光度，进而得到符合要求的不同厚度的树脂层8。
在图2D-2中，NP表示树脂材料完全保留区，HP表示树脂材料部分保留区，WP表示树脂材料完全去除区。在树脂层8对应着漏极5的区域和对应着公共电极线12的区域为树脂材料完全去除区，以便于形成用于像素电极与漏极5连接的过孔，和形成用于公共电极与公共电极线12连接的过孔。
步骤S43：将完成步骤S42的基板进行显影，同时形成包括树脂层和板状电极的图形。
如图2D-2和2D-3所示，在该步骤中，对应着步骤S42中树脂材料层膜80被去除或被保留的不同情况，相应区域的树脂材料被去除或被保留，从而形成包括树脂层8的图形。进而，由于用于形成第一导电层的第一导电层膜90中透明导电材料附着在树脂材料层膜80上方，且第一导电层膜90的厚度很薄（例如40nm），当树脂材料层膜80被去除时，附着在其上的透明导电材料也同时被去除，因此，由第一导电层膜90最终形成的板状电极9无需刻蚀工艺即可形成，且板状电极9的形状与树脂层8厚度较大区域的形状相同。
即，在步骤S4中，通过构图工艺，树脂层8对应着形成板状电极9的厚度比除第一过孔之外的其他区域的厚度厚50-100nm，以便于在阵列基板的制备工艺中既能有效去除部分第一导电层膜90而形成板状电极，又能保证源极与漏极和板状电极之间的厚度，获得良好的开口率，即在未形成板状电极9的区域的第一导电层膜90随着树脂材料层膜80的去除而被去除，也因此形成了树脂层8在不同区域的厚度差。进一步，在树脂层8对应着漏极5的区域形成有第一过孔131，还同时在对应着公共电极线12的区域形成有第二过孔132。
步骤S5：在完成步骤S4的基板上，采用一次构图工艺，形成包括第二保护层的图形。
如图2E所示，在该步骤中，在完成步骤S4的基板上，采用等离子体增强化学气相沉积法在树脂层8上形成第二保护层薄膜；然后，采用一次构图工艺，形成包括第二保护层10的图形。
第二保护层10采用硅氧化物、硅氮化物、铪氧化物或铝氧化物中的至少一种形成。第二保护层10为单层或多层复合叠层结构，第二保护层10的厚度范围为190-310nm，进一步优选为200-300nm。
在该步骤中，第二保护层10在对应着漏极5的区域开设有第三过孔133，第三过孔133与第一过孔131在正投影方向上至少部分重叠，优选完全重叠；同时，第二保护层薄膜对应着公共电极靠近公共电极线12一侧的部分被去除，以裸露出部分公共电极，以便于后续公共电极与公共电极线12的电连接。
在该步骤中，还同时在栅绝缘层3中对应着公共电极线12的区域形成了第四过孔134，第二过孔132与第四过孔134在正投影方向上至少部分重叠，优选完全重叠。
步骤S6：在完成步骤S5的基板上，采用一次构图工艺，形成包括狭缝电极的图形。
在本实施例中，狭缝电极11为像素电极。在该步骤中，采用沉积、溅射（包括磁控溅射）或热蒸发的方法形成透明导电层膜。
如图2F所示，在该步骤中，形成了狭缝状分布的像素电极，像素电极通过第一过孔131和第三过孔133与漏极5电连接；同时，在该步骤中完成之后，第二过孔132和第四过孔134中形成了连通电极14，连通电极14使得在步骤S4即形成的公共电极通过连通电极14得以和公共电极线12连接在一起。
在本实施例中，像素电极和连通电极14采用氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铟锡（ITO）或氧化铟镓锡（InGaSnO）等透明导电材料中的至少一种形成，像素电极的厚度范围为20-110nm，进一步优选为30-100nm。
本实施例中，由于形成薄膜晶体管的有源层采用了金属氧化物半导体材料，使得源极与漏极之间的电子迁移率增加，因此能获得较好的源极与漏极之间的电子迁移率，提高了薄膜晶体管的开关特性。并且，由于在薄膜晶体管与板状电极之间设置了树脂层，因此能极大地减小集成电容（例如，数据线与公共电极之间的集成电容），从而减少逻辑功耗，极大地降低了产品整体功耗；同时，树脂层还有利于提高阵列基板的开口率，使得有效像素面积增大，提高了产品的性能。同时，在相应的阵列基板的制备工艺中，树脂层和板状电极利用一次构图工艺（只使用一次掩模板）即可完成，不仅简化了工艺，极大地提高了产能，还节约了成本，而且有利于产品良率的提高。
实施例2：
在本实施例中，阵列基板中的板状电极和狭缝电极的设置与实施例1不同。
如图3所示，在本实施例中，狭缝电极11为公共电极，树脂层8对应着公共电极线12的区域开设有第二过孔，栅绝缘层3对应着公共电极线12的区域开设有第四过孔，公共电极通过第二过孔和第四过孔与公共电极线12电连接；板状电极9为像素电极，树脂层8对应着漏极5的区域开设有第一过孔，第二保护层10对应着漏极5的区域开设有第三过孔，像素电极通过第一过孔和第三过孔与漏极5电连接。
相应的，上述阵列基板的制备方法具体包括如下步骤：
步骤S1：采用一次构图工艺，在基板上形成包括栅极的图形。
与实施例1相同，该步骤中还同时形成包括公共电极线12的图形.
步骤S2：在完成步骤S1的基板上形成栅绝缘层，采用一次构图工艺，在栅绝缘层的上方形成包括源极和漏极的图形，源极与漏极间隔设置。
步骤S3：在完成步骤S2的基板上，采用一次构图工艺，形成包括有源层和第一保护层的图形，有源层设置于源极与漏极形成的间隔区内、且分别延伸至源极与部分漏极的上方，源极、漏极与部分有源层的底面在栅绝缘层顶面上形成部分共面结构，第一保护层与有源层在正投影方向上完全重叠。
步骤S4：在完成步骤S3的基板上，采用一次构图工艺，形成包括树脂层和板状电极的图形，树脂层对应着设置有板状电极的区域的厚度大于其他区域的厚度。
在该步骤中，树脂层在对应着漏极的区域开设有第一过孔，在对应着公共电极线的区域开设有第二过孔。
步骤S5：在完成步骤S4的基板上，采用一次构图工艺，形成包括第二保护层的图形。
在该步骤中，还同时在第二保护层对应着漏极的区域开设有第三过孔，在对应着公共电极线的区域开设有第四过孔。
步骤S6：在完成步骤S5的所述基板上，采用一次构图工艺，形成包括狭缝电极的图形。
在该步骤中，像素电极通过第一过孔和第三过孔与漏极电连接，公共电极通过第二过孔和第四过孔与公共电极线电连接。
本实施例中阵列基板的其他结构以及阵列基板制备工艺中的其他步骤与实施例1相同，这里不再赘述。
实施例1、2中的阵列基板中，相比现有技术采用金属氧化物半导体材料作为有源层并增加树脂层的阵列基板，由于采用了源极、漏极与有源层为部分共底面结构，且第一保护层与有源层面积完全重合，因此可以省略刻蚀阻挡层的设置，且有源层和第一保护层可以通过同一次构图工艺同时形成，减少了两次构图工艺；而树脂层和板状电极通过同一次构图工艺同时形成（板状电极在对树脂层的曝光、显影过程中同时形成），不需对板状电极单独实施构图工艺，又减少了一次构图工艺。因此，本实施例中采用金属氧化物半导体材料作为有源层并增加树脂层的阵列基板，相比现有技术中采用金属氧化物半导体材料作为有源层并增加树脂层的阵列基板，结构更紧凑，特别适用于高像素，高开口率、低功耗的产品；同时，该阵列基板在制备工艺中减少了三次构图工艺（仅需要六次构图工艺即可完成整个阵列基板的制备），不仅简化了工艺，极大地提高了产能，节约了成本，有利于产品良率的提高。
实施例3：
本实施例提供一种显示装置，该显示装置包括实施例1或2中任一的阵列基板。
其中，该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
这里应该理解的是，本实施例中显示装置的阵列基板中，包括不同层设置、且在正投影方向上至少部分重叠的狭缝电极和板状电极，也即ADSDS（ADvanced Super Dimension Switch，高级超维场转换技术）模式，该模式的显示装置的工作原理为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶分子工作效率并增大了透光效率。高级超维场转换技术可以提高LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (14)

1.一种阵列基板，包括基板以及设置于所述基板上的薄膜晶体管和驱动电极，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，所述驱动电极包括不同层设置、且在正投影方向上至少部分重叠的狭缝电极和板状电极，其特征在于，所述源极、所述漏极与所述有源层为部分共底面结构，所述薄膜晶体管与所述板状电极之间还设置有树脂层。
2.根据权利要求1所述的阵列基板，其特征在于，所述栅极设置于所述基板上方，所述栅极上方设置所述栅绝缘层，所述栅绝缘层上方间隔设置所述源极和所述漏极，且所述源极、所述漏极分别与所述栅极在正投影方向上部分重叠，所述有源层设置于所述源极与所述漏极形成的间隔区内、且分别延伸至所述源极与部分所述漏极的上方，使得所述源极、所述漏极与部分所述有源层的底面均设置于所述栅绝缘层顶面上。
3.根据权利要求2所述的阵列基板，其特征在于，所述有源层的上方设置有第一保护层，所述第一保护层与所述有源层在正投影方向上完全重叠；所述树脂层设置于所述第一保护层的上方，所述板状电极设置于所述树脂层的上方，所述树脂层对应着设置有板状电极的区域的厚度大于其他区域的厚度，所述板状电极的上方设置有第二保护层，所述狭缝电极设置于所述第二保护层的上方。
4.根据权利要求3所述的阵列基板，其特征在于，所述板状电极为公共电极，所述狭缝电极为像素电极；或者，所述板状电极为像素电极，所述狭缝电极为公共电极；所述阵列基板还包括与所述栅极同层设置的公共电极线，所述树脂层对应着所述漏极的区域开设有第一过孔、对应着所述公共电极线的区域开设有第二过孔，所述第二保护层对应着所述漏极的区域开设有第三过孔，所述栅绝缘层对应着所述公共电极线的区域开设有第四过孔，所述像素电极通过所述第一过孔和所述第三过孔与所述漏极电连接，所述公共电极通过所述第二过孔和所述第四过孔与所述公共电极线电连接。
5.根据权利要求4所述的阵列基板，其特征在于，所述树脂层采用有机树脂形成，所述有机树脂包括丙烯酸类成膜树脂，酚醛树脂类成膜树脂，乙烯基聚合物成膜树脂或聚亚胺成膜树脂，所述树脂层的厚度范围为900-2100nm；
所述有源层采用金属氧化物半导体材料形成，所述金属氧化物半导体材料包括氧化铟镓锌、氧化铟、氧化锌或氧化铟锡锌，所述有源层的厚度范围为20-60nm。
6.根据权利要求5所述的阵列基板，其特征在于，所述栅极、所述公共电极线采用钼、钼铌合金、铝、铝钕合金、钛、铬或铜形成；所述栅极、所述公共电极线为单层或多层复合叠层结构，所述栅极、所述公共电极线的厚度范围为100-500nm；
所述源极和所述漏极采用氧化铟镓锌、氧化铟锌、氧化铟锡或氧化铟镓锡形成，所述源极和所述漏极的厚度范围为100-500nm。
7.根据权利要求6所述的阵列基板，其特征在于，所述像素电极采用氧化铟镓锌、氧化铟锌、氧化铟锡或氧化铟镓锡形成，所述像素电极的厚度范围为20-110nm；所述公共电极采用氧化铟镓锌、氧化铟锌、氧化铟锡或氧化铟镓锡形成，所述公共电极的厚度范围为20-60nm。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一保护层和所述第二保护层为单层或多层复合叠层结构，采用硅氧化物、硅氮化物、铪氧化物或铝氧化物形成，所述第一保护层的厚度范围为90-210nm，所述第二保护层的厚度范围为190-310nm。
9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的阵列基板。
10.一种阵列基板的制备方法，包括在基板上形成薄膜晶体管和驱动电极的步骤，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，所述驱动电极包括在正投影方向上至少部分重叠的狭缝电极和板状电极，其特征在于，所述源极、所述漏极与所述有源层采用两次构图工艺形成部分共底面结构，所述薄膜晶体管与所述板状电极之间还形成有树脂层，所述树脂层与所述板状电极采用一次构图工艺形成。
11.根据权利要求10所述的制备方法，其特征在于，该方法具体包括如下步骤：
采用一次构图工艺，在基板上形成包括栅极的图形；
在完成上述步骤的所述基板上形成栅绝缘层，采用一次构图工艺，在所述栅绝缘层的上方形成包括源极和漏极的图形，所述源极与所述漏极间隔设置；
在完成上述步骤的所述基板上，采用一次构图工艺，形成包括有源层和第一保护层的图形，所述有源层设置于所述源极与所述漏极形成的间隔区内、且分别延伸至所述源极与部分所述漏极的上方，所述源极、所述漏极与部分所述有源层的底面在所述栅绝缘层顶面上形成部分共面结构，所述第一保护层与所述有源层在正投影方向上完全重叠；
在完成上述步骤的所述基板上，采用一次构图工艺，形成包括树脂层和板状电极的图形，所述树脂层对应着设置有板状电极的区域的厚度大于其他区域的厚度；
在完成上述步骤的所述基板上，采用一次构图工艺，形成包括第二保护层的图形；
在完成上述步骤的所述基板上，采用一次构图工艺，形成包括狭缝电极的图形。
12.根据权利要求11所述的制备方法，其特征在于，形成包括树脂层和板状电极的图形的步骤具体包括：
形成树脂材料层膜，并在所述树脂材料层膜上形成第一导电层膜；
采用灰色调掩模板或半色调掩模板，对所述树脂材料层膜进行曝光，所述树脂材料层膜在对应着所述漏极的部分区域为树脂材料完全去除区，对应着形成所述板状电极的区域为树脂材料完全保留区，其他区域为树脂材料部分保留区；
将完成上述步骤的所述基板进行显影，同时形成包括树脂层和板状电极的图形。
13.根据权利要求12所述的制备方法，其特征在于，形成包括树脂层和板状电极的图形的步骤中，所述树脂层对应着形成板状电极的厚度比其他区域的厚度厚50-100nm。
14.根据权利要求13所述的制备方法，其特征在于，所述板状电极为公共电极，所述狭缝电极为像素电极；或者，所述板状电极为像素电极，所述狭缝电极为公共电极；
在形成所述栅极的同时还形成包括公共电极线的图形；
在形成所述绝缘层的同时还在所述栅绝缘层对应着所述公共电极线的区域形成第四过孔；
在形成所述树脂层的同时还在所述树脂层对应着所述漏极的区域形成第一过孔、对应着所述公共电极线的区域形成第二过孔；
在形成所述第二保护层的同时还在所述第二保护层对应着所述漏极的区域形成第三过孔；
所述像素电极通过所述第一过孔和所述第三过孔与所述漏极电连接，所述公共电极通过所述第二过孔和所述第四过孔与所述公共电极线电连接。
CN201310446616.7A 2013-09-26 2013-09-26 阵列基板、制备方法以及显示装置 Active CN103489826B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310446616.7A CN103489826B (zh) 2013-09-26 2013-09-26 阵列基板、制备方法以及显示装置
US14/422,342 US9373649B2 (en) 2013-09-26 2014-06-30 Array substrate and method for manufacturing the same, and display device
PCT/CN2014/081191 WO2015043268A1 (zh) 2013-09-26 2014-06-30 阵列基板及其制备方法、和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310446616.7A CN103489826B (zh) 2013-09-26 2013-09-26 阵列基板、制备方法以及显示装置

Publications (2)

Publication Number Publication Date
CN103489826A true CN103489826A (zh) 2014-01-01
CN103489826B CN103489826B (zh) 2015-08-05

Family

ID=49829958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310446616.7A Active CN103489826B (zh) 2013-09-26 2013-09-26 阵列基板、制备方法以及显示装置

Country Status (3)

Country Link
US (1) US9373649B2 (zh)
CN (1) CN103489826B (zh)
WO (1) WO2015043268A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015043268A1 (zh) * 2013-09-26 2015-04-02 京东方科技集团股份有限公司 阵列基板及其制备方法、和显示装置
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN104766877A (zh) * 2015-04-10 2015-07-08 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置
CN104766804A (zh) * 2015-04-24 2015-07-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN105161495A (zh) * 2015-07-23 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN110391180A (zh) * 2019-06-13 2019-10-29 惠科股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN110931426A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN111584522A (zh) * 2020-05-25 2020-08-25 成都中电熊猫显示科技有限公司 阵列基板及其制作方法、显示面板
CN112987422A (zh) * 2016-05-13 2021-06-18 群创光电股份有限公司 显示装置
CN113169149A (zh) * 2019-05-31 2021-07-23 京东方科技集团股份有限公司 显示背板及其制备方法和显示装置
WO2022160535A1 (zh) * 2021-01-27 2022-08-04 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2024065235A1 (zh) * 2022-09-28 2024-04-04 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102169034B1 (ko) * 2014-07-25 2020-10-23 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN106019751B (zh) * 2016-08-15 2020-06-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN106356378B (zh) * 2016-09-26 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
CN108140646A (zh) * 2016-12-24 2018-06-08 深圳市柔宇科技有限公司 阵列基板制造方法
CN107680975B (zh) * 2017-09-25 2020-11-20 京东方科技集团股份有限公司 显示面板的制造方法、显示面板和显示装置
CN108767016B (zh) 2018-05-21 2021-09-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN109060922B (zh) * 2018-08-03 2020-06-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、传感器
CN109300912B (zh) * 2018-09-17 2021-01-22 京东方科技集团股份有限公司 基于电致发光器件的显示基板及其制备方法、显示装置
CN111508895B (zh) * 2020-04-30 2023-04-14 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111916464B (zh) * 2020-09-15 2023-12-01 武汉华星光电技术有限公司 阵列基板及其制备方法、显示面板
CN115295620A (zh) * 2022-07-29 2022-11-04 广州华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512227A (zh) * 2002-12-26 2004-07-14 Lg.������Lcd���޹�˾ 液晶显示设备及其制造方法
CN102024852A (zh) * 2009-09-16 2011-04-20 上海广电电子股份有限公司 一种氧化物薄膜晶体管及其制作方法
CN102629055A (zh) * 2011-10-24 2012-08-08 北京京东方光电科技有限公司 显示器件的阵列基板、彩膜基板及其制备方法
WO2013044783A1 (zh) * 2011-09-26 2013-04-04 北京京东方光电科技有限公司 阵列基板及其制备方法和显示装置
CN103091914A (zh) * 2011-11-03 2013-05-08 乐金显示有限公司 边缘场切换液晶显示器装置及其制造方法
US20130162926A1 (en) * 2011-12-21 2013-06-27 Lg Display Co., Ltd. Liquid Crystal Display Device and Method for Fabricating the Same
CN203466192U (zh) * 2013-09-26 2014-03-05 京东方科技集团股份有限公司 阵列基板以及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5392670B2 (ja) * 2008-12-01 2014-01-22 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
KR101719350B1 (ko) * 2008-12-25 2017-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI406415B (zh) 2010-05-12 2013-08-21 Prime View Int Co Ltd 薄膜電晶體陣列基板及其製造方法
CN102629046B (zh) 2011-06-29 2015-05-20 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶显示器件
CN102681276B (zh) 2012-02-28 2014-07-09 京东方科技集团股份有限公司 阵列基板及其制造方法以及包括该阵列基板的显示装置
CN103077944B (zh) 2013-01-18 2016-03-09 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN103489826B (zh) * 2013-09-26 2015-08-05 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN103676374B (zh) * 2013-12-06 2015-12-30 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512227A (zh) * 2002-12-26 2004-07-14 Lg.������Lcd���޹�˾ 液晶显示设备及其制造方法
CN102024852A (zh) * 2009-09-16 2011-04-20 上海广电电子股份有限公司 一种氧化物薄膜晶体管及其制作方法
WO2013044783A1 (zh) * 2011-09-26 2013-04-04 北京京东方光电科技有限公司 阵列基板及其制备方法和显示装置
CN102629055A (zh) * 2011-10-24 2012-08-08 北京京东方光电科技有限公司 显示器件的阵列基板、彩膜基板及其制备方法
CN103091914A (zh) * 2011-11-03 2013-05-08 乐金显示有限公司 边缘场切换液晶显示器装置及其制造方法
US20130162926A1 (en) * 2011-12-21 2013-06-27 Lg Display Co., Ltd. Liquid Crystal Display Device and Method for Fabricating the Same
CN203466192U (zh) * 2013-09-26 2014-03-05 京东方科技集团股份有限公司 阵列基板以及显示装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373649B2 (en) 2013-09-26 2016-06-21 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same, and display device
WO2015043268A1 (zh) * 2013-09-26 2015-04-02 京东方科技集团股份有限公司 阵列基板及其制备方法、和显示装置
CN104576542B (zh) * 2015-01-26 2018-12-18 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
US9698178B2 (en) 2015-01-26 2017-07-04 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, and display apparatus
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN104766877A (zh) * 2015-04-10 2015-07-08 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置
CN104766877B (zh) * 2015-04-10 2017-11-28 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置
CN104766804A (zh) * 2015-04-24 2015-07-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN105161495A (zh) * 2015-07-23 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN105161495B (zh) * 2015-07-23 2018-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN112987422A (zh) * 2016-05-13 2021-06-18 群创光电股份有限公司 显示装置
CN112987422B (zh) * 2016-05-13 2024-12-31 红橡木创新有限公司 显示装置
US11656507B2 (en) 2016-05-13 2023-05-23 Innolux Corporation Display device
CN113169149A (zh) * 2019-05-31 2021-07-23 京东方科技集团股份有限公司 显示背板及其制备方法和显示装置
CN110391180B (zh) * 2019-06-13 2021-07-06 惠科股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN110391180A (zh) * 2019-06-13 2019-10-29 惠科股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN110931426B (zh) * 2019-11-27 2022-03-08 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN110931426A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN111584522A (zh) * 2020-05-25 2020-08-25 成都中电熊猫显示科技有限公司 阵列基板及其制作方法、显示面板
WO2022160535A1 (zh) * 2021-01-27 2022-08-04 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11688343B2 (en) 2021-01-27 2023-06-27 Boe Technology Group Co., Ltd. Pixel driving circuit and method of driving the same, display substrate and display device
US12223893B2 (en) 2021-01-27 2025-02-11 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, and display apparatus
WO2024065235A1 (zh) * 2022-09-28 2024-04-04 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置

Also Published As

Publication number Publication date
WO2015043268A1 (zh) 2015-04-02
CN103489826B (zh) 2015-08-05
US9373649B2 (en) 2016-06-21
US20160035760A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
CN103489826B (zh) 阵列基板、制备方法以及显示装置
US10714557B2 (en) Substrate for display device and display device including the same
EP3343616B1 (en) Substrate for display device and display device including the same
CN103354218B (zh) 阵列基板及其制作方法和显示装置
US11723257B2 (en) Organic light emitting diode display substrate, manufacturing method therefor, and organic light emitting diode display device
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
CN109378326B (zh) 显示面板及其制作方法
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
US20160043102A1 (en) Array Substrate and Method for Manufacturing the Same, and Display Device
CN105070684B (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103367248A (zh) 阵列基板、制备方法以及显示装置
CN103700669A (zh) 一种阵列基板及其制备方法、显示装置
CN102654703B (zh) 一种阵列基板及其制造方法、以及显示设备
KR20140037782A (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
US20170003529A1 (en) Array substrate, method for manufacturing the same and liquid crystal display device
CN203503657U (zh) 阵列基板以及显示装置
CN111969008A (zh) 有机发光显示基板及其制备方法、显示装置
CN117561475A (zh) 显示基板及其制作方法、显示面板
CN203466192U (zh) 阵列基板以及显示装置
CN109073944B (zh) 阵列基板及其制造方法、显示面板和显示设备
CN103579355A (zh) 薄膜晶体管基板及其制造方法和包括该基板的显示器
KR20080034603A (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 갖는 액정 표시패널

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant