[go: up one dir, main page]

CN117561475A - 显示基板及其制作方法、显示面板 - Google Patents

显示基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN117561475A
CN117561475A CN202280000672.5A CN202280000672A CN117561475A CN 117561475 A CN117561475 A CN 117561475A CN 202280000672 A CN202280000672 A CN 202280000672A CN 117561475 A CN117561475 A CN 117561475A
Authority
CN
China
Prior art keywords
layer
insulating layer
sub
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000672.5A
Other languages
English (en)
Inventor
王利忠
宁策
周天民
张劲潮
雷利平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117561475A publication Critical patent/CN117561475A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一种显示基板及其制作方法、显示面板显示基板包括：第一半导体层(25)，设置在衬底基板(21)上，第一薄膜晶体管(T1)的有源层位于第一半导体层(25)，且第一薄膜晶体管(T1)的有源层至少包括沟道区(GD)和漏极接触区；层间绝缘层(22)，设置在第一半导体层(25)背离衬底基板(21)的一侧；第一导电层，设置在层间绝缘层(22)背离第一半导体层(25)的一侧，像素电极(26)位于第一导电层，且在像素单元中像素电极(26)通过贯穿层间绝缘层(22)的过孔与第一薄膜晶体管(T1)有源层的漏极接触区直接电连接。

Description

显示基板及其制作方法、显示面板 技术领域
本公开属于显示技术领域，具体涉及一种显示基板及其制作方法、显示面板。
背景技术
虚拟现实技术是一种将真实世界信息和虚拟世界信息“无缝”集成的新技术。虚拟现实显示产品相对于常规的显示产品，其最明显的特征就是具有超高的分辨率。随着光电技术与半导体制造技术的发展，在显示装置中，例如，薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display，简称TFT-LCD)凭借其高品质画质、高空间利用率、低消耗功率、无辐射等优越特性在当前的显示器市场中占据着主导地位。目前市场上虚拟现实的液晶显示产品的分辨率已经做的很高，但是其显示效果仍然无法满足人们的需求。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一，提供一种显示基板及其制备方法、显示面板。
第一方面，本公开实施例提供一种显示基板，其具有显示区，所述显示基板包括衬底基板，以及设置在所述衬底基板、且位于所述显示区的多个像素单元；所述像素单元包括第一薄膜晶体管和像素电极；其中，所述显示基板包括：
第一半导体层，设置在所述衬底基板上，所述第一薄膜晶体管的有源层位于所述第一半导体层，且所述第一薄膜晶体管的有源层至少包括沟道区和漏极接触区；
层间绝缘层，设置在所述第一半导体层背离所述衬底基板的一侧；
第一导电层，设置在所述层间绝缘层背离所述第一半导体层的一侧，所述像素电极位于所述第一导电层，且在所述像素单元中所述 像素电极通过贯穿所述层间绝缘层的过孔与所述第一薄膜晶体管有源层的漏极接触区直接电连接。
可选地，所述层间绝缘层包括依次设置在所述第一半导体层背离所述衬底基板的一侧的第一绝缘层和第二绝缘层；所述过孔包括贯穿所述第二绝缘层的第一过孔和贯穿所述第一绝缘层的第二过孔；
在所述像素单元中，所述像素电极通过第一过孔和第二过孔与所述第一薄膜晶体管有源层的漏极接触区直接电连接。
可选地，所述第一过孔在所述衬底基板上的正投影覆盖所述第二过孔在所述衬底基板上的正投影。
可选地，所述显示基板还包括第三绝缘层，所述第三绝缘层包括填充结构和支撑结构，所述填充结构设置在所述第一过孔内；
所述支撑结构设置在所述第二绝缘层背离所述衬底基板的一侧。
可选地，所述显示基板还包括第二导电层和第三导电层，所述第一绝缘层包括第一子绝缘层、第二子绝缘层和第三子绝缘层；其中，
所述第一子绝缘层设置在所述第一半导体层背离所述衬底基板的一侧；
所述第二导电层设置在所述第一子绝缘层背离所述衬底基板的一侧，所述第二导电层包括栅线和所述第一薄膜晶体管的栅极；
所述第二子绝缘层设置在所述第二导电层背离所述衬底基板的一侧；
所述第三导电层设置在所述第二子绝缘层背离所述衬底基板的一侧，所述第三导电层包括数据线和所述第一薄膜晶体管的源极；
所述第三子绝缘层设置在所述第三导电层背离所述衬底基板的一侧。
可选地，所述数据线包括多个依次连接的数据线段，每个数据线段包括沿第一方向延伸设置第一子信号线段、沿第二方向延伸设置的第二子信号线段以及沿第三方向延伸设置的第三子信号线段，所述第一方向、所述第二方向和所述第三方向均不相同；所述第一子信号段、所述第二子信号段和所述第三子信号段依次连接，其中，所述第 二子信号线段和所述第三子信号线段连接形成第一夹角，所述第二子信号线段和所述第三子信号线段位于相邻两条栅线之间。
可选地，所述第一夹角的范围为大于或等于90°且小于180°。
可选地，所述第一薄膜晶体管的有源层包括沿第四方向延伸的第一半导体结构和沿第五方向延伸的第二半导体结构，所述第一过孔与所述第二半导体结构在所述衬底基板上的正投影存在交叠。
可选地，所述第一子信号线段在所述衬底基板上的正投影与所述第一半导体结构在所述衬底基板上的正投影至少部分交叠。
可选地，所述第一半导体结构与所述第二半导体结构形成第二夹角，所述第二夹角的范围为大于或等于90°且小于180°。
可选地，所述像素电极包括第一子像素电极和与所述第一子像素电极电连接的第二子像素电极；所述第一子像素电极包括第一部分和第二部分，所述第一部分设置在所述第一过孔内且覆盖所述第一过孔的侧部和底部；所述第二部分填充在所述第二过孔内且与所述第一薄膜晶体管的漏极接触区相连接；所述第二子像素电极设置在所述支撑结构背离所述衬底基板的一侧，且与所述第一子像素电极的第一部分相连接。
可选地，所述显示基板还包括设置在第一半导体层与所述衬底基板之间的第四绝缘层、第五绝缘层和第四导电层；
所述第五绝缘层设置在所述第一半导体层靠近所述衬底基板的一侧；
所述第四导电层设置在所述第五绝缘层靠近所述衬底基板的一侧；所述第四导电层包括遮光层，所述遮光层在所述衬底基板上的正投影覆盖所述第一半导体层的沟道区在所述衬底基板上的正投影；
所述第四绝缘层设置在所述第四导电层靠近所述衬底基板的一侧。
可选地，所述显示基板还具有非显示区，所述显示基板还包括设置在所述衬底基板且位于所述非显示区的栅极驱动电路，所述栅极驱动电路包括第二薄膜晶体管，所述第二薄膜晶体管的栅极位于所述第四导电层。
可选地，所述显示基板还包括设置在第一导电层背离所述衬底基板的一侧第六绝缘层、设置在第六绝缘层背离所述衬底基板的一侧的公共电极，所述公共电极与所述像素电极在所述衬底基板上的正投影存在交叠。
可选地，所述第一薄膜晶体管的有源层的材料包括氧化物半导体。
第二方面，本公开实施例提供一种显示基板的制备方法，所述显示基板位于显示区的多个像素单元，所述像素单元包括第一薄膜晶体管，其中，制备方法包括：
提供一衬底基板；
在所述衬底基板上形成第一半导体层，所述第一半导体层包括第一薄膜晶体管的有源层，且所述第一薄膜晶体管的有源层至少包括沟道区和漏极接触区；
在所述第一半导体层背离所述衬底基板的一侧形成层间绝缘层；
通过构图工艺在所述层间绝缘层上形成过孔，并在所述层间绝缘层背离所述第一半导体层的一侧形成第一导电层，所述第一导电层包括像素电极，所述像素电极通过贯穿所述层间绝缘层的过孔与所述第一薄膜晶体管有源层的漏极接触区直接电连接。
第三方面，本公开实施例提供一种显示面板，其包括上述的显示基板。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1为的一种示例性的场序显示面板的结构示意图；
图2为本公开实施例提供的一种显示基板的截面示意图；
图3a为本公开实施例提供的一种显示基板的版图；
图3b为图3a所述显示基板的数据线的局部示意图；
图3c为图3a所述显示基板的有源层的局部示意图；
图3d为图3a所述显示基板的数据线与有源层的交叠结构的局部示意图；
图4为本公开实施例提供的一种显示基板的局部放大版图；
图5为本公开实施例提供的另一种显示基板的截面示意图；
图6a-图6g为本公开实施例提供的一种显示基板的制备方法的各步骤所对应的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
需要说明的是，在本公开实施例中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可为压印工艺、喷墨打印工艺等其它工艺。
对于使用场序显示方法的液晶显示装置中，每个像素单元中排列RGB色LED灯，而不是将像素单元分解为三个RGB亚像素，其 以分时的方式控制像素单元对应的液晶分子偏转预设的角度，并控制RGB色LED灯分时发出R、G、B三原色光通过液晶，以使所述像素单元在一帧中显示相应的颜色值。图1为一种示例性的场序显示面板的结构示意图，如图1所示，显示面板包括显示基板11、对置基板12以及位于显示基板11和对置基板12之间的液晶层13。显示基板11可以包括设置在衬底基板111上的像素单元112，像素单元112均包括薄膜晶体管112(Thin Film Transistor，简称TFT)。此外，场序显示面板还可以包括设置在衬底基板111远离薄膜晶体管TFT一侧的OLED光源14，用于向像素单元112提供三原色光。
其中，OLED光源14可以包括：多个三原色光源组，每个三原色光源组包括第一颜色子光源、第二颜色子光源和第三颜色子光源。每个子光源可以包括阳极、阴极以及位于阳极和阴极之间的发光层。需要说明的是，第一，第一颜色、第二颜色、第三颜色可以分别为红、绿、蓝，但是本发明实施例并不限于此，也可以是其他三原色例如青色、品红、黄色。对于每个子光源，其除包括用于发相应颜色光的发光层外，还可以包括电子传输层和空穴传输层，进一步为了能够提高所述电子和所述空穴注入发光层的效率，还可以包括设置在阴极与电子传输层之间的电子注入层，以及在阳极与空穴传输层之间的空穴注入层。
显示基板的每个像素单元112均包括薄膜晶体管、像素电极15和公共电极16，但不包括彩色滤光层。如图1所示，像素电极15通过转接电极17与薄膜晶体管的半导体有源层18电连接。但是，当像素电极15与转接电极17相搭接时，容易出现接触电阻异常的问题。
为了至少解决上述的技术问题之一，本公开实施例提供了一种显示基板及其制造方法、显示面板，下面将结合附图和具体实施方式对本公开实施例提供的显示基板及其制造方法、显示面板作进一步详细描述。
第一方面，本公开实施例提供一种显示基板，其具有显示区，显示基板包括衬底基板，以及设置在衬底基板、且位于显示区的多个像素单元；像素单元包括第一薄膜晶体管和像素电极；其中，显示基 板包括第一半导体层、层间绝缘层、第一导电层。
具体的，第一半导体层设置在衬底基板上，第一薄膜晶体管的有源层位于所述第一半导体层，且第一薄膜晶体管的有源层至少包括沟道区和漏极接触区。层间绝缘层设置在第一半导体层背离衬底基板的一侧。第一导电层设置在层间绝缘层背离第一半导体层的一侧，像素电极位于第一导电层，且在像素单元中像素电极通过贯穿层间绝缘层的过孔与第一薄膜晶体管有源层的漏极接触区直接电连接。
在本实施例中，像素电极通过贯穿层间绝缘层的过孔与第一薄膜晶体管的有源层的漏极接触区直接电连接，与现有技术中通过转接电极将像素电极与第一薄膜晶体管的有源层电连接相比，可减少转接电极的制备，减少了工艺步骤，也避免了像素电极与转接电极相搭接时，容易出现接触电阻异常的问题。
需要说明的是，第一薄膜晶体管的类型可以根据情况进行选择，例如可以为顶栅型薄膜晶体管、双栅型薄膜晶体管、底栅型薄膜晶体管等。下面以第一薄膜晶体管为顶栅型薄膜晶体管为例进行说明。
图2为本公开实施例提供的一种显示基板的截面示意图，如图2所示，显示基板具有显示区AA和非显示区NA。显示基板包括衬底基板21和位于衬底基板21上的多个像素单元，每个像素单元包括至少一个第一薄膜晶体管T1。
具体的，如图2所示，显示基板包括衬底基板21、第一半导体层25、层间绝缘层22、第一导电层26。第一半导体层25设置在衬底基板21上，第一薄膜晶体管的有源层位于所述第一半导体层25，且第一薄膜晶体管的有源层至少包括沟道区GD和漏极接触区。层间绝缘层22包括设置在第一薄膜晶体管T1有源层25背离衬底基板21的一侧的第一绝缘层221，以及设置在第一绝缘层221背离衬底基板21的一侧的第二绝缘层222。第一导电层设置在第二绝缘层222背离第一薄膜晶体管有源层25的一侧，像素电极26位于第一导电层，且在像素单元中像素电极26通过贯穿第二绝缘层222的第一过孔H1和贯穿第一绝缘层221的第二过孔H2，与第一薄膜晶体管有源层25的漏极接触区直接电连接，其中，第一过孔H1的投影覆盖第二过孔 H2在衬底基板上的正投影。
其中，衬底基板21可为柔性衬底基板，以提高显示基板的柔性，使得显示基板能够具有可弯曲、可弯折等性能，以便于扩大显示基板的适用范围；但不限于此，该衬底基板21也可以设置为刚性，具体该衬底的性能可根据显示产品的实际需求而定。此外，该衬底基板21可以为单层结构，也可以为多层结构。例如该衬底可包括依次层叠设置的聚酰亚胺层、缓冲层、聚酰亚胺层等多个膜层，其中，缓冲层可为氮化硅、氧化硅等材料制作而成，以达到阻水氧和阻隔碱性离子的效果；需要说明的是，该衬底的结构不限于此，可根据实际需求而定。
第一绝缘层221和第二绝缘层222可以为单层结构也可以多层结构，在此不做具体限定。第一绝缘层221和第二绝缘层222的材料包括但不限于硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜。
第一导电层可以为单层结构也可以为多层结构在此不做具体限定，第一导电层可以采用无机金属氧化物(比如：氧化铟锡ITO，氧化锌ZnO等)、有机导电聚合物(比如：聚3，4-乙撑二氧噻吩/聚苯乙烯磺酸盐PEDOT：PSS，聚苯胺PANI等)或高功函数金属材料(比如：金、铜、银、铂等)制成。
第一半导体层的材料(即第一薄膜晶体管的有源层的材料)可以根据情况进行选择，例如第一半导电层的材料包括但不限于多晶硅、非晶硅、氧化物半导体等。
在本实施例中，像素电极26通过贯穿第二绝缘层222的第一过孔H1和第一绝缘层221的第二过孔H2与第一薄膜晶体管T1的有源层25的漏极接触区直接电连接，与现有技术中通过转接电极将像素电极与第一薄膜晶体管的有源层电连接相比，可减少转接电极的制备，减少了工艺步骤，也避免了像素电极与转接电极相搭接时，容易出现接触电阻异常的问题。
在一些实施例中，如图2所示，显示基板还包括第三绝缘层， 第三绝缘层包括填充结构32和支撑结构34。其中，填充结构32设置在第一过孔H1内，填充结构32的第一表面与第二绝缘层222背离衬底基板21一侧的表面位于同一平面，即填充结构32用于填充第一过孔H1，以使填充后的第一过孔H1的上表面平坦化。如图2所示，支撑结构34设置在第二绝缘层222背离衬底基板21的一侧。可选地，第三绝缘层的材料包括但不限于丙烯酸、透明树脂等。
在本实施例中，可通过一次构图工艺形成填充结构32和支撑结构34，因此可以减少工艺步骤，节约制造成本。支撑结构34起到支撑对置基板12的柱状隔垫物PS的作用。支撑结构34的形状可以根据情况进行选择，在此不做具体限定，优选的，支撑结构34的形状为块状。
在一些实施例中，如图2所示，显示基板还包括第二导电层27和第三导电层28，第一绝缘层221包括第一子绝缘层2211、第二子绝缘层2212和第三子绝缘层2213。具体的，第一子绝缘层2211设置在第一半导体层25背离衬底基板21的一侧。第二导电层27设置在第一子绝缘层2211背离衬底基板21的一侧。第二子绝缘层2212设置在第二导电层27背离衬底基板21的一侧。第三导电层28设置在第二子绝缘层2212背离衬底基板21的一侧。第三子绝缘层2213设置在第三导电层28背离衬底基板21的一侧。其中，第二导电层27包括设置在衬底基板21上的栅线(图中未示出)和第一薄膜晶体管T1的栅极，第三导电层28包括设置在衬底基板21上的数据线(图中未示出)和第一薄膜晶体管T1的源极。
其中，第二导电层27的材料可采用钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。第三导电层28的材料可采用无机金属氧化物(比如：氧化铟锡ITO，氧化锌ZnO等)、有机导电聚合物(比如：聚3，4-乙撑二氧噻吩/聚苯乙烯磺酸盐PEDOT：PSS，聚苯胺PANI等)或高功函数金属材料(比如：金、铜、银、铂等)制成。
需要说明的是，第一绝缘层221的层数可以根据情况进行选择，在此不做具体限定。本实施例是以第一绝缘层221为三层结构为例进行说明。
在本实施例中，由于像素电极26可以通过贯穿第二绝缘层222的第一过孔H1，以及通过贯穿第一子绝缘层2211、第二子绝缘层2212和第三子绝缘层2213的第二过孔H2与第一薄膜晶体管T1的漏极接触区相连接，与现有技术中通过转接电极将像素电极与第一薄膜晶体管的有源层电连接相比，可减少转接电极的制备，减少了工艺步骤，也避免了像素电极与转接电极相搭接时，容易出现接触电阻异常的问题。
图3a为本公开实施例提供的一种显示基板的版图，图3b为图3a所述显示基板的数据线的局部示意图；图3c为图3a所述显示基板的有源层的局部示意图；图3d为图3a所述显示基板的数据线与有源层的交叠结构的局部示意图；图4为本公开实施例提供的一种显示基板的局部放大版图，如图3a、图3b、图3c、图3d和图4所示，衬底基板21上还设置有栅线41和数据线42，设置在衬底基板21上的数据线42包括多个依次连接的数据线段，每个数据线段包括沿第一方向延伸设置第一子信号线段421、沿第二方向延伸设置的第二子信号线段422以及沿第三方向延伸设置的第三子信号线段423。其中，第一方向、第二方向和第三方向均不相同，且各个方向间具有一定夹角。
第一子信号段421、第二子信号段422和第三子信号段423依次连接。第二子信号线段422和第三子信号线段423之间形成第一夹角α，第二子信号线段422和第三子信号线段423位于相邻两条栅线41之间。需要说明的是，第二子信号线段422和第三子信号线段423之间形成第一夹角α可以根据实际情况进行设置，在此不做具体限定。优选地，第一夹角α的范围为大于或等于90°且小于180°。
第一薄膜晶体管的有源层25包括沿第四方向延伸的第一半导体结构251(即第一半导体结构与第一子信号线段421的延伸方向相同)和沿第五方向延伸的第二半导体结构252，第一子信号线段421在衬 底基板21上的正投影与第一半导体结构251在衬底基板上的正投影至少部分交叠，第一过孔H1与第二半导体结构252在衬底基板21上的正投影至少部分交叠。其中，第一半导体结构251与第二半导体结构252形成第二夹角β。第二夹角β。可以根据实际情况进行设置，在此不做具体限定。优选的，第二夹角β的范围为大于或等于90°且小于180°。其中，第四方向与第五方向相交。需要说明的是，在本实施例中是以第一方向与第四方向为相同方向为例进行说明的，当然第四方向与第一方向也可以为不同方向，在此不做具体限定。
在本实施例中，通过将数据线42与第一薄膜晶体管T1的有源层25进行弯折设置，可以增大像素单元的开口，进而提高了显示基板的PPI。
如图4所示，为了进一步提高提升开口率，第一薄膜晶体管T1有源层25的沟道区GD放于栅线41与数据线42交叠位置，同时为了提升第一薄膜晶体管T1的性能，遮挡层29在沟道区GD进行加宽处理，加宽尺寸E为0～5um。
在一些实施例中，如图2所示，显示基板还包括第六绝缘层31和公共电极33。具体的，第六绝缘层31设置在像素电极26背离衬底基板21的一侧，公共电极33设置在第六绝缘层31背离衬底基板21的一侧的，公共电极33与像素电极26在衬底基板21上的正投影存在交叠。在显示面板工作过程中，通过对像素电极26和公共电极33加载电压以产生电场，从而控制液晶的偏转，进而实现显示功能。然而，图2所提供的显示基板，由于像素电极26未覆盖填充结构32，因此，在填充结构32对应区域会出现液晶电场不均匀的问题。
基于此，图5为本公开实施例提供的另一种显示基板的结构示意图，如图5所示，像素电极26包括第一子像素电极261和与第一子像素电极261电连接的第二子像素电极262。其中，第一子像素电极261包括第一部分和第二部分，第一部分设置在第一过孔H1内且覆盖第一过孔H1的侧部和底部，第二部分填充在第二过孔H2内且与第一薄膜晶体管T1的漏极接触区相连接。第二子像素电极262设置在支撑结构222背离衬底基板21的一侧，且与第一子像素电极261 的第一部分相连接。
其中，公共电极33的材料为ITO(氧化铟锡)/Ag(银)/ITO(氧化铟锡)或者Ag(银)/ITO(氧化铟锡)结构中的任意一种；或者，把上述结构中的ITO换成IZO(氧化铟锌)、IGZO(氧化铟镓锌)或InGaSnO(氧化铟镓锡)中的任意一种。本实施例中，优选的，像素电极的材料为ITO(氧化铟锡)。
在本实施例中，由于在第一过孔H1和第二过孔H2内设置第一子像素电极261，在填充结构32背离衬底基板21一侧的设置第二子像素电极261，因此，可以保证在第一绝结构32所对应的像素区中不会出现液晶电场不均匀的问题，从而提高了显示效果。
在一些实施例中，如图2和图5所示，显示基板还包括设置在第一半导体层25与衬底基板21之间的第四绝缘层23、第五绝缘层24和第四导电层29。具体的，第五绝缘层24设置在第一半导体层25靠近衬底基板21的一侧。第四导电层29设置在第五绝缘层24靠近衬底基板21的一侧。第四绝缘层23设置在第四导电层29靠近所述衬底基板21的一侧。
其中，所述第四导电层29包括遮光层，遮光层在衬底基板21上的正投影覆盖第一半导体层25的沟道区GD在衬底基板21上的正投影。
在本实施例中，在第一薄膜晶体管T1的有源层25靠近衬底基板21的一侧形成遮光层29，可以防止背光发出的光照射到第一薄膜晶体管T1的有源层25，从而防止对第一薄膜晶体管T1的性能造成形成，进而防止了显示异常。遮光层29可以采用铜金属、钼金属等具有遮光性能和导电性能的材料，本公开的实施例对此不作限定。
在一些实施例中，如图2和图5所示，显示基板还具有非显示区NA，显示基板还包括设置在衬底基板21且位于非显示区NA的栅极驱动电路，栅极驱动电路包括第二薄膜晶体管T2，第二薄膜晶体管T2包括栅极35、有源层36、源极37和漏极38。其中，第二薄膜晶体管T2的栅极35位于第四导电层，即第二薄膜晶体管T2的栅极与遮光层29位于同层且由相同材料制成。第二薄膜晶体管T2的 源极37和漏极38位于第二导电层，即第二薄膜晶体管T2的源极37和漏极38与第一薄膜晶体管T1的栅极27位于同层且由相同材料制成。需要说明的是，驱动电路包括但不限于栅极驱动电路(GOA)。
在本实施例中，由于第二薄膜晶体管T2的源极37和漏极38与第一薄膜晶体管T1的栅极27位于同层且由相同材料制成，因此，可以通过一次构图工艺同时形成第二薄膜晶体管T2的源极37和漏极38、以及第一薄膜晶体管T1的栅极27。同理，由于第二薄膜晶体管T2的栅极与遮光层29位于同层且由相同材料制成，因此，可以通过一次构图工艺同时形成第二薄膜晶体管T2的栅极35与第一薄膜晶体管T1的遮光层29，因此，可以减少工艺步骤，节约制作成本。
第二方面，本公开实施例提供一种显示基板的制备方法，所述显示基板位于显示区的多个像素单元，所述像素单元包括第一薄膜晶体管，其中，制备方法包括：
S1、提供一衬底基板。
S2、在衬底基板上形成第一半导体层，第一半导体层包括第一薄膜晶体管的有源层，且第一薄膜晶体管的有源层至少包括沟道区和漏极接触区。
S3、在第一半导体层背离衬底基板的一侧形成层间绝缘层。
S4、通过构图工艺在层间绝缘层上形成过孔。
S5、在层间绝缘层背离第一半导体层的一侧形成第一导电层，通过构图工艺形成像素电极，像素电极通过贯穿层间绝缘层的过孔与第一薄膜晶体管有源层的漏极接触区直接电连接。
在本实施例中，由于像素电极通过贯穿层间绝缘层的过孔与第一薄膜晶体管有源层的漏极接触区直接电连接，与现有技术中通过转接电极将像素电极与第一薄膜晶体管的有源层电连接相比，可减少转接电极的制备，减少了工艺步骤，也避免了像素电极与转接电极相搭接时，容易出现接触电阻异常的问题。
下面对图2所示的显示基板的制备方法进行具体说明：
S100、提供一种玻璃材质的衬底基板；在衬底基板21上形成半 导体层，通过构图工艺形成位于非显示区的第二薄膜晶体管的有源层36。在有源层36背离衬底基板21的一侧形成第一栅绝缘层23。在第一栅绝缘层23背离衬底基板21的一侧形成导电层，并通过构图工艺分别形成第二薄膜晶体管的栅极35以及位于显示区的第一薄膜晶体管的遮光层图案29(如图6a)。
其中，第二薄膜晶体管的有源层36的材料为多晶硅，且有源层36的厚度为 第二薄膜晶体管的栅极35的材料为Mo或其他导电金属，厚度为
S101、在第二薄膜晶体管的栅极35背离衬底基板21的一侧形成第一层间绝缘层24。在第一层间绝缘层24背离衬底基板21的一侧形成半导体层，通过构图工艺形成第一薄膜晶体管的有源层25。在第一薄膜晶体管的有源层25背离衬底基板21的一侧形成第二栅绝缘层221。在第二栅绝缘层221背离衬底基板21的一侧形成导电层，并通过构图工艺形成第一薄膜晶体管的栅极27以及第二薄膜晶体管的源漏电极(37，38)(如图6b)。
其中，第一薄膜晶体管的有源层25的材料包括IGZO，IGZO可以为常规1：1：1成分比例，也可以为其他元素比例的透明氧化物半导体，第一薄膜晶体管的有源层25的厚度为 第一薄膜晶体管的栅极27以及第二薄膜晶体管的源漏电极(37，38)的材料为Mo、TiN\Mo、Ti/Al/Ti或是其他导电材料，可以为单层也可以为叠层，总厚度为
S102、第一薄膜晶体管的栅极27和第二薄膜晶体管的源漏电极(37，38)背离衬底基板21的一侧形成第二层间绝缘层222。在第二层间绝缘层222背离衬底基板21的一侧形成导电层，并通过构图工艺形成第一薄膜晶体管的源极28。在第一薄膜晶体管的源极28背离衬底基板21的一侧形成第一钝化层223。其中，第一薄膜晶体管的源极28材料为Mo、TiN\Mo、Ti/Al/Ti或是其他导电材料，可以为单层也可以为叠层，总厚度为 (如图6c)。
S103、通过刻蚀工艺形成贯穿第二栅绝缘层221、第二层间绝缘层222和第一钝化层223的过孔H2(如图6d)。之后，在第一钝化 223层背离衬底基板21的一侧形成第一平坦化层30，并通过构图工艺在对应过孔H2处形成过孔H1。其中，过孔H1的深度为1～3um(如图6e)。
在一些实施例中，还可在S102步骤的基础上，先在第一钝化层223背离衬底基板21的一侧形成第一平坦化层30，然后通过一次构图工艺形成过孔H1和过孔H2。与采用S400相比，可节省一道Mask，从而节约制造成本。
S104、第一平坦化层30背离衬底基板的一侧形成导电层，并通过构图工艺形成像素电极26。之后，在第一平坦化层30背离衬底基板21的一侧形成第二平坦化层，然后通过一次工图工艺形成位于过孔H1内的填充结构32(即填充结构)，还形成位于像素区外的支撑结构34(即支撑结构)(如图6f)。
S105、在支撑结构34背离衬底基板的一侧形成第二钝化层31，在第二钝化层31背离衬底基板21的一侧形成导电层，并通过一次构图工艺形成公共电极33(如图6g)。
在本实施中，由于像素电极通过贯穿层间绝缘层的过孔与第一薄膜晶体管的有源层的漏极接触区直接电连接，与现有技术中通过转接电极将像素电极与第一薄膜晶体管的有源层电连接相比，可减少转接电极的制备，减少了工艺步骤，也避免了像素电极与转接电极相搭接时，容易出现接触电阻异常的问题。另外，由于支撑结构34未位于像素区，因此，可以提高显示面板的出光率。
第三方面，本公开实施例提供一种显示面板，包括上述的显示基板。其中，显示面板可以应用于：手机、平板电脑、电视机、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (17)

  1. 一种显示基板，其具有显示区，所述显示基板包括衬底基板，以及设置在所述衬底基板、且位于所述显示区的多个像素单元；所述像素单元包括第一薄膜晶体管和像素电极；其中，所述显示基板包括：
    第一半导体层，设置在所述衬底基板上，所述第一薄膜晶体管的有源层位于所述第一半导体层，且所述第一薄膜晶体管的有源层至少包括沟道区和漏极接触区；
    层间绝缘层，设置在所述第一半导体层背离所述衬底基板的一侧；
    第一导电层，设置在所述层间绝缘层背离所述第一半导体层的一侧，所述像素电极位于所述第一导电层，且在所述像素单元中所述像素电极通过贯穿所述层间绝缘层的过孔与所述第一薄膜晶体管有源层的漏极接触区直接电连接。
  2. 根据权利要求1所述的显示基板，其中，所述层间绝缘层包括依次设置在所述第一半导体层背离所述衬底基板的一侧的第一绝缘层和第二绝缘层；所述过孔包括贯穿所述第二绝缘层的第一过孔和贯穿所述第一绝缘层的第二过孔；
    在所述像素单元中，所述像素电极通过第一过孔和第二过孔与所述第一薄膜晶体管有源层的漏极接触区直接电连接。
  3. 根据权利要求2所述的显示基板，其中，所述第一过孔在所述衬底基板上的正投影覆盖所述第二过孔在所述衬底基板上的正投影。
  4. 根据权利要求3所述的显示基板，其中，所述显示基板还包括第三绝缘层，所述第三绝缘层包括填充结构和支撑结构，所述填充结构设置在所述第一过孔内；
    所述支撑结构设置在所述第二绝缘层背离所述衬底基板的一 侧。
  5. 根据权利要求4所述的显示基板，其中，所述显示基板还包括第二导电层和第三导电层，所述第一绝缘层包括第一子绝缘层、第二子绝缘层和第三子绝缘层；其中，
    所述第一子绝缘层设置在所述第一半导体层背离所述衬底基板的一侧；
    所述第二导电层设置在所述第一子绝缘层背离所述衬底基板的一侧，所述第二导电层包括栅线和所述第一薄膜晶体管的栅极；
    所述第二子绝缘层设置在所述第二导电层背离所述衬底基板的一侧；
    所述第三导电层设置在所述第二子绝缘层背离所述衬底基板的一侧，所述第三导电层包括数据线和所述第一薄膜晶体管的源极；
    所述第三子绝缘层设置在所述第三导电层背离所述衬底基板的一侧。
  6. 根据权利要求5所述的显示基板，其中，所述数据线包括多个依次连接的数据线段，每个数据线段包括沿第一方向延伸设置第一子信号线段、沿第二方向延伸设置的第二子信号线段以及沿第三方向延伸设置的第三子信号线段，所述第一方向、所述第二方向和所述第三方向均不相同；所述第一子信号段、所述第二子信号段和所述第三子信号段依次连接，其中，所述第二子信号线段和所述第三子信号线段连接形成第一夹角，所述所述第二子信号线段和所述第三子信号线段位于相邻两条栅线之间。
  7. 根据权利要求6所述的显示基板，其中，所述第一夹角的范围为大于或等于90°且小于180°。
  8. 根据权利要求6所述的显示基板，其中，所述第一薄膜晶体管的有源层包括沿第四方向延伸的第一半导体结构和沿第五方向延伸 的第二半导体结构，所述第一过孔与所述第二半导体结构在所述衬底基板上的正投影存在交叠。
  9. 根据权利要求8所述的显示基板，其中，所述第一子信号线段在所述衬底基板上的正投影与所述第一半导体结构在所述衬底基板上的正投影至少部分交叠。
  10. 根据权利要求9所述的显示基板，其中，所述第一半导体结构与所述第二半导体结构形成第二夹角，所述第二夹角的范围为大于或等于90°且小于180°。
  11. 根据权利要求4所述的显示基板，其中，所述像素电极包括第一子像素电极和与所述第一子像素电极电连接的第二子像素电极；所述第一子像素电极包括第一部分和第二部分，所述第一部分设置在所述第一过孔内且覆盖所述第一过孔的侧部和底部；所述第二部分填充在所述第二过孔内且与所述第一薄膜晶体管的漏极接触区相连接；所述第二子像素电极设置在所述支撑结构背离所述衬底基板的一侧，且与所述第一子像素电极的第一部分相连接。
  12. 根据权利要求1所述的显示基板，其中，所述显示基板还包括设置在第一半导体层与所述衬底基板之间的第四绝缘层、第五绝缘层和第四导电层；
    所述第五绝缘层设置在所述第一半导体层靠近所述衬底基板的一侧；
    所述第四导电层设置在所述第五绝缘层靠近所述衬底基板的一侧；所述第四导电层包括遮光层，所述遮光层在所述衬底基板上的正投影覆盖所述第一半导体层的沟道区在所述衬底基板上的正投影；
    所述第四绝缘层设置在所述第四导电层靠近所述衬底基板的一侧。
  13. 根据权利要求12所述的显示基板，其中，所述显示基板还具有非显示区，所述显示基板还包括设置在所述衬底基板且位于所述非显示区的栅极驱动电路，所述栅极驱动电路包括第二薄膜晶体管，所述第二薄膜晶体管的栅极位于所述第四导电层。
  14. 根据权利要求1所述的显示基板，其中，所述显示基板还包括设置在第一导电层背离所述衬底基板的一侧第六绝缘层、设置在第六绝缘层背离所述衬底基板的一侧的公共电极，所述公共电极与所述像素电极在所述衬底基板上的正投影存在交叠。
  15. 根据权利要求1-14中任一项所述的显示基板，其中，所述第一薄膜晶体管的有源层的材料包括氧化物半导体。
  16. 一种显示基板的制备方法，所述显示基板位于显示区的多个像素单元，所述像素单元包括第一薄膜晶体管，其中，制备方法包括：
    提供一衬底基板；
    在所述衬底基板上形成第一半导体层，所述第一半导体层包括第一薄膜晶体管的有源层，且所述第一薄膜晶体管的有源层至少包括沟道区和漏极接触区；
    在所述第一半导体层背离所述衬底基板的一侧形成层间绝缘层；
    通过构图工艺在所述层间绝缘层上形成过孔，并在所述层间绝缘层背离所述第一半导体层的一侧形成第一导电层，所述第一导电层包括像素电极，所述像素电极通过贯穿所述层间绝缘层的过孔与所述第一薄膜晶体管有源层的漏极接触区直接电连接。
  17. 一种显示面板，其中，包括如权利要求1-15中任一项所述的显示基板。
CN202280000672.5A 2022-03-31 2022-03-31 显示基板及其制作方法、显示面板 Pending CN117561475A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/084564 WO2023184402A1 (zh) 2022-03-31 2022-03-31 显示基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN117561475A true CN117561475A (zh) 2024-02-13

Family

ID=88198782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000672.5A Pending CN117561475A (zh) 2022-03-31 2022-03-31 显示基板及其制作方法、显示面板

Country Status (3)

Country Link
US (1) US20250040247A1 (zh)
CN (1) CN117561475A (zh)
WO (1) WO2023184402A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025222498A1 (zh) * 2024-04-26 2025-10-30 京东方科技集团股份有限公司 阵列基板和显示面板
CN121241700A (zh) * 2024-04-29 2025-12-30 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094354A (zh) * 2013-01-28 2013-05-08 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
CN104157612A (zh) * 2014-08-21 2014-11-19 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板结构
CN107240590A (zh) * 2017-07-24 2017-10-10 武汉华星光电技术有限公司 阵列基板及其制作方法
CN108417579A (zh) * 2018-01-19 2018-08-17 南京中电熊猫液晶显示科技有限公司 一种显示基板及其制造方法
CN114236932A (zh) * 2022-01-21 2022-03-25 厦门天马微电子有限公司 显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075674A (en) * 1987-11-19 1991-12-24 Sharp Kabushiki Kaisha Active matrix substrate for liquid crystal display
TWI467770B (zh) * 2009-10-26 2015-01-01 Prime View Int Co Ltd 顯示器及其薄膜電晶體陣列基板與薄膜電晶體
CN103887328B (zh) * 2012-12-21 2017-12-22 厦门天马微电子有限公司 薄膜晶体管阵列基板、液晶显示装置及制造方法
US10394091B2 (en) * 2015-11-18 2019-08-27 Samsung Display Co., Ltd. Liquid crystal display device
CN109273404B (zh) * 2017-07-12 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102687115B1 (ko) * 2019-12-24 2024-07-22 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
CN115903315A (zh) * 2021-09-30 2023-04-04 群创光电股份有限公司 电子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094354A (zh) * 2013-01-28 2013-05-08 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
CN104157612A (zh) * 2014-08-21 2014-11-19 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板结构
CN107240590A (zh) * 2017-07-24 2017-10-10 武汉华星光电技术有限公司 阵列基板及其制作方法
CN108417579A (zh) * 2018-01-19 2018-08-17 南京中电熊猫液晶显示科技有限公司 一种显示基板及其制造方法
CN114236932A (zh) * 2022-01-21 2022-03-25 厦门天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
WO2023184402A9 (zh) 2024-07-25
WO2023184402A1 (zh) 2023-10-05
US20250040247A1 (en) 2025-01-30

Similar Documents

Publication Publication Date Title
US10978545B2 (en) Display substrate and manufacturing thereof, and display device
US10580836B2 (en) OLED touch display panel with baffles on a TFT back plate, method for manufacturing the same and touch display device
CN103579532B (zh) 有机发光二极管显示装置及其制造方法
US20220102462A1 (en) Display Substrate and Preparation Method Thereof, Bonding Method of Display Panel, and Display Apparatus
EP3297027B1 (en) Oled pixel unit, transparent display apparatus and manufacturing method, and display device
WO2022057491A1 (zh) 显示基板及其制备方法、显示装置
US11785821B2 (en) Display substrate and related device
CN109950290B (zh) Amoled显示屏、显示设备及移动终端
US11494019B2 (en) Touch display device, touch display panel and manufacturing method thereof
CN106684155A (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US12230215B2 (en) Display substrate, manufacturing method therefor, and display apparatus
KR20180076661A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
WO2014190727A1 (zh) 阵列基板及其制造方法、显示装置
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
US9484396B2 (en) Array substrate, method for manufacturing the same, display device and electronic product
EP3993055B1 (en) Display substrate, preparation method therefor, and display apparatus
US12439692B2 (en) Display substrate, manufacturing method therefor, and display apparatus
JP2021502579A (ja) 表示パネル及びその製造方法、並びに表示モジュール
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
CN116224666B (zh) 阵列基板及其制备方法、显示面板和显示装置
US12254159B2 (en) Touch structure, touch display panel, and display device
CN114649349B (zh) 显示基板及其制作方法、显示面板
CN117561475A (zh) 显示基板及其制作方法、显示面板
JP5081324B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびトランジスタ素子
CN110518042B (zh) 一种显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination