CN103311227A - 芯片模块及电路板 - Google Patents

Abstract

一种芯片模块，组设到电连接器上，该芯片模块包括基板、设在基板上的若干信号垫及设在基板上且与若干信号垫相邻近的接地装置，接地装置呈矩阵形排列且围设在若干信号垫的四周，接地装置可以提供一条将屏蔽电流快速宣泄至电位基准地的路径，用来达到整体屏蔽的效果。另外，本发明还公开了一种类似上述屏蔽结构的电路板。

Description

芯片模块及电路板

【技术领域】

本发明涉及一种芯片模块及电路板，尤其涉及一种可以传输信号的芯片模块及电路板。

【背景技术】

在现有的计算机市场，其中的运算核心中央处理器(CPU)，需要通过一颗芯片连接器结合到主板上。在连接器的领域中，有许多电连接器为因应高频高速的传输速度而必须设置接地装置。因为当传输速度愈快时，其受到干扰的影响也就愈大(或对噪声的影响也就愈为敏感，例如对低传输速度不构成影响的噪声，当传输速度变快时，就会构成影响)。例如在所谓的背板连接器上，除了使用差分对信号端子对之外，还会使用接地端子来将信号端子给圈围起来，以保护信号端子不受干扰。芯片连接器也是朝高速传输的方向发展，但是要构成一套完整的接地保护装置，则业界仍然在努力中。

中国发明专利公告第202034567号揭露了一种连接平面栅格数组(LGA)芯片模块至印刷电路板的电连接器，但是仍然不够完备。

鉴于上述状况，确有必要提供一种新型的芯片模块及电路板以解决现有技术方案中存在的缺陷。

【发明内容】

本发明的目的是提供一种具有接地装置的芯片模块及电路板。

本发明电连接器通过以下技术方案实现：一种芯片模块，用来组设到电连接器上，包括基板、设置在基板上的信号垫及设置在基板上的接地装置，信号垫与基板电性连接，接地装置与信号垫相邻近且围设在该信号垫的四周。

本发明进一步界定：所述信号垫及接地装置均为若干个，且这些接地装置呈矩阵形排列且围设在相应的信号垫的四周。

本发明进一步界定：所述若干信号垫包括第一信号垫、与第一信号垫相邻的第二信号垫、与第一信号垫相邻的第三信号垫及与第二信号垫、第三信号垫皆相邻的第四信号垫，该接地装置包括第一组件、与第一组件相邻的第二组件、与第二组件相邻的第三组件、与第一组件相邻的第四组件、与第二组件及第四组件皆相邻的第五组件、与第三组件及第五组件皆相邻的第六组件、与第四组件相邻的第七组件、与第五组件及第七组件皆相邻的第八组件、与第六组件及第八组件皆相邻的第九组件，该第一组件、第二组件、第四组件、第五组件将第一信号垫包围，该第四组件、第五组件、第七组件、第八组件将第三信号垫包围，该第二组件、第三组件、第五组件、第六组件将第二信号垫包围，该第五组件、第六组件、第八组件、第九组件将第四信号垫包围。

本发明进一步界定：所述第一组件、第二组件、第三组件呈线形排列为第一线形，第一组件、第四组件、第七组件亦呈线形排列为第四线形，且第一组件位于第一线形与第二线形的交叉处；该第四组件、第五组件、第六组件呈线形排列为第二线形，第二组件、第五组件、第八组件亦呈线形排列为第五线形，且第五组件位于第二线形与第五线形的交叉处；该第七组件、第八组件、第九组件呈线形排列为第三线形，第三组件、第六组件、第九组件亦呈线形排列为第六线形，且第九组件位于第三线形与第六线形的交叉处。

本发明进一步界定：所述接地装置为若干焊接组件。

本发明进一步界定：所述焊接组件为锡球。

本发明进一步界定：所述信号垫倾斜设置。

本发明进一步界定：所述芯片模块在基板上设有电位基准信号层及绝缘层，该芯片模块自上而下包括上夹层、该电位基准信号层、下夹层及该绝缘层，该若干信号垫及接地装置设在下夹层及绝缘层上。

本发明进一步界定：所述接地装置与电位基准信号层电性连接。

本发明电连接器通过以下技术方案实现：一种电路板，用来与电连接器电性连接，所述电路板包括基板、设置在基板上的若干信号垫及若干接地装置，若干信号垫与基板电性连接，该接地装置呈矩阵形排列且围设在对应的信号垫的四周。

相较于现有技术，本发明的芯片模块及电路板上设有与基板电性连接的若干接地装置，若干接地装置与若干信号垫相邻近且呈矩阵形排列，并围设在若干信号垫的四周，该若干接地装置可以提供一条将屏蔽电流快速宣泄至电位基准地的路径，用来达到整体屏蔽的效果。

【附图说明】

图1是本发明电连接器组合的立体组合图。

图2是本发明电连接器组合的立体分解图。

图3是本发明电连接器组合的芯片模块的立体图。

图4是本发明芯片模块的仰视图。

图5是本发明电路板的俯视图。

图6是本发明电连接器的立体分解图。

图7是图6的电连接器的局部放大图。

图8是本发明电连接器的另一角度的立体分解图。

图9是图8的电连接器的局部放大图。

图10是本发明电连接器组合沿图1中A-A方向的剖视图。

图11是本发明电连接器组合沿图1中B-B方向的剖视图。

【具体实施方式】

请参阅图1至图11所示，本发明电连接器组合1000包括电连接器100及组设在电连接器100上且与电连接器100电性连接的芯片模块200与印刷电路板300。电连接器100包括绝缘本体1、若干收容在绝缘本体1内的导电端子2与屏蔽片3及若干将导电端子2焊接至印刷电路板300的锡球400。

请参阅图3所示，芯片模块200组设在电连接器100的上方，其包括一个基板，该基板上设有电位基准信号层2007及绝缘层2002，故该芯片模块200自上而下依次包括上夹层2000、电位基准信号层2007、下夹层2001及绝缘层2002。芯片模块200的底部(包括下夹层2001与绝缘层2002)上设有若干信号垫2003及与信号垫2003邻近的若干接地装置2006，该若干信号垫2003为倾斜设置，该若干接地装置2006是呈矩阵形均匀排布于信号垫2003的周围，且该若干接地装置2006收容在若干收容孔2004中，这些若干信号垫2003与基板电性连接。

请参阅图4所示，该若干信号垫2003包括第一信号垫221、与第一信号垫221相邻的第二信号垫222、与第一信号垫221相邻的第三信号垫223及与第二信号垫222、第三信号垫223皆相邻的第四信号垫224，该接地装置2006包括第一组件211、与第一组件211相邻的第二组件212、与第二组件212相邻的第三组件213、与第一组件211相邻的第四组件214、与第二组件212及第四组件214皆相邻的第五组件215、与第三组件213及第五组件215皆相邻的第六组件216、与第四组件214相邻的第七组件217、与第五组件215及第七组件217皆相邻的第八组件218、与第六组件216及第八组件218皆相邻的第九组件219。该第一组件211、第二组件212、第四组件214、第五组件215将第一信号垫221包围，该第四组件214、第五组件215、第七组件217、第八组件218将第三信号垫223包围，该第二组件212、第三组件213、第五组件215、第六组件216将第二信号垫222包围，该第五组件215、第六组件216、第八组件218、第九组件219将第四信号垫224包围。该第四组件214、第五组件215位于第一信号垫221与第三信号垫223之间，该第五组件215、第六组件216位于第二信号垫222与第四信号垫224之间且该第二组件212、第五组件215位于第一信号垫221与第二信号垫222之间，该第五组件215、第八组件218位于第三信号垫223与第四信号垫224之间。该第一组件211、第二组件212、第三组件213呈线形排列为第一线形L1，第一组件211、第四组件214、第七组件217亦呈线形排列为第四线形L4，且第一组件211位于第一线形L1与第四线形L4的交叉处；该第四组件214、第五组件215、第六组件216呈线型排列为第二线形L2，第二组件212、第五组件215、第八组件218呈线形排列为第五线形L5，且第五组件215位于第二线形L2与第五线形L5的交叉处；该第七组件217、第八组件218、第九组件219呈线形排列为第三线形L3，第三组件213、第六组件216、第九组件219亦呈线形排列为第六线形L6，且第九组件219位于第三线形L3与第六线形L6的交叉处。该第二组件212位于第一线形L1与第五线形L5的交叉处，该第三组件213位于第一线形L1与第六线形L6的交叉处，该第四组件214位于第二线形L2与第四线形L4的交叉处，该第六组件216位于第二线形L2与第六线形L6的交叉处，该第七组件217位于第三线形L3与第四线形L4的交叉处，该第八组件218位于第三线形L3与第五线形L5的交叉处。

另外请参阅图2所示，印刷电路板300组设在电连接器100的下方，其包括一个基板，该基板上设有电位基准信号层2007及绝缘层2002，故该电路板300自下而上依次包括上夹层3000、电位基准信号层3007、下夹层3001及绝缘层3002。电路板300的顶部(包括下夹层3001与绝缘层3002)上设有若干信号垫3003及与信号垫3003邻近的若干接地装置3006，该若干信号垫3003为倾斜设置，该若干接地装置3006是呈矩阵形均匀排布在信号垫3003的周围，且若干该接地装置3006收容在若干收容孔3004中。

请参阅图5所示，该若干信号垫3003包括第一信号垫321、与第一信号垫321相邻的第二信号垫322、与第一信号垫321相邻的第三信号垫323及与第二信号垫322、第三信号垫323皆相邻的第四信号垫324，该接地装置3006包括第一组件311、与第一组件311相邻的第二组件312、与第二组件312相邻的第三组件313、与第一组件311相邻的第四组件314、与第二组件312及第四组件314皆相邻的第五组件315、与第三组件313及第五组件315皆相邻的第六组件316、与第四组件314相邻的第七组件317、与第五组件315及第七组件317皆相邻的第八组件318、与第六组件316及第八组件318皆相邻的第九组件319。该第一组件311、第二组件312、第四组件314、第五组件315将第一信号垫321包围，该第四组件314、第五组件315、第七组件317、第八组件318将第三信号垫323包围，第二组件312、第三组件313、第五组件315、第六组件316将第二信号垫322包围，第五组件315、第六组件316、第八组件318、第九组件319将第四信号垫324包围。该第四组件314、第五组件315位于第一信号垫321与第三信号垫323之间，该第五组件315、第六组件316位于第二信号垫322与第四信号垫324之间且该第二组件312、第五组件315位于第一信号垫321与第二信号垫322之间，该第五组件315、第八组件318位于第三信号垫323与第四信号垫324之间。该第一组件311、第二组件312、第三组件313呈线形排列为第一线形L1，第一组件311、第四组件314、第七组件317亦呈线形排列为第四线形L4，且第一组件311位于第一线形L1与第四线形L4的交叉处；该第四组件314、第五组件315、第六组件316呈线形排列为第二线形L2，第二组件312、第五组件315、第八组件318呈线形排列为第五线形L5，且第五组件315位于第二线形L2与第五线形L5的交叉处；该第七组件317、第八组件318、第九组件319呈线形排列为第三线形L3，第三组件313、第六组件316、第九组件319亦呈线形排列为第六线形L6，且第九组件319位于第三线形L3与第六线形L6的交叉处。该第二组件312位于第一线形L1与第五线形L5的交叉处，该第三组件313位于第一线形L1与第六线形L6的交叉处，该第四组件214位于第二线形L2与第四线形L4的交叉处，该第六组件316位于第二线形L2与第六线形L6的交叉处，该第七组件317位于第三线形L3与第四线形L4的交叉处，该第八组件318位于第三线形L3与第五线形L5的交叉处。

请参阅图4及图5所示，第一线形L1、第二线形L2、第三线形L3是在水平方向上沿X方向排列，第四线形L4、第五线形L5、第六线形L6是在水平方向上沿Y方向排列，第一线形L1、第二线形L2、第三线形之间在Y方向上的距离相等且在Y方向上互相平行，第四线形L4、第五线形L5、第六线形L6之间在X方向上的距离相等且在X方向上互相平行。在本实施例中，第一线形L1、第二线形L2、第三线形L3与第四线形L4、第五线形L5、第六线形L6是互相垂直，即第一线形L1与第四线形L4垂直，第一线形L1与第五线形L5垂直，第一线形L1与第六线形L6垂直，第二线形L2与第四线形L4垂直，第二线形L2与第五线形L5垂直，第二线形L2与第六线形L6垂直，第三线形L3与第四线形L4垂直，第三线形L3与第五线形L5垂直，第三线形L3与第六线形L6垂直。

请同时参阅图6与图9所示，绝缘本体1包括对接面11及与对接面11相对的安装面12。绝缘本体1中设有若干设在对接面11与安装面12之间的端子孔13及与端子孔13连通的若干插孔14。绝缘本体1上分别设有凸出于对接面11及凸出于安装面12的承接座15与压接座17。绝缘本体1在对接面11及安装面12上且介于端子孔13之间设有区域接地路径4，区域接地路径4设在端子孔13之间并围设在端子孔13的四周且呈矩阵形排列，该区域接地路径4是为以电镀的方式电镀到对接面11及安装面12上的金属层。请参图6及图7所示，该区域接地路径4包括设在承接座15一侧的第一部分41及设在承接座15另一侧的第二部分42，该承接座15设有位于第一部分41与第二部分42之间的槽孔40及暴露在槽孔40内的内壁，该槽孔40的内壁设有电性连接第一部分41与第二部分42的金属层。请参图8及图9所示，该区域接地路径4包括设在压接座17一侧的第三部分43及设在压接座17另一侧的第四部分44，该压接座17设有位于第三部分43与第四部分44之间的槽孔45及暴露在槽孔45内的内壁，该槽孔45的内壁设有电性连接第三部分43与第四部分44的金属层。导电端子2包括主体部20、自主体部20向上延伸的接触臂21及自主体部20向下延伸的焊接部22。电连接器100包括设在绝缘本体1内与对应的端子孔13相连通的若干插孔14及收容在这些插孔14内的屏蔽片3。电连接器100包括暴露在插孔14内的内表面。屏蔽片3包括与区域接地路径4相连接的上压接部31及下压接部32。

请重点参阅图10与图11所示，当电连接器100组装到电路板300上且芯片模块200组设到电连接器100上时，导电端子2的接触臂21与芯片模块200的信号垫2003相接触，且焊接部22通过锡球400焊接到电路板300的信号垫3003上，以此实现电连接器100的电性连接，从而实现电连接器100的信号导通。设在芯片模块200上的接地装置2006承载在该承接座15的槽孔40内，且通过接地装置2006与区域接地路径4实现电性接触。设在电路板300上的接地装置3006与该压接座17的槽孔40相抵接，且通过接地装置3006与区域接地路径4的槽孔40电性接触。

本发明电连接器100通过设在绝缘本体1中的导电端子2实现信号导通，并通过信号垫2003、3003将信号传递到上夹层2000、3000。电连接器100通过设在端子孔13之间且围设端子孔13的区域接地路径4与屏蔽片3的上压接部31、下压接部32相接触，进而使得区域接地路径4电性连接屏蔽片3的上压接部31、下压接部32上，从而实现电性导通。电连接器100的区域接地路径4与若干屏蔽片3电性导通并通过区域接地路径4将若干屏蔽片3电性连接起来，达到整体屏蔽的效果。该接地装置2006、3006通过与区域接地路径4的电性导通，并通过连接部2005、3005与电位基准信号层2007、3007相连接，以此提供一条可以将屏蔽电流快速传递到上电位基准信号层2007、3007的路径，用来达到整体屏蔽的效果。

需要说明的是，在本发明图示的实施方式中，是由该屏蔽片3形成包围对应导电端子2的屏蔽层。当然，可以理解的是，在其它实施方式中，该屏蔽层亦可以由电镀到插孔14内表面的电镀金属层形成。该屏蔽层与区域接地路径4电性连接，以形成较佳的屏蔽效果。

另外，本发明电连接器100的信号垫2003、3003及接地装置2006、3006为包括锡球等任何种类的金属接触端在内的焊接组件。

应当指出，以上所述仅为本发明的最佳实施方式，不是全部的实施方式，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变化，均为本发明的权利要求所涵盖。

Claims (10)

1.一种芯片模块，用来组设到电连接器上，其特征在于：该芯片模块包括基板、设置在基板上的信号垫及设置在基板上的接地装置，该信号垫与基板电性连接，该接地装置与信号垫相邻近且围设在该信号垫的四周。

2.如权利要求1所述的芯片模块，其特征在于：所述信号垫及接地装置均为若干个，且这些接地装置呈矩阵形排列且围设在相应的信号垫的四周。

3.如权利要求2所述的芯片模块，其特征在于：所述若干信号垫包括第一信号垫、与第一信号垫相邻的第二信号垫、与第一信号垫相邻的第三信号垫及与第二信号垫、第三信号垫皆相邻的第四信号垫，该接地装置包括第一组件、与第一组件相邻的第二组件、与第二组件相邻的第三组件、与第一组件相邻的第四组件、与第二组件及第四组件皆相邻的第五组件、与第三组件及第五组件皆相邻的第六组件、与第四组件相邻的第七组件、与第五组件及第七组件皆相邻的第八组件、与第六组件及第八组件皆相邻的第九组件，该第一组件、第二组件、第四组件、第五组件将第一信号垫包围，该第四组件、第五组件、第七组件、第八组件将第三信号垫包围，该第二组件、第三组件、第五组件、第六组件将第二信号垫包围，该第五组件、第六组件、第八组件、第九组件将第四信号垫包围。

4.如权利要求3所述的芯片模块，其特征在于：所述第一组件、第二组件、第三组件呈线形排列为第一线形，第一组件、第四组件、第七组件亦呈线形排列为第四线形，且第一组件位于第一线形与第二线形的交叉处；该第四组件、第五组件、第六组件呈线形排列为第二线形，第二组件、第五组件、第八组件亦呈线形排列为第五线形，且第五组件位于第二线形与第五线形的交叉处；该第七组件、第八组件、第九组件呈线形排列为第三线形，第三组件、第六组件、第九组件亦呈线形排列为第六线形，且第九组件位于第三线形与第六线形的交叉处。

5.如权利要求1所述的芯片模块，其特征在于：所述接地装置为若干焊接组件。

6.如权利要求5所述的芯片模块，其特征在于：所述焊接组件为锡球。

7.如权利要求1所述的芯片模块，其特征在于：所述信号垫倾斜设置。

8.如权利要求1所述的芯片模块，其特征在于：所述芯片模块在基板上设有电位基准信号层及绝缘层，该芯片模块自上而下包括上夹层、该电位基准信号层、下夹层及该绝缘层，该若干信号垫及接地装置设在下夹层及绝缘层上。

9.如权利要求8所述的芯片模块，其特征在于：所述接地装置与电位基准信号层电性连接。

10.一种电路板，用以与电连接器电性连接，其特征在于：所述电路板包括基板、设置在基板上的若干信号垫及若干接地装置，若干信号垫与基板电性连接，该接地装置呈矩阵形排列且围设在对应的信号垫的四周。

Images