JP3972209B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。

スタックドタイプの半導体装置が開発されている。スタックドタイプの半導体装置は、半導体チップを三次元的に実装するので、平面的に小型化が可能である。また、既存の半導体チップの組み合わせで対応することができるので、新たな集積回路の設計が不要になる。しかしながら、それぞれの半導体チップをインターポーザによって支持した場合、上下のインターポーザの接合強度が信頼性に影響を与えていた。また、上下のインターポーザの間に水分が残るとリフロー工程などの高温によって、この水分は水蒸気となって膨張し、上下のインターポーザの剥離を生じることがあった。

本発明の目的は、複数の半導体チップのそれぞれをインターポーザによって支持した場合の、上下のインターポーザの接合強度を向上させることにある。
特開平６−１３５４１号公報

（１）本発明に係る半導体装置は、
第１の配線パターンが形成された第１のインターポーザと、前記第１のインターポーザに搭載されるとともに前記第１の配線パターンと電気的に接続された第１の半導体チップと、を含む第１のパッケージと、
第２の配線パターンが形成された第２のインターポーザと、前記第２のインターポーザに搭載されるとともに前記第２の配線パターンと電気的に接続された第２の半導体チップと、を含む第２のパッケージと、
前記第１及び第２の配線パターンを電気的に接続するコンタクト部と、
補強部と、
接着部と、
を有し、
前記第１のパッケージは、前記第２のパッケージよりも熱膨張率が大きく、
前記第２のパッケージは、前記第２のインターポーザが前記第１の半導体チップ及び前記第１のインターポーザの上方にオーバーラップするように配置され、
前記コンタクト部は、前記第１の配線パターンに第１の端部が接続するとともに前記第２の配線パターンに第２の端部が接続するように、前記第１及び第２のインターポーザの間に設けられ、
前記補強部は、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第１の端部の周囲を被覆して設けられ、
前記接着部は、前記コンタクト部と接触しないように前記第１及び第２のインターポーザの間に設けられ、前記第１及び第２のパッケージを接着してなる。本発明によれば、第１及び第２のパッケージは、接着部によって接着されているので、第１及び第２のインターポーザの接合強度を向上させることができる。したがって、製造工程中などを含め、第１及び第２のインターポーザの剥離を防止することができる。また、接着部は、コンタクト部と接触しないように第１及び第２のインターポーザの間に設けられているので、水蒸気などを逃がす空間を大きく形成することができる。これによれば、水蒸気などの残留による第１及び第２のパッケージの剥離を防止でき、このことからも、第１及び第２のインターポーザの接合強度を向上させることができる。
（２）この半導体装置において、
前記接着部は、前記第１の半導体チップと前記第２のインターポーザを接着していてもよい。
（３）この半導体装置において、
前記接着部は、前記第１の半導体チップの内側に設けられていてもよい。これによれば、接着部を、コンタクト部を確実に避けて設けることができる。
（４）この半導体装置において、
前記接着部は、前記第１のインターポーザと前記第２のインターポーザを接着していてもよい。
（５）この半導体装置において、
前記第２のインターポーザの外形は矩形をなし、
前記接着部は、前記第２のインターポーザの端部に設けられていてもよい。
（６）この半導体装置において、
前記接着部は、前記第２のインターポーザの少なくとも１つの角部に設けられていてもよい。
（７）この半導体装置において、
前記接着部は、前記第２のインターポーザの角部を避けて設けられていてもよい。
（８）この半導体装置において、
前記接着部は、前記コンタクト部よりも内側に設けられていてもよい。
（９）この半導体装置において、
前記第２のパッケージは、前記第２の半導体チップを封止するように前記第２のインターポーザに設けられた封止部をさらに有し、
前記第１のインターポーザは、前記封止部よりも熱膨張率が大きくてもよい。
（１０）この半導体装置において、
複数の前記第２のパッケージを有し、
前記複数の第２のパッケージは、隣同士に隙間をあけて相互にオーバーラップしないように配置されていてもよい。
（１１）本発明に係る回路基板は、上記半導体装置が実装されている。
（１２）本発明に係る電子機器は、上記半導体装置を有する。
（１３）本発明に係る半導体装置の製造方法は、
（ａ）第１の配線パターンが形成された第１のインターポーザに、前記第１の配線パターンと電気的に接続するように第１の半導体チップを搭載することによって、第１のパッケージを形成すること、
（ｂ）第２の配線パターンが形成された第２のインターポーザに、前記第２の配線パターンと電気的に接続するように第２の半導体チップを搭載することによって、第２のパッケージを形成すること、
（ｃ）前記第２のパッケージを、前記第２のインターポーザが前記第１の半導体チップ及び前記第１のインターポーザの上方にオーバーラップするように配置すること、
（ｄ）前記第１及び第２のインターポーザの間において、前記第１の材料から前記第１及び第２の配線パターンを電気的に接続するコンタクト部を形成し、第２の材料から補強部を形成し、接着材料から前記第１及び第２のパッケージを接着する接着部を形成すること、
を含み、
前記第１のパッケージは、前記第２のパッケージよりも熱膨張率が大きく、
前記コンタクト部は、前記第１の配線パターンに第１の端部が接続するとともに前記第２の配線パターンに第２の端部が接続してなり、
前記（ｄ）工程で、
前記補強部を、前記コンタクト部の一部を露出させるように、かつ、前記コンタクト部の前記第１の端部の周囲を被覆するように形成し、
前記接着部を、前記コンタクト部と接触しないように、前記第１及び第２のパッケージを接着するように形成する。本発明によれば、第１及び第２のパッケージを、接着部によって接着するので、第１及び第２のインターポーザの接合強度を向上させることができる。また、接着部は、コンタクト部と接触しないように第１及び第２のインターポーザの間に設けるので、水蒸気などを逃がす空間を大きく形成することができる。これによれば、水蒸気などの残留による第１及び第２のパッケージの剥離を防止でき、このことからも、第１及び第２のインターポーザの接合強度を向上させることができる。
（１４）この半導体装置の製造方法において、
前記（ｃ）工程前に、前記接着材料を、前記第１及び第２のパッケージの少なくともいずれか一方に設けてもよい。
（１５）この半導体装置の製造方法において、
前記（ｂ）工程で、複数の前記第２のパッケージを形成し、
前記（ｃ）工程で、前記複数の前記第２のパッケージを、隣同士に隙間をあけて相互にオーバーラップしないように配置してもよい。
（１６）この半導体装置の製造方法において、
前記（ｄ）工程前に、前記接着材料を、前記複数の前記第２のパッケージの隣同士の前記隙間から注入してもよい。こうすることで、接着材料は、隙間から複数の第２のパッケージの方向に進行する。すなわち、接着材料が複数の方向に進行するので、注入作業を短時間で完了させることができる。

以下、本発明の実施の形態について図面を参照して説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置を説明する平面図である。図２は、図１に示す半導体装置のII−II線断面図である。図３は、図２の部分拡大図である。

半導体装置は、第１のパッケージ１０を有する。第１のパッケージ１０は、第１のインターポーザ１２を有する。第１のインターポーザ１２は、基板であって、プレートであってもよい。第１のインターポーザ１２の外形は矩形をなしていてもよい。第１のインターポーザ１２は、ポリイミド樹脂などの樹脂で形成されていてもよいし、樹脂などの有機材料及び無機材料の混合材料で形成されてもよいし、金属基板やセラミック基板であってもよい。第１のインターポーザ１２には、第１の配線パターン１４が形成されている。第１の配線パターン１４は、複数点を電気的に接続する配線と、他の部品との電気的な接続部となるランドを有していてもよい。第１の配線パターン１４は、その一部（例えばランドの中央部）を避けて、絶縁層１５によって覆われていてもよい。第１の配線パターン１４は、第１のインターポーザ１２の少なくとも一方の面に形成されている。第１の配線パターン１４は、図示しないスルーホールを通して電気的に接続されるように、第１のインターポーザ１２の両面に形成してもよい。第１のインターポーザ１２は、多層基板やビルドアップ型基板であってもよい。

第１のパッケージ１０は、第１の半導体チップ１６を有する。第１の半導体チップ１６には、集積回路１８が形成されている。第１の半導体チップ１６は、第１のインターポーザ１２に搭載されている。第１の半導体チップ１６は、接着剤２０を介して、第１のインターポーザ１２に接着されている。接着剤２０は、樹脂であってもよい。接着剤２０は、エネルギー硬化性（熱硬化性又は紫外線硬化性など）であってもよい。接着剤２０は、電気的に絶縁性であってもよい。

第１の半導体チップ１６は、第１の配線パターン１４に電気的に接続されている。図２に示すように、第１の半導体チップ１６は、第１のインターポーザ１２にフェースダウンボンディングされていてもよい。その場合、第１の半導体チップ１６の電極となるバンプ２２と第１の配線パターン１４とを対向させて、両者を電気的に接続してもよい。接着剤２０が異方性導電材料（異方性導電膜又は異方性導電ペースト等）であれば、導電粒子によって電気的な接続を図ることができる。接着剤２０が絶縁性接着剤であれば、その収縮力を利用してバンプ２２と第１の配線パターン１４とを圧接させてもよい。あるいは、バンプ２２と第１の配線パターン１４とは金属接合されていてもよい。変形例として、第１の半導体チップ１６を第１のインターポーザ１２にフェースアップボンディングして、電気的接続にワイヤを使用してもよい。

半導体装置は、第２のパッケージ３０を有する。第２のパッケージ３０は、第２のインターポーザ３２を有する。第２のインターポーザ３２の外形は矩形をなしていてもよい。
第２のインターポーザ３２には、第１のインターポーザ１２についての説明が該当する。さらに、第２のインターポーザ３２は、第１のインターポーザ１２と同じ材料で形成してもよいし、同じ厚みで形成してもよいし、同じ熱膨張率を有していてもよい。あるいは、第２のインターポーザ３２は、第１のインターポーザ１２と異なる材料で形成してもよいし、異なる厚みで形成してもよい。第２のインターポーザ３２は、第１のインターポーザ１２よりも熱膨張率が小さくてもよい。なお、熱膨張率は、加熱時の膨張率であるとともに、冷却時の収縮率でもある。第２のインターポーザ３２には、第２の配線パターン３４が形成されている。第２の配線パターン３４には、第１の配線パターン１４についての説明が該当する。第２の配線パターン３４は、その一部（例えばランドの中央部）を避けて、絶縁層３５によって覆われていてもよい。

第２のパッケージ３０は、第２の半導体チップ３６を有する。第２の半導体チップ３６には、集積回路３８が形成されている。第２の半導体チップ３６は、第２のインターポーザ３２に搭載され、第２の配線パターン３４に電気的に接続されている。第２の半導体チップ３６は、図示しない接着剤によって第２のインターポーザ３２に接着されていてもよい。図２に示すように、第２の半導体チップ３６を第２のインターポーザ３２にフェースアップボンディングしてもよい。その場合、第２の半導体チップ３６のパッド４０及び第２の配線パターン３４にワイヤ４２をボンディングしてもよい。変形例として、第２の半導体チップ３６を、第２のインターポーザ３２にフェースダウンボンディングしてもよい。その電気的接続には、第１の半導体チップ１６についての内容を適用することができる。

第２のパッケージ３０は、封止部４４を有する。封止部４４は、第２の半導体チップ３６を封止しており、電気的接続部（例えばワイヤ４２）を封止する。封止部４４は、第２のインターポーザ３２に設けられている。封止部４４は、後述する複数のコンタクト部とオーバーラップするように形成されてもよい。封止部４４は、樹脂（例えばモールド樹脂）で形成してもよい。封止部４４は、第１のインターポーザ１２よりも熱膨張率が小さい。封止部４４は、第２のインターポーザ３２よりも熱膨張率が小さい。熱膨張率を小さくするために、封止部４４はシリカを含有していてもよい。第１及び第２のインターポーザ１２，３２の熱膨張率が、仮にそれぞれ単体としては同じであっても、封止部４４が設けられることで、第２のインターポーザ３２（あるいは第２のパッケージ３０）の熱膨張率が、第１のインターポーザ１２（あるいは第１のパッケージ１０）よりも小さくなっている。

第２のパッケージ３０は、第１のパッケージ１０にオーバーラップするように配置されている。詳しくは、第２のインターポーザ３２が第１の半導体チップ１６及び第１のインターポーザ１２の上方にオーバーラップしている。第２のインターポーザ３２は、第１の半導体チップ１６の全体の上方にオーバーラップしている。第１のパッケージ１０上に、１つの第２のパッケージ３０が配置されていてもよい。

第１のパッケージ１０（第１のインターポーザ１２）の、第１の半導体チップ１６が搭載された側に、第２のパッケージ３０（第２のインターポーザ３２）が積み重ねられている。第２のパッケージ３０（第２のインターポーザ３２）の第２の半導体チップ３６が搭載された側を、第１のパッケージ１０（第１のインターポーザ１２）の第１の半導体チップ１６とは反対側に配置してもよい。

第１及び第２のパッケージ１０，３０（第１及び第２のインターポーザ１２，３２）の間には、複数のコンタクト部４６が設けられている。コンタクト部４６は、第１及び第２の配線パターン１４，３４を電気的に接続する。例えば、第１の配線パターン１４の一部（例えばランド）と、第２の配線パターン３４の一部（例えばランド）が相互に対向しており、この対向する部分間にコンタクト部４６を設けてもよい。コンタクト部４６は、第１の配線パターン１４に第１の端部４７が接続し、第２の配線パターン３４に第２の端部４８が接続している。コンタクト部４６は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズ−銀（Ｓｎ−Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。コンタクト部４６は、断面形状の最も大きい中間部４９を有する。コンタクト部４６の第１の端部４７又は第２の端部４８は、コンタクト部４６の中間部４９よりも断面形状が小さくなっている。コンタクト部４６は、ほぼ球体の一部をなしていてもよい。

第１及び第２のインターポーザ１２，３２の間には、補強部５０が設けられている。補強部５０は、それぞれのコンタクト部４６の一部を露出させ、かつ、それぞれのコンタクト部４６の第１の端部４７を被覆して設けられている。コンタクト部４６のうち補強部５０からの露出部は、コンタクト部４６の第２の端部４８（のみ）であってもよいし、コンタクト部４６の中間部４９から第２の端部４８に連続する部分（片側半分以上）であってもよい。補強部５０は、第２のインターポーザ３２を避けて（第２のインターポーザ３２と非接触にして）設けられている。補強部５０は、第１の端部４７の全周を被覆してもよい。詳しくは、補強部５０は、コンタクト部４６と第１の配線パターン１４との接触界面の端部の全周を被覆してもよい。補強部５０は、第１の配線パターン１４のランドの端部に載せられた絶縁層１５上に広がっていてもよい。

補強部５０は、それぞれのコンタクト部４６ごとに、隣同士が非接触になるように設けられていてもよい。補強部５０は、隣同士のコンタクト部４６の間を避けていてもよい。隣同士のコンタクト部４６の間の領域から第１のインターポーザ１２が露出していてもよい。あるいは、補強部５０は、複数のコンタクト部４６の複数の第１の端部４７を一括して被覆するように設けられていてもよい。

本実施の形態では、補強部５０は、樹脂（例えば熱硬化性樹脂）を含む。補強部５０は、接着剤であってもよい。これによって、コンタクト部４６の周囲を接着補強することができる。補強部５０は、フラックスをさらに含んでいてもよい。これによって、コンタクト部４６の材料であるろう材の濡れ性を高めて、コンタクト部４６と第１の配線パターン１４との電気的接続を良好に行うことができる。補強部５０は、ろう材をさらに含んでいてもよい。ろう材は、コンタクト部４６の材料と同一であってもよいし、異なっていてもよい。これによって、コンタクト部４６と第１の配線パターン１４との電気的接続を確実に達成することができる。補強部５０として、アンダーフィルフラックス又はアンダーフィルペーストと呼ばれるものを使用してもよい。補強部５０は、樹脂、フラックス及びろう材の全部が混合していてもよい。あるいは、補強部５０は、樹脂及びフラックス、あるいは樹脂及びろう材の組み合わせが混合していてもよい。なお、補強部５０がろう材（導電材料）を含んでいても、ろう材は第１の配線パターン１４に留まるので、隣同士のコンタクト部４６の電気的ショートは回避することができる。

本実施の形態によれば、補強部５０は、コンタクト部４６の第１の配線パターン１４に接続される第１の端部４７を被覆している。第１の配線パターン１４が形成される第１のパッケージ１０は、第２のパッケージ３０よりも熱膨張率が大きく、加熱時の膨張又は冷却時の収縮の割合が大きい。そのため、コンタクト部４６は、第１の配線パターン１４に接続される第１の端部４７に、より大きな応力が加えられるが、本実施の形態では補強部５０によって効果的にコンタクト部４６を補強することができる。さらに、補強部５０がコンタクト部４６の一部を露出しているので、第１及び第２のパッケージ１０，３０の間には、水蒸気などを逃がす空間が形成されている。これによれば、水蒸気などの残留による第１及び第２のパッケージ１０，３０の剥離を防止でき、第１及び第２のインターポーザ１２，３２の接合強度を向上させることができる。また、コンタクト部４６は、補強部５０によって密閉されていないので、再溶融時（例えば外部端子５２のリフロー時）に体積が膨張して密閉空間が破壊されることがなく、このことからも第１及び第２のインターポーザ１２，３２の接合強度を向上させることができる。

半導体装置は、複数の外部端子（例えばハンダボール）５２を有していてもよい。外部端子５２は、第１のインターポーザ１２の、第１の半導体チップ１６が搭載された面とは反対側に設けられる。外部端子５２は、第１の配線パターン１４の一部となるランド上に設けてもよい。外部端子５２は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、上述した鉛フリーハンダを使用してもよい。

第１及び第２のパッケージ１０，３０は、接着部５４によって接着されている。接着部５４は、樹脂（例えば熱硬化性樹脂）であってもよい。接着部５４は、コンタクト部４６と接触しないように、第１及び第２のインターポーザ１２，３２の間に設けられている。接着部５４は、補強部５０に接触しないように設けられていてもよい。

本実施の形態では、接着部５４は、第１の半導体チップ１６と第２のインターポーザ３２を接着している。接着部５４は、第１の半導体チップ１６と第２のインターポーザ３２の隙間に設けてもよい。図１に示すように、接着部５４は、第１の半導体チップ１６の内側（例えば中央部）に設けられていてもよい。これによれば、接着部５４を、コンタクト部４６を確実に避けて設けることができる。また、第１の半導体チップ１６と第２のインターポーザ３２の隙間は厚みが小さいので、少量の接着材料であっても、限られた平面領域内で接着することができる。

あるいは、第１の半導体チップ１６がフェースダウンボンディングされている場合、第１の半導体チップ１６の面の全体を接着部５４で被覆してもよい。接着部５４は、第１の半導体チップ１６の外側にはみ出すように設けてもよい。第１の半導体チップ１６がフェースアップボンディングされている場合には、接着部５４は、第１の半導体チップ１６からの電気的接続部（例えばパッド、ワイヤ）を避けて設けてもよいし、被覆して設けてもよい。

本実施の形態によれば、第１及び第２のパッケージ１０，３０は、接着部５４によって接着されているので、第１及び第２のインターポーザ１２，３２の接合強度を向上させることができる。したがって、製造工程中などを含め、第１及び第２のインターポーザ１２，３２の剥離を防止することができる。また、接着部５４は、コンタクト部４６と接触しないように第１及び第２のインターポーザ１２，３２の間に設けられているので、水蒸気などを逃がす空間を大きく形成することができる。これによれば、水蒸気などの残留による第１及び第２のパッケージ１０，３０の剥離を防止でき、このことからも、第１及び第２のインターポーザ１２，３２の接合強度を向上させることができる。

図４は、本発明に係る半導体装置の製造方法の一部を説明する図であり、詳しくは第１のパッケージの組み立てを説明する図である。図５は、図４のＶ−Ｖ線断面の一部拡大図である。本実施の形態では、第１のインターポーザ６０を使用する。第１のインターポーザ６０は、後の工程で切断されて、複数の第１のインターポーザ１２（図１参照）を提供するものである。すなわち、第１のインターポーザ６０は、複数の第１のインターポーザ１２となる領域を含む。第１のインターポーザ６０には、複数の第１の配線パターン１４が形成されている。変形例として、個々の第１のパッケージの一部となる第１のインターポーザ１２を組み立て工程で使用してもよい。

第１のインターポーザ１２には、第１の半導体チップ１６を搭載する。本実施の形態では、第１のインターポーザ６０の、複数の第１のインターポーザ１２となる領域のそれぞれに第１の半導体チップ１６を搭載する。第１の半導体チップ１６は、接着剤２０によって第１のインターポーザ１２に接着する。また、第１の配線パターン１４と第１の半導体チップ１６を電気的に接続する。本実施の形態では、第１のインターポーザ６０の、複数の第１の配線パターン１４のそれぞれと、第１の半導体チップ１６を電気的に接続する。第１のパッケージ１０の組み立ては、上述した第１のパッケージ１０の説明から導き出すことができるプロセスを含む。さらに、第１のパッケージ１０について、第１の半導体チップ１６の特性検査を行って、良品・不良品の判断をする。不良品と判断された第１のパッケージ１０には、後の工程で、第２のパッケージ３０を積み重ねない。

図６及び図７は、本発明に係る半導体装置の製造方法の一部を説明する図であり、詳しくは第２のパッケージの組み立てを説明する図である。本実施の形態では、図６に示すように、第２の配線パターン３４が形成された第２のインターポーザ３２に第２の半導体チップ３６を搭載する。第２の半導体チップ３６は、図示しない接着剤によって第２のインターポーザ３２に接着してもよい。また、第２の配線パターン３４と第２の半導体チップ３６を電気的に接続する。これらのプロセスの詳細は、上述した第２のパッケージ３０の説明から導き出すことができる。変形例として、複数の第２のインターポーザ３２となる領域を含む第２のインターポーザを使用してもよい。その詳細は、第１のインターポーザ６０についての内容が該当する。

そして、図７に示すように、第２の半導体チップ３６を封止するように第２のインターポーザ３２に封止部４４を設ける。封止部４４は、トランスファーモールドによって形成してもよい。このプロセスの詳細は、上述した第２のパッケージ３０の説明から導き出すことができる。さらに、第２のパッケージ３０について、第２の半導体チップ３６の特性検査を行って、良品・不良品の判断をする。特性検査は、封止部４４の形成後に行ってもよいが、その形成前に行って、不良品と判断された第２の半導体チップ３６には封止部４４を設けないことにしてもよい。

図８〜図１０は、本発明に係る半導体装置の製造方法を説明する図である。本実施の形態では、第１のパッケージ１０の上方に、第２のパッケージ３０を配置する。なお、第２のインターポーザ３２を、第１のインターポーザ１２の第１の半導体チップ１６が搭載された側に積み重ねる。第２のパッケージ３０を、第２のインターポーザ３２が第１の半導体チップ１６及び第１のインターポーザ１２の上方にオーバーラップするように配置する。詳しくは、上述した第１及び第２のパッケージ１０，３０の配置に関する説明から導き出すことができる。

第１及び第２のパッケージ１０，３０（第１及び第２のインターポーザ１２，３２）を積み重ねる前に、コンタクト部４６を形成するための第１の材料６２と、補強部５０を形成するための第２の材料６４を、第１及び第２のインターポーザ１２，３２の間（例えば第１及び第２のインターポーザ１２，３２の少なくともいずれか一方）に設ける。第１の材料６２は第２のインターポーザ３２側に設け、第２の材料６４は第１のインターポーザ１２側に設ける。第１の材料６２は、ボール状（固形状）をなしていてもよい。第１の材料６２は、軟ろう（soft solder）又は硬ろう（hard solder）であってもよい。軟ろうとして、上述した鉛フリーハンダを使用してもよい。第１の材料６２は、いわゆるハンダボールであってもよい。第２の材料６４は、ペースト状をなしていてもよい。第２の材料６４は、樹脂ペーストであってもよく、フラックス及びハンダの少なくとも一方をさらに含んでもよく、詳しくは上述の補強部５０の説明から導き出すことができる。第２の材料６４は、第１の材料６２に対向する位置に設けてもよい。なお、第２の材料６４の一部も第１の材料６２と一体化して、コンタクト部４６となってもよい。

第１の材料６２を第２のインターポーザ３２に設けてもよい。詳しくは、第１の材料６２を第２の配線パターン３４に設ける。第２の配線パターン３４の例えば複数のランドのそれぞれに、第１の材料６２を載せてもよい。第２の材料６４は、第１の材料６２に対向するように、第１のインターポーザ１２に設けてもよい。第２の材料６４は、第１の配線パターン１４の例えば複数のランドのそれぞれに設けてもよいし、複数のランドの２以上を一括して含む範囲に設けてもよい。第２の材料６４を設ける方法は、印刷方式（例えばスクリーン印刷）、ピンなどによる転写方式、ディスペンサによる塗布方式、又は液滴吐出方式（例えばインクジェット方式）などのいずれを適用してもよい。

変形例として、第１の材料６２に第２の材料６４をあらかじめ付着させておき、それらを、第１及び第２のインターポーザ１２，３２のいずれか一方（例えば第１のインターポーザ１２）に設けてもよい。

第１及び第２のパッケージ１０，３０の間に、接着部５４を形成するための接着材料５６を設ける。本実施の形態では、接着材料５６を、第１及び第２のパッケージ１０，３０（第１及び第２のインターポーザ１２，３２）を積み重ねる前に、第１及び第２のパッケージ１０，３０の少なくともいずれか一方に設ける。接着材料５６は、ペースト状又はシート状のいずれの形態であってもよく、いずれの場合も、エネルギー（例えば熱）が加えられることによって接着力が発現する。例えば、ディスペンサによって、ペースト状の接着材料５６を塗布してもよい。本実施の形態では、接着材料５６を、第１の半導体チップ１６と第２のインターポーザ３２の間に設ける。第１の半導体チップ１６の内側（例えば中央部）に、接着材料５６を設けてもよい。

複数の第１のインターポーザ１２となる領域を有する第１のインターポーザ６０を使用し、それぞれの第１のインターポーザ１２となる領域に、第２のパッケージ３０を積み重ねてもよい。なお、不良品と判断された第１のパッケージ１０には、第２のパッケージ３０を積み重ねない。こうすることで、第２のパッケージ３０（第２の半導体チップ３６）が無駄になるのを避けることができる。

図９に示すように、加熱工程（例えばリフロー工程）を行い、第１及び第２の材料６２，６４を溶融して、第１の材料６２からコンタクト部４６を形成し、第２の材料６４から補強部５０を形成する。コンタクト部４６によって、第１及び第２のパッケージ１０，３０を電気的に接続する。詳しくは、コンタクト部４６によって、第１及び第２のインターポーザ１２，３２の間で、第１及び第２の配線パターン１４，３４を電気的に接続することができる。また、補強部５０をコンタクト部４６の第１の端部４７を被覆するように設けることができる。補強部５０は、コンタクト部４６の一部を露出している。第１及び第２のインターポーザ１２，３２の間には隙間が形成されている。

また、加熱工程を経て、接着材料５６から接着部５４を形成する。第１及び第２の材料６２，６４と接着材料５６を同時に加熱処理してもよい。接着材料５６が熱硬化性樹脂であれば、熱硬化して接着部５４が形成される。接着部５４は、第１及び第２のパッケージ１０，３０を接着する。図９に示すように、第１の半導体チップ１６と第２のインターポーザ３２を接着してもよい。

その後、図１０に示すように、第１のインターポーザ１２の、第１の半導体チップ１６が搭載された面とは反対側に、複数の外部端子５２を設けてもよい。外部端子５２は、第１の材料６２と同様にボール状をなし、第１の材料６２と同様の材料を含んでいてもよい。なお、上述した第１のインターポーザ６０を使用した場合、これを複数の第１のインターポーザ１２に切断する。

本実施の形態では、以上の工程を経て、半導体装置を製造することができる。このプロセスは、半導体装置の構造についての説明から導き出すことができる内容を含む。

（第２の実施の形態）
図１１は、本発明の第２の実施の形態に係る半導体装置を説明する平面図である。図１２〜図１４は、本実施の形態の変形例を説明する図である。本実施の形態では、接着部の配置が上述と異なる。その他の詳細は、第１の実施の形態について説明した内容を適用することができる。

図１１に示すように、接着部７０は、第１のインターポーザ１２と第２のインターポーザ３２を接着する。接着部７０は、第１の半導体チップ１６の外側に設けられている。ただし、接着部７０は、コンタクト部４６とは接触しない。接着部７０は、第１及び第２のインターポーザ１２，３２の両者が互いにオーバーラップする部分を含むように配置されている。接着部７０は、コンタクト部４６とほぼ同じ高さに形成されている。

接着部７０は、第２のインターポーザ３２（あるいは第１のインターポーザ１２）の端部に設けられていてもよい。接着部５４は、コンタクト部４６よりも外側に設けられていてもよい。詳しくは、第１の半導体チップ１６の周囲に複数のコンタクト部４６が配列されている場合、接着部５４は、複数のコンタクト部４６の配列領域よりも外側に設けられていてもよい。第２のインターポーザ３２が第１のインターポーザ１２よりも外形が小さい場合、第２のインターポーザ３２の外側に接着部７０の一部がはみ出してもよい。

接着部７０は、第２のインターポーザ３２の少なくとも１つの角部に設けられている。複数の接着部７０が設けられていてもよい。例えば、複数の接着部７０は、第２のインターポーザの４つの角部に設けられていてもよいし、対向する２つの角部に設けられていてもよい。

図１２に示すように、変形例として、接着部７２は、第２のインターポーザ３２の角部を除く端部に設けられていてもよい。第２のインターポーザ３２の各辺の少なくとも１つに、接着部７２を設けてもよい。複数の接着部７２が設けられていてもよい。例えば、複数の接着部７２は、第２のインターポーザの４つの辺に設けられていてもよいし、対向する２つの辺に設けられていてもよい。

図１３に示すように、変形例として、接着部７４は、第２のインターポーザ３２（あるいは第１のインターポーザ１２）の端部を除く部分に設けられていてもよい。接着部７４は、コンタクト部４６よりも内側に設けられていてもよい。詳しくは、第１の半導体チップ１６の周囲に複数のコンタクト部４６が配列されている場合、接着部７４は、複数のコンタクト部４６の配列領域よりも外側に設けられていてもよい。

例えば、接着部７４は、第１の半導体チップ１６の角部に対応して設けられていてもよい。複数の接着部７４が第１の半導体チップ１６の４つの角部に対応して設けられていてもよいし、対向する２つの角部に対応して設けられていてもよい。

図１４に示すように、変形例として、接着部７６は、第１の半導体チップ１６の角部を除く端部に対応して設けられていてもよい。複数の接着部７６が第１の半導体チップ１６の４つの辺に対応して設けられていてもよいし、対応する２つの角部に対応して設けられていてもよい。

なお、接着部の配置について、本実施の形態の図１１〜図１４に示す形態の少なくとも２つを組み合わせて適用してもよい。あるいは、接着部の配置について、第１の実施の形態と、本実施の形態の図１１〜図１４に示す形態の少なくとも１つと、を組み合わせて適用してもよい。

（第３の実施の形態）
図１５は、本発明の第３の実施の形態に係る半導体装置を説明する平面図である。図１６は、図１５に示す半導体装置のＸＶＩ−ＸＶＩ線断面図である。

半導体装置は、第１のパッケージ１０を有する。第１のパッケージ１０の詳細は、第１の実施の形態において説明した通りである。

半導体装置は、複数の第２のパッケージ１３０を有する。それぞれの第２のパッケージ１３０は、第２のインターポーザ１３２を有する。第２のインターポーザ１３２には、第１のインターポーザ１２についての説明が該当する。さらに、第２のインターポーザ１３２は、第１のインターポーザ１２と同じ材料で形成してもよいし、同じ厚みで形成してもよいし、同じ熱膨張率を有していてもよい。あるいは、第２のインターポーザ１３２は、第１のインターポーザ１２と異なる材料で形成してもよいし、異なる厚みで形成してもよい。また、第１及び第２のインターポーザ１２，１３２は、いずれか一方が他方よりも熱膨張率が大きくてもよい。なお、熱膨張率は、加熱時の膨張率であるとともに、冷却時の収縮率でもある。第２のインターポーザ１３２には、第２の配線パターン３４が形成され、第２の半導体チップ３６が搭載されている。第２のインターポーザ１３２には封止部４４が形成されていてもよい。それらの詳細は、第１の実施の形態において説明した通りである。

複数の第２のパッケージ１３０は、隣同士に隙間１３４をあけて相互にオーバーラップしないように配置されている。１つの第２のパッケージ１３０（例えば第２のインターポーザ１３２及び封止部４４）の一端面と、他の第２のパッケージ１３０（例えば第２のインターポーザ１３２及び封止部４４）の一端面が、対向するように配置されている。対向する端面は、平面であっても曲面であってもよい。なお、図１５には、２つの第２のパッケージ１３０が並べられているが、２つを超える数の第２のパッケージ１３０を並べてもよい。

第１のパッケージ１０とそれぞれの第２のパッケージ１３０は積み重ねられている。それぞれの第２のインターポーザ１３２と第１のインターポーザ１２は積み重ねられ、それぞれの第２のインターポーザ１３２と第１の半導体チップ１６は積み重ねられている。詳しくは、第２のインターポーザ１３２の一部（図１５に示す例では第１の半導体チップ１６を２つの角部を含むように３方向から囲む端部であるが、変形例としては１方向又は２方向から囲む端部）が、第１のインターポーザ１２の一部（第１の半導体チップ１６が搭載された領域を除く部分）の上方にオーバーラップするように配置されている。第２のインターポーザ１３２の一部（図１５に示す例では角部を除く端部であるが、変形例としては角部）が、第１の半導体チップ１６の一部（図１５に示す例では２つの角部を一体化した部分であるが、変形例としては３つの角部を一体化した部分又は１つの角部）の上方にオーバーラップするように配置されている。第２のインターポーザ３２の全体が、第１のインターポーザ１２の一部及び第１の半導体チップ１６の一部の上方にオーバーラップするように配置されている。

第１のパッケージ１０（第１のインターポーザ１２）の、第１の半導体チップ１６が搭載された側に、第２のパッケージ１３０（第２のインターポーザ１３２）が積み重ねられている。第２のパッケージ１３０（第２のインターポーザ１３２）の第２の半導体チップ３６が搭載された側を、第１のパッケージ１０（第１のインターポーザ１２）の第１の半導体チップ１６とは反対側に配置してもよい。

第１及び第２のパッケージ１０，１３０（第１及び第２のインターポーザ１２，１３２）の間には、複数のコンタクト部４６が設けられている。コンタクト部４６の詳細は、第１の実施の形態において説明した通りである。また、第１及び第２のインターポーザ１２，１３２の間には、補強部５０が設けられている。補強部５０は、第２のインターポーザ１３２を避けて（第２のインターポーザ１３２と非接触にして）設けられている。補強部５０の詳細も、第１の実施の形態において説明した通りである。半導体装置は、複数の外部端子５２を有する。

第１及び第２のパッケージ１０，１３０は、接着部１３６によって接着されている。図１６に示す例では、接着部１３６は、第１の半導体チップ１６と第２のインターポーザ１３２を接着している。接着部１３６は、第１の半導体チップ１６と第２のインターポーザ１３２の隙間に設けてもよい。接着部１３６は、第１の半導体チップ１６の内側（例えば中央部）に設けられていてもよい。接着部１３６は、複数の第２のパッケージ１３０の間の隙間１３４に入り込んでいてもよい。その場合、接着部１３６は、第２のインターポーザ１３２の端面のみに接触（又は接着）していてもよいし、第２のインターポーザ１３２及び封止部４４の端面に接触（又は接着）していてもよい。接着部１３６のその他の詳細は、第１及び第２の実施の形態において説明した通りである。

図１７〜図２１は、本実施の形態に係る半導体装置の製造方法を説明する図である。第１のパッケージ１０の上方に、複数の第２のパッケージ１３０を隣同士に隙間１３４をあけて相互にオーバーラップしないように配置する。なお、第２のインターポーザ１３２を、第１のインターポーザ１２の第１の半導体チップ１６が搭載された側に積み重ねる。それぞれの第２のパッケージ１３０を、第２のインターポーザ１３２が第１のインターポーザ１２の一部及び第１の半導体チップ１６の一部の上方にオーバーラップするように配置する。詳しくは、上述した第１及び第２のパッケージ１０，１３０の配置に関する説明から導き出すことができる。

第１及び第２のパッケージ１０，１３０（第１及び第２のインターポーザ１２，１３２）を積み重ねる前に、コンタクト部４６を形成するための第１の材料６２と、補強部５０を形成するための第２の材料６４を、第１及び第２のインターポーザ１２，３２の間（例えば第１及び第２のインターポーザ１２，３２の少なくともいずれか一方）に設ける。第１の材料６２は第２のインターポーザ３２側に設け、第２の材料６４は第１のインターポーザ１２側に設ける。第１及び第２の材料６２，６４の詳細は、第１の実施の形態において説明した内容を適用することができる。

複数の第１のインターポーザ１２となる領域を有する第１のインターポーザ６０を使用し、それぞれの第１のインターポーザ１２となる領域に、複数の第２のパッケージ１３０を積み重ねてもよい。なお、不良品と判断された第１のパッケージ１０には、第２のパッケージ１３０を積み重ねない。こうすることで、第２のパッケージ１３０（第２の半導体チップ３６）が無駄になるのを避けることができる。

図１８に示すように、加熱工程（例えばリフロー工程）を行い、第１及び第２の材料６２，６４を溶融して、第１の材料６２からコンタクト部４６を形成し、第２の材料６４から補強部５０を形成する。コンタクト部４６によって、第１及び第２のパッケージ１０，１３０を電気的に接続する。詳しくは、コンタクト部４６によって、第１及び第２のインターポーザ１２，１３２の間で、第１及び第２の配線パターン１４，３４を電気的に接続することができる。

本実施の形態では、図１９に示すように、第１のインターポーザ６０を使用して複数の第１のパッケージ１０を構成し、それぞれの第１のパッケージ１０の上方に、複数の第２のパッケージ１３０を配置する。

図２０に示すように、第１のパッケージ１０とそれぞれの第２のパッケージ１３０との間に接着材料１３８を注入する。接着材料１３８は、複数の第２のパッケージ１３０の隣同士の隙間（第１の半導体チップ１６上の隙間）１３４から注入する。こうすることで、接着材料１３８は、隙間１３４から複数の第２のパッケージ１３０の方向に進行する。すなわち、接着材料１３８が複数の方向に進行するので、注入作業を短時間で完了させることができる。

本実施の形態では、図１９に示すように、第１のインターポーザ６０が使用され、複数の第１のパッケージ１０が並んでいる。そして、１つの第１のパッケージ１０の上方に位置する１つの第２のパッケージ１３０と、その隣の第１のパッケージ１０の上方に位置する１つの第２のパッケージ１３０が、隣同士に配置される。この場合、隣同士の２つの第１のパッケージ１０の上方に位置する、隣同士の２つの第２のパッケージ１３０の隙間は、接着材料１３８の注入に使用しないので、接近していてもよい。

図２１に示すように、加熱工程などを行い、第２のインターポーザ１３２と第１の半導体チップ１６との間に接着部１３６を形成する。上述した第１のインターポーザ６０を使用した場合、これを複数の第１のインターポーザ１２に切断する。また、外部端子５２を設ける。

変形例として、接着材料１３８を、第１及び第２のパッケージ１０，１３０（第１及び第２のインターポーザ１２，１３２）を積み重ねる前に、第１及び第２のパッケージ１０，１３０の少なくともいずれか一方に設けてもよい。その詳細は、第１の実施の形態において説明した内容が該当する。また、接着材料１３８の配置についても、第２の実施の形態において説明した内容を適用してもよい。

本実施の形態では、以上の工程を経て、半導体装置を製造することができる。このプロセスは、半導体装置の構造についての説明から導き出すことができる内容を含む。

図２２には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。この半導体装置を有する電子機器として、図２３にはノート型パーソナルコンピュータ３０００が示され、図２４には携帯電話３０００が示されている。

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１は、本発明の実施の形態に係る半導体装置を説明する平面図である。 図２は、図１に示す半導体装置のII−II線断面図である。 図３は、図２の部分拡大図である。 図４は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図５は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図６は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図７は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図８は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図９は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図１０は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図１１は、本発明の第２の実施の形態に係る半導体装置を説明する平面図である。 図１２は、本発明の第２の実施の形態の変形例に係る半導体装置を説明する平面図である。 図１３は、本発明の第２の実施の形態の変形例に係る半導体装置を説明する平面図である。 図１４は、本発明の第２の実施の形態の変形例に係る半導体装置を説明する平面図である。 図１５は、本発明の第３の実施の形態に係る半導体装置を説明する平面図である。 図１６は、図１５に示す半導体装置のＸＶＩ−ＸＶＩ線断面図である。 図１７は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。 図１８は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。 図１９は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。 図２０は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。 図２１は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。 図２２は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。 図２３は、本実施の形態に係る半導体装置を有する電子機器を示す図である。 図２４は、本実施の形態に係る半導体装置を有する電子機器を示す図である。

符号の説明

１０…第１のパッケージ １２…第１のインターポーザ １４…第１の配線パターン
１６…第１の半導体チップ １８…集積回路 ３０…第２のパッケージ
３２…第２のインターポーザ ３４…第２の配線パターン ３６…第２の半導体チップ
４４…封止部 ４６…コンタクト部 ４７…第１の端部 ４８…第２の端部
４９…中間部 ５０…補強部 ５２…外部端子 ５４…接着部 ５６…接着材料
６０…第１のインターポーザ ６２…第１の材料 ６４…第２の材料 ７０…接着部
７２…接着部 ７４…接着部 ７６…接着部 １３０…第２のパッケージ
１３２…第２のインターポーザ １３４…隙間 １３６…接着部 １３８…接着材料

Claims (10)

1. 第１の配線パターンが形成された第１のインターポーザと、前記第１のインターポーザに搭載されるとともに前記第１の配線パターンと電気的に接続された第１の半導体チップと、を含む第１のパッケージと、
   第２の配線パターンが形成された第２のインターポーザと、前記第２のインターポーザに搭載されるとともに前記第２の配線パターンと電気的に接続された第２の半導体チップと、を含む第２のパッケージと、
   前記第１及び第２の配線パターンを電気的に接続するコンタクト部と、
   補強部と、
   接着部と、
   を有し、
   前記第２のパッケージは、前記第２のインターポーザが前記第１の半導体チップ及び前記第１のインターポーザの上方にオーバーラップするように配置され、
   前記コンタクト部は、前記第１の配線パターンに第１の端部が接続するとともに前記第２の配線パターンに第２の端部が接続するように、前記第１及び第２のインターポーザの間に設けられ、
   前記補強部は、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第１の端部の周囲を被覆して設けられ、
   前記接着部は、前記コンタクト部と接触しないように前記第１及び第２のインターポーザの間に設けられ、前記第１のインターポーザと前記第２のインターポーザを接着してなる半導体装置。
2. 請求項１記載の半導体装置において、
   前記第２のインターポーザの外形は矩形をなし、
   前記接着部は、前記第２のインターポーザの端部に設けられてなる半導体装置。
3. 請求項２記載の半導体装置において、
   前記接着部は、前記第２のインターポーザの少なくとも１つの角部に設けられてなる半導体装置。
4. 請求項２記載の半導体装置において、
   前記接着部は、前記第２のインターポーザの角部を避けて設けられてなる半導体装置。
5. 請求項１記載の半導体装置において、
   前記接着部は、前記コンタクト部よりも内側に設けられてなる半導体装置。
6. 請求項１から請求項５のいずれかに記載の半導体装置において、
   前記第２のパッケージは、前記第２の半導体チップを封止するように前記第２のインターポーザに設けられた封止部をさらに有し、
   前記第１のインターポーザは、前記封止部よりも熱膨張率が大きい半導体装置。
7. 請求項１から請求項６のいずれかに記載の半導体装置において、
   複数の前記第２のパッケージを有し、
   前記複数の第２のパッケージは、隣同士に隙間をあけて相互にオーバーラップしないように配置されてなる半導体装置。
8. 請求項１から請求項７のいずれかに記載の半導体装置が実装された回路基板。
9. 請求項１から請求項７のいずれかに記載の半導体装置を有する電子機器。
10. （ａ）第１の配線パターンが形成された第１のインターポーザに、前記第１の配線パターンと電気的に接続するように第１の半導体チップを搭載することによって、第１のパッケージを形成すること、
    （ｂ）第２の配線パターンが形成された第２のインターポーザに、前記第２の配線パターンと電気的に接続するように第２の半導体チップを搭載することによって、複数の第２のパッケージのそれぞれを形成すること、
    （ｃ）前記複数の第２のパッケージを、隣同士に隙間をあけて相互にオーバーラップしないように、かつ、それぞれの前記第２のパッケージの前記第２のインターポーザが前記第１の半導体チップ及び前記第１のインターポーザの上方にオーバーラップするように配置すること、
    （ｄ）接着材料を、前記複数の前記第２のパッケージの隣同士の前記隙間から前記第１及び第２のパッケージの間に注入すること、
    （ｅ）前記第１及び第２のインターポーザの間において、前記第１の材料から前記第１及び第２の配線パターンを電気的に接続するコンタクト部を形成し、第２の材料から補強部を形成し、前記接着材料から前記第１及び第２のパッケージを接着する接着部を形成すること、
    を含み、
    前記コンタクト部は、前記第１の配線パターンに第１の端部が接続するとともに前記第２の配線パターンに第２の端部が接続してなり、
    前記（ｅ）工程で、
    前記補強部を、前記コンタクト部の一部を露出させるように、かつ、前記コンタクト部の前記第１の端部の周囲を被覆するように形成し、
    前記接着部を、前記コンタクト部と接触しないように、前記第１及び第２のパッケージを接着するように形成する半導体装置の製造方法。

Images