[go: up one dir, main page]

CN103107200A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103107200A
CN103107200A CN2012104476662A CN201210447666A CN103107200A CN 103107200 A CN103107200 A CN 103107200A CN 2012104476662 A CN2012104476662 A CN 2012104476662A CN 201210447666 A CN201210447666 A CN 201210447666A CN 103107200 A CN103107200 A CN 103107200A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
addition
insulating layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104476662A
Other languages
English (en)
Other versions
CN103107200B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103107200A publication Critical patent/CN103107200A/zh
Application granted granted Critical
Publication of CN103107200B publication Critical patent/CN103107200B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的目的之一是提供一种可靠性高的半导体装置。在沟道被形成的氧化物半导体层上形成使用其绝缘性高于该氧化物半导体层的绝缘性的氧化物半导体材料的绝缘层。作为绝缘性高的氧化物半导体材料，使用包含元素M的以化学式InMZnO x (X＞0)表示的材料或包含元素M 1 及元素M 2的以化学式
Figure 2012104476662100004DEST_PATH_IMAGE002
(
Figure DEST_PATH_IMAGE004
，注意
Figure DEST_PATH_IMAGE006
小于0.3，并且（1-X）＞0)表示的材料。作为元素M及元素M 2 ，例如使用Ti、Zr、Hf、Ge、Ce、或Y。作为元素M 1 ，例如使用Ga。

Description

半导体装置
技术领域
本发明涉及一种半导体装置及该半导体装置的制造方法。 
注意，在本说明书中，半导体装置是指能够通过利用半导体特性而工作的所有装置，因此，电光装置、半导体电路及电子设备都是半导体装置。 
背景技术
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来构成晶体管(也称为薄膜晶体管(TFT))的技术引人注目。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料是众所周知的。作为其他材料，氧化物半导体受到关注。 
例如，公开了使用由包含铟(In)、镓(Ga)及锌(Zn)的非晶氧化物(IGZO类非晶氧化物)构成的半导体层的晶体管(参照专利文献1)。 
[专利文献1]日本专利申请公开2011-181801号公报 
为了实现商品化，需要提高包括使用氧化物半导体的晶体管的半导体装置的可靠性。 
半导体装置由包括复杂的结构的多个薄膜构成，并且利用各种材料、方法及工序制造。因此，所采用的制造工序会导致所得到的半导体装置的形状不良或电特性劣化。 
发明内容
鉴于上述问题，本发明的一个方式的目的之一是提供一种可靠性高的包括使用氧化物半导体的晶体管的半导体装置。 
另外，本发明的一个方式的另一个目的是通过高成品率地制造可 靠性高的半导体装置来提供生产率高的半导体装置。 
本发明的一个方式是一种半导体装置，在该半导体装置中的沟道被形成的氧化物半导体层上形成有包括包含In和Zn中的至少一方的氧化物绝缘材料或者其绝缘性高于上述氧化物半导体层的绝缘性的氧化物半导体材料的保护层。 
另外，包含In和Zn中的至少一方的氧化物绝缘材料或者其绝缘性高于上述氧化物半导体层的绝缘性的氧化物半导体材料既可在沟道被形成的氧化物半导体层下形成，又可在该氧化物半导体层上下形成。 
本发明的一个方式是一种半导体装置，在该半导体装置中的沟道被形成的氧化物半导体层上形成有包括包含In、元素M(元素M是3A族元素、4A族元素或4B族元素)及Zn的氧化物材料或者包含In、元素M1(元素M1是3B族元素)、元素M2(元素M2是3A族元素、4A族元素或4B族元素)及Zn的氧化物材料的保护层。 
本发明的一个方式是一种半导体装置，包括：栅电极；栅极绝缘层；氧化物半导体层；以及保护层，其中氧化物半导体层隔着栅极绝缘层与栅电极重叠，保护层隔着氧化物半导体层与栅极绝缘层重叠，并且保护层由包含In、元素M及Zn的氧化物材料形成。 
作为包含In、元素M及Zn的氧化物材料，可以使用以化学式InMZnOx(X＞0)表示的材料。 
作为元素M，例如可以使用：钛(Ti)、锆(Zr)及铪(Hf)等4A族元素；锗(Ge)等4B族元素；以及铈(Ce)、钇(Y)等3A族元素等。 
另外，元素M的含量是In的含量的0.3倍以上且小于1.3倍。此外，元素M的含量是Zn的含量的0.3倍以上且小于1.3倍。通过与元素M相比相对减少In或Zn的数量，可以提高绝缘性。 
本发明的一个方式是一种半导体装置，包括：栅电极；栅极绝缘层；氧化物半导体层；以及保护层，其中氧化物半导体层隔着栅极绝缘层与栅电极重叠，保护层隔着氧化物半导体层与栅极绝缘层重叠，并且保护层由包含In、元素M1、元素M2及Zn的氧化物材料形成。 
作为包含In、元素M1、元素M2及Zn的氧化物材料，可以使用以化学式InM1xM2(1-x)ZnO(0＜X＜1+α，注意α小于0.3)表示的材料。另外，元素M2的(1-X)不取负值。 
作为元素M1，例如可以使用镓(Ga)等3B族元素。此外，作为元素M2，例如可以使用：钛(Ti)、锆(Zr)及铪(Hf)等4A族元素；锗(Ge)等4B族元素；以及铈(Ce)、钇(Y)等3A族元素等。 
另外，通过将对于元素M1的元素M2的比率设定为1原子％以上且小于50原子％，优选为3原子％以上且40原子％以下，可以提高绝缘性。 
通过以与氧化物半导体层接触的方式形成由包含In和Zn中的至少一方的氧化物绝缘材料形成的保护层，可以保持保护层和氧化物半导体层之间的界面的良好状态，从而可以实现晶体管的良好的特性。因此，可以提供具有稳定的电特性的可靠性高的半导体装置。 
通过在氧化物半导体层的上层或下层形成其绝缘性高于该氧化物半导体层的绝缘性的氧化物半导体，可以抑制绝缘层的充电所引起的阈值电压的变动，并且可以防止静电等所导致的晶体管的特性劣化或损坏。因此，可以高成品率地制造半导体装置，从而可以提高半导体装置的生产率。 
附图说明
图1A至1C是说明半导体装置的结构的图； 
图2A至2E是说明半导体装置的制造方法的图； 
图3A至3C是说明半导体装置的结构的图； 
图4A1至4B3是说明半导体装置的制造方法的图； 
图5A1至5B3是说明半导体装置的制造方法的图； 
图6A1至6B2是说明多色调光掩模的图； 
图7A至7C是说明半导体装置的结构的图； 
图8A至8C是说明半导体装置的结构的图； 
图9A至9C是说明半导体装置的结构的图； 
图10A至10C是说明半导体装置的结构的图； 
图11A和11B是说明半导体装置的结构的图； 
图12A和12B是说明半导体装置的等效电路和结构的图； 
图13A至13C是示出电子设备的图； 
图14A至14C是示出电子设备的图及充放电控制电路的方框图。 
具体实施方式
下面，参照附图详细地说明本说明书所公开的发明的实施方式。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本说明书所公开的发明的方式及详细内容可以被变换为各种各样的形式而不局限于以下说明。并且，本说明书所公开的发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外，为了方便起见附加了第一、第二等序数词，其并不表示工序顺序或叠层顺序。此外，本说明书中的序数词不表示特定发明的事项的固有名称。 
晶体管是半导体元件的一种，并且可以实现电流及电压的放大、控制导通或非导通的开关工作等。本说明书中的晶体管包括IGFET(Insulated Gate Field Effect Transistor：绝缘栅场效应晶体管)、薄膜晶体管(TFT：Thin Film Transistor)。 
此外，当在电路工作中电流方向发生变化等时，晶体管的“源极”和“漏极”的功能有时互相调换。因此，在本说明书等中，可以互相调换使用“源极”和“漏极”。 
另外，在本说明书等中，“上”或“下”不局限于构成要素的位置关系为“直接在xx之上”或“直接在xx之下”。 
实施方式1 
在本实施方式中，作为半导体装置及该半导体装置的制造方法的一个方式，参照图1A至1C及图2A至2E以将氧化物半导体用于沟道被形成的半导体层的晶体管为例子进行说明。图1A是示出将氧化物半导体用于沟道被形成的半导体层的晶体管110的平面结构的俯视图，图1B是示出沿图1A中的A1-A2虚线的截面结构的截面图。另外，图 1C是图1B中的部分199的扩大图。注意，为了易于理解附图，在图1A中省略衬底101、绝缘层102、栅极绝缘层104以及绝缘层108。 
图1A至1C所示的晶体管110是被称为沟道保护型(也称为沟道停止型)的底栅结构的晶体管之一，并且是被称为反交错型的晶体管之一。 
在图1A至1C中，在衬底101上形成有绝缘层102，在绝缘层102上形成有栅电极103。此外，在栅电极103上形成有栅极绝缘层104，在栅极绝缘层104上形成有氧化物半导体层105。此外，在氧化物半导体层105上形成有保护层106，以与保护层106的一部分及氧化物半导体层105的一部分接触的方式形成有源电极107a及漏电极107b。另外，也可以在保护层106上形成绝缘层108。注意，保护层106在后面描述的沟道宽度方向上以越过氧化物半导体层105的端部的方式延伸。 
用于氧化物半导体层105的氧化物半导体至少包含铟(In)。尤其是，优选包含In和锌(Zn)。此外，作为用来降低使用该氧化物的晶体管的电特性偏差的稳定剂，除了上述元素以外优选还包含镓(Ga)。或者，作为稳定剂优选包含锡(Sn)。或者，作为稳定剂优选包含铪(Hf)。或者，作为稳定剂优选包含铝(Al)。或者，作为稳定剂优选包含锆(Zr)。 
此外，作为其他稳定剂，也可以包含镧系元素的镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)中的一种或多种。 
例如，作为氧化物半导体可以使用氧化铟；氧化锡；氧化锌；二元金属氧化物如In-Zn类氧化物、In-Mg类氧化物、In-Ga类氧化物；三元金属氧化物如In-Ga-Zn类氧化物(也称为IGZO)、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物；以及四元金属氧化物如In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、 In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。 
在此，例如，“In-Ga-Zn类氧化物”是指以In、Ga、Zn为主要成分的氧化物，对In、Ga、Zn的比率没有限制。另外，也可以含有In、Ga、Zn以外的金属元素。 
另外，作为氧化物半导体，也可以使用包含元素Q的以InQO3(ZnO) m(m＞0)表示的材料。注意，元素Q表示选自Zn、Ga、Al、Fe、Mn和Co中的一种或多种金属元素。此外，作为氧化物半导体，也可以使用以In2SnO5(ZnO)n(n＞0)表示的材料。 
例如，可以使用原子数比为In∶Ga∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)、In∶Ga∶Zn＝2∶2∶1(＝2/5∶2/5∶1/5)或In∶Ga∶Zn＝3∶1∶2(＝1/2∶1/6∶1/3)的In-Ga-Zn类氧化物或与此近旁的组成的氧化物。另外，使用原子数比为In∶Sn∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)、In∶Sn∶Zn＝2∶1∶3(＝1/3∶1/6∶1/2)或In∶Sn∶Zn＝2∶1∶5(＝1/4∶1/8∶5/8)的In-Sn-Zn类氧化物或与此近旁的组成的氧化物，即可。 
但是，含有铟的氧化物半导体不局限于此，可以根据所需要的半导体特性(迁移率、阈值、偏差等)而使用适当的组成的材料。另外，优选采用适当的载流子浓度、杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间距离以及密度等，以得到所需要的半导体特性。 
例如，In-Sn-Zn类氧化物比较容易得到高迁移率。但是，当使用In-Ga-Zn类氧化物时，也可以通过降低块体内缺陷密度而提高迁移率。 
在此，例如当In、Ga、Zn的原子数比为In∶Ga∶Zn＝a∶b∶c(a+b+c＝1)的氧化物的组成与原子数比为In∶Ga∶Zn＝A∶B∶C(A+B+C＝1)的氧化物的组成近旁时，a、b、c满足(a-A)2+(b-B)2+(c-C)2≤r2的状态，r例如是0.05即可。其他氧化物也是同样的。 
用于氧化物半导体层105的氧化物半导体有可能处于单晶、多晶(polycrystal)或非晶等状态。 
用于氧化物半导体层105的氧化物半导体优选为CAAC-OS(C AxisAligned Crystalline Oxide Semiconductor，C轴取向结晶氧化物半 导体)。 
CAAC-OS不是完全的单晶，也不是完全的非晶。CAAC-OS是在非晶相中具有结晶部的结晶-非晶混合相结构的氧化物半导体膜。另外，一般该结晶部分的尺寸为能够容纳于一个边长小于100nm的立方体内的尺寸。另外，在使用透射电子显微镜(TEM，Transmission ElectronMicroscope)观察时的图像中，包含于CAAC-OS中的非晶部与结晶部的边界不明确。另外，在CAAC-OS中利用TEM观察不到晶界(grainboundary)。因此，在CAAC-OS中，起因于晶界的电子迁移率的降低得到抑制。 
包含于CAAC-OS中的结晶部的c轴在垂直于CAAC-OS的被形成面或表面的方向上一致，在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时金属原子排列为层状或者金属原子和氧原子排列为层状。另外，不同结晶部的a轴及b轴的方向也可以彼此不同。在本说明书中，在只记载“垂直”时，包括85°以上95°以下的范围。 
另外，在CAAC-OS中，结晶部的分布也可以不均匀。例如，在CAAC-OS的形成过程中，当从氧化物半导体膜的表面一侧进行结晶生长时，有时与被形成面附近相比表面附近的结晶部所占的比例更高。另外，通过对CAAC-OS添加杂质，有时在该杂质添加区中结晶部发生非晶化。 
包含于CAAC-OS中的结晶部的c轴由于在垂直于CAAC-OS的被形成面或表面的方向上一致，所以有时根据CAAC-OS的形状(被形成面的截面形状或膜表面的截面形状)而朝向不同的方向。另外，结晶部的c轴方向是垂直于形成CAAC-OS时的被形成面或表面的方向。结晶部是通过成膜或通过在成膜之后进行加热处理等的晶化处理而形成的。 
使用CAAC-OS的晶体管能够降低由可见光或紫外光的照射引起的电特性变动。因此，该晶体管的可靠性高。 
另外，也可以用氮取代构成氧化物半导体膜的氧的一部分。 
另外，像CAAC-OS那样的具有结晶部的氧化物半导体可以进一步降低块体内缺陷，通过提高表面的平坦性，可以得到处于非晶状态的氧化物半导体的迁移率以上的迁移率。为了提高表面的平坦性，优选在平坦的表面上形成氧化物半导体，具体地，优选在平均面粗糙度(Ra)为1nm以下，优选为0.3nm以下，更优选为0.1nm以下的表面上形成氧化物半导体。可以利用原子力显微镜(AFM，Atomic ForceMicroscope)测定Ra。 
注意，由于在本实施方式中说明的晶体管110是底栅型，所以栅电极103和栅极绝缘层104位于氧化物半导体膜的下方。因此，为了得到上述平坦的表面，也可以在衬底上形成栅电极103及栅极绝缘层104，然后至少对与栅电极103重叠的栅极绝缘层104的表面进行CMP处理等的平坦化处理。 
将氧化物半导体层105的厚度设定为1nm以上且30nm以下(优选为5nm以上且10nm以下)，可以适当地利用溅射法、MBE(Molecular BeamEpitaxy，分子束外延)法、CVD法、脉冲激光淀积法、ALD(Atomic LayerDeposition，原子层淀积)法等。此外，氧化物半导体层105可以使用在多个衬底的表面大致垂直于溅射靶材的表面的状态下进行成膜的溅射装置形成。 
保护层106被形成在与栅电极103及氧化物半导体层105重叠的位置上，并且用作沟道保护层。晶体管110的沟道区被形成在氧化物半导体层105中的栅电极103和保护层106重叠的位置中。因此，晶体管110的沟道长度L以平行于载流子流过的方向的方向上的保护层106的长度定义。此外，晶体管110的沟道宽度W以如下值定义，即，在垂直于载流子流过的方向的方向上的氧化物半导体层105、保护层106以及源电极107a彼此接触的部分的长度与氧化物半导体层105、保护层106以及漏电极107b彼此接触的部分的长度中的短一方的长度或双方的长度的平均值。 
为了减小沟道区中的凹凸，优选构成为至少在沿着沟道长度方向的截面结构中栅电极103的端部位于保护层106的端部的外侧。 
通过调节保护层106的截面形状，具体而言，其端部的截面形状(锥角和膜厚度等)，可以缓和在与源电极107a或漏电极107b重叠的保护层106的端部附近会产生的电场集中，并且可以抑制晶体管110的电特性劣化。 
具体而言，以保护层106的截面形状是梯形或三角形的方式将保护层106的端部形成为锥形形状。这里，将保护层106的端部的锥角θ设定为60°以下，优选设定为45°以下，更优选设定为30°以下。通过采用上述角度范围，在很高的栅电压施加到栅电极103的情况下，可以缓和在源电极107a或漏电极107b的端部附近会产生的电场集中。注意，“锥角θ”表示在沿垂直于具有锥形形状的层的截面(与衬底表面垂直的平面)的方向观察时由该层的侧表面和底面所形成的倾斜角(参照图1C)。另外，将锥角小于90°的形状称为正锥形，并且将锥角是90°以上的形状称为反锥形。通过将各层的端部形成为正锥形，能够防止形成在其上的层断开的现象(断裂，并且能够提高覆盖性。 
另外，将保护层106的厚度设定为0.3μm以下，优选为5nm以上且0.1μm以下。通过采用上述厚度范围，可以降低电场强度的峰值或者可以将电场集中分散到多个部分，由此可以缓和在源电极107a或漏电极107b的端部附近会产生的电场集中。 
接着，参照图2A至2E说明晶体管110的制造方法的一个例子。 
首先，在衬底101上形成绝缘层102。虽然对可以用作衬底101的衬底没有很大的限制，但是至少需要具有能够承受后面的加热处理程度的耐热性。例如，可以使用玻璃衬底、陶瓷衬底、硅或碳化硅等的单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底、以及具有足以耐受本制造工序的处理温度的耐热性的塑料衬底等。并且，也可以将在这些衬底上设置有半导体元件的衬底用作衬底101。 
作为玻璃衬底，例如可以使用如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等的无碱玻璃衬底。除此之外，还可以使用石英衬底、蓝宝石衬底等。另外，作为衬底101也可以使用挠性衬底(柔性 衬底)。当使用挠性衬底时，既可以在挠性衬底上直接制造晶体管110，也可以在其他制造衬底上制造晶体管110，然后剥离该晶体管110而将它转置到挠性衬底上。另外，优选在制造衬底和晶体管之间设置剥离层，以从制造衬底剥离晶体管而将它转置到柔性衬底上。在本实施方式中，作为衬底101使用铝硼硅酸盐玻璃。 
绝缘层102用作基底层，能够防止或减少来自衬底101的杂质元素扩散。绝缘层102可以使用选自氮化铝、氧化铝、氮氧化铝、氧氮化铝、氮化硅、氧化硅、氮氧化硅、氧氮化硅中的材料的单层或叠层。注意，在本说明书中，氮氧化物是指在其组成中氮的含量多于氧的含量的物质，而氧氮化物是指在其组成中氧的含量多于氮的含量的物质。另外，例如可以使用卢瑟福背散射光谱学法(RBS：RutherfordBackscattering Spectrometry)等来测量各元素的含量。可以通过溅射法、CVD法、涂覆法、印刷法等来形成绝缘层102。 
另外，通过使基底层含有氯、氟等卤族元素，可以更加提高防止或减少来自衬底101的杂质元素扩散的功能。使基底层含有的卤素元素的浓度峰值当利用SIMS(二次离子质谱分析仪)的分析测量时为1×1015/cm3以上且1×1020/cm3以下，即可。 
在本实施方式中，通过等离子体CVD法在衬底101上形成厚度为200nm的氧氮化硅作为绝缘层102。另外，形成绝缘层102时的温度在衬底101能够耐受的温度以下的范围内越高越优选。例如，在以350℃以上且450℃以下的温度加热衬底101的状态下，形成绝缘层102。注意，形成绝缘层102时的温度优选固定。例如，在以350℃的温度加热衬底的状态下形成绝缘层102。 
另外，在形成绝缘层102之后，也可以在减压下、氮气气氛下、稀有气体气氛下、或者超干燥空气氮气气氛下进行加热处理。通过加热处理，可以降低包含在绝缘层102中的氢、水分、氢化物或羟基等的浓度。加热处理温度在衬底101能够耐受的温度以下的范围内越高越优选。具体而言，加热处理温度优选为绝缘层102的成膜温度以上且衬底101的应变点以下。 
另外，绝缘层102中的氢浓度低于5×1018atoms/cm3，优选为1×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下，进一步优选为1×1016atoms/cm3以下。 
另外，在形成绝缘层102之后，也可以通过对绝缘层102引入氧(至少包含氧自由基、氧原子、氧离子中的任何一个)来使绝缘层102处于氧过剩状态。作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法以及氧气气氛下的等离子体处理等。 
另外，通过氧的引入，切断构成绝缘层102的元素与氢之间的结合、或者该元素与羟基之间的结合，同时，使这些氢、羟基与氧起反应来生成水，从而通过在引入氧之后进行加热处理来容易使杂质的氢或羟基成为水而脱离。因此，也可以在对绝缘层102引入氧之后进行加热处理。然后，也可以对绝缘层102进一步引入氧来使绝缘层102处于氧过剩状态。 
接着，通过溅射法、真空蒸镀法或电镀法形成后面成为栅电极103的导电层。作为成为栅电极103的导电层的材料，可以使用如下物质：选自铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、钕(Nd)、钪(Sc)中的金属元素；以上述金属元素为成分的合金；组合上述金属元素的合金；以及上述金属元素的氮化物等。此外，也可以使用包含选自锰(Mn)、镁(Mg)、锆(Zr)、铍(Be)中的一种或多种的金属元素的材料。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的半导体以及镍硅化物等硅化层。 
此外，成为栅电极103的导电层可以具有单层结构或者两层以上的叠层结构。例如，可以举出：使用包含硅的铝的单层结构；在铝上层叠钛的两层结构；在氮化钛上层叠钛的两层结构；在氮化钛上层叠钨的两层结构；在氮化钽上层叠钨的两层结构；在Cu-Mg-Al合金上层叠Cu的两层结构；以及依次层叠氮化钛、铜和钨的三层结构等。 
另外，作为成为栅电极103的导电层的材料，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化 硅的铟锡氧化物等具有透光性的导电材料。另外，也可以采用上述具有透光性的导电材料与包含上述金属元素的材料的叠层结构。 
另外，作为成为栅电极103的导电层的材料，可以使用包含氮的金属氧化物，具体地说，包含氮的In-Ga-Zn类氧化物、包含氮的In-Sn类氧化物、包含氮的In-Ga类氧化物、包含氮的In-Zn类氧化物、包含氮的Sn类氧化物、包含氮的In类氧化物以及金属氮化膜(InN、SnN等)。 
这些材料具有5eV(电子伏特)以上的功函数，当将这些材料用作栅电极时，可以使晶体管的电特性的阈值电压为正值，而能够实现所谓的常关闭型(normally off)的n型晶体管。 
在本实施方式中，作为成为栅电极103的导电层，通过溅射法形成厚度为100nm的钨。 
接着，选择性地蚀刻成为栅电极103的导电层的一部分来形成栅电极103(包括由与此相同的层形成的布线)(参照图2A)。当选择性地蚀刻导电层的一部分时，在导电层上形成抗蚀剂掩模，通过干蚀刻法或湿蚀刻法去除导电层的不需要的部分，即可。另外，也可以组合干蚀刻法和湿蚀刻法的双方来进行导电层的蚀刻。形成在导电层上的抗蚀剂掩模可以适当地使用光刻法、印刷法、喷墨法等来形成。当通过喷墨法形成抗蚀剂掩模时不需要光掩模，由此可以降低制造成本。 
当通过干蚀刻法进行导电层的蚀刻时，作为蚀刻气体可以使用包含卤素元素的气体。作为包含卤素元素的气体的一个例子，可以适当地使用：氯类气体诸如氯(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、四氯化碳(CCl4)等；氟类气体诸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等；溴化氢(HBr)；或者氧。另外，也可以将惰性气体添加到所使用的蚀刻用气体。另外，作为干蚀刻法，可以使用平行平板型RIE(Reactive Ion Etching：反应离子蚀刻)法或ICP(Inductively Coupled Plasma：感应耦合等离子体)蚀刻法。为了能够蚀刻为所希望的加工形状，适当地调节蚀刻条件(施加到线圈形电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电 极温度等)。 
另外，将使用光刻法在导电层或绝缘层上形成任意形状的抗蚀剂掩模的工序称为光刻工序，一般来说，在很多情况下，在形成抗蚀剂掩模之后进行蚀刻工序和抗蚀剂掩模的剥离工序。因此，在没有特别的说明的情况下，在本说明书中提到的光刻工序包括抗蚀剂掩模的形成工序、导电层或绝缘层的蚀刻工序及抗蚀剂掩模的剥离工序。 
接着，在栅电极103上形成栅极绝缘层104。 
另外，为了提高栅极绝缘层104的覆盖性，也可以对栅电极103表面进行平坦化处理。尤其是，当作为栅极绝缘层104使用较薄的绝缘层时，栅电极103表面优选具有良好的平坦性。 
可以适当地利用溅射法、MBE法、CVD法、脉冲激光沉积法、ALD法等形成栅极绝缘层104。此外，还可以应用使用μ波(例如，频率为2.45GHz)的高密度等离子体CVD法等。此外，栅极绝缘层104也可以使用在以大致垂直于溅射靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置形成。 
栅极绝缘层104可以使用选自氮化铝、氧化铝、氮氧化铝、氧氮化铝、氧化镓、氮化硅、氧化硅、氮氧化硅、氧氮化硅中的材料的单层或叠层。 
另外，虽然在氧化物半导体层105的形成有沟道的区域与栅电极103之间形成的电容值越大越优选，但是当为了提高电容值而减薄栅极绝缘层104时在栅电极103和氧化物半导体层105之间产生的泄漏电流容易增多。 
在作为栅极绝缘层104使用硅酸铪(HfSixOy)、添加有氮的硅酸铪(HfSixOyNz)、添加有氮的铝酸铪(HfAlxOyNz)、氧化铪、氧化钇等high-k材料的情况下，即使增厚栅极绝缘层104，也可以充分确保栅电极103和氧化物半导体层105之间的电容值。 
例如，即使增厚栅极绝缘层104，也可以实现与将氧化硅用于栅极绝缘层104时相等的电容值，从而可以降低产生在栅电极103和氧化物半导体层105之间的泄漏电流。并且，还可以降低产生在由与栅电 极103相同的层形成的布线和与该布线重叠的其他布线之间的泄漏电流。并且，可以采用上述high-k材料与氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝及氧化镓中的任何一个以上的叠层结构。将栅极绝缘层104的厚度设定为10nm以上且300nm以下，更优选为50nm以上且200nm以下，即可。例如，作为栅极绝缘层104，也可以采用厚度为10nm以上且50nm以下的氮化硅和厚度为100nm以上且300nm以下的氧氮化硅的叠层结构。 
另外，形成栅极绝缘层104时的温度在衬底101及栅电极103能够耐受的温度以下的范围内越高越优选。例如，作为栅极绝缘层104，在以350℃以上且450℃以下的温度加热衬底101的状态下，通过高密度等离子体CVD法形成厚度为200nm的氧氮化硅。注意，形成栅极绝缘层104时的温度优选固定。例如，在以350℃的温度加热衬底的状态下形成栅极绝缘层104。 
另外，在形成栅极绝缘层104之后，也可以在减压下、氮气气氛下、稀有气体气氛下、或者超干燥空气氮气气氛下进行加热处理。通过加热处理，可以降低包含在栅极绝缘层104中的氢、水分、氢化物或羟基等的浓度。加热处理温度在衬底101能够耐受的温度以下的范围内越高越优选。具体而言，加热处理温度优选为栅极绝缘层104的成膜温度以上且衬底101的应变点以下。 
另外，栅极绝缘层104中的氢浓度低于5×1018atoms/cm3，优选为1×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下，进一步优选为1×1016atoms/cm3以下。 
另外，栅极绝缘层104优选在接触于氧化物半导体层105的部分中含有氧。尤其是，栅极绝缘层104优选在其层中(块体中)存在有其含量至少超过化学计量组成比的氧，例如，当作为栅极绝缘层104使用氧化硅时，设定为SiO2+α(其中，α＞0)。 
另外，在形成栅极绝缘层104之后，也可以通过对栅极绝缘层104引入氧(至少包含氧自由基、氧原子、氧离子中的任何一个)来使栅极绝缘层104处于氧过剩状态。作为氧的引入方法，可以使用离子注 入法、离子掺杂法、等离子体浸没离子注入法以及氧气气氛下的等离子体处理等。 
另外，通过氧的引入，切断构成栅极绝缘层104的元素与氢之间的结合、或者该元素与羟基之间的结合，同时，使这些氢、羟基与氧起反应来生成水，从而通过在引入氧之后进行加热处理来容易使作为杂质的氢或羟基成为水而脱离。因此，也可以在对栅极绝缘层104引入氧之后进行加热处理。然后，也可以对栅极绝缘层104进一步引入氧来使栅极绝缘层104处于氧过剩状态。 
通过以与氧化物半导体层105接触的方式设置用作氧的供应源的含多量(过剩)的氧的栅极绝缘层104，可以将氧从该栅极绝缘层104供应到氧化物半导体层105中。也可以通过在氧化物半导体层105与栅极绝缘层104的至少一部分接触的状态下进行加热处理，向氧化物半导体层105供应氧。 
通过向氧化物半导体层105供应氧，可以填补氧化物半导体层105中的氧缺损。再者，优选考虑所制造的晶体管的尺寸或栅极绝缘层104的台阶覆盖性而形成栅极绝缘层104。 
接着，通过溅射法在栅极绝缘层104上形成后面成为氧化物半导体层105的氧化物半导体层。 
另外，在形成氧化物半导体层之前，也可以对在栅极绝缘层104中的与氧化物半导体层105接触的区域进行平坦化处理。对平坦化处理没有特别的限制，而可以使用抛光处理(例如，化学机械抛光法(Chemical Mechanical Polishing：CMP))、干蚀刻处理及等离子体处理。 
作为等离子体处理，例如可以进行引入氩气来产生等离子体的反溅射。反溅射是指使用RF电源在氩气氛下对衬底一侧施加电压，来在衬底附近形成等离子体以进行表面改性的方法。另外，也可以使用氮、氦、氧等代替氩气氛。通过进行反溅射，可以去除附着在栅极绝缘层104表面上的粉状物质(也称为微粒、尘屑)。 
另外，作为平坦化处理，既可以多次进行抛光处理、干蚀刻处理 及等离子体处理，又可以组合它们而进行。此外，当组合它们而进行平坦化处理时，对工序顺序也没有特别的限制，可以根据栅极绝缘层104表面的凹凸状态适当地设定。 
另外，用来形成氧化物半导体层的溅射气体适当地使用稀有气体(典型的是氩)气氛、氧气气氛或稀有气体和氧气的混合气体气氛。另外，作为溅射气体优选使用去除了氢、水、羟或氢化物等杂质的高纯度气体。 
另外，作为后面成为氧化物半导体层105的氧化物半导体层，优选以在成膜时包含多的氧的条件(例如，在100％的氧气气氛下利用溅射法进行成膜等)进行成膜，来形成包含多的氧(优选包括氧的含有量对于氧化物半导体处于结晶状态下的化学计量的组成过剩的区域)的膜。 
作为用来通过溅射法形成氧化物半导体的靶材，例如可以使用以In2O3∶Ga2O3∶ZnO＝1∶1∶1[摩尔数比]的组成包括包含In、Ga及Zn的金属氧化物。另外，也可以使用具有In2O3∶Ga2O3∶ZnO＝1∶1∶2[摩尔数比]的组成的靶材、In2O3∶Ga2O3∶ZnO＝1∶1∶4[摩尔数比]的组成的靶材、或者In2O3∶Ga2O3∶ZnO＝2∶1∶8[摩尔数比]的组成的靶材。 
另外，金属氧化物靶材的相对密度为90％以上且100％以下，优选为95％以上且99.9％以下。通过使用高相对密度的金属氧化物靶材，可以形成致密的氧化物半导体膜。 
在被保持为减压状态的成膜室内保持衬底，并且将衬底温度设定为100℃以上且600℃以下，优选设定为300℃以上且500℃以下来形成氧化物半导体膜。 
通过在对衬底进行加热的同时进行成膜，可以降低被形成的氧化物半导体所含有的氢、水分、氢化物或氢氧化物等杂质的杂质浓度。另外，可以减轻由于溅射带来的损伤。接着，在去除残留在成膜室内的水分的同时，引入去除了氢及水分的溅射气体并使用上述靶材形成氧化物半导体。 
此外，氧化物半导体中的Na、Li等碱金属的浓度为1× 1018atoms/cm3以下，优选为2×1016atoms/cm3以下。 
作为成膜条件的一个例子，可以应用如下条件：衬底与靶材之间的距离为100mm，压力为0.6Pa，直流(DC)电源电力为0.5kW，采用氧(氧流量比率为100％)气氛。另外，当使用脉冲直流电源时，可以减少成膜时产生的粉状物质(也称为微粒、尘屑)，并且膜厚度分布也变均匀，所以是优选的。 
另外，即使使用上述溅射装置，有时氧化物半导体也含有不少的氮。例如，有时通过二次离子质谱分析技术(SIMS：Secondary Ion MassSpectrometry)测量的氧化物半导体中的氮浓度低于5×1018atoms/cm3。 
下面，对用来形成氧化物半导体的溅射装置进行详细说明。 
将形成氧化物半导体的处理室的泄漏率优选设定为1×10-10Pa·m3/秒以下，由此当利用溅射法形成氧化物半导体膜时，可以减少混入到膜中的杂质。 
为了降低泄漏率，不仅需要降低外部泄漏，还需要降低内部泄漏。外部泄漏是指：由于微小的孔或密封不良，气体从真空系统的外部流入的现象。内部泄漏起因于从真空系统中的阀门等分隔物泄漏的气体或从内部构件释放的气体。为了将泄漏率成为1×10-10Pa·m3/秒以下，对外部泄漏及内部泄漏都需要采取措施。 
为了降低外部泄漏，优选使用金属垫片密封成膜室的开关部分。作为金属垫片，优选使用由氟化铁、氧化铝或氧化铬等包覆的金属材料。金属垫片的密合性比O形环高，因此可以降低外部泄漏。另外，通过使用由钝态的氟化铁、氧化铝或氧化铬等包覆的金属材料，可以抑制从金属垫片释放的含有氢的气体，还可以降低内部泄漏。 
作为构成处理室的内壁的构件，使用包含氢的释放气体少的铝、铬、钛、锆、镍或钒。另外，也可以利用上述材料覆盖包括铁、铬以及镍等的合金材料而使用。包括铁、铬以及镍等的合金材料具有刚性和热耐性，并且该材料适于加工。在此，如果为了减小表面积利用抛光等减小构件的表面凹凸，则可以减少释放气体。或者，可以使用钝态的氟化铁、氧化铝、氧化铬等覆盖所述成膜装置的构件。 
再者，优选在处理室的前面设置溅射气体的精制器。此时，将从精制器到成膜室的管道的长度设定为5m以下，优选设定为1m以下。通过将管道的长度设定为5m以下或1m以下，可以对应管道的长度减轻来自管道的释放气体的影响。 
优选适当地组合粗真空泵如干燥泵等与高真空泵如溅射离子泵、涡轮分子泵及低温泵等而进行处理室的排气。另外，为了去除残留在成膜室内的水分，优选使用吸附型真空泵，例如低温泵、离子泵、钛升华泵。涡轮分子泵适于尺寸大的分子的排气，而对氢或水的排气能力低。另外，组合对水的排气能力高的低温泵或对氢的排气能力高的溅射离子泵而使用是有效的。此外，也可以使用具备冷阱的涡轮泵。在使用低温泵等吸附型的真空泵来进行排气的成膜室中，例如由于氢原子或水(H2O)等含有氢原子的化合物(更优选包括含有碳原子的化合物)等被排出，因此可以降低在该成膜室中形成的氧化物半导体所包括的杂质的浓度。 
存在于处理室的内侧的吸附物由于吸附在内壁因此对成膜室的压力不造成影响，但是它会成为当对成膜室进行排气时的释放气体的原因。所以，虽然泄漏率与排气速度没有相关，但是重要的是：使用排气能力高的泵来尽量使存在于成膜室内的吸附物脱离，以便预先进行排气。另外，为了促进吸附物的脱离，也可以对成膜室进行烘烤。通过进行烘烤，可以将吸附物的脱离速度提高到十倍左右。烘烤处理以100℃以上且450℃以下进行，即可。此时，通过在添加惰性气体的同时去除吸附物，可以更加提高仅通过排气工序不容易脱离的水等的脱离速度。 
在溅射法中，作为用来产生等离子体的电源装置，可以适当地使用RF电源装置、AC电源装置、DC电源装置等。另外，当使用脉冲DC电源时，可以减少成膜时产生的粉状物质(也称为微粒、尘屑)，并且膜厚度分布也变均匀，所以是优选的。 
在本实施方式中，作为后面成为氧化物半导体层105的氧化物半导体层，通过利用装有AC电源装置的溅射装置的溅射法形成厚度为 35nm的In-Ga-Zn类氧化物(IGZO)。此外，作为靶材，使用原子数比为In∶Ga∶Zn＝1∶1∶1(1/3∶1/3∶1/3)的In-Ga-Zn类氧化物靶材。另外，成膜条件如下：氧及氩气氛下(氧流量比率为50％)；压力为0.6Pa；电源功率为5kW；以及衬底温度为170℃。该成膜条件下的成膜速度为16nm/min。 
另外，对氧化物半导体层中的碱金属的浓度而言，钠(Na)的浓度为5×1016cm-3以下，优选为1×1016cm-3以下，更优选为1×1015cm-3以下，锂(Li)的浓度为5×1015cm-3以下，优选为1×1015cm-3以下，钾(K)的浓度为5×1015cm-3以下，优选为1×1015cm-3以下。 
要注意，已经指出氧化物半导体对杂质是不敏感的，并且当氧化物半导体中包含大量金属杂质时也没有问题，因此也可以使用包含大量诸如钠的碱金属的廉价的碱石灰玻璃(神谷、野村、细野“非晶氧化物半导体的物性及装置开发的现状”、日本固体物理、2009年9月号、第44卷、第621-633页)。然而，这种考虑是不适当的。因为碱金属不是构成氧化物半导体的元素，所以是杂质。碱土金属在它不是构成氧化物半导体的元素时也是杂质。尤其是，碱金属中的Na在与氧化物半导体层接触的绝缘层为氧化物时扩散到该绝缘层中而成为Na+。另外，在氧化物半导体层中，Na切断构成氧化物半导体的金属与氧的键合或挤进该键合之中。其结果，例如，发生因阈值电压向负一侧漂移而导致的常导通化、迁移率的降低等晶体管特性的劣化，而且，也发生特性的不均匀。在氧化物半导体层中的氢浓度十分低时显著地出现上述杂质所引起的晶体管的上述特性劣化及特性不均匀。因此，在氧化物半导体层中的氢浓度为5×1019cm-3以下，特别为5×1018cm-3以下时，需要将氧化物半导体中的碱金属的浓度设定为上述值。 
另外，在形成成为氧化物半导体层105的氧化物半导体层之前，也可以在减压下、氮气气氛下、稀有气体气氛下、或者超干燥空气氮气气氛下进行加热处理。例如，也可以在氮气气氛下以350℃以上且450℃以下的温度进行加热处理。例如，以350℃的温度进行1小时的加热处理。通过该加热处理可以减少附着在栅极绝缘层104表面上的 氢、水、烃等杂质。另外，优选的是，在该加热处理之后在将衬底101不暴露于大气的状态下连续地形成氧化物半导体层。 
另外，从栅极绝缘层104的形成到氧化物半导体层的形成的工序优选在不暴露于大气的状态下连续地进行。通过在不暴露于大气的状态下连续地形成栅极绝缘层104和氧化物半导体层，可以防止氢、水、烃等杂质附着在栅极绝缘层104表面上。就是说，可以将栅极绝缘层104和氧化物半导体层的界面保持为清洁的状态，因此可以提高半导体装置的可靠性。 
接着，通过使用光刻工序将氧化物半导体层加工为岛状氧化物半导体层105(参照图2B)。另外，也可以通过喷墨法形成用来形成氧化物半导体层105的抗蚀剂掩模。当通过喷墨法形成抗蚀剂掩模时不需要光掩模，由此可以降低制造成本。 
另外，氧化物半导体层的蚀刻可以为干蚀刻和湿蚀刻中的一方或双方。当通过湿蚀刻进行氧化物半导体层的蚀刻时，作为蚀刻剂，可以使用混合有磷酸、醋酸及硝酸的溶液、包含草酸的溶液等。另外，也可以使用ITO-07N(日本关东化学公司制造)。另外，当通过干蚀刻进行氧化物半导体层的蚀刻时，例如可以使用反应性离子蚀刻法(RIE法)、使用ECR(Electron Cyclotron Resonance，即电子回旋共振)或ICP(Inductively Coupled Plasma，即感应耦合等离子体)等高密度等离子体源的干蚀刻法。另外，作为容易获得在较广的面积上的均匀的放电的干蚀刻法，有使用ECCP(Enhanced Capacitively CoupledPlasma，即增大电容耦合等离子体)模式的干蚀刻法。若采用该蚀刻法，也可以对应使用第十代的一边超过3m的尺寸的衬底的情况。 
此外，也可以对氧化物半导体层105进行用于去除过剩的氢(包括水及羟基)(脱水化或脱氢化)的加热处理。将加热处理的温度设定为300℃以上且700℃以下，或低于衬底的应变点。加热处理可以在减压下、氮气气氛下或稀有气体气氛下等进行。 
在本实施方式中，将衬底引入到加热处理装置之一的电炉中，在氮气气氛下以350℃以上且450℃以下的温度对氧化物半导体层105进 行1小时的加热处理，并且在氮气及氧气气氛下以350℃以上且450℃以下的温度进行1小时的加热处理。例如，以350℃进行1小时的加热处理。 
另外，加热处理装置不局限于电炉，还可以使用利用来自电阻发热体等的发热体的热传导或热辐射来加热被处理物的装置。例如，可以使用如GRTA(Gas Rapid Thermal Anneal，气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal，灯快速热退火)装置等RTA(RapidThermal Anneal，快速热退火)装置。LRTA装置是一种利用卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、或者高压汞灯等的灯发射的光(电磁波)的辐射来加热被处理物的装置。GRTA装置是一种利用高温气体进行加热处理的装置。作为高温的气体，使用即使进行加热处理也不与被处理物起反应的氩等稀有气体或氮。 
例如，作为加热处理，可以进行GRTA：其中在加热到650℃至700℃的高温的惰性气体中放进衬底，加热几分钟之后，从惰性气体取出衬底。 
另外，在加热处理中，优选氮或氦、氖、氩等稀有气体不包含水、氢等。此外，优选将引入到加热处理装置中的氮或氦、氖、氩等稀有气体的纯度设定为6N(99.9999％)以上，优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。 
另外，在利用加热处理对氧化物半导体层105进行加热之后，也可以对相同的炉内引入高纯度的氧气体、高纯度的一氧化二氮气体或超干燥空气(使用CRDS(cavity ring-down laser spectroscopy：光腔衰荡光谱法)方式的露点仪进行测定时的水分量是20ppm(露点换算，-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)。优选在氧气体或一氧化二氮气体中不包含水、氢等。或者，优选将引入到热处理装置的氧气体或一氧化二氮气体的纯度设定为6N以上，优选为7N以上(也就是说，将氧气体或一氧化二氮气体中的杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。通过利用氧气体或一氧化二氮气体的作用来供给由于脱水化或脱氢化处理中的杂质排出工序而 同时减少的构成氧化物半导体的主要成分材料的氧，来使氧化物半导体层105高纯度化并i型(本征)化。 
并且，由于脱水化或脱氢化处理，有可能构成氧化物半导体的主要成分材料的氧也同时发生脱离而减少。在氧化物半导体膜中，在氧脱离的部分存在氧缺损，并且因该氧缺损而产生导致晶体管的电特性变动的施主能级。 
因此，也可以对经过脱水化或脱氢化处理的氧化物半导体层105引入氧(至少包含氧自由基、氧原子和氧离子中的任何一个)来对膜中供应氧。 
作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法以及氧气气氛下的等离子体处理等。 
另外，通过氧的引入，切断构成氧化物半导体的元素与氢之间的结合、或者该元素与羟基之间的结合，同时，使这些氢、羟基与氧起反应来生成水，从而通过后面进行的加热处理来容易使作为杂质的氢或羟基成为水而脱离。因此，也可以在对氧化物半导体层105引入氧之后进行加热处理，然后对氧化物半导体层105引入氧。 
通过对进行了脱水化或脱氢化处理的氧化物半导体层105引入氧而在层中供应氧，可以使氧化物半导体层105高纯度化且i型(本征)化。包括高纯度化且i型(本征)化的氧化物半导体层105的晶体管的电特性变动被抑制，并且在电性上稳定。 
另外，用来脱水化或脱氢化的加热处理及氧的引入既可在形成氧化物半导体层之后并在将该氧化物半导体层加工为岛状氧化物半导体层105之前进行，又可在形成岛状氧化物半导体层105之后进行。此外，也可以多次进行用来脱水化或脱氢化的加热处理及氧的引入。 
另外，氧化物半导体层105中的氢浓度低于5×1018atoms/cm3，优选为1×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下，进一步优选为1×1016atoms/cm3以下。 
接着，在氧化物半导体层105上形成保护层，通过光刻工序形成岛状保护层106(参照图2C)。作为保护层106的材料，使用包含In 和Zn中的至少一方的氧化物绝缘材料或者使用其绝缘性高于氧化物半导体层105的绝缘性的氧化物半导体材料。 
例如，作为保护层106，可以使用包含元素M的以化学式InMZnOx(X＞0)表示的材料。此时，作为元素M，使用使保护层106的绝缘性高于氧化物半导体层105的元素。例如，作为元素M，可以使用钛(Ti)、锆(Zr)及铪(Hf)等4A族元素、铈(Ce)等3A族元素、以及锗(Ge)等4B族元素等的成为四价离子的金属元素。 
四价金属元素的键比三价金属元素(例如Ga等)的键多一个，并且四价金属元素与氧的键合力较高，从而可以提高以化学式InMZnOx(X＞0)表示的材料的绝缘性。例如，InZrZnO的能隙大于InGaZnO的能隙(约3.2eV)，因此可以说InZrZnO的绝缘性高于InGaZnO。 
另外，只要是提高绝缘性的元素，就可以使用3A族元素。作为该元素的一个例子，可以举出钇(Y)。钇的电负性比Ga的电负性小，因此可以进一步增强在氧化物半导体中的与氧的键合。 
注意，在本说明书中，“能隙”的意思与“带隙”或“禁带宽度”相同。此外，作为带隙值使用利用椭偏仪(ellipsometer)测量材料的单膜而得到的值。 
另外，以化学式InMZnOx(X＞0)表示的材料中的元素M的含量是In的含量的0.3倍以上且小于1.3倍。以化学式InMZnOx(X＞0)表示的材料中的元素M的含量是Zn的含量的0.3倍以上且小于1.3倍。通过与元素M相比相对减少In或Zn的数量，可以提高绝缘性。 
具体而言，当利用溅射法形成包含元素M的氧化物半导体材料时，优选使用原子数比为In∶M∶Zn＝1∶1∶1、3∶1∶3、3∶2∶4、2∶1∶3、4∶5∶4或4∶2∶3的氧化物靶材。 
另外，作为保护层106也可以使用包含元素M1及元素M2的以化学式InM1xM2(1-x)ZnO(0＜X＜1+α，注意，α小于0.3)表示的氧化物材料。具体而言，在上述材料中，元素M1是成为3价离子的金属元素，作为元素M2使用成为4价离子的金属元素置换元素M1的一部分。由于4价金属元素的键比3价金属元素的键多一个，所以通过使用元素M2置换 元素M1，可以提高与氧的键合力，抑制氧缺损的形成。就是说，通过提高对于元素M1的元素M2的比率，可以提高上述材料的绝缘性。 
具体而言，在该氧化物材料中，加入对于元素M1的比率为1atoms％以上且小于50atoms％，优选为3atoms％以上且40atoms％以下的元素M2，来抑制氧缺损形成于该材料中并提高绝缘性。注意，X不局限于自然数，也包含非自然数。此外，元素M2的(1-X)不取负值。 
作为元素M1，可以举出镓(Ga)等3B族元素。作为元素M2，可以举出钛(Ti)、锆(Zr)及铪(Hf)等4A族元素、铈(Ce)等3A族元素、以及锗(Ge)等4B族元素等。注意，上述材料是非单晶。 
另外，作为元素M2，只要是提高绝缘性的元素，就可以使用3价金属元素。作为该元素的一个例子，可以举出3A族元素的钇(Y)。钇的电负性比Ga的电负性小，因此可以增强在氧化物半导体中的与氧的键合并提高绝缘性。 
另外，在上述材料中，几乎没有包含构成元素以外的重金属杂质，上述材料的纯度为3N，优选为4N以上。 
在本实施方式中，作为保护层106使用以化学式InM1xM2(1-x)ZnO(0＜X＜1+α，注意，α小于0.3，(1-X)＞0)表示的材料。具体而言，通过使用X＝0.05的In∶Zr∶Ga∶Zn＝3∶0.05∶0.95∶2的靶材并利用溅射法来形成InZrGaZnO膜。 
以化学式InMZnOx(X＞0)表示的材料及以化学式InM1xM2(1-x)ZnO(0＜X＜1+α，注意，α小于0.3，(1-X)＞0)表示的材料可以保持与氧化物半导体层105之间的界面的良好状态，从而可以实现晶体管的良好的特性。另外，通过将其绝缘性高于氧化物半导体层105的绝缘性的氧化物半导体用于保护层106，可以抑制绝缘层的充电所引起的阈值电压的变动而不产生寄生沟道。作为其绝缘性高于氧化物半导体层105的绝缘性的氧化物半导体，可以使用以上述化学式表示的材料。 
另外，也可以在形成保护层106之后对该保护层106引入氧(至少包含氧自由基、氧原子、氧离子中的任何一个)，来将氧供应到层中。当引入氧时，既可对保护层106直接引入氧，又可经过绝缘层108等 其他膜对保护层106引入氧。当经过其他膜引入氧时，使用离子注入法、离子掺杂法、等离子体浸没离子注入法等，即可。此外，当对保护层106直接引入氧时，除了上述方法以外，还可以使用在氧气气氛下进行的等离子体处理等。 
通过氧的引入，切断构成保护层106的元素与氢之间的结合、或者该元素与羟基之间的结合，同时，使这些氢、羟基与氧起反应来生成水，从而通过在引入氧之后进行加热处理来容易使杂质的氢或羟基成为水而脱离。就是说，可以进一步降低保护层106中的杂质浓度。因此，也可以在对保护层106引入氧之后进行加热处理。然后，也可以对保护层106进一步引入氧来使保护层106处于氧过剩状态。 
另外，保护层106中的氢浓度低于5×1018atoms/cm3，优选为1×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下，进一步优选为1×1016atoms/cm3以下。 
另外，优选在形成保护层106之前通过进行氧等离子体处理或一氧化二氮等离子体处理等来去除附着在氧化物半导体层105表面的水分及有机物。优选在进行氧等离子体处理或一氧化二氮等离子体处理之后以不暴露于大气的方式连续地形成保护层106。 
另外，保护层106的蚀刻可以通过干蚀刻法或湿蚀刻法进行。 
在形成岛状保护层106之后，也可以在氮气气氛下、稀有气体气氛下、氧气气氛下、氮气及氧气的混合气体气氛下、或者稀有气体及氧气的混合气体气氛下，进行加热处理。在本实施方式中，在氮气和氧气的混合气体气氛下以300℃进行1小时的加热处理。 
接着，在氧化物半导体层105及保护层106上形成成为源电极107a及漏电极107b的导电层(参照图2D)。 
作为成为源电极107a及漏电极107b的导电层，使用能够承受后面的加热处理的材料。作为成为源电极107a及漏电极107b的导电层，例如可以使用包含选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属或者以上述元素为成分的金属氮化物(氮化钛、氮化钼、氮化钨)等。此外，也可以采用在Al、Cu等金属层的下侧和上侧中的一方或双方层 叠有Ti、Mo、W等高熔点金属或者它们的金属氮化物(氮化钛、氮化钼、氮化钨)的结构。另外，作为成为源电极107a及漏电极107b的导电层，也可以使用导电金属氧化物。作为导电金属氧化物，可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟氧化锡(In2O3-SnO2，简称为ITO)、氧化铟氧化锌(In2O3-ZnO)或使上述金属氧化物材料包含氧化硅的材料。 
在本实施方式中，作为成为源电极107a及漏电极107b的导电层，通过溅射法形成厚度为100nm的钛、厚度为400nm的铝、厚度为100nm的钛的叠层。作为导电层的蚀刻，利用ICP蚀刻法对钛、铝及钛的叠层进行蚀刻来形成源电极107a及漏电极107b(包括由与此相同的层形成的布线)。结果，源电极107a及漏电极107b的端部位于保护层106的上面或侧面。 
导电层的蚀刻可以通过与栅电极103的形成相同的方法进行。 
在本实施方式中，在以第一蚀刻条件对钛及铝的两层进行蚀刻之后，以第二蚀刻条件去除钛膜的单层。注意，第一蚀刻条件为：利用蚀刻气体(BCl3∶Cl2＝750sccm∶150sccm)；偏压功率为1500W；ICP电源功率为0W；压力为2.0Pa。第二蚀刻条件为：利用蚀刻气体(BCl3∶Cl2＝700sccm∶100sccm)；偏压功率为750W；ICP电源功率为0W；压力为2.0Pa。 
注意，有时构成源电极107a及漏电极107b的元素、存在于处理室内的元素、以及构成用于蚀刻的蚀刻气体或蚀刻剂的元素作为杂质附着在由于源电极107a及漏电极107b的形成而露出的氧化物半导体层105及保护层106的表面及侧面。 
当上述杂质附着时，容易导致晶体管的截止电流的增加或晶体管的电特性的劣化。此外，在氧化物半导体层105中容易产生寄生沟道，应该电分离的电极通过氧化物半导体层105容易彼此电连接。 
另外，有时有的杂质混入到氧化物半导体层105中的表面附近及侧面附近，抽出氧化物半导体层105中的氧，在氧化物半导体层105中的表面附近及侧面附近形成氧缺损。例如，包含在上述蚀刻气体中 的氯、硼、处理室的构成材料的铝可能成为使氧化物半导体层105低电阻化(n型化)的原因之一。 
于是，在本发明的一个方式中，在用来形成源电极107a及漏电极107b的蚀刻结束之后，进行用来去除附着于氧化物半导体层105及保护层106的表面及侧面的杂质的洗涤处理(杂质去除处理)。 
杂质去除处理可以通过等离子体处理或使用溶液的处理来进行。作为等离子体处理，可以使用氧等离子体处理或一氧化二氮等离子体处理等。此外，作为等离子体处理，也可以使用稀有气体(典型地是氩)。 
此外，作为使用溶液的洗涤处理，可以使用TMAH(Tetramethylammonium Hydroxide：四甲基氢氧化铵)溶液等碱性的溶液、稀氢氟酸等酸性的溶液或者水。例如，当使用稀氢氟酸时，使用水将50wt％氢氟酸稀释为1/102至1/105左右，优选稀释为1/103至1/105左右的稀氢氟酸。就是说，优选将浓度为0.5wt％至5×10-4wt％的稀氢氟酸，优选为5×10-2wt％至5×10-4wt％的稀氢氟酸用于洗涤处理。通过洗涤处理，可以去除附着于氧化物半导体层105及保护层106等的表面的上述杂质。 
另外，通过使用稀氢氟酸溶液进行杂质去除处理，可以对氧化物半导体层105及保护层106的表面及侧面进行蚀刻。就是说，可以与氧化物半导体层105及保护层106的一部分一起去除附着于氧化物半导体层105及保护层106的表面及侧面的杂质或混入到氧化物半导体层105及保护层106中的表面附近及侧面附近的杂质。通过该工序，在氧化物半导体层105中，与保护层106重叠的区域的厚度比与保护层106不重叠的区域的厚度变大。例如，当使用1/103的稀氢氟酸(0.05wt％氢氟酸)对IGZO膜进行处理时按每1秒减小1nm至3nm的厚度，而当使用2/105的稀氢氟酸(0.0025wt％氢氟酸)对IGZO膜进行处理时按每1秒减小0.1nm左右的厚度。 
通过进行杂质去除处理，在通过SIMS分析法获得的浓度的峰值中，可以将绝缘层表面及氧化物半导体层表面的氯浓度设定为1×1019/cm3 以下(优选为5×1018/cm3以下，更优选为1×1018/cm3以下)。另外，可以将硼浓度设定为1×1019/cm3以下(优选为5×1018/cm3以下，更优选为1×1018/cm3以下)。此外，可以将铝浓度设定为1×1019/cm3以下(优选为5×1018/cm3以下，更优选为1×1018/cm3以下)。 
通过进行杂质去除处理，可以实现具有稳定的电特性的可靠性高的晶体管110。 
也可以在形成用作沟道保护层的保护层106之后并在形成源电极107a及漏电极107b之前进行上述杂质去除处理。通过在形成保护层106之后进行上述杂质去除处理，可以去除附着在氧化物半导体层105的表面的杂质。 
通过上述工序，可以制造晶体管110。即使在进行上述洗涤处理的情况下，包含于大气中的水分及碳等杂质有时附着在氧化物半导体层105、保护层106、以及源电极107a及漏电极107b的表面及侧面。因此，也可以在保护层106和源电极107a及漏电极107b上还形成绝缘层108(参照图2E)。绝缘层108可以通过使用与绝缘层102、栅极绝缘层104、以及保护层106相同的材料及方法形成。另外，作为绝缘层108优选使用几乎不包含水分、氢离子、OH-等杂质并能够防止上述杂质从外部侵入的材料。 
另外，在形成绝缘层108之后，也可以通过对绝缘层108引入氧(至少包含氧自由基、氧原子、氧离子中的任何一个)来使绝缘层108处于氧过剩状态。作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法以及氧气气氛下的等离子体处理等。 
通过氧的引入，切断构成绝缘层108的元素与氢之间的结合、或者该元素与羟基之间的结合，同时，使这些氢、羟基与氧起反应来生成水，从而通过在引入氧之后进行加热处理来容易使作为杂质的氢或羟基成为水而脱离。因此，也可以在对绝缘层108引入氧之后进行加热处理。然后，也可以对绝缘层108进一步引入氧来使绝缘层108处于氧过剩状态。 
另外，绝缘层108中的氢浓度低于5×1018atoms/cm3，优选为 1×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下，进一步优选为1×1016atoms/cm3以下。 
另外，优选在形成绝缘层108之前通过使用氧、一氧化二氮、或稀有气体(典型地是氩)等的等离子体处理来去除附着在表面及侧面的水分及有机物等杂质。优选在进行氧等离子体处理或一氧化二氮等离子体处理等之后以不暴露于大气的方式连续地形成绝缘层108。 
另外，作为绝缘层108也可以设置高致密度的无机绝缘膜。例如，利用溅射法形成氧化铝膜作为绝缘层108。通过提高氧化铝膜的密度(膜密度为3.2g/cm3以上，优选为3.6g/cm3以上)，可以对晶体管110赋予稳定的电特性。膜密度可以利用卢瑟福背散射分析(RBS，Rutherford Backscattering Spectrometry)或X射线反射(XRR，X-RayReflectometry)等测定。 
氧化铝能够用作晶体管110的保护绝缘层，并且具有高遮断效果(阻挡效果)，即，不使氢、水分等杂质及氧这两者透过膜的效果。 
因此，氧化铝防止在制造工序中及制造工序后成为变动的原因的氢、水分等杂质混入到氧化物半导体层105并且防止从氧化物半导体层105放出作为构成氧化物半导体的主要成分材料的氧。在本实施方式中，作为绝缘层108通过溅射法形成氧化铝。 
在形成晶体管110之后，或者在将绝缘层108形成于晶体管110上之后，也可以在大气中以100℃以上且300℃以下的温度进行1小时以上且30小时以下的加热处理。在该加热处理中，既可以保持固定的加热温度地进行加热，又可以反复多次进行以从室温到加热温度的升温和从加热温度到室温的降温为一个循环的处理。 
通过本实施方式可以提供包括具有稳定的电特性的晶体管的可靠性高的半导体装置。另外，可以高成品率地制造可靠性高的半导体装置，并且可以提高半导体装置的生产率。 
本实施方式可以与其他实施方式适当地组合而实施。 
实施方式2 
在本实施方式中，作为半导体装置的一个方式，参照图3A至图5B3说明包括与上述实施方式所公开的晶体管110不同的结构的晶体管和其制造方法。图3A是示出将氧化物半导体用于沟道被形成的半导体层的晶体管120的平面结构的俯视图，图3B是示出沿图3A中的B1-B2虚线的截面结构的截面图。另外，图3C是示出沿图3A中的B1-B2虚线的与图3B不同的截面结构的截面图。注意，为了易于理解附图，在图3A中省略衬底101、绝缘层102、栅极绝缘层104、保护层106b、以及绝缘层108。 
图3A至3C所示的晶体管120是与晶体管110相同的沟道保护型(沟道停止型)的晶体管。在本实施方式中，对晶体管120的与晶体管110不同的部分的结构及制造方法进行说明。 
在晶体管110中，保护层106在沟道宽度方向上以越过氧化物半导体层105的端部的方式延伸，而在晶体管120中，保护层106形成在氧化物半导体层105的内侧。换言之，可以说在晶体管120中，氧化物半导体层105在沟道宽度方向上以越过保护层106的端部的方式延伸。通过采用这种结构，可以通过一次的光刻工序形成氧化物半导体层105和保护层106，由此可以提高半导体装置的生产率。 
另外，图3C示出作为保护层106形成保护层106a及保护层106b的叠层结构的结构例子。通过使用与绝缘层102或栅极绝缘层104相同的材料及方法形成保护层106a和保护层106b中的一方，并且通过使用上述实施方式所示的以化学式InMZnOx(X＞0)表示的材料或以化学式InM1xM2(1-x)ZnO(0＜X＜1+α，注意α小于0.3，并且(1-X)＞0)表示的材料形成保护层106a和保护层106b中的另一方。 
例如，通过使用以化学式InMZnOx(X＞0)或化学式InM1xM2(1-x)ZnO(0＜X＜1+α，注意α小于0.3，并且(1-X)＞0)表示的材料形成与氧化物半导体层105接触的保护层106a，并且使用其蚀刻速率比保护层106a大的材料形成保护层106a上的保护层106b，除了可以得到实施方式1所示的效果以外，还可以容易将保护层106的端部形成为锥形形状。另外，通过形成由多个层构成的叠层结构的保护层106， 可以将保护层106的端部形成为阶梯形状，由此可以防止形成在其上的层的断裂提高覆盖性。 
另外，通过使用包含多量的氧的材料形成与氧化物半导体层105接触的保护层106a，并且使用以化学式InMZnOx(X＞0)或化学式InM1xM2(1-x)ZnO(0＜X＜1+α，注意α小于0.3，并且(1-X)＞0)表示的材料形成保护层106a上的保护层106b，除了可以得到实施方式1所示的效果以外，还可以将氧供应到氧化物半导体层105来填补氧化物半导体层105中的氧缺损。因此，可以提供具有稳定的电特性的可靠性高的半导体装置。 
接着，参照图4A1至图5B3说明通过一次的光刻工序形成氧化物半导体层105和保护层106的晶体管120的制造方法。图4A1至4A3是晶体管120的制造途中的俯视图。图4B1至4B3是沿图4A1至4A3中的点划线B1-B2的截面结构的截面图。并且，图5A1至5A3是晶体管120的制造途中的俯视图。图5B1至5B3是沿图5A1至5A3中的点划线B1-B2的截面结构的截面图。 
下面说明晶体管120的制造方法。首先，与实施方式1所示的制造方法同样，在衬底101上形成绝缘层102，在绝缘层102上形成栅电极103。接着，在栅电极103上形成栅极绝缘层104、氧化物半导体层201、以及绝缘层202(参照图4A1及4B1)。栅极绝缘层104、氧化物半导体层201、以及绝缘层202的形成优选连续进行而不暴露于大气。氧化物半导体层201可以使用与实施方式1所示的后面成为氧化物半导体层105的氧化物半导体层相同的材料及方法形成。并且，绝缘层202可以使用与实施方式1所示的后面成为保护层106的绝缘层相同的材料及方法形成。 
接着，在绝缘层202上形成包括厚度不同的区域的抗蚀剂掩模。包括厚度不同的区域的抗蚀剂掩模可以使用多色调光掩模形成。通过使用多色调光掩模，可以使用一个光掩模形成氧化物半导体层105和保护层106，因此可以减少光刻工序的次数。 
多色调光掩模是能够用多种级别的光量曝光的掩模；典型地，用 三种级别的光量进行曝光以设置曝光区、半曝光区以及非曝光区。借助于多色调光掩模，可以通过一次曝光及显影(development)工序形成包括多个厚度(典型地，两种厚度)的抗蚀剂掩模。因此，通过使用多色调光掩模，可以减少光掩模的数量。 
参照图6A1、6A2、6B1及6B2来描述多色调光掩模。图6A1及6B1是典型的多色调光掩模的截面图。图6A1示出灰色调掩模(gray-tonemask)304，并且图6B1示出半色调掩模(half-tone mask)314。 
图6A1所示的灰色调掩模304包括利用遮光层形成在透光衬底301上的遮光部302以及通过遮光层的图案形成的衍射光栅部303。 
衍射光栅部303包括以用于曝光的光的分辨极限以下的间隔设置的狭缝、点或网眼等，由此控制透光率。另外，该狭缝、点或网眼可以周期性地或非周期性地设置在衍射光栅部303中。 
作为透光衬底301，可以使用石英等。构成遮光部302及衍射光栅部303的遮光层使用金属膜形成即可，优选使用铬或氧化铬等形成。 
在对灰色调掩模304照射用于曝光的光时，如图6A2所示，与遮光部302重叠的区域中的透光率为0％，而遮光部302及衍射光栅部303均未设置的区域中的透光率为100％。此外，衍射光栅部303中的透光率大致在10％至70％的范围内，可以通过衍射光栅的狭缝、点或网眼等的间隔加以调整。 
图6B1所示的半色调掩模314包括在透光衬底311上用半透光层形成的半透光部312以及用遮光层形成的遮光部313。 
半透光部312可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等层形成。遮光部313使用与灰色调掩模的遮光层同样的金属膜形成即可，优选使用铬或氧化铬等来设置。 
在对半色调掩模314照射用于曝光的光时，如图6B2所示，与遮光部313重叠的区域中的透光率为0％，而遮光部313及半透光部312均未设置的区域中的透光率为100％。此外，半透光部312的透光率大致在10％至70％的范围内，可以通过所形成的材料的种类或所形成的膜的厚度等加以调整。 
由于多色调光掩模能够实现三种级别的曝光以获得曝光部分、中间曝光部分以及非曝光部分，所以可以通过一次的曝光及显影工序形成包括多个厚度(典型地，两种厚度)的区域的抗蚀剂掩模。因此，通过利用多色调光掩模，能够减少在晶体管120的制造过程中使用的光掩模的数量。 
因此，使用多色调光掩模以保护层106被形成的区域上的厚度较大且其他区域上的厚度较小的方式形成抗蚀剂掩模203(参照图4A2及4B2)。注意，在保护层106及氧化物半导体层105都不被形成的区域上不形成抗蚀剂掩模203。 
接着，使用抗蚀剂掩模203选择性地去除(蚀刻)绝缘层202和氧化物半导体层201的一部分。通过该蚀刻，形成加工为岛状的绝缘层202和氧化物半导体层105(参照图4A3及4B3)。 
接着，缩小抗蚀剂掩模203来去除抗蚀剂掩模203的较薄的区域，以形成抗蚀剂掩模204。作为缩小抗蚀剂掩模203的方法，例如使用氧等离子体的灰化即可。抗蚀剂掩模203的缩小在厚度方向上及平面方向上都产生，因此，抗蚀剂掩模204形成在氧化物半导体层105的内侧(参照图5A1及5B1)。 
接着，使用抗蚀剂掩模204蚀刻加工为岛状的绝缘层202来形成保护层106(参照图5A2及5B2)。然后，在该蚀刻之后去除抗蚀剂掩模204(参照图5A3及5B3)。 
当以抗蚀剂掩模204也被蚀刻的条件蚀刻绝缘层202时，容易将保护层106的侧面形成为锥形形状。并且，通过调节蚀刻条件，即适当地调节对抗蚀剂掩模204的蚀刻速率和对保护层106的蚀刻速率，可以控制保护层106的侧面的锥角θ。 
之后的制造工序可以与实施方式1所示的晶体管110同样地进行。在半导体装置的制造工序中，由于光掩模的使用数量的增加导致光刻工序的次数的增加，成为成品率降低及生产成本增大的原因。通过本实施方式可以通过较少的光刻工序制造半导体装置，因此可以提高半导体装置的生产率。 
本实施方式可以与其他实施方式适当地组合而实施。 
实施方式3 
在本实施方式中，作为半导体装置的一个方式，参照图7A至图7C说明包括与上述实施方式所公开的晶体管110不同的结构的晶体管。图7A是示出将氧化物半导体用于沟道被形成的半导体层的晶体管130的平面结构的俯视图，图7B是示出沿图7A中的C1-C2虚线的截面结构的截面图。另外，图7C是示出沿图7A中的D1-D2虚线的截面结构的截面图。注意，为了易于理解附图，在图7A中省略衬底101、绝缘层102、栅极绝缘层104、以及绝缘层108。 
晶体管130可以与实施方式1所示的晶体管110同样地制造，晶体管130与晶体管110不同之处在于氧化物半导体层105被保护层106和源电极107a及漏电极107b完全覆盖。 
另外，也可以在形成保护层106之后进行实施方式1所示的杂质去除处理。另外，本实施方式所公开的晶体管130因为氧化物半导体层105被保护层106和源电极107a及漏电极107b完全覆盖，所以不容易接受当形成源电极107a及漏电极107b时产生的杂质的影响。因此，可以提高半导体装置的可靠性。并且，可以省略在形成源电极107a及漏电极107b之后的杂质去除处理，由此可以提高半导体装置的生产率。 
本实施方式可以与其他实施方式适当地组合而实施。 
实施方式4 
在本实施方式中，参照图8A至图8C说明包括与上述实施方式所公开的晶体管不同的结构的晶体管。图8A是示出将氧化物半导体用于沟道被形成的半导体层的晶体管140的平面结构的俯视图，图8B是示出沿图8A中的D1-D2虚线的截面结构的截面图。另外，图8C也是示出沿图8A中的D1-D2虚线的截面结构的截面图，并且示出图8B所示的截面结构的变形例子。注意，为了易于理解附图，在图8A中省略衬 底101、绝缘层102、栅极绝缘层104、保护层106b、绝缘层108、以及平坦化层112。 
晶体管140可以与上述实施方式所示的晶体管同样地制造，晶体管140与上述实施方式所示的晶体管不同之处在于保护层106中包括接触孔111a及111b。 
下面说明晶体管140的制造方法。首先，与上述实施方式所示的制造方法同样，在衬底101上形成绝缘层102，在绝缘层102上形成栅电极103。接着，在栅电极103上形成栅极绝缘层104，在栅极绝缘层104上形成氧化物半导体层105，并且在氧化物半导体层105上形成保护层106。 
接着，通过光刻工序选择性地去除(蚀刻)与氧化物半导体层105重叠的保护层106的一部分来形成接触孔111a及111b。这样形成包括开口部(接触孔)的保护层106。在接触孔111a及111b的底部露出氧化物半导体层105。另外，作为开口部的接触孔111a及111b的形成可以与上述实施方式所示的岛状保护层106的形成方法同样地进行。 
另外，在通过干蚀刻法形成包括开口部的保护层106的情况下，为了防止在保护层106及露出的氧化物半导体层105的表面上残留杂质，而可以进行实施方式1所示的杂质去除处理。作为杂质去除处理可以与实施方式1所示的工序同样进行等离子体处理或使用溶液的处理。作为等离子体处理，可以使用氧等离子体处理或一氧化二氮等离子体处理等。此外，作为等离子体处理，也可以使用稀有气体(典型地是氩)。此外，作为使用溶液的处理，可以进行使用稀氢氟酸溶液的洗涤处理。例如，当使用稀氢氟酸时，将50wt％氢氟酸稀释为1/102至1/105左右，优选稀释为1/103至1/105左右。此外，作为使用溶液的处理，可以进行使用TMAH溶液等碱性的溶液的处理。此外，也可以使用水代替溶液来进行洗涤处理。 
接着，以覆盖接触孔111a及111b的方式形成源电极107a及漏电极107b。源电极107a及漏电极107b可以使用与上述实施方式同样的材料及方法形成。源电极107a通过接触孔111a连接于氧化物半导体 层105，漏电极107b通过接触孔111b连接于氧化物半导体层105。这样可以形成晶体管140。 
另外，本实施方式所公开的晶体管140因为氧化物半导体层105被保护层106和源电极107a及漏电极107b完全覆盖，所以不容易接受当形成源电极107a及漏电极107b时产生的杂质的影响。因此，可以提高半导体装置的可靠性。并且，可以省略在形成源电极107a及漏电极107b之后的杂质去除处理，由此可以提高半导体装置的生产率。 
另外，也可以在源电极107a及漏电极107b上形成绝缘层108。绝缘层108可以使用与上述实施方式同样的材料及方法形成。 
注意，晶体管140的沟道区域被形成在与栅电极103重叠的氧化物半导体层105中的接触孔111a和接触孔111b之间。就是说，晶体管140的沟道长度L以平行于载流子流过的方向的方向上的形成在氧化物半导体层105上的接触孔111a和接触孔111b之间的最短距离定义。此外，晶体管140的沟道宽度W以垂直于载流子流过的方向的方向上的接触孔111a的长度与接触孔111b的长度中的短一方的长度或双方的长度的平均值定义。 
图8C示出作为保护层106形成保护层106a和保护层106b的叠层结构并在源电极107a及漏电极107b上形成平坦化层112的晶体管140的结构例子。保护层106a及保护层106b可以使用与上述实施方式同样的材料及方法形成。通过采用叠层结构的包括开口部的保护层106，可以实现与当上述实施方式所说明的岛状保护层106包括叠层结构时同样的效果。 
为了降低起因于晶体管140的表面凹凸，如图8C所示，也可以形成平坦化层112。作为平坦化层112，可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯基树脂、聚酰胺或环氧树脂等有机材料。此外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以层叠多个由上述材料形成的绝缘层来形成平坦化层112。 
对平坦化层112的形成方法没有特别的限制，可以根据其材料而 利用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等、丝网印刷法、胶版印刷法等)、辊涂法、幕式涂布法、刮刀式涂布法等。 
例如，作为平坦化层112形成厚度为1500nm的丙烯酸树脂层。丙烯酸树脂层可以利用旋涂法涂布丙烯酸树脂之后进行烧结(例如在氮气气氛下以250℃的温度进行1小时的烧结)来形成。 
可以在形成平坦化层112之后进行加热处理。例如，在氮气气氛下以250℃的温度进行1小时的加热处理。 
本实施方式可以与其他实施方式适当地组合而实施。 
实施方式5 
在本实施方式中，参照图9A至图9C说明包括与上述实施方式所公开的晶体管不同的结构的晶体管。图9A是示出将氧化物半导体用于沟道被形成的半导体层的晶体管150的平面结构的俯视图，图9B是示出沿图9A中的E1-E2虚线的截面结构的截面图。另外，图9C也是示出沿图9A中的E1-E2虚线的截面结构的截面图，并且示出图9B所示的截面结构的变形例子。注意，为了易于理解附图，在图9A中省略衬底101、绝缘层102、以及栅极绝缘层104。 
图9A至图9C所示的晶体管150是被称为沟道蚀刻型的底栅结构的晶体管之一，并且是被称为反交错型的晶体管之一。 
沟道蚀刻型的晶体管150与上述实施方式所示的晶体管110至晶体管140不同之处在于在源电极107a及漏电极107b与氧化物半导体层105之间不形成用作沟道保护层的保护层106。由此，即使不使用多色调光掩模，也可以通过比晶体管110、晶体管130、以及晶体管140少的次数的光刻工序制造晶体管150。 
下面说明晶体管150的制造方法。首先，与上述实施方式所示的制造方法同样，在衬底101上形成绝缘层102，在绝缘层102上形成栅电极103。接着，在栅电极103上形成栅极绝缘层104，在栅极绝缘层104上形成氧化物半导体层105。 
接着，在氧化物半导体层105上形成导电层，通过光刻工序形成 源电极107a及漏电极107b。源电极107a及漏电极107b可以使用与上述实施方式同样的材料及方法形成。 
注意，晶体管150的沟道区域被形成在与栅电极103重叠的氧化物半导体层105中的源电极107a及漏电极107b之间。就是说，晶体管150的沟道长度L根据与栅电极103重叠的氧化物半导体层105中的从与氧化物半导体层105接触的源电极107a的端部到与氧化物半导体层105接触的漏电极107b的端部的最短距离而确定。此外，晶体管150的沟道宽度W以如下值定义，即，与栅电极103重叠的氧化物半导体层105中的垂直于沟道长度L的方向上的氧化物半导体层105和源电极107a接触的长度与氧化物半导体层105和漏电极107b接触的长度中的短一方的长度或双方的长度的平均值。 
在形成源电极107a及漏电极107b之后进行实施方式1所示的杂质去除处理。因为晶体管150是沟道蚀刻型晶体管，所以当在形成源电极107a及漏电极107b之后杂质附着于沟道区上时容易导致晶体管的截止电流的增大、由源电极107a和漏电极107b短路引起的晶体管的电特性的劣化。因此，在形成源电极107a及漏电极107b之后进行杂质去除处理，可以实现具有稳定的电特性的可靠性高的晶体管150。 
接着，在源电极107a和漏电极107b上以接触于氧化物半导体层105的一部分的方式形成保护层116。保护层116可以使用与绝缘层102、栅极绝缘层104、保护层106、以及绝缘层108同样的材料及方法形成。 
另外，优选在形成保护层116之前通过进行氧等离子体处理或一氧化二氮等离子体处理等来去除附着在表面的水分及有机物。优选在进行氧等离子体处理或一氧化二氮等离子体处理等之后以不暴露于大气的方式连续地形成保护层116。 
另外，当作为保护层116使用上述实施方式所示的以化学式InMZnOx(X＞0)表示的材料或以化学式InM1xM2(1-x)ZnO(0＜X＜1+α，注意α小于0.3，并且(1-X)＞0)表示的材料时，可以保持背沟道一侧的氧化物半导体层105与保护层116之间的界面的良好状态。因此，可以提供 具有稳定的电特性的可靠性高的半导体装置。 
另外，通过将其绝缘性高于氧化物半导体层105的绝缘性的氧化物半导体用于氧化物半导体层105的上层或下层，可以抑制绝缘层的充电所引起的阈值电压的变动而不产生寄生沟道。因此，因为可以防止静电等所导致的晶体管的特性劣化或损坏，所以可以高成品率地制造半导体装置，并且可以提高半导体装置的生产率。并且，可以提高半导体装置的可靠性。作为其绝缘性高于氧化物半导体层105的绝缘性的氧化物半导体，可以使用以上述化学式表示的材料。 
另外，图9C示出作为栅极绝缘层104形成栅极绝缘层104a和栅极绝缘层104b的叠层结构的结构例子。使用与绝缘层102或栅极绝缘层104同样的材料及方法形成栅极绝缘层104a和栅极绝缘层104b中的一方，并且使用以化学式InMZnOx表示的材料或以化学式InM1xM2(1-x)ZnO表示的材料形成栅极绝缘层104a和栅极绝缘层104b中的另一方。 
例如，通过使用以化学式InMZnOx表示的材料或以化学式InM1xM2(1-x)ZnO表示的材料形成与氧化物半导体层105接触的栅极绝缘层104b，可以保持氧化物半导体层105与栅极绝缘层104b之间的界面的良好状态，并且可以实现晶体管的良好的特性。因此，可以提供具有稳定的电特性的可靠性高的半导体装置。 
另外，通过使用以化学式InMZnOx表示的材料或以化学式InM1xM2(1-x)ZnO表示的材料在氧化物半导体层105的上层及下层形成绝缘层，可以进一步提高半导体装置的可靠性。 
本实施方式可以与其他实施方式适当地组合而实施。 
实施方式6 
通过使用上述实施方式所示的晶体管可以制造具有显示功能的半导体装置(也称为显示装置)。此外，通过将包括晶体管的驱动电路的一部分或整个部分与像素部一体地形成在相同的衬底上，可以形成系统整合型面板(system-on-panel)。在本实施方式中，参照图10A至 10C以及图11A和11B说明使用上述实施方式所示的晶体管的显示装置的例子。注意，图11A和11B是示出沿图10B中的M-N虚线的截面结构的截面图。 
在图10A中，以围绕设置在第一衬底4001上的像素部4002的方式设置密封剂4005，并且，使用第二衬底4006进行密封。在图10A中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体或多晶半导体形成在另行准备的衬底上的信号线驱动电路4003、扫描线驱动电路4004。此外，供给到信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC(Flexible printed circuit：柔性印刷电路)4018a、4018b供给。 
在图10B和图10C中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002、扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图10B和图10C中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体或多晶半导体形成在另行准备的衬底上的信号线驱动电路4003。在图10B和图10C中，供给到信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC4018供给。 
此外，图10B和图10C示出另行形成信号线驱动电路4003并且将该信号线驱动电路4003安装到第一衬底4001的实例，但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以另行仅形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。 
注意，对另行形成的驱动电路的安装方法没有特别的限制，而可以采用COG(Chip On Glass，玻璃上芯片)方法、引线键合方法或者使用TCP(Tape Carrier Package，带载封装)的方法等已知的安装方法。图10A是通过COG方法安装形成在另行准备的衬底上的信号线驱动电路4003、扫描线驱动电路4004的例子，图10B是通过COG方法安 装形成在另行准备的衬底上的信号线驱动电路4003的例子，而图10C是作为TCP安装形成在另行准备的衬底上的信号线驱动电路4003的例子。 
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。 
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外，显示装置还包括：安装有诸如FPC或TCP的连接器的模块；在FPC或TCP的端部设置有印刷线路板的模块；或者通过COG方式将IC(集成电路)直接安装到显示元件的模块。 
此外，设置在第一衬底上的像素部及扫描线驱动电路包括多个晶体管，可以应用上述实施方式所示的晶体管。 
作为设置在显示装置中的显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，包括无机EL(Electro Luminescence，电致发光)、有机EL等。此外，也可以应用电子墨水等由于电作用而改变对比度的显示媒介。 
如图11A及11B所示，半导体装置包括连接端子电极4015及端子电极4016，连接端子电极4015及端子电极4016通过各向异性导电层4019电连接到FPC4018所包括的端子。 
连接端子电极4015由与第一电极层4030相同的导电层形成，并且，端子电极4016由与晶体管4010、4011的源电极及漏电极相同的导电层形成。 
此外，设置在第一衬底4001上的像素部4002、扫描线驱动电路4004包括多个晶体管，在图11A及11B中示出像素部4002所包括的晶体管4010、扫描线驱动电路4004所包括的晶体管4011。在图11A中，在晶体管4010、4011上设置有绝缘层4020，并且在图11B中，在绝缘膜4024上还设置有平坦化层4021。另外，绝缘层4023是用作基底层的绝缘层。 
在本实施方式中，作为晶体管4010、4011可以使用上述实施方式 所示的晶体管。 
上述实施方式所示的晶体管的电特性变动被抑制，所以在电性上稳定。因此，作为图11A和11B所示的本实施方式的半导体装置，可以提供可靠性高的半导体装置。 
此外，在图11B中，在绝缘层4024上的与驱动电路用晶体管4011的氧化物半导体层的沟道形成区重叠的位置设置有导电层4017。在本实施方式中，由与第一导电层4030相同的层形成导电层4017。通过将导电层4017设置在与氧化物半导体层的沟道形成区重叠的位置，可以进一步降低BT试验前后的晶体管4011的阈值电压的变化量。此外，导电层4017的电位既可以与晶体管4011的栅电极的电位相同，又可以不同，并且，还可以将导电层4017用作第二栅电极。此外，导电层4017的电位也可以为GND、0V或浮动状态。 
此外，导电层4017还具有遮蔽外部的电场的功能。就是说，导电层4017还具有不使外部的电场作用到内部(包括薄膜晶体管的电路部)的功能(尤其是，遮蔽静电的静电遮蔽功能)。利用导电层4017的遮蔽功能，可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。导电层4017可以用于上述实施方式所示的任何晶体管。 
设置在像素部4002中的晶体管4010电连接到显示元件，构成显示面板。只要可以进行显示就对显示元件没有特别的限制，而可以使用各种各样的显示元件。 
图11A示出将液晶元件用作显示元件的液晶显示装置的实例。在图11A中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。注意，以夹持液晶层4008的方式设置有用作取向膜的绝缘层4032、4033。第二电极层4031设置在第二衬底4006一侧，并且，第一电极层4030和第二电极层4031隔着液晶层4008重叠。 
此外，间隔物4035是通过对绝缘层选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制第一电极层4030和第二电极层4031之间的间隔(单元间隙)而设置的。注意，也可以使用球状间隔物。 
当作为显示元件使用液晶元件时，可以使用熟致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。 
另外，也可以采用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相中之一种，当使胆甾相液晶的温度升高时，在即将由胆甾相液晶转变成均质相之前呈现。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5wt.％以上的手性试剂的液晶组成物用于液晶层。由于包括呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为1msec以下，并且它具有光学各向同性，所以不需要取向处理，并且视角依赖性低。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。在使用氧化物半导体层的晶体管中，电特性因静电而有可能显著地变动而越出设计范围。因此，将蓝相的液晶材料用于包括使用氧化物半导体层的晶体管的液晶显示装置是更有效的。 
此外，液晶材料的固有电阻为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。注意，本说明书中的固有电阻的值为以20℃测量的值。 
在本实施方式中使用的包括高纯度化的氧化物半导体层的晶体管可以降低截止状态下的电流值(截止电流值)。因此，可以延长图像信号等的电信号的保持时间，并且，还可以延长电源导通状态下的写入间隔。因此，可以降低刷新工作的频度，所以发挥抑制耗电量的效果。 
考虑到配置在像素部中的晶体管的漏电流等而以能够在指定期间中保持电荷的方式设定设置在液晶显示装置中的存储电容器的大小。可以考虑到晶体管的截止电流等设定存储电容器的大小。通过使用包括高纯度的氧化物半导体层的晶体管，设置具有各像素中的液晶电容的1/3以下，优选为1/5以下的电容大小的存储电容器，就足够了。 
此外，由于使用上述氧化物半导体的晶体管可以得到较高的场效 应迁移率，因此可以进行高速驱动。由此，通过在具有显示功能的半导体装置的像素部中使用上述晶体管，可以提供高图像质量的图像。另外，因为该晶体管可以在同一衬底上分别制造驱动电路部或像素部，所以可以缩减半导体装置的部件数量。 
液晶显示装置可以采用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面内转换)模式、FFS(Fringe FieldSwitching，边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell，轴对称排列微单元)模式、OCB(Optical CompensatedBirefringence，光学补偿弯曲)模式、FLC(Ferroelectric LiquidCrystal，铁电性液晶)模式、以及AFLC(Anti Ferroelectric LiquidCrystal，反铁电性液晶)模式等。 
另外，也可以使用常黑型液晶显示装置，例如采用垂直配向(VA)模式的透过型液晶显示装置。在此，垂直配向模式是指控制液晶显示面板的液晶分子的排列的方式的一种，是当不施加电压时液晶分子朝向垂直于面板表面的方向的方式。作为垂直配向模式，可以举出几个例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV(Advanced Super View)模式等。此外，也可以使用将像素(pixel)分成几个区域(子像素)，并且使分子分别倒向不同方向的称为多畴化或者多畴设计的方法。 
此外，在显示装置中，适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。 
另外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中控制的颜色因素不局限于RGB(R显示红色，G显示绿色，B显示蓝色)的三种颜色。例如，也可以采用RGBW(W显示白色)或对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种颜色以上的颜色。注意，也 可以按每个颜色因素的点使其显示区域的大小不同。但是，本发明不局限于彩色显示的显示装置，而也可以应用于单色显示的显示装置。 
另外，作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区别，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。 
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括发光有机化合物的层，以使电流流过。并且，通过这些载流子(电子及空穴)重新结合，发光有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。 
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件包括一种结构，其中，发光层夹在电介质层之间，并且该夹着发光层的电介质层夹在电极之间，其发光机理是利用金属离子的内壳层电子跃迁的局部型发光。注意，这里作为发光元件使用有机EL元件进行说明。 
为了取出发光，使发光元件的一对电极中的至少一个具有透光性即可。并且，在衬底上形成晶体管及发光元件，作为发光元件，有从与衬底相反一侧的表面取出发光的顶部发射；从衬底一侧的表面取出发光的底部发射；从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构的发光元件，可以应用上述任一种发射结构的发光元件。 
图11B示出作为显示元件使用发光元件的发光装置的例子。作为显示元件的发光元件4513与设置在像素部4002中的晶体管4010电连接。注意，发光元件4513的结构是由第一电极层4030、场致发光层4511、第二电极层4031构成的叠层结构，但是，不局限于图11B所示的结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。 
分隔壁4510使用有机绝缘材料或无机绝缘材料形成。尤其是，优选使用感光树脂材料，在第一电极层4030上形成开口部，并且将该开口部的侧壁形成为具有连续曲率的倾斜面。 
场致发光层4511可以使用一个层构成，也可以使用多个层的叠层构成。 
为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513中，也可以在第二电极层4031及隔壁4510上形成保护层。作为保护层，可以形成氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、DLC膜等。此外，在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充材料4514并被密封。如此，为了不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。 
作为填充材料4514，除了氮或氩等惰性气体以外，也可以使用紫外线固化树脂或热固化树脂，例如可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作为填充材料使用氮，即可。 
另外，如果需要，则也可以在发光元件的射出表面上适当地设置诸如偏振片或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板，λ/2板)、滤色片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置防反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。 
关于对显示元件施加电压的第一电极层4030及第二电极层4031(也称为像素电极层、公共电极层、对置电极层等)，根据取出光的方向、设置电极层的地方以及电极层的图案结构而选择其透光性、反射性，即可。 
作为第一电极层4030、第二电极层4031，可以使用包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等具有透光性的导电材料。 
此外，第一电极层4030、第二电极层4031可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等的金属、其合金或者其金属氮化物中的一种或多种来形成。 
此外，第一电极层4030、第二电极层4031可以使用包含导电高分子(也称为导电聚合体)的导电组成物来形成。作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的两种以上构成的共聚物或其衍生物等。 
此外，由于晶体管容易因静电等而损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。 
如上所述，通过应用上述实施方式所示的晶体管，可以提供具有显示功能的可靠性高的半导体装置。 
本实施方式可以与其他实施方式适当地组合而实施。 
实施方式7 
通过使用上述实施方式所示的晶体管，可以制造具有读取对象物的信息的图像传感器功能的半导体装置。 
图12A示出具有图像传感器功能的半导体装置的一个例子。图12A是光电传感器的等效电路，而图12B是示出光电传感器的一部分的截面图。 
光电二极管602的一个电极电连接到光电二极管复位信号线658，而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器参考信号线672，而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659，晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。 
注意，在本说明书的电路图中，为了使使用氧化物半导体层的晶体管一目了然，将使用氧化物半导体层的晶体管的符号表示为“OS”。 在图12A中，晶体管640和晶体管656可以应用上述实施方式所示的晶体管，是将氧化物半导体用于沟道被形成的半导体层的晶体管。在本实施方式中示出应用包括与实施方式4所示的晶体管140同样的结构的晶体管的例子。晶体管640是在氧化物半导体层上设置有用作沟道保护层的绝缘层的底栅结构的反交错晶体管。 
图12B是示出光电传感器中的光电二极管602和晶体管640的结构例子的截面图，其中在具有绝缘表面的衬底601(TFT衬底)上设置有用作传感器的光电二极管602和晶体管640。在光电二极管602和晶体管640上使用粘合层608设置有衬底613。 
在晶体管640上设置有绝缘层631、绝缘层633以及绝缘层634。光电二极管602设置在绝缘层633上，并且光电二极管602包括如下结构：在形成于绝缘层633上的电极641a、641b与设置在绝缘层634上的电极层642之间从绝缘层633一侧依次层叠有第一半导体层606a、第二半导体层606b及第三半导体层606c。 
电极641b与形成在绝缘层634上的导电层643电连接，并且电极层642通过电极641a与导电层645电连接。导电层645与晶体管640的栅电极层电连接，并且光电二极管602与晶体管640电连接。 
在此，示出一种pin型光电二极管，其中层叠有用作第一半导体层606a的具有p型导电型的半导体层、用作第二半导体层606b的高电阻的半导体层(i型半导体层)、用作第三半导体层606c的具有n型导电型的半导体层。 
第一半导体层606a是p型半导体层，而可以由包含赋予p型的杂质元素的非晶硅形成。使用包含属于周期表中的第13族的杂质元素(例如，硼(B))的半导体材料气体通过等离子体CVD法来形成第一半导体层606a。作为半导体材料气体，可以使用硅烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅之后，使用扩散法或离子注入法将杂质元素引入到该非晶硅。优选在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅 的方法，可以使用LPCVD法、气相生长法或溅射法等。优选将第一半导体层606a的厚度设定为10nm以上且50nm以下。 
第二半导体层606b是i型半导体层(本征半导体层)，而可以由非晶硅形成。为了形成第二半导体层606b，通过等离子体CVD法使用半导体材料气体来形成非晶硅。作为半导体材料气体，可以使用硅烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相生长法、溅射法等形成第二半导体层606b。优选将第二半导体层606b的厚度设定为200nm以上且1000nm以下。 
第三半导体层606c是n型半导体层，而可以由包含赋予n型的杂质元素的非晶硅形成。使用包含属于周期表中的第15族的杂质元素(例如，磷(P))的半导体材料气体通过等离子体CVD法形成第三半导体层606c。作为半导体材料气体，可以使用硅烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅之后，使用扩散法或离子注入法将杂质元素引入到该非晶硅。优选在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅的方法，可以使用LPCVD法、气相生长法或溅射法等。优选将第三半导体层606c的厚度设定为20nm以上且200nm以下。 
此外，第一半导体层606a、第二半导体层606b以及第三半导体层606c也可以使用多晶半导体或微晶半导体(Semi AmorphousSemiconductor，SAS)形成而可以不使用非晶半导体形成。 
此外，由于光电效应生成的空穴的迁移率低于电子的迁移率，因此当p型半导体层一侧的表面用作光接收面时，pin型光电二极管具有良好的特性。这里示出将光电二极管602从形成有pin型光电二极管的衬底601的面接收的光622转换为电信号的例子。此外，来自其导电型与用作光接收面的半导体层一侧相反的半导体层一侧的光是干扰光，因此，电极层优选使用具有遮光性的导电层。另外，也可以将n型半导体层一侧的表面用作光接收面。 
可以通过使用绝缘材料且根据材料使用溅射法、等离子体CVD法、 SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)等来形成绝缘层631、绝缘层633、绝缘层634。 
作为绝缘层631，例如可以使用氧化硅、氧氮化硅、氧化铝、氧氮化铝等氧化物绝缘物、氮化硅、氮氧化硅、氮化铝、氮氧化铝等氮化物绝缘物的单层或叠层。 
在本实施方式中，作为绝缘层631使用氧化铝。绝缘层631可以通过溅射法形成。 
在氧化物半导体层上作为绝缘层631设置的氧化铝具有高遮断效果(阻挡效果)，即不使氢、水分等杂质及氧的双方透过膜的效果。 
因此，氧化铝用作保护层，而防止在制造工序中及制造之后导致电特性变动的氢、水分等杂质混入到氧化物半导体层，并且防止从氧化物半导体层释放氧化物半导体的主要构成材料的氧。 
作为绝缘层633、634，优选采用用作减少表面凹凸的平坦化层的绝缘层。作为绝缘层633、634，例如可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂、聚酰胺或环氧树脂等具有耐热性的有机绝缘材料。除了上述有机绝缘材料之外，也可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等的单层或叠层。 
通过检测入射到光电二极管602的光，可以读取检测对象的信息。另外，在读取检测对象的信息时，可以使用背光灯等的光源。 
上述实施方式所示的晶体管的电特性变动被抑制，所以在电性上稳定。因此，可以提供包括具有稳定的电特性的晶体管640的可靠性高的半导体装置。另外，可以高成品率地制造可靠性高的半导体装置，并且可以实现高生产率。 
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而实施。 
实施方式8 
可以将本说明书所公开的半导体装置应用于多种电子设备(包括游戏机)。作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的显示器、数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、移动信息终端、声音再现装置、游戏机(弹子机、投币机等)、框体游戏机等。图13A至13C示出这些电子设备的具体例子。 
图13A示出包括显示部的桌子9000。在桌子9000中，框体9001组装有显示部9003，利用显示部9003可以显示图像。另外，在此示出利用四个腿部9002支撑框体9001的结构。另外，框体9001包括用来供应电力的电源供应线9005。 
实施方式1至实施方式4中的任一所示的半导体装置可以应用于显示部9003，由此可以对电子设备赋予高可靠性。 
显示部9003具有触屏输入功能。通过用指头等接触显示于桌子9000的显示部9003中的显示按钮9004，可以进行屏面操作或信息输入。并且通过使桌子具有能够与其他家电产品进行通讯的功能或能够控制其他家电产品的功能，可以将显示部9003用作通过屏面操作控制其他家电产品的控制装置。例如，通过使用实施方式3所示的具有图像传感器功能的半导体装置，可以使显示部9003具有触屏输入功能。 
另外，利用设置于框体9001的铰链也可以将显示部9003的屏面以垂直于地板的方式立起来，从而也可以将桌子9000用作电视装置。虽然如果在小房间里设置大屏面的电视装置则自由使用的空间变小，然而，如果在桌子内安装有显示部则可以有效地利用房间的空间。 
图13B示出电视装置9100的一个例子。在电视装置9100中，框体9101组装有显示部9103。利用显示部9103可以显示图像。此外，在此示出利用支架9105支撑框体9101的结构。 
可以通过利用框体9101所具备的操作开关、另外提供的遥控操作机9110进行电视装置9100的操作。通过利用遥控操作机9110所具备的操作键9109，可以进行频道及音量的操作，并可以对在显示部9103上显示的映像进行操作。此外，也可以采用在遥控操作机9110中设置 显示从该遥控操作机9110输出的信息的显示部9107的结构。 
图13B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以利用接收机接收一般的电视广播。再者，电视装置9100通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。 
实施方式1至实施方式4中的任一所示的半导体装置可以应用于显示部9103、9107，由此可以对电视装置及遥控操作机赋予高可靠性。 
图13C示出计算机，该计算机包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口9205、定位装置9206等。该计算机通过将利用本发明的一个方式制造的半导体装置用于显示部9203来制造。通过利用上述实施方式所示的半导体装置，可以提供可靠性高的计算机。 
图14A及14B是能够进行折叠的平板终端。图14A示出打开的状态。平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、卡子9033以及操作开关9038。 
实施方式1至实施方式4中的任一所示的半导体装置可以应用于显示部9631a及显示部9631b，由此可以提供可靠性高的平板终端。 
在显示部9631a中，可以将其一部分用作触摸屏的区域9632a，并且可以通过接触所显示的操作键9638来输入数据。此外，作为一个例子，显示部9631a的一半只具有显示的功能，并且另一半具有触摸屏的功能，但是不局限于该结构。也可以采用显示部9631a的整个区域具有触摸屏的功能的结构。例如，可以在显示部9631a的全面显示键盘来将其用作触摸屏，并且将显示部9631b用作显示画面。 
此外，在显示部9631b中与显示部9631a同样，也可以将其一部分用作触摸屏的区域9632b。此外，通过使用指头或触屏笔等接触触摸屏上的键盘显示切换按钮9639的位置上，可以在显示部9631b上显示键盘。 
此外，也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行触摸输入。 
另外，显示模式切换开关9034能够进行竖屏显示和横屏显示等显示的方向的切换以及黑白显示和彩色显示的切换等。根据通过平板终端所内置的光传感器所检测的使用时的外光的光量，省电模式切换开关9036可以使显示的亮度设定为最适合的亮度。平板终端除了光传感器以外还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置。 
此外，图14A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子，但是不局限于此，既可以一方的尺寸和另一方的尺寸不同又可以它们的显示质量有差异。例如显示部9631a和9631b中的一方可以进行比另一方更高精细的显示。 
图14B示出合上的状态，并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634、电池9635以及DCDC转换器9636。此外，在图14B中，作为充放电控制电路9634的一个例子示出具有电池9635和DCDC转换器9636的结构。 
此外，平板终端能够进行折叠，因此不使用时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，而可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。 
此外，图14A及14B所示的平板终端还可以具有如下功能：显示各种各样的信息(静态图像、动态图像、文字图像等)；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑的触摸输入；通过各种各样的软件(程序)控制处理等。 
通过利用安装在平板终端的表面上的太阳能电池9633，可以将电力供应到触摸屏、显示部或图像信号处理部等。注意，可以将太阳能电池9633设置在框体9630的单面或双面，由此能够高效地对电池9635进行充电，所以是优选的。另外，当作为电池9635使用锂离子电池时，有可以实现小型化等的优点。 
另外，参照图14C所示的方框图对图14B所示的充放电控制电路 9634的结构和工作进行说明。图14C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631，电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应图14B所示的充放电控制电路9634。 
首先，说明在利用外光使太阳能电池9633发电时的工作的例子。使用DCDC转换器9636对太阳能电池9633所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且，当利用来自太阳能电池9633的电力使显示部9631工作时使开关SW1导通，并且，利用转换器9637将来自太阳能电池9633的电力升压或降压到显示部9631所需要的电压。另外，可以采用当不进行显示部9631中的显示时，使开关SW1截止且使开关SW2导通来对电池9635进行充电的结构。 
注意，作为发电单元的一个例子示出太阳能电池9633，但是不局限于此，也可以使用压电元件(piezoelectric element)或热电转换元件(珀耳帖元件(Peltier element))等其他发电单元进行电池9635的充电。例如，也可以使用以无线(不接触)的方式能够收发电力来进行充电的无线电力传输模块或组合其他充电方法进行充电。 
本实施方式所示的结构及方法等可以与其他的实施方式所示的结构及方法等适当地组合而实施。 

Claims (11)

1. 一种半导体装置，包括：
栅电极；
栅极绝缘层；
氧化物半导体层；以及
保护层，
其中所述氧化物半导体层隔着所述栅极绝缘层与所述栅电极重叠，
所述保护层隔着所述氧化物半导体层与所述栅极绝缘层重叠，
所述保护层包括包含In、元素M及Zn的氧化物材料，
并且所述元素M是3A族元素、4A族元素或4B族元素。
2. 根据权利要求1所述的半导体装置，其中所述保护层包括包含元素M的以化学式InMZnO x (X＞0)表示的材料。
3. 根据权利要求1所述的半导体装置，其中所述元素M是Ti、Zr、Hf、Ge、Ce或Y。
4. 根据权利要求1所述的半导体装置，其中所述保护层包括其绝缘性高于上述氧化物半导体层的绝缘性的氧化物半导体。
5. 根据权利要求1所述的半导体装置，其中所述半导体装置是选自包括显示部的桌子、电视装置、计算机、平板终端中的一个。
6. 一种半导体装置，包括：
栅电极；
栅极绝缘层；
氧化物半导体层；以及
保护层，
其中所述氧化物半导体层隔着所述栅极绝缘层与所述栅电极重叠，
所述保护层隔着所述氧化物半导体层与所述栅极绝缘层重叠，
所述保护层包括包含In、元素M 1 、元素M 2 及Zn的氧化物材料，
所述元素M 1 是3B族元素，
并且所述元素M 2 是3A族元素、4A族元素或4B族元素。
7. 根据权利要求6所述的半导体装置，其中所述保护层包括包含所述元素M 1 及所述元素M 2 的以化学式                                               
Figure 2012104476662100001DEST_PATH_IMAGE002
 (
Figure 2012104476662100001DEST_PATH_IMAGE004
，
Figure DEST_PATH_IMAGE006
小于0.3，并且（1-X）＞0)表示的材料。
8. 根据权利要求6所述的半导体装置，其中所述元素M 1 是Ga。
9. 根据权利要求6所述的半导体装置，其中所述元素M 2 是Ti、Zr、Hf、Ge、Ce或Y。
10. 根据权利要求6所述的半导体装置，其中所述保护层包括其绝缘性高于上述氧化物半导体层的绝缘性的氧化物半导体。
11. 根据权利要求6所述的半导体装置，其中所述半导体装置是选自包括显示部的桌子、电视装置、计算机、平板终端中的一个。
CN201210447666.2A 2011-11-11 2012-11-09 半导体装置 Expired - Fee Related CN103107200B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-247941 2011-11-11
JP2011247941 2011-11-11

Publications (2)

Publication Number Publication Date
CN103107200A true CN103107200A (zh) 2013-05-15
CN103107200B CN103107200B (zh) 2018-10-19

Family

ID=48279728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210447666.2A Expired - Fee Related CN103107200B (zh) 2011-11-11 2012-11-09 半导体装置

Country Status (4)

Country Link
US (1) US9082861B2 (zh)
JP (7) JP6087111B2 (zh)
KR (5) KR20130052513A (zh)
CN (1) CN103107200B (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206684A (zh) * 2015-05-04 2016-12-07 清华大学 氧化物半导体膜及其制备方法
CN106187100A (zh) * 2015-05-04 2016-12-07 清华大学 溅射靶及其制备方法
CN106435490A (zh) * 2015-08-06 2017-02-22 清华大学 溅射靶及氧化物半导体膜以及其制备方法
CN106435491A (zh) * 2015-08-06 2017-02-22 清华大学 溅射靶及氧化物半导体膜以及其制备方法
CN107195549A (zh) * 2017-05-15 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107403730A (zh) * 2011-12-01 2017-11-28 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN107464742A (zh) * 2016-06-02 2017-12-12 乐金显示有限公司 制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备
CN107664889A (zh) * 2017-09-14 2018-02-06 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
CN108987467A (zh) * 2018-06-26 2018-12-11 浙江大学 一种多元非晶氧化物半导体薄膜及其薄膜晶体管
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN111048523A (zh) * 2019-11-25 2020-04-21 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN112526818A (zh) * 2020-12-02 2021-03-19 北海惠科光电技术有限公司 半色调掩膜版和薄膜晶体管阵列基板制造方法
CN112635573A (zh) * 2014-06-20 2021-04-09 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN113314424A (zh) * 2021-05-27 2021-08-27 惠科股份有限公司 薄膜晶体管及其制备方法和阵列基板、显示器件
CN114613817A (zh) * 2022-03-02 2022-06-10 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
US11417773B2 (en) 2018-05-25 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11581439B2 (en) 2013-06-27 2023-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12453187B2 (en) 2018-10-26 2025-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI588910B (zh) 2011-11-30 2017-06-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
KR102014197B1 (ko) * 2012-10-25 2019-08-26 삼성전자주식회사 반도체 장치 및 이의 형성 방법
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI677989B (zh) * 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101512726B1 (ko) * 2013-10-15 2015-04-20 연세대학교 산학협력단 패시베이션층 조성물, 패시베이션 방법, 박막 트랜지스터 및 박막 트랜지스터 제조 방법
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6496132B2 (ja) * 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
JP6537264B2 (ja) 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
TWI685116B (zh) * 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI672804B (zh) * 2014-05-23 2019-09-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置的製造方法
FR3024590B1 (fr) * 2014-07-31 2018-01-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant electronique comprenant une portion d'un oxyde semiconducteur et son procede de fabrication
CN104218041B (zh) * 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
JP6698549B2 (ja) * 2014-12-18 2020-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102338190B1 (ko) * 2015-04-10 2021-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
JP6457896B2 (ja) * 2015-07-09 2019-01-23 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
WO2017094548A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
KR102592992B1 (ko) * 2016-07-30 2023-10-23 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
KR102461572B1 (ko) * 2017-12-08 2022-10-31 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
US20220293657A1 (en) * 2019-09-23 2022-09-15 Egis Technology Inc. Integrated optical sensor and method of manufacturing the same
WO2022009823A1 (ja) * 2020-07-07 2022-01-13 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタアレイおよび薄膜トランジスタの製造方法
JP7487094B2 (ja) * 2020-12-23 2024-05-20 株式会社 日立パワーデバイス 半導体装置
JP7672648B2 (ja) * 2021-02-25 2025-05-08 国立大学法人 東京大学 無機／有機ハイブリッド相補型半導体デバイス及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070063211A1 (en) * 2005-09-06 2007-03-22 Canon Kabushiki Kaisha Thin-film transistor and thin-film diode having amorphous-oxide semiconductor layer
US20100127266A1 (en) * 2008-11-19 2010-05-27 Kabushiki Kaisha Toshiba Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
CN101752428A (zh) * 2008-12-12 2010-06-23 佳能株式会社 场效应晶体管、场效应晶体管的制造方法和显示装置
CN101911303A (zh) * 2007-12-25 2010-12-08 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
WO2011096263A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05203993A (ja) * 1991-11-29 1993-08-13 Sharp Corp 金属配線基板及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0669505A (ja) * 1992-08-18 1994-03-11 Sharp Corp 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0961853A (ja) * 1995-06-12 1997-03-07 Toshiba Corp 液晶表示装置、及びその製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8357937B2 (en) * 2006-12-19 2013-01-22 Lg Display Co., Ltd. Thin film transistor liquid crystal display device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5652207B2 (ja) * 2008-11-28 2015-01-14 ソニー株式会社 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器
WO2010071183A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
JP2010205932A (ja) * 2009-03-03 2010-09-16 Fujifilm Corp 電界効果型トランジスタ
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5615018B2 (ja) * 2009-04-10 2014-10-29 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011043300A1 (ja) * 2009-10-09 2011-04-14 シャープ株式会社 半導体装置およびその製造方法
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011058865A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101840622B1 (ko) * 2009-12-21 2018-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP5523896B2 (ja) * 2010-03-31 2014-06-18 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP5496745B2 (ja) * 2010-03-31 2014-05-21 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR101994909B1 (ko) * 2010-04-09 2019-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012002974A1 (en) * 2010-07-02 2012-01-05 Hewlett-Packard Development Company, L.P. Thin film transistors
JP5856827B2 (ja) 2010-12-09 2016-02-10 株式会社半導体エネルギー研究所 半導体装置
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070063211A1 (en) * 2005-09-06 2007-03-22 Canon Kabushiki Kaisha Thin-film transistor and thin-film diode having amorphous-oxide semiconductor layer
CN101911303A (zh) * 2007-12-25 2010-12-08 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
US20100127266A1 (en) * 2008-11-19 2010-05-27 Kabushiki Kaisha Toshiba Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
CN101752428A (zh) * 2008-12-12 2010-06-23 佳能株式会社 场效应晶体管、场效应晶体管的制造方法和显示装置
WO2011096263A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403730B (zh) * 2011-12-01 2020-11-27 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US10658517B2 (en) 2011-12-01 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN107403730A (zh) * 2011-12-01 2017-11-28 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US11581439B2 (en) 2013-06-27 2023-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN112635573B (zh) * 2014-06-20 2025-04-22 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN112635573A (zh) * 2014-06-20 2021-04-09 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN106187100A (zh) * 2015-05-04 2016-12-07 清华大学 溅射靶及其制备方法
CN106187100B (zh) * 2015-05-04 2019-02-12 清华大学 溅射靶及其制备方法
US10480061B2 (en) 2015-05-04 2019-11-19 Tsinghua University Sputtering target
CN106206684B (zh) * 2015-05-04 2020-06-09 清华大学 氧化物半导体膜及其制备方法
CN106206684A (zh) * 2015-05-04 2016-12-07 清华大学 氧化物半导体膜及其制备方法
CN106435491A (zh) * 2015-08-06 2017-02-22 清华大学 溅射靶及氧化物半导体膜以及其制备方法
CN106435490A (zh) * 2015-08-06 2017-02-22 清华大学 溅射靶及氧化物半导体膜以及其制备方法
CN106435490B (zh) * 2015-08-06 2018-11-30 清华大学 溅射靶及氧化物半导体膜以及其制备方法
CN106435491B (zh) * 2015-08-06 2019-02-12 清华大学 溅射靶及氧化物半导体膜以及其制备方法
CN107464742A (zh) * 2016-06-02 2017-12-12 乐金显示有限公司 制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备
CN107464742B (zh) * 2016-06-02 2020-09-25 乐金显示有限公司 制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备
CN107195549B (zh) * 2017-05-15 2020-07-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107195549A (zh) * 2017-05-15 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107664889B (zh) * 2017-09-14 2020-05-22 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
CN107664889A (zh) * 2017-09-14 2018-02-06 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
US11417773B2 (en) 2018-05-25 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN108987467A (zh) * 2018-06-26 2018-12-11 浙江大学 一种多元非晶氧化物半导体薄膜及其薄膜晶体管
US12453187B2 (en) 2018-10-26 2025-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN111048523A (zh) * 2019-11-25 2020-04-21 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN112526818B (zh) * 2020-12-02 2024-12-20 北海惠科光电技术有限公司 半色调掩膜版和薄膜晶体管阵列基板制造方法
CN112526818A (zh) * 2020-12-02 2021-03-19 北海惠科光电技术有限公司 半色调掩膜版和薄膜晶体管阵列基板制造方法
CN113314424A (zh) * 2021-05-27 2021-08-27 惠科股份有限公司 薄膜晶体管及其制备方法和阵列基板、显示器件
CN114613817A (zh) * 2022-03-02 2022-06-10 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
KR20190103126A (ko) 2019-09-04
JP2023010831A (ja) 2023-01-20
JP6737915B2 (ja) 2020-08-12
KR102210220B1 (ko) 2021-01-29
KR20210158837A (ko) 2021-12-31
JP2017098579A (ja) 2017-06-01
US9082861B2 (en) 2015-07-14
JP6087111B2 (ja) 2017-03-01
KR20130052513A (ko) 2013-05-22
US20130119373A1 (en) 2013-05-16
JP2019080077A (ja) 2019-05-23
JP2020188274A (ja) 2020-11-19
CN103107200B (zh) 2018-10-19
KR20210011488A (ko) 2021-02-01
JP2026009166A (ja) 2026-01-19
JP7508528B2 (ja) 2024-07-01
KR20200040733A (ko) 2020-04-20
JP2024111158A (ja) 2024-08-16
JP2013123045A (ja) 2013-06-20

Similar Documents

Publication Publication Date Title
JP7508528B2 (ja) 半導体装置
JP7467576B2 (ja) 発光装置
KR102359327B1 (ko) 반도체 장치 및 그 제작 방법
CN103065969B (zh) 半导体装置以及半导体装置的制造方法
TWI621185B (zh) 半導體裝置及半導體裝置的製造方法
CN103035736B (zh) 半导体装置及其制造方法
US9741866B2 (en) Semiconductor device
CN112510096B (zh) 半导体装置以及半导体装置的制造方法
US9991293B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181019

Termination date: 20211109