CN103066006B - 浅沟渠隔离结构及其制造方法及非挥发性内存制造方法 - Google Patents
浅沟渠隔离结构及其制造方法及非挥发性内存制造方法 Download PDFInfo
- Publication number
- CN103066006B CN103066006B CN201210211405.0A CN201210211405A CN103066006B CN 103066006 B CN103066006 B CN 103066006B CN 201210211405 A CN201210211405 A CN 201210211405A CN 103066006 B CN103066006 B CN 103066006B
- Authority
- CN
- China
- Prior art keywords
- forming step
- silicon substrate
- etching
- pattern
- step completes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 58
- 238000002955 isolation Methods 0.000 title claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 163
- 239000010703 silicon Substances 0.000 claims abstract description 163
- 239000000758 substrate Substances 0.000 claims abstract description 157
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 138
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 109
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 87
- 238000005530 etching Methods 0.000 claims abstract description 76
- 239000000725 suspension Substances 0.000 claims description 70
- 229920005591 polysilicon Polymers 0.000 claims description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 230000004888 barrier function Effects 0.000 claims description 43
- 230000003647 oxidation Effects 0.000 claims description 41
- 238000007254 oxidation reaction Methods 0.000 claims description 41
- 230000002262 irrigation Effects 0.000 claims description 38
- 238000003973 irrigation Methods 0.000 claims description 38
- 125000006850 spacer group Chemical group 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 239000000428 dust Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 238000002360 preparation method Methods 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 5
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 230000007261 regionalization Effects 0.000 claims 2
- 238000005498 polishing Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 77
- 238000010586 diagram Methods 0.000 description 40
- 150000003376 silicon Chemical class 0.000 description 20
- 230000012447 hatching Effects 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000001788 irregular Effects 0.000 description 5
- -1 silicon nitrides Chemical class 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000007 visual effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种浅沟渠隔离结构及其制造方法及非挥发性内存制造方法,其可应用于非挥发性内存的制造。该方法包含下列步骤:准备一硅基板;形成一垫氧化层于硅基板上;于垫氧化层上形成一氮化硅图样;对硅基板及氮化硅图样进行蚀刻,以让有被氮化硅图样覆盖的硅基板及没有被覆盖的硅基板间形成一高度差;接着在硅基板及其上的结构上形成一光阻图样;对硅基板及其上的结构进行选择性蚀刻,以形成多个沟渠;形成沟渠后,经由蚀刻移除光阻图样;于硅基板及其上的结构上形成一氧化层;利用化学机械研磨移除部分氧化层,以露出氮化硅图样;以及利用蚀刻移除氮化硅图样,来得到本发明的浅沟渠隔离结构。
Description
技术领域
本发明涉及浅沟渠隔离结构的制造方法,尤其涉及一种非挥发性内存的浅沟渠隔离结构及具有该浅沟渠隔离结构的非挥发性内存的制造方法。
背景技术
当半导体组件的尺寸不断地朝微小化的方向行进,为了确保组件彼此不相互干扰而能正常运作,组件间需加以隔离。早期组件间的隔离多采区域硅氧化(LOCOS,Local Oxidation of Silicon)制程,然而这种制程容易产生所谓的鸟嘴(Bird’s Beak)现象,且会使得组件间的隔离区域过大,不利于制程的微缩,因此浅沟渠隔离(STI,Shallow Trench Isolation)制程因应而生。
图1a至图1g为传统非挥发性内存的浅沟渠隔离结构的制造流程示意图。如图所示,传统浅沟渠隔离制程包括下列步骤:于一硅基板100上形成一垫氧化层110(pad oxide layer)(请参阅图1a),用以避免后续制程中可能发生的氮化硅与硅基板100间附着力不足的问题;接着于所述垫氧化层110上形成一氮化硅图样120(请参阅图1b);对覆盖有所述氮化硅图样120的硅基板100进行蚀刻,以蚀刻未被氮化硅图样120所覆盖的硅基板100,进而形成多个沟渠130(请参阅图1c);形成所述多个沟渠130后,利用高密度电浆化学气相沉积法(High Density Plasma Chemical Vapor Deposition)形成一氧化层140于所述硅基板100及其上的结构上(请参阅图1d);然后利用化学机械研磨方式研磨所述氧化层140,以露出所述氮化硅图样120(请参图1e);以及利用蚀刻方式移除所述氮化硅图样120,以形成现有的浅沟渠隔离结构(请参图1f及图1g)。请注意,移除氮化硅图样120时,氮化硅图样120下方的垫氧化层110可做为一蚀刻阻挡层,而于完成移除氮化硅图样120后,原本氮化硅图样120下方可能残留部分垫氧化层110,为求图标清楚显示,在不影响本技术领域具有通常知识者对此先前技术的理解下,图1f及图1g未绘出可能残留的垫氧化层110。另请注意,图1g包含了图1f的顶视图与剖面图,其中顶视图绘有剖面线,每一剖面线均有标示出代码(X1(WL)、X1(SL)、Y1(BL)、Y2(BL_S)),并对应具有相同代码的剖面图。
完成上述浅沟渠隔离结构的制造后,尚需执行后续步骤以完成非挥发性内存组件的制造。请参图2a至图2d,所述后续步骤包含:形成一闸极氧化层(未图示);以化学气相沉积法沉积多晶硅于并将其图样化,以沿着位线方向形成一悬浮闸极区200,所述悬浮闸极区200于沿着源极线(Source Line)方向上,仅覆盖住部分下方结构,亦即会间隔地曝露出沿着源极线方向的下方结构(请参图2a);接着于所述悬浮闸极区200上依序形成绝缘层(未图示)及一控制闸极区210(请参图2b);再将所述控制闸极区210作为屏蔽,对前述绝缘层及悬浮闸极区200进行蚀刻,而由于沿着源极线方向的下方结构仅部分被悬浮闸极区200所覆盖,故于蚀刻时,未被覆盖的部分会被蚀刻较深,因而造成沿着源极线方向的结构产生高高低低的不平整现象(请参图2c)。请注意,上述闸极氧化层及绝缘层虽未图示,然不影响本技术领域具有通常知识者对此先前技术的理解,且由于所述闸极氧化层及绝缘层的形成为本领域的公知知识,故在此不予赘述。另外,图2a至图2c,每一图均包含顶视图与剖面图,其中顶视图绘有剖面线,每一剖面线均有标示出代码(X1(WL)、X1(SL)、Y1(BL)、Y2(BL_S)),并对应具有相同代码的剖面图。
承上述,所述的沿着源极线方向的不平整现象会导致电阻值增加,进而造成存取非挥发性内存组件所存的数据时的困难,在组件小尺寸化的趋势下,此一问题将更形严峻,无法如过往般忽略不计。
发明内容
有鉴于此,本发明的主要目的在于提供一种浅沟渠隔离结构及其制造方法及非挥发性内存的制造方法,从而解决现有技术的缺陷问题。
为达到上述目的,本发明的技术方案是这样实现的:
一种浅沟渠隔离结构制造方法,所述方法的一实施例包含下列步骤:准备一硅基板;形成一垫氧化层于所述硅基板上;于所述垫氧化层上形成一第一蚀刻阻挡图样(以下发明内容的说明以氮化硅图样为例);对前述硅基板及其上的氮化硅图样进行蚀刻,以让有被氮化硅图样覆盖的硅基板及没有被氮化硅图样覆盖的硅基板间形成一高度差;形成所述高度差后,在前述硅基板及其上的结构上形成一第二蚀刻阻挡图样(以下发明内容的说明以光阻图样为例);形成所述光阻图样后,对前述硅基板及其上的结构进行选择性蚀刻,以蚀刻所述硅基板并形成多个沟渠;形成所述多个沟渠后,经由蚀刻移除所述光阻图样;移除所述光阻图样后,于所述硅基板及其上的结构上形成一氧化层;形成所述氧化层后,再移除部分所述氧化层,以露出所述氮化硅图样;以及露出所述氮化硅图样后,利用蚀刻移除所述氮化硅图样,以得到本发明的浅沟渠隔离结构。
于本发明一实施例中,前述的氮化硅图样为多条氮化硅,所述多条氮化硅沿着一第一方向相互平行。
于本发明一实施例中,前述的光阻图样为多条光阻,所述多条光阻沿着一第二方向相互平行。
于本发明一实施例中,前述的第一方向与第二方向相互垂直。
于本发明一实施例中,前述的高度差是介于100埃至1000埃,较佳者为200埃至500埃。所述高度差是用以在源极线方向,相较于位线方向,预留较多的高度空间以供形成较厚的氧化层,并藉此补偿源极线方向的结构于制程中相较于位线方向的结构因承受较多蚀刻所造成的结构不平整的问题。
基于本发明的浅沟渠隔离结构制造方法,本发明另提供一种堆栈式非挥发性内存的制造方法,所述制造方法的一实施例包含:准备一硅基板;形成一垫氧化层于所述硅基板上;于所述垫氧化层上形成一氮化硅图样;于所述氮化硅形成步骤完成后,对所述硅基板及其上的结构进行蚀刻,以使被所述氮化硅图样覆盖的所述硅基板及没有被所述氮化硅图样覆盖的所述硅基板间形成一高度差;于所述高度差形成步骤完成后,于所述硅基板及其上的结构上形成一光阻图样;于所述光阻形成步骤完成后,对所述硅基板及其上的结构进行选择性蚀刻,以蚀刻所述硅基板,并形成多个沟渠;于所述沟渠形成步骤完成后,移除所述光阻图样;于所述光阻移除步骤完成后,形成一氧化层于所述硅基板及其上的结构上;于所述氧化层形成步骤完成后,移除部分所述氧化层,以露出所述氮化硅图样;于所述氧化层部分移除步骤完成后,移除所述氮化硅图样;接下来,形成一闸极氧化层于所述硅基板及其上的结构上;于所述闸极氧化层形成步骤完成后,于所述闸极氧化层上形成一悬浮闸极区;于悬浮闸极区形成步骤完成后,于所述悬浮闸极区上形成一绝缘层;于所述绝缘层形成步骤完成后,于所述绝缘层上形成一控制闸极区;以及于所述控制闸极区形成步骤完成后,将所述控制闸极区作为一屏蔽,对所述绝缘层及所述悬浮闸极区进行蚀刻,以定义出各记忆单元。
基于本发明的浅沟渠隔离结构制造方法,本发明还提供一种分离闸式非挥发性内存的制造方法,所述制造方法的一实施例包含:准备一硅基板;形成一垫氧化层于所述硅基板上;于所述垫氧化层上形成一氮化硅图样;于所述氮化硅形成步骤完成后,对所述硅基板及其上的结构进行蚀刻,以使被所述氮化硅图样覆盖的所述硅基板及没有被所述氮化硅图样覆盖的所述硅基板间形成一高度差;于所述高度差形成步骤完成后,于所述硅基板及其上的结构上形成一光阻图样;于所述光阻形成步骤完成后,对所述硅基板及其上的结构进行选择性蚀刻,以蚀刻所述硅基板,并形成多个沟渠;于所述沟渠形成步骤完成后,移除所述光阻图样;于所述光阻移除步骤完成后,形成一氧化层于所述硅基板及其上的结构上;于所述氧化层形成步骤完成后,移除部分所述氧化层,以露出所述氮化硅图样;于所述氧化层部分移除步骤完成后,移除所述氮化硅图样;接着,形成一闸极氧化层于所述硅基板及其上的结构上;于所述闸极氧化层形成步骤完成后,于所述闸极氧化层上形成一悬浮闸极区;于悬浮闸极区形成步骤完成后,于所述悬浮闸极区上形成一绝缘层;于所述绝缘层形成步骤完成后,于所述绝缘层上形成一控制闸极区;于所述控制闸极区形成步骤完成后,将所述控制闸极区作为一屏蔽,对所述绝缘层及所述悬浮闸极区进行蚀刻,以定义出各记忆单元;以及于所述悬浮闸极区蚀刻步骤完成后,于所述硅基板及其上的结构上形成多个选择闸多晶硅间隔。
基于本发明的浅沟渠隔离结构制造方法,本发明又提供一种分离闸式非挥发性内存的制造方法,所述制造方法的一实施例包含:准备一硅基板;形成一垫氧化层于所述硅基板上;于所述垫氧化层上形成一氮化硅图样;于所述氮化硅形成步骤完成后,对所述硅基板及其上的结构进行蚀刻,以使被所述氮化硅图样覆盖的所述硅基板及没有被所述氮化硅图样覆盖的所述硅基板间形成一高度差;于所述高度差形成步骤完成后,于所述硅基板及其上的结构上形成一光阻图样;于所述光阻形成步骤完成后,对所述硅基板及其上的结构进行选择性蚀刻,以蚀刻所述硅基板,并形成多个沟渠;于所述沟渠形成步骤完成后,移除所述光阻图样;于所述光阻移除步骤完成后,形成一氧化层于所述硅基板及其上的结构上;于所述氧化层形成步骤完成后,移除部分所述氧化层,以露出所述氮化硅图样;于所述氧化层部分移除步骤完成后,移除所述氮化硅图样;接下来,形成一闸极氧化层于所述硅基板及其上的结构上;于所述闸极氧化层形成步骤完成后,于所述闸极氧化层上形成多个多晶硅选择闸;于所述多晶硅选择闸形成步骤完成后,于二所述多晶硅选择闸之间形成至少一个悬浮闸多晶硅间隔;于所述悬浮闸多晶硅间隔形成步骤完成后,对所述多个悬浮闸多晶硅间隔进行蚀刻,以区隔出各记忆单元;以及于所述悬浮闸多晶硅间隔蚀刻步骤完成后,于二所述多晶硅选择闸间形成一控制闸极。
本发明更提供一种浅沟渠隔离结构,其可利用前述的浅沟渠隔离结构制造方法或其等效方法来加以制造,并可应用于制造非挥发性内存。所述浅沟渠隔离结构的一实施例包含:一硅基板,于此硅基板表面沿着一第一方向具有多个第一长形结构,另于硅基板表面沿着一第二方向具有多个第二长形结构,所述多个第一长形结构与所述多个第二长形结构相互交错而构成一格子状结构,所述格子状结构包含多个沟渠,当所述硅基板置于水平平面时,每所述第一长形结构的水平高度大于每所述第二长形结构的水平高度,而形成一高度差;以及一氧化物,填满所述多个沟渠,并覆盖所述多个第二长形结构的表面,从而形成多个浅沟渠隔离结构。
于本发明一实施例中,前述硅基板、多个第一长形结构与多个第二长形结构是为一体,亦即所述多个第一及第二长形结构是为硅基板的一部分。
于本发明一实施例中,前述第一方向与第二方向相互垂直。
于本发明一实施例中,前述高度差是介于100埃至1000埃,较佳者为200埃至500埃。所述高度差是用以在源极线方向,相较于位线方向,预留较多的高度空间以供形成较厚的氧化层,并藉此补偿源极线方向的结构于制程中相较于位线方向的结构因承受较多蚀刻所造成的结构不平整的问题。
本发明的浅沟渠隔离结构及其制造方法及非挥发性内存的制造方法,具有如下有益效果:
该浅沟渠隔离结构及其制造方法及堆栈式暨分离闸式非挥发性内存的制造方法可形成一高度差,以于该高度差所在的区域形成较厚的氧化层,再藉此较厚的氧化层来补偿此区域原本于后续制程中会被蚀刻较深的现象,因而改善了原本沿着源极线方向的结构所会出现的高低不平现象,同时改善了该结构高低不平现象所带来的阻值增加等问题。
附图说明
图1a为现有技术的硅基板与垫氧化层示意图。
图1b为基于图1a所示的结构形成氮化硅图样的示意图。
图1c为基于图1b所示的结构蚀刻出浅沟渠的示意图。
图1d为基于图1c所示的结构形成氧化层的示意图。
图1e为基于图1d所示的结构经由平坦化制程以露出氮化硅图样的示意图。
图1f为基于图1e所示的结构移除氮化硅图样的示意图。
图1g为图1f的顶视图与剖面图。
图2a为基于图1g所示的结构形成悬浮闸极区的示意图。
图2b为基于图2a所示的结构形成控制闸极区的示意图。
图2c为基于图2b所示的结构蚀刻悬浮闸极区的示意图。
图3a为本发明的浅沟渠隔离结构制造方法的硅基板准备步骤的示意图。
图3b为基于图3a的结构形成垫氧化层的示意图。
图3c为基于图3b所示的结构形成氮化硅图样的示意图。
图3d为基于图3c所示的结构形成高度差的示意图。
图3e为基于图3d所示的结构形成光阻图样的示意图。
图3f为基于图3e所示的结构形成浅沟渠的的示意图。
图3g为基于图3f所示的结构移除光阻图样的示意图。
图3h为基于图3g所示的结构形成氧化层的示意图。
图3i为基于图3h所示的结构经由平坦化以露出氮化硅图样的示意图。
图3j为基于图3i所示的结构移除氮化硅图样的示意图。
图3k为图3j的顶示图与剖面图。
图4a为基于图3k所示的结构形成垫氧化层的示意图。
图4b为基于图4a所示的结构形成悬浮闸极区的示意图。
图4c为基于图4b所示的结构形成绝缘层的示意图。
图4d为基于图4c所示的结构形成控制闸极区的示意图。
图4e为基于图4d所示的结构蚀刻悬浮闸极区的示意图。
图5a为基于图3j所示的结构形成垫氧化层的示意图。
图5b为基于图5a所示的结构形成悬浮闸极区的示意图。
图5c为基于图5b所示的结构形成绝缘层的示意图。
图5d为基于图5c所示的结构形成控制闸极区的示意图。
图5e为基于图5d所示的结构蚀刻悬浮闸极区的示意图。
图5f为基于图5e所示的结构形成选择闸多晶硅间隔的示意图。
图6a为基于图3k所示的结构形成垫氧化层的示意图。
图6b为基于图6a所示的结构形成多晶硅选择闸的示意图。
图6c为基于图6b所示的结构形成悬浮闸多晶硅间隔的示意图。
图6d为基于图6c所示的结构蚀刻悬浮闸多晶硅间隔的示意图。
图6e为基于图6d所示的结构形成绝缘层的示意图。
图6f为基于图6e所示的结构形成控制闸极的示意图。
图7a为本发明的非挥发性内存的浅沟渠结构示意图。
图7b为隐藏图7a所示的结构中的氧化物的示意图。
【主要组件符号说明】
100 硅基板
110 垫氧化层
120 氮化硅图样
130 沟渠
140 氧化层
200 悬浮闸极区
210 控制闸极区
300 硅基板
310 垫氧化层
320 氮化硅图样
330 高度差
340 光阻图样
350 沟渠
360 氧化层
400 闸极氧化层
410 悬浮闸极区
415 绝缘层
420 控制闸极区
500 闸极氧化层
510 悬浮闸极区
515 绝缘层
520 控制闸极区
530 选择闸多晶硅间隔
600 闸极氧化层
610 多晶硅选择闸
620 悬浮闸多晶硅间隔
625 绝缘层
630 控制闸极
700 硅基板
710 第一长形结构
720 第二长形结构
730 高度差
740 氧化物。
具体实施方式
下面结合附图及本发明的实施例对本发明的浅沟渠隔离结构及其制造方法及非挥发性内存的制造方法作进一步详细的说明。
本说明书所提及的用语,如“上”、“下”、“于”等,在实施为可能的前提下,涵义可包含直接或间接地在某物或某参考对象的“上”、“下”,以及直接或间接地“于”某物或某参考对象,所谓“间接”是指其间尚有中间物或物理空间的存在;当提及“邻近”、“之间”等用语时,在实施为可能的前提下,涵义可包含两物或两参考对象间存在其它中间物或空间,以及不存在其它中间物或空间。再者,以下内容是关于半导体制程,对于半导体制程领域所常见的氧化层生成、微影、蚀刻、清洗、扩散、离子植入、化学暨物理气相沉积等技术,若不涉及本发明的技术特征,将不予赘述。此外,图标的所示组件的形状、尺寸、比例等仅为示意,是供本技术领域具有通常知识者了解本发明,而非对本发明的实施范围加以限制。
请参阅图3a至图3k,其是本发明所揭露的浅沟渠隔离结构制造方法的一实施例示意图,其可应用于非挥发性内存的制造上。如图所示,此实施例包含下列步骤:准备一硅基板300(请参阅图3a);形成一垫氧化层310(pad oxide layer)于该硅基板上300(请参阅图3b),由于后续制程中所形成的氮化硅(Nitride)与硅基板300间的附着力不佳,故先形成此垫氧化层310,以增加后续制程中氮化硅的附着力;接着于该垫氧化层310上形成一第一蚀刻阻挡图样320(以下实施例的说明以氮化硅图样为例)(请参阅图3c),于本实施中,该氮化硅图样320为多条相互平行的氮化硅;然后对前述硅基板300及其上的氮化硅图样320进行蚀刻,以让有被氮化硅图样320覆盖的硅基板300及没有被氮化硅图样320覆盖的硅基板300间形成一高度差330(请参阅图3d);形成该高度差330后,在前述硅基板300及其上的结构上(亦即部分氮化硅图样320上)形成一第二蚀刻阻挡图样340(以下实施例的说明以光阻图样为例)(请参阅图3e),本实施例中,该光阻图样340为多条相互平行的光阻;形成该光阻图样340后,对前述硅基板300及其上的结构(亦即光阻图样340及氮化硅图样320)进行选择性蚀刻,以蚀刻该硅基板300并形成多个沟渠350(请参阅图3f);形成该多个沟渠350后,经由蚀刻移除该光阻图样340(请参阅图3g);移除该光阻图样340后,于该硅基板300及其上的结构上(亦即氮化硅图样320上)形成一氧化层360(请参阅图3h);形成该氧化层360后,再移除部分该氧化层360,以露出该氮化硅图样320(请参阅图3i);以及露出该氮化硅图样320后,利用蚀刻移除该氮化硅图样320(请参阅图3j及图3k),以形成本发明的浅沟渠隔离结构,其中于源极线方向上,前述高度差330所在的区域,相较于位线方向上不具有该高度差330的区域,会具有较厚的氧化层,用以补偿源极线方向的结构于后续制程中承受较多蚀刻所造成的结构不平整的问题。
请注意,移除氮化硅图样320时,氮化硅图样320下方的垫氧化层310可做为一蚀刻阻挡层,而于完成移除氮化硅图样320后,原本氮化硅图样320下方可能残留部分垫氧化层310,为求图标清楚显示,在不影响本技术领域具有通常知识者依本发明的揭露内容实施本发明的前提下,图3j及图3k未绘出可能残留的垫氧化层110。另请注意,图3k显示图3j的顶视图与剖面图,其中顶视图绘有剖面线,每一剖面线均有标示出代码(X1(WL)、X1(SL)、Y1(BL)、Y2(BL_S)),并对应具有相同代码的剖面图。
前述的硅基板300可视需求来选择P型或N型硅基板;光阻可视需求选择正光阻或负光阻;蚀刻方式可视需求选择干式或湿式蚀刻;形成氧化层360的方式可视需求选择化学气相沉积法或物理气相沉积法,例如高密度电浆化学气相沉积法(High Density Plasma Chemical Vapor Deposition);至于氮化硅及光阻的图样化则可利用现有的沉积/涂布、微影、蚀刻等制程手段。另外,前述第一蚀刻阻挡图样320的材质虽为氮化硅,然此并非对本发明的限制,本领域具有通常知识者能依据本发明的揭露选择其它适合材质来形成该第一蚀刻阻挡图样320,例如第一蚀刻阻挡图样320的材质可选自氮化硅及多晶硅其中的一或二者组成的复合材质;类似地,第二蚀刻阻挡图样340的材质虽为光阻,然此并非对本发明的限制,本领域具有通常知识者能依据本发明的揭露选择其它适合材质来形成该第二蚀刻阻挡图样340。简言的,上述及其余关于常用的材质、配方或同道制程手段的选择是为本技术领域具有通常知识者所知,故倘非关于本发明的技术特征的部分,于本说明书中将不予赘述。
另外,如图3c所示,前述的氮化硅图样320包含多条氮化硅,该多条氮化硅沿着一第一方向相互平行。此外,如图3e所示,前述的光阻图样340包含多条光阻,该多条光阻沿着一第二方向相互平行。本实施例中,第二方向垂直于第一方向。
再者,请参阅图3d,于本实施例中,前述的高度差330是介于100埃(?ngstr?m,?)至1000埃(?),较佳者为200埃至500埃,然此并非对本发明的限制,亦即本技术领域具有通常知识者可透过延长蚀刻的时间或调整蚀刻剂的配方等方式来控制所需的高度差330。该高度差330是用以在源极线方向,相较于位线方向,预留较多的高度空间以于后续制程中形成较厚的氧化层,藉此补偿源极线方向的结构于后续制程中相较于位线方向的结构承受了较多蚀刻所造成的结构不平整的问题,同时也改善了原本此不平整结构所带来的源极线电阻值增加的问题。
基于前述本发明的浅沟渠隔离结构制造方法,本发明在此基础上进一步揭露一种堆栈式非挥发性内存的制造方法。请参阅图3a至图3k以及图4a至图4e,该堆栈式非挥发性内存制造方法包含:准备一硅基板300(请参阅图3a);形成一垫氧化层310于该硅基板上300(请参阅图3b),由于后续制程中所形成的氮化硅(例如Si3N4)与硅基板300间的附着力不佳,故先形成此垫氧化层310,以增加后续制程中氮化硅的附着力;于该垫氧化层310上形成一氮化硅图样320(请参阅图3c);对前述硅基板300及其上的氮化硅图样320进行蚀刻,以让有被氮化硅图样320覆盖的硅基板300及没有被氮化硅图样320覆盖的硅基板300间形成一高度差330(请参阅图3d);形成该高度差330后,在前述硅基板300及其上的结构上(亦即部分氮化硅图样320上)形成一光阻图样340(请参阅图3e);形成该光阻图样340后,对前述硅基板300及其上的结构(亦即光阻图样340及氮化硅图样320)进行选择性蚀刻,以蚀刻该硅基板300并形成多个沟渠350(请参阅图3f);形成该多个沟渠350后,经由蚀刻移除该光阻图样340(请参阅图3g);移除该光阻图样340后,于该硅基板300及其上的结构上(亦即氮化硅图样320上)形成一氧化层360(请参阅图3h);形成该氧化层360后,再移除部分该氧化层360,以露出该氮化硅图样320(请参阅图3i);露出该氮化硅图样320后,利用蚀刻移除该氮化硅图样320(请参阅图3j及图3k);接着形成一闸极氧化层(Gate Oxide)400于该硅基板300及其上的结构上(请参阅图4a);于该闸极氧化层400形成步骤完成后,于该闸极氧化层400上形成一悬浮闸极区(Floating Gate Region)410,该悬浮闸极区410仅覆盖住沿着源极线方向的部分下方结构,亦即会间隔地曝露出沿着源极线方向的结构(请参阅图4b);于悬浮闸极区410形成步骤完成后,于该悬浮闸极区410上形成一绝缘层415(例如Oxide-Nitride-Oxide层)(请参阅图4c);于该绝缘层415形成步骤完成后,于该绝缘层415上形成一控制闸极区(Control Gate Region)420(请参阅图4d);以及于该控制闸极区420形成步骤完成后,将该控制闸极区420作为一屏蔽,对该绝缘层415及该悬浮闸极区410进行蚀刻,以定义出各记忆单元(请参阅图4e)。由于前述高度差330是形成于源极在线未与位线重迭的区域,因而于形成前述氧化层360时会于该区域形成较厚的氧化层,因此尽管此区域未被悬浮闸极区410完全覆盖,于蚀刻时因少了悬浮闸极区410作为保护层而会被蚀刻较深,但由于该较厚的氧化层同时也揭露了较多蚀刻保护,因而能补偿此区域原本会被蚀刻较深的现象,进而改善了沿着源极线方向的结构所出现的高低不平的现象。
请注意,图4a至图4e中每一图均包含顶视图与剖面图,其中顶视图绘有剖面线,每一剖面线均有标示出代码(X1(WL)、X1(SL)、Y1(BL)、Y2(BL_S)),并对应具有相同代码的剖面图。
上述闸极氧化层400的形成、悬浮闸极区410的形成、绝缘层415及控制闸极区420的形成以及蚀刻的进行,均可利用目前现有的制程技术以完成,例如利用现有的沉积/涂布、微影、蚀刻等制程手段。至于材质、配方或同道制程手段的选择是为本技术领域具有通常知识者所知,例如悬浮闸极区410的材质可选用多晶硅、绝缘层可由氧化层-氮化层-氧化层所构成以及控制闸极区420的材质可选用多晶硅。至于非关本发明的技术特征的现有技艺,本说明书中将不予赘述。
基于前述本发明的浅沟渠隔离结构制造方法,本发明又揭露一种分离闸式非挥发性内存的制造方法。请参阅图3a至图3k以及图5a至图5f,该分离闸式非挥发性内存制造方法包含下列步骤:准备一硅基板300(请参阅图3a);形成一垫氧化层310于该硅基板上300(请参阅图3b),由于后续制程中所形成的氮化硅与硅基板300间的附着力不佳,故先形成此垫氧化层310,以增加后续制程中氮化硅的附着力;于该垫氧化层310上形成一氮化硅图样320(请参阅图3c);对前述硅基板300及其上的氮化硅图样320进行蚀刻,以让有被氮化硅图样320覆盖的硅基板300及没有被氮化硅图样320覆盖的硅基板300间形成一高度差330(请参阅图3d);形成该高度差330后,在前述硅基板300及其上的结构上(亦即部分氮化硅图样320上)形成一光阻图样340(请参阅图3e);形成该光阻图样340后,对前述硅基板300及其上的结构(亦即光阻图样340及氮化硅图样320)进行选择性蚀刻,以蚀刻该硅基板300并形成多个沟渠350(请参阅图3f);形成该多个沟渠350后,经由蚀刻移除该光阻图样340(请参阅图3g);移除该光阻图样340后,于该硅基板300及其上的结构上(亦即氮化硅图样320上)形成一氧化层360(请参阅图3h);形成该氧化层360后,再移除部分该氧化层360,以露出该氮化硅图样320(请参阅图3i);露出该氮化硅图样320后,利用蚀刻移除该氮化硅图样320(请参阅图3j及图3k);接下来,形成一闸极氧化层500于该硅基板300及其上的结构上(请参阅图5a);于该闸极氧化层500形成步骤完成后,于该闸极氧化层500上形成一悬浮闸极区510(请参阅图5b);于悬浮闸极区510形成步骤完成后,于该悬浮闸极区510上形成一绝缘层515(请参阅图5c);于该绝缘层515形成步骤完成后,于该绝缘层515上形成一控制闸极区520(请参阅图5d);于该控制闸极区520形成步骤完成后,将该控制闸极区520作为一屏蔽,对该绝缘层515及该悬浮闸极区510进行蚀刻,以定义出各记忆单元(请参阅图5e);以及于该悬浮闸极区510蚀刻步骤完成后,于该硅基板300及其上的结构上形成多个选择闸多晶硅间隔530(Select Gate Poly Spacer Formation)(请参阅图5f)。
请注意,图5a至图5f中每一图均包含顶视图与剖面图,其中顶视图绘有剖面线,每一剖面线均有标示出代码(X1(WL)、X1(SL)、Y1(BL)、Y2(BL_S)),并对应具有相同代码的剖面图。
上述闸极氧化层500的形成、悬浮闸极区510的形成、绝缘层515及控制闸极区520的形成、选择闸多晶硅间隔530的形成以及蚀刻的进行,均可利用目前现有的制程技术以完成,例如利用现有的沉积/涂布、微影、蚀刻等制程手段。至于材质、配方或同道制程手段的选择是为本技术领域具有通常知识者所知,因此非关于本发明的技术特征的部分,本说明书中将不予赘述。
基于前述本发明的浅沟渠隔离结构制造方法,本发明亦揭露另一种分离闸式非挥发性内存的制造方法。请参阅图3a至图3k以及图6a至图6f,该分离闸式非挥发性内存制造方法包含下列步骤:准备一硅基板300(请参阅图3a);形成一垫氧化层310于该硅基板上300(请参阅图3b),由于后续制程中所形成的氮化硅与硅基板300间的附着力不佳,故先形成此垫氧化层310,以增加后续制程中氮化硅的附着力;于该垫氧化层310上形成一氮化硅图样320(请参阅图3c);对前述硅基板300及其上的氮化硅图样320进行蚀刻,以让有被氮化硅图样320覆盖的硅基板300及没有被氮化硅图样320覆盖的硅基板300间形成一高度差330(请参阅图3d);形成该高度差330后,在前述硅基板300及其上的结构上(亦即部分氮化硅图样320上)形成一光阻图样340(请参阅图3e);形成该光阻图样340后,对前述硅基板300及其上的结构(亦即光阻图样340及氮化硅图样320)进行选择性蚀刻,以蚀刻该硅基板300并形成多个沟渠350(请参阅图3f);形成该多个沟渠350后,经由蚀刻移除该光阻图样340(请参阅图3g);移除该光阻图样340后,于该硅基板300及其上的结构上(亦即氮化硅图样320上)形成一氧化层360(请参阅图3h);形成该氧化层360后,再移除部分该氧化层360,以露出该氮化硅图样320(请参阅图3i);露出该氮化硅图样320后,再利用蚀刻移除该氮化硅图样320(请参阅图3j及图3k);接下来,形成一闸极氧化层600于该硅基板及其上的结构上(请参阅图6a);于该闸极氧化层600形成步骤完成后,于该闸极氧化层600上形成多个多晶硅选择闸610(Select Gate Poly Formation)(请参阅图6b);于该多晶硅选择闸610形成步骤完成后,于二该多晶硅选择闸610之间形成至少一个悬浮闸多晶硅间隔620(Floating Gate Poly Spacer Formation)(请参阅图6c);于该悬浮闸多晶硅间隔620形成步骤完成后,对该多个悬浮闸多晶硅间隔620进行蚀刻,以区隔出各记忆单元(请参阅图6d);对该多个悬浮闸多晶硅间隔620蚀刻后,形成一绝缘层625于于该多个多晶硅选择闸610上(请参图6e);以及于该悬浮闸多晶硅间隔620蚀刻步骤完成后,于二该多晶硅选择闸间形成一控制闸极630(请参阅图6f)。
请注意,图6a至图6f中每一图均包含顶视图与剖面图,其中顶视图绘有剖面线,每一剖面线均有标示出代码(X1(WL)、X1(SL)、Y1(BL)、Y2(BL_S)、X1(SP)),并对应具有相同代码的剖面图。
上述闸极氧化层600的形成、多晶硅选择闸610的形成、悬浮闸多晶硅间隔620的形成、绝缘层652暨控制闸极630的形成以及蚀刻的进行,均可利用目前现有的制程技术以完成,例如利用现有的沉积/涂布、微影、蚀刻等制程手段。至于材质、配方或同道制程手段的选择是为本技术领域具有通常知识者所知,然非关于本发明的技术特征的部分,本说明书中将不予赘述。
本发明亦揭露一种浅沟渠隔离结构,其可利用前述的浅沟渠隔离结构制造方法或其等效方法来加以制造,且可应用于非挥发性内存的制造或其它合适的半导体组件的制造。请参阅图7a暨图7b,并配合参阅第3a至3j图,该浅沟渠隔离结构的一实施例包含:一硅基板700,在此硅基板700表面沿着一第一方向具有多个第一长形结构710,另于硅基板表面沿着一第二方向具有多个第二长形结构720,该多个第一长形结构710与该多个第二长形结构720相互交错而构成一格子状结构,该格子状结构包含多个沟渠730(本实施例中,每一格定义出一个沟渠730),当该硅基板700置于水平平面时,每一个第一长形结构710的水平高度大于每一个第二长形结构720的水平高度,因而形成一高度差740;以及一氧化物750,用来填满该多个沟渠730,并覆盖住该多个第二长形结构720的表面,从而形成多个浅沟渠隔离结构。
请注意,图7b是隐藏图7a所示的氧化物750后的示意图,用以帮助本说明书的读者更清楚了解本实施例的浅沟渠隔离结构,实际上并非移除该氧化物750。
于上述的实施例中,该硅基板700、多个第一长形结构710与多个第二长形结构720是为一体,换句话说,该多个第一及第二长形结构是为硅基板700的一部分;另外,所述第一方向与第二方向是相互垂直;再者,该高度差740是介于100埃至1000埃,较佳者为200埃至500埃。同样地,此高度差740是用以在源极线方向,相较于位线方向,预留较多的高度空间以供形成较厚的氧化层,并藉此补偿源极线方向的结构于制程中相较于位线方向的结构因承受较多蚀刻所造成的结构不平整的问题。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
Claims (9)
1.一种堆栈式非挥发性内存的制造方法,其特征在于,所述的堆栈式非挥发性内存的制造方法包含:
一硅基板准备步骤,是准备一硅基板;
一垫氧化层形成步骤,是形成一垫氧化层于所述硅基板上;
一第一蚀刻阻挡层形成步骤,是形成一第一蚀刻阻挡图样于所述垫氧化层上;
一高度差形成步骤,是于所述第一蚀刻阻挡层形成步骤完成后,对所述硅基板及其上的结构进行蚀刻,以使被所述第一蚀刻阻挡图样覆盖的所述硅基板及没有被所述第一蚀刻阻挡图样覆盖的所述硅基板间形成一高度差,其中所述高度差介于100埃至1000埃;
一第二蚀刻阻挡层形成步骤,是于所述高度差形成步骤完成后,形成一第二蚀刻阻挡图样于所述硅基板及其上的结构上;
一沟渠形成步骤,是于所述第二蚀刻阻挡形成步骤完成后,对所述硅基板及其上的结构进行选择性蚀刻,以蚀刻所述硅基板,并形成多个沟渠;
一第二蚀刻阻挡层移除步骤,是于所述沟渠形成步骤完成后,移除所述第二蚀刻阻挡图样;
一氧化层形成步骤,是于所述第二蚀刻阻挡层移除步骤完成后,形成一氧化层于所述硅基板上,并且覆盖所述第一蚀刻阻挡图样及所述多个沟渠;
一氧化层部分移除步骤,是于所述氧化层形成步骤完成后,移除部分所述氧化层,以露出所述第一蚀刻阻挡图样;
一第一蚀刻阻挡层移除步骤,是于所述氧化层部分移除步骤完成后,移除所述第一蚀刻阻挡图样;
一闸极氧化层形成步骤,是于所述第一蚀刻阻挡层移除步骤完成后,形成一闸极氧化层于所述硅基板及其上的结构上;
一悬浮闸极区形成步骤,是于所述闸极氧化层形成步骤完成后,于所述闸极氧化层上形成一悬浮闸极区;
一绝缘层形成步骤,是于悬浮闸极区形成步骤完成后,于所述悬浮闸极区上形成一绝缘层;
一控制闸极区形成步骤,是于所述绝缘层形成步骤完成后,于所述绝缘层上形成一控制闸极区;以及
一悬浮闸极区蚀刻步骤,是于所述控制闸极区形成步骤完成后,将所述控制闸极区作为一屏蔽,对所述绝缘层及所述悬浮闸极区进行蚀刻,以定义出各记忆单元。
2.一种分离闸式非挥发性内存的制造方法,其特征在于,所述分离闸式非挥发性内存的制造方法包含:
一硅基板准备步骤,是准备一硅基板;
一垫氧化层形成步骤,是形成一垫氧化层于所述硅基板上;
一第一蚀刻阻挡层形成步骤,是形成一第一蚀刻阻挡图样于所述垫氧化层上;
一高度差形成步骤,是于所述第一蚀刻阻挡图样形成步骤完成后,对所述硅基板及其上的结构进行蚀刻,以使被所述第一蚀刻阻挡图样覆盖的所述硅基板及没有被所述第一蚀刻阻挡图样覆盖的所述硅基板间形成一高度差,其中所述高度差介于100埃至1000埃;
一第二蚀刻阻挡层形成步骤,是于所述高度差形成步骤完成后,形成一第二蚀刻阻挡图样于所述硅基板及其上的结构上;
一沟渠形成步骤,是于所述第二蚀刻阻挡图样形成步骤完成后,对所述硅基板及其上的结构进行选择性蚀刻,以蚀刻所述硅基板,并形成多个沟渠;
一第二蚀刻阻挡层移除步骤,是于所述沟渠形成步骤完成后,移除所述第二蚀刻阻挡图样;
一氧化层形成步骤,是于所述第二蚀刻阻挡层移除步骤完成后,形成一氧化层于所述硅基板上,并且覆盖所述第一蚀刻阻挡图样及所述多个沟渠;
一氧化层部分移除步骤,是于所述氧化层形成步骤完成后,移除部分所述氧化层,以露出所述第一蚀刻阻挡图样;
一第一蚀刻阻挡层移除步骤,是于所述氧化层部分移除步骤完成后,移除所述第一蚀刻阻挡图样;
一闸极氧化层形成步骤,是于所述第一蚀刻阻挡层移除步骤完成后,形成一闸极氧化层于所述硅基板及其上的结构上;
一悬浮闸极区形成步骤,是于所述闸极氧化层形成步骤完成后,于所述闸极氧化层上形成一悬浮闸极区;
一绝缘层形成步骤,是于悬浮闸极区形成步骤完成后,于所述悬浮闸极区上形成一绝缘层;
一控制闸极区形成步骤,是于所述绝缘层形成步骤完成后,于所述绝缘层上形成一控制闸极区;
一悬浮闸极区蚀刻步骤,是于所述控制闸极区形成步骤完成后,将所述控制闸极区作为一屏蔽,对所述绝缘层及所述悬浮闸极区进行蚀刻,以定义出各记忆单元;以及
一选择闸多晶硅间隔形成步骤,是于所述悬浮闸区蚀刻步骤完成后,于所述硅基板及其上的结构上形成多个选择闸多晶硅间隔。
3.一种分离闸式非挥发性内存的制造方法,其特征在于,所述分离闸式非挥发性内存的制造方法包含:
一硅基板准备步骤,是准备一硅基板;
一垫氧化层形成步骤,是形成一垫氧化层于所述硅基板上;
一第一蚀刻阻挡层形成步骤,是于所述垫氧化层上形成一第一蚀刻阻挡图样;
一高度差形成步骤,是于所述第一蚀刻阻挡层形成步骤完成后,对所述硅基板及其上的结构进行蚀刻,以使被所述第一蚀刻阻挡图样覆盖的所述硅基板及没有被所述第一蚀刻阻挡图样覆盖的所述硅基板间形成一高度差,其中所述高度差介于100埃至1000埃;
一第二蚀刻阻挡层形成步骤,是于所述高度差形成步骤完成后,于所述硅基板及其上的结构上形成一第二蚀刻阻挡图样;
一沟渠形成步骤,是于所述第二蚀刻阻挡层形成步骤完成后,对所述硅基板及其上的结构进行选择性蚀刻,以蚀刻所述硅基板,并形成多个沟渠;
一第二蚀刻阻挡层移除步骤,是于所述沟渠形成步骤完成后,移除所述第二蚀刻阻挡图样;
一氧化层形成步骤,是于所述第二蚀刻阻挡层移除步骤完成后,形成一氧化层于所述硅基板及其上的结构上;
一氧化层部分移除步骤,是于所述氧化层形成步骤完成后,移除部分所述氧化层,以露出所述第一蚀刻阻挡图样;
一第一蚀刻阻挡层移除步骤,是于所述氧化层部分移除步骤完成后,移除所述第一蚀刻阻挡图样;
一闸极氧化层形成步骤,是于所述第一蚀刻阻挡层移除步骤完成后,形成一闸极氧化层于所述硅基板及其上的结构上;
一多晶硅选择闸形成步骤,是于所述闸极氧化层形成步骤完成后,于所述闸极氧化层上形成多个多晶硅选择闸;
一悬浮闸多晶硅间隔形成步骤,是于所述多晶硅选择闸形成步骤完成后,于二所述多晶硅选择闸之间形成至少一个悬浮闸多晶硅间隔;
一悬浮闸多晶硅间隔蚀刻步骤,是于所述悬浮闸多晶硅间隔形成步骤完成后,对所述多个悬浮闸多晶硅间隔进行蚀刻,以区隔出各记忆单元;
一绝缘层形成步骤,是于所述悬浮闸多晶硅间隔蚀刻步骤完成后,形成一绝缘层于所述多个多晶硅选择闸上;以及
一多晶硅控制闸极形成步骤,是于所述绝缘层形成步骤完成后,于二所述多晶硅选择闸间形成一控制闸极。
4.一种浅沟渠隔离结构,其特征在于,所述浅沟渠隔离结构包含:
一硅基板,于所述硅基板表面沿着一第一方向具有多个第一长形结构,于所述硅基板表面沿着一第二方向具有多个第二长形结构,所述多个第一长形结构与所述多个第二长形结构相互交错而构成多个沟渠,每所述第一长形结构的水平高度大于每所述第二长形结构的水平高度,而形成一高度差,其中所述高度差介于100埃至1000埃,且所述第一方向垂直于所述第二方向;以及
一氧化物,填满所述多个沟渠,并覆盖所述多个第二长形结构的表面,从而形成所述浅沟渠隔离结构。
5.根据权利要求4所述的浅沟渠隔离结构,其特征在于,其中所述硅基板、所述多个第一长形结构与所述多个第二长形结构是为一体。
6.根据权利要求4所述的浅沟渠隔离结构,其中所述高度差介于200埃至500埃。
7.根据权利要求1、2或3所述的制造方法,其特征在于,其中所述高度差介于200埃至500埃。
8.根据权利要求1、2或3所述的制造方法,其特征在于,其中所述第一蚀刻阻挡图样的材质是选自氮化硅及多晶硅其中的一或二者组成的复合材质。
9.根据权利要求1、2或3所述的制造方法,其特征在于,其中所述第二蚀刻阻挡图样的材质是光阻。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210211405.0A CN103066006B (zh) | 2012-06-21 | 2012-06-21 | 浅沟渠隔离结构及其制造方法及非挥发性内存制造方法 |
| TW101136981A TWI482237B (zh) | 2012-06-21 | 2012-10-05 | 淺溝渠隔離結構及其製造方法及非揮發性記憶體製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210211405.0A CN103066006B (zh) | 2012-06-21 | 2012-06-21 | 浅沟渠隔离结构及其制造方法及非挥发性内存制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103066006A CN103066006A (zh) | 2013-04-24 |
| CN103066006B true CN103066006B (zh) | 2015-03-11 |
Family
ID=48108573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210211405.0A Expired - Fee Related CN103066006B (zh) | 2012-06-21 | 2012-06-21 | 浅沟渠隔离结构及其制造方法及非挥发性内存制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103066006B (zh) |
| TW (1) | TWI482237B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI763269B (zh) * | 2021-01-20 | 2022-05-01 | 瑞昱半導體股份有限公司 | 圖案式接地防護裝置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001020664A1 (en) * | 1999-09-17 | 2001-03-22 | Telefonaktiebolaget Lm Ericsson | A self-aligned method for forming deep trenches in shallow trenches for isolation of semiconductor devices |
| KR100335999B1 (ko) * | 2000-07-25 | 2002-05-08 | 윤종용 | 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법 |
| KR100469128B1 (ko) * | 2002-11-07 | 2005-01-29 | 삼성전자주식회사 | 자기정렬된 얕은 트렌치 소자분리를 갖는 불휘발성 메모리장치의 플로팅 게이트 형성방법 |
| JP2004228421A (ja) * | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US8008701B2 (en) * | 2004-12-22 | 2011-08-30 | Giorgio Servalli | Method of making a floating gate non-volatile MOS semiconductor memory device with improved capacitive coupling and device thus obtained |
| KR100812080B1 (ko) * | 2007-06-26 | 2008-03-07 | 주식회사 동부하이텍 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR100966957B1 (ko) * | 2008-02-22 | 2010-06-30 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그 제조 방법 |
-
2012
- 2012-06-21 CN CN201210211405.0A patent/CN103066006B/zh not_active Expired - Fee Related
- 2012-10-05 TW TW101136981A patent/TWI482237B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN103066006A (zh) | 2013-04-24 |
| TW201351562A (zh) | 2013-12-16 |
| TWI482237B (zh) | 2015-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8178369B2 (en) | Nanoscale multi-junction quantum dot device and fabrication method thereof | |
| CN102254915B (zh) | 具有掩埋位线的半导体器件及其制造方法 | |
| KR101818975B1 (ko) | 수직형 반도체 소자의 제조 방법 | |
| TW201118944A (en) | A semiconductor process using mask openings of varying widths to form two or more device structures | |
| WO2010030468A1 (en) | Self-aligned trench formation | |
| CN103199063A (zh) | 具电介质帽盖于接触件上的半导体设备及相关的制造方法 | |
| CN103066006B (zh) | 浅沟渠隔离结构及其制造方法及非挥发性内存制造方法 | |
| CN104465525B (zh) | 嵌入式闪存的形成方法 | |
| CN104916591A (zh) | 半导体器件的制造方法 | |
| CN102543878B (zh) | 存储器的制造方法 | |
| CN101465325B (zh) | 半导体结构的形成方法 | |
| US7772083B2 (en) | Trench forming method and structure | |
| CN100541765C (zh) | 半导体装置及其制造方法 | |
| CN107833889A (zh) | 3d nand闪存的台阶接触孔的构建方法 | |
| US6232181B1 (en) | Method of forming a flash memory | |
| CN103579240B (zh) | 高深宽比电路图形及其制作方法 | |
| US20080142857A1 (en) | Image sensor | |
| KR101708606B1 (ko) | 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법 | |
| CN208873722U (zh) | 3d存储器件 | |
| JP2012054558A (ja) | 不揮発性メモリのゲートのパターニング方法 | |
| US8927424B1 (en) | Self-aligned patterning technique for semiconductor device features | |
| CN102005376B (zh) | 构造浮栅的方法 | |
| JP2009060143A (ja) | 半導体装置 | |
| US20080160695A1 (en) | Method of fabricating semiconductor device | |
| KR100576415B1 (ko) | 섀로우 트랜치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PP01 | Preservation of patent right |
Effective date of registration: 20170623 Granted publication date: 20150311 |
|
| PP01 | Preservation of patent right | ||
| PD01 | Discharge of preservation of patent |
Date of cancellation: 20230623 Granted publication date: 20150311 |
|
| PD01 | Discharge of preservation of patent | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150311 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |