[go: up one dir, main page]

CN102971848A - 电阻式随机存取存储器装置及方法 - Google Patents

电阻式随机存取存储器装置及方法 Download PDF

Info

Publication number
CN102971848A
CN102971848A CN201180032458XA CN201180032458A CN102971848A CN 102971848 A CN102971848 A CN 102971848A CN 201180032458X A CN201180032458X A CN 201180032458XA CN 201180032458 A CN201180032458 A CN 201180032458A CN 102971848 A CN102971848 A CN 102971848A
Authority
CN
China
Prior art keywords
electrode
metal
resistive element
rram device
rram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180032458XA
Other languages
English (en)
Other versions
CN102971848B (zh
Inventor
约瑟夫·N·格里利
约翰·A·斯迈思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102971848A publication Critical patent/CN102971848A/zh
Application granted granted Critical
Publication of CN102971848B publication Critical patent/CN102971848B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明包含一种高密度电阻式随机存取存储器RRAM装置以及制作高密度RRAM装置的方法。一种形成RRAM装置的方法包含形成具有金属-金属氧化物界面的电阻式元件。形成所述电阻式元件包含在第一电极上方形成绝缘材料及在所述绝缘材料中形成通孔。用金属材料保形地填充所述通孔并将所述金属材料平面化到所述通孔内。选择性地处理所述通孔内的所述金属材料的一部分以在所述通孔内形成金属-金属氧化物界面。在所述电阻式元件上方形成第二电极。

Description

电阻式随机存取存储器装置及方法
技术领域
本发明大体来说涉及半导体存储器装置、方法及系统，且更明确地说涉及电阻式随机存取存储器(RRAM)装置及方法。
背景技术
电阻式元件可用作半导体开关或存储器元件(例如，存储器装置的存储器单元)以及其它应用。存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器、电阻可变存储器(例如，相变随机存取存储器(PCRAM))及电阻式随机存取存储器(RRAM)等。
在现代半导体装置应用中，将众多组件包装到单个小的区上(例如，半导体衬底上)以形成集成电路。随着集成电路的大小减小，必须将构成所述电路的组件及装置更紧密地定位在一起以遵从有限的可用空间。随着所述行业力求于更大密度的每单位面积有源组件，电路组件之间的有效及准确形成及隔离变得更加重要。
应高存储器密度、高可靠性及低电力消耗的需要，将存储器装置用作宽广范围的电子应用的非易失性存储器。非易失性存储器可用于个人计算机、便携式存储棒、固态驱动器(SSD)、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)、电影播放器及其它电子装置等中。程序代码及系统数据(例如，基本输入/输出系统(BIOS))通常存储于非易失性存储器装置中。
非易失性电阻式存储器(例如，RRAM装置)通过使电阻元件的电阻变化来存储数据。RRAM装置可在不具有电荷存储型存储器的读取/写入循环耐久性限制的情况下由于高电阻状态(HRS)与低电阻状态(LRS)之间的分离及相对大电阻比率而具有胜过其它类型的存储器装置的某些有益特性，例如，低电力消耗、高速度及极好位分辨率。
可通过以预定极性施加预定电压达预定持续时间来将数据写入到选定RRAM装置。可使用两种类型切换操作RRAM装置：单极或双极。单极切换涉及使用具有相同电压极性的长及短脉冲进行编程及擦除。相比来说，双极切换使用短脉冲，但编程与擦除脉冲具有相反极性。
在先前存储器单元方法中已采用多种可变电阻材料，包含利用自旋力矩特性的STT-RAM、涉及硫属化合物的相变的PCRAM、Ag离子传送技术、NiO及铜离子输送材料。然而，先前方法技术中的许多技术并未显现良好的比例调整。图案化到较小尺寸并非总是可能的，且随着存储器单元尺寸减小，在形成存储器单元中的蚀刻损坏变成相对较大问题。
用于实施存储器装置的许多先前方法已主要将半导体材料用于存储器元件，保留对触点及导体使用金属。涉及金属蚀刻的先前方法可因不良金属蚀刻速率、高处理温度的使用及额外能源的使用而受到阻碍。这些方法由于不良蚀刻均匀性、高成本、添加的设备复杂性及可靠性问题而对于大衬底的半导体成批处理来说不可行。使用金属以便实现较小特征尺寸中的这些及其它困难已阻碍制作高密度RRAM装置的努力。
发明内容
本发明包含一种电阻式随机存取存储器(RRAM)装置以及制作RRAM装置的方法。一种形成RRAM装置的方法包含形成具有金属-金属氧化物界面的电阻式元件。形成所述电阻式元件包含在第一电极上方形成绝缘材料及在所述绝缘材料中形成通孔。用金属材料保形地填充所述通孔并将所述金属材料平面化到所述通孔内。所述金属填充也可为选择性的或从底部向上。选择性地处理所述通孔内的所述金属材料的一部分以在所述通孔内形成金属-金属氧化物界面。在所述电阻式元件上方形成第二电极。
附图说明
图1图解说明根据本发明的一个或一个以上实施例的RRAM装置的示意性横截面图。
图2A及2B图解说明根据本发明的一个或一个以上实施例的在使用单镶嵌处理形成RRAM装置期间的半导体结构的横截面图。
图2C图解说明根据本发明的一个或一个以上实施例的在使用单镶嵌处理形成RRAM装置期间的半导体结构的平面图。
图3A及3B图解说明根据本发明的一个或一个以上实施例的在使用单镶嵌处理形成RRAM装置期间在平面化以隔离位线之后的半导体结构的横截面图。
图4A及4B图解说明根据本发明的一个或一个以上实施例的在使用双镶嵌处理形成RRAM装置期间的半导体结构的横截面图。
图5A及5B图解说明根据本发明的一个或一个以上实施例的在使用双镶嵌处理形成RRAM装置期间在平面化以隔离位线之后的半导体结构的横截面图。
图6是根据本发明的一个或一个以上实施例的交叉点电阻式存储器阵列的透视图。
具体实施方式
在本发明的以下详细说明中，参考形成本发明的一部分的所附图式，且在所附图式中以图解说明方式展示可如何实践本发明的一个或一个以上实施例。充分详细地描述此一个或一个以上实施例以使得所属领域的技术人员能够实践本发明的一个或一个以上实施例，且应了解，可利用其它实施例且可在不背离本发明的范围的情况下做出过程、电或机械改变。
图1图解说明根据本发明的RRAM装置的示意性横截面图。根据本发明的一个或一个以上实施例，图1中所图解说明的结构为实施为两端子RRAM装置的40纳米以下的金属氧化物(MOx)单元。所述两端子RRAM装置可通过包含以下各项的工艺制作：通孔的保形金属填充、导体(例如，线)的平面化(例如，CMP)隔离、选择性氧化(例如，以形成包含金属-金属氧化物界面的有源区)及顶部电极图案化。本发明的方法及结构包含经制作以具有TiN-TiON及Cu-CuOx界面的电阻式元件。然而，本发明的实施例并不限于此且可使用其它金属制作，如下文所进一步描述。关于图1来描述根据本发明的RRAM装置的结构，且关于图2到5来描述根据本发明的对应制作方法。
图1中所展示的RRAM装置100横截面可包含衬底102，在衬底102上形成有氧化物材料(例如，垫氧化物)104。衬底102可为其上可施加半导体装置的任何物理材料(例如，硅(Si))或此项技术中类似地使用的材料。在氧化物材料104上方可形成氮化物(例如，氮化硅(SiN))材料106。在SiN材料106的一个部分上方可形成氧化物材料108，且在SiN材料106的另一部分上方可形成功能金属材料110。功能金属材料110可经实施以用于粘附、应力消除或其它适合的功能性(例如，掩埋数字线(BDL))等。在功能金属材料110上方可形成导电金属材料112(例如，钨)，其中导电金属材料112与功能金属材料110构成底部电极113。在各种实施例中，所述底部电极还可用作存储器阵列的字线。SiN的区111可位于氧化物材料108与底部电极113之间。在导电金属材料112上方可形成电阻式元件117，电阻式元件117包含第一部分116(邻近导电金属材料112)及第二部分118(邻近第一部分116)。
根据本发明的一个或一个以上实施例，电阻式元件117的第一部分116可由导电金属材料(例如，Cu、TiN)形成，且电阻式元件117的第二部分118可由所述导电金属材料的氧化物(例如，CuOx、TiOxNy)形成。举例来说，电阻式元件117的第一部分116可由TiN形成且第二部分可由TiON形成。或者，电阻式元件117可经形成以具有铜(Cu)第一部分116及氧化铜(CuOx)第二部分118。根据各种实施例，第一部分116由包含金属的材料(例如，金属、包含作为金属氮化物或金属硅化物的至少一种金属的混合物)形成，且第二部分118由氧化物金属氧化物形成，举例来说，通过氧化包含用以形成所述第一部分的金属的材料。第一部分116可由贵金属、钯、铂、钌、金属氮化物或其组合形成，且第二部分118为所述第一部分的材料的对应氧化物。本分明的实施例并非严格限于前述材料，且导电组件可由如适于其应用的其它材料形成。根据一个或一个以上实施例，电阻式元件经形成以使得第一部分为金属氧化物且第二部分可为金属(例如，对应金属)。
如图1中所展示，可在形成于绝缘材料114(例如，电介质)内的通孔119中形成电阻式元件117，绝缘材料114形成于氧化物材料108及第一电极的导电金属材料112上方。如本文中所使用，形成于某种材料“上方”可包含至少部分地形成于所述材料上方。绝缘材料114可由(举例来说)SiN或氧化物材料形成。如在图1中可看出，通孔119形成于绝缘材料114中以使得电阻式元件117将与电极(例如，底部电极113的导电金属材料112)接触。
可通过用金属材料选择性地填充通孔来形成电阻式元件117。可使用保形金属填充来填充形成于绝缘材料114内的通孔119。保形金属填充(以及图1中所图解说明的结构中所展示的其它金属材料的施加)可使用原子材料沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、超临界流体沉积(SFD)或用于施加金属的其它适用薄膜工艺来实现。可使用镶嵌处理来施加及移除不期望的金属材料，如下文所进一步论述。根据一些实施例，可用金属材料从底部向上填充通孔。
根据一个或一个以上实施例，可将本发明的RRAM装置制作为40纳米以下的装置。如此，通孔119可具有由图1中的括号指示的小于40纳米的尺寸(举例来说，其可为直径)。40纳米以下的RRAM装置可(举例来说)制作有约小于装置大小的二分之一到四分之一的通孔。在各种实施例中，可将本发明的RRAM装置制作为具有通孔119的20纳米以下的装置，通孔119具有由图1中的括号指示的小于约10纳米的尺寸。在其它实施例中，可将本发明的RRAM装置制作为具有通孔119的15纳米以下的装置，通孔119具有由图1中的括号指示的小于约5纳米的尺寸。电阻式元件在第一部分与第二部分之间的分配可通过用以选择性地氧化通孔119中的经保形填充的金属的工艺来控制。举例来说，经保形填充的金属可通过暴露于气体团簇离子束(GCIB)或通过在经选择以控制通孔内的金属-金属氧化物界面的位置的条件下进行等离子氧化(例如，槽平面天线(SPA)等离子氧化工艺)而氧化。根据各种实施例，在低于其便发生金属的显著热氧化的温度下(例如，在相对低温度下)实现选择性地氧化通孔内的金属材料。
在适当地氧化保形金属填充物之后，可在电阻式元件117及绝缘材料114(其内形成含有电阻式元件117的通孔119)上方形成顶部电极121。假设具有形成有TiN第一部分116及TiON第二部分118的电阻式元件117的RRAM装置100，那么顶部电极121可由直接形成于电阻式元件117及绝缘材料114上方的TiN 120形成。在TiN材料120上方形成钨122，TiN 120与钨122构成第二电极121。
根据本发明的一个或一个以上实施例，通孔119可具有小于40纳米的至少一个尺寸，且在一些实施例中，RRAM装置可为20纳米以下或15纳米以下的装置，其中通孔119具有小于RRAM装置的尺寸的二分之一的至少一个尺寸。在形成电阻式元件117的TiN第一部分116及TiON第二部分118时使用保形金属填充。然而，本发明的实施例不限于涉及随后经氧化以形成金属-金属氧化物界面的金属材料的保形金属填充。根据至少一个实施例，从图1中所展示的定向颠倒底部(例如，第一)电极113及顶部(例如，第二)电极121以及电阻式元件117的定向。即，在衬底上方形成第二电极。可接着通过沉积金属(例如，TiN)、将其氧化以形成金属氧化物(例如，TiON)、后续接着对应金属(例如，TiN)的另一沉积来形成电阻式元件。可在所述电阻式元件上方形成第一电极。第一电极的导电金属材料112部分以及第一电极及第二电极的TiN 120部分分别经布置以邻近于电阻式元件117。
如关于图1中所展示的特定结构所描述，RRAM装置的电阻式元件可由可提供一个以上电阻状态的材料(例如，金属、金属氧化物(MOx)、过渡金属氧化物(TMO)及金属氮化物等)形成。所述RRAM装置可利用电阻过渡特性，通过所述电阻过渡特性材料的电阻根据电压及/或电流的施加的改变而变化。
电阻式元件可具有由半导电(例如，名义上电绝缘)且还为弱离子导体的一种或一种以上材料形成的有源区域。所述有源区域的材料可能够托管及输送充当掺杂剂的离子以控制电子穿过所述材料的流动。还可将离子输送理解为特定离子的缺少(例如，离子空位)的输送，此类似于通过表示电子的缺少的“电洞”的移动来理解电流。即，离子空位显现为沿与对应离子的方向相反的方向移动。离子或其空位可为充当阳离子或阴离子中的一者的离子。
根据一种先前方法，可通过沉积在某种初始特性(例如，离子空位的浓度)上不同的两种离散材料来形成电阻式元件的有源区域。电阻式元件的操作可涉及离子空位从第一部分跨越电阻式元件的两个部分之间的边界到第二部分的材料的输送。所述有源区域因此包括(举例来说)用于输送及托管充当掺杂剂的离子以控制电子的流动的主要材料及用于为所述主要材料提供离子掺杂剂源的辅助材料。
金属可用于包含半导体装置应用的多种应用中。金属的某些材料性质(例如，较低电阻率、良好电迁移性能及增加的应力迁移阻力)在半导体应用中为合意的且可解释金属在互连线及触点中的使用。一些金属(例如钛(Ti)及铜(Cu))的材料性质提供胜过其它金属(例如，铝(Al))的优点。举例来说，较低电阻可通过减少RC时间延迟来允许信号更快地移动。
然而，将金属(例如，Cu)引入到半导体装置的多层级金属化架构中可需要用于金属图案化的专门处理方法。金属(例如，Cu)可难以进行干式蚀刻。因此，已开发用于金属图案化的工艺方案，例如镶嵌处理。镶嵌方法基于蚀刻电介质材料中的特征、用金属填充所述特征及通过化学机械平面化(CMP)平面化顶部表面。双镶嵌方案将触点及互连线两者集成到单个处理方案中。
图2A及2B图解说明根据本发明的一个或一个以上实施例的在使用单镶嵌处理形成RRAM装置期间的结构的横截面图。图2C图解说明根据本发明的一个或一个以上实施例的在使用单镶嵌处理形成RRAM装置期间的半导体结构的平面图。图2A展示在形成RRAM装置期间于图2C中所指示的位置处沿X-Z平面的半导体结构230的横截面图(Z指示三维坐标系统中的垂直轴)，且图2B展示于图2C中所指示的位置处沿Y-Z平面的半导体结构232的横截面图。注意图2C并非RRAM装置的水平切面，这是因为位线导体与字线导体在任何共用平面中均不相交。而是，图2C以平面图展示位线导体242、字线导体234及位线电介质236的定向以同时指示图2A及2B中的每一者中所展示的视图的位置及定向。
半导体结构230及232展示形成于字线导体234及字线电介质材料238(图2B中所展示)上方的位线电介质236。在实现图2A及2B中所展示的配置之前，图案化位线电介质236(例如，在其中形成通孔)且在其中保形地沉积电阻式单元堆叠材料240。随后，在电阻式单元堆叠材料240上方沉积形成位线导体的金属材料242以实现图2A及2B中分别展示的结构230及232。
图3A及3B图解说明根据本发明的一个或一个以上实施例的在使用单镶嵌处理形成RRAM装置期间在平面化以隔离位线之后的半导体结构的横截面图。图3A展示在形成RRAM装置期间于相对于相交位线导体与字线导体的位置及定向(例如，图2C中所指示的所述位置及定向)处沿X-Z平面的半导体结构330的横截面图，且图3B展示于相对于相交位线导体与字线导体的位置及定向(例如，图2C中所指示的所述位置及定向)处沿Y-Z平面的半导体结构332的横截面图。
半导体结构330及332包含对应于图2A及2B中所展示的相似组件的组件，包含：位线电介质336，其形成于字线导体334及字线电介质材料338(图3B中所展示)上方；位线电介质336；电阻式单元堆叠材料340；及金属材料342，其沉积于电阻式单元堆叠材料340上方。结构230及232已经平面化(例如，通过CMP)以实现图3A及3B中分别展示的结构330及332。如从图3A及3B可观察出，平面化已移除电阻式单元堆叠材料340及金属材料342的沉积于通孔外的体积。以此方式，平面化将金属位线与电阻式单元堆叠材料隔离成完全含在先前形成于位线电介质336中的通孔内。图2及3图解说明单镶嵌处理情形。
图4A及4B图解说明根据本发明的一个或一个以上实施例的在使用双镶嵌处理形成RRAM装置期间的半导体结构的横截面图。图4A展示在形成RRAM装置期间于相对于相交位线导体与字线导体的位置及定向(例如，图2C中所指示的所述位置及定向)处沿X-Z平面的半导体结构460的横截面图，且图4B展示于相对于相交位线导体与字线导体的位置及定向(例如，图2C中所指示的所述位置及定向)处沿Y-Z平面的半导体结构462的横截面图。
半导体结构460及462类似于图2A及2B中所展示的结构230及232，外加蚀刻停止材料444。半导体结构460及462包含形成于字线导体434及字线电介质材料438(图4B中所展示)上方的位线电介质436。在实现图4A及4B中所展示的配置之前，沉积位线电介质436的下部部分，在位线电介质436的下部部分上方沉积蚀刻停止材料444，其中在蚀刻停止材料444上方沉积位线电介质436的上部部分。位线电介质436与蚀刻停止材料444“夹层”经图案化以在其中形成通孔且移除位线电介质436的在蚀刻停止材料444上方的选定位置中的上部部分。在通孔中及在蚀刻停止材料444的经暴露部分上方保形地沉积电阻式单元堆叠材料440，随后在电阻式单元堆叠材料440上方沉积金属材料442以实现图4A及4B中分别展示的结构460及462。
图5A及5B图解说明根据本发明的一个或一个以上实施例的在使用双镶嵌处理形成RRAM装置期间在平面化以隔离位线之后的半导体结构的横截面图。图5A展示在形成RRAM装置期间于相对于相交位线导体与字线导体的位置及定向(例如，图2C中所指示的所述位置及定向)处沿X-Z平面的半导体结构560的横截面图，且图5B展示于相对于相交位线导体与字线导体的位置及定向(例如，图2C中所指示的所述位置及定向)处沿Y-Z平面的半导体结构562的横截面图。
半导体结构560及562包含对应于图4A及4B中所展示的相似组件的组件，包含：位线电介质536，其具有位于其中的中间蚀刻停止材料544，位线电介质536形成于字线导体534及字线电介质材料538(图5B中所展示)上方；位线电介质536；电阻式单元堆叠材料540；及金属材料542，其沉积于电阻式单元堆叠材料540上方。图4A及4B中所展示的结构460及462已经平面化(例如，通过CMP)以实现图5A及5B中分别展示的结构560及562。如从图5A及5B可观察出，平面化已移除电阻式单元堆叠材料540及金属材料542的沉积于通孔外的体积。以此方式，平面化将金属位线与电阻式单元堆叠材料隔离成完全含在先前形成于位线电介质536中的通孔内。图4及5图解说明由于位线电介质536的经划分布置(例如，位线电介质536与蚀刻停止材料544“夹层”)所致的双镶嵌处理情形。
本发明所预期的镶嵌方法的替代方案为对金属材料进行图案化蚀刻。图案化蚀刻工艺涉及：在衬底上方沉积金属材料、在所述金属材料上方使用经图案化硬掩膜或光致抗蚀剂、使用反应性离子蚀刻(RIE)工艺对所述金属材料进行图案化蚀刻及在经图案化金属材料上方沉积电介质材料。对金属进行图案化蚀刻可具有胜过镶嵌工艺的优点，这是因为蚀刻细金属图案并接着将电介质材料沉积到所述金属图案上比获取势垒材料及金属以充分地填充电介质膜中的小特征开口更容易。
已使用气体(例如，氯气)来蚀刻金属材料(例如，Cu、Al)。呈气体混合物的含氯气体包含氩(Ar)。为实现各向异性蚀刻，将Cl2与其它含氯气体(例如，Cl2、HCl、BCl3、SiCl4、CHCl3、CCl4及其组合)混合，这是因为单独使用Cl2会导致各向同性蚀刻。使用氯等离子体对金属材料进行蚀刻涉及通过等离子体中的能量离子对金属材料(例如，CuClx)进行物理溅镀。然而，此方法存在数个缺点。举例来说，借助此方法的蚀刻速率非常低且经溅镀金属材料涂覆室壁且此需要对所述室进行周期性清洗。在以氯等离子体蚀刻高纵横比特征时会遇到另一缺点且经溅镀金属材料产物再沉积于特征侧壁上，在所述特征侧壁处物理溅镀的效果减小。此外，当在升高的温度(＞200摄氏度)下实施所述工艺以增加被蚀刻金属材料的易失性时，可发生由于表面上积累的蚀刻残留物所致的腐蚀。在不通过蚀刻后清洗步骤移除这些残留物的情况下，甚至在将保护材料施加于经蚀刻特征上方之后，其也可致使金属的持续腐蚀。
借助气体(例如，氯气)蚀刻用以制作本发明的电阻式元件117的金属材料的一个替代方案为平面化所述金属材料(例如，以化学及/或机械方式)。举例来说，可使用CMP来将用以形成电阻式元件117的金属材料平面化到通孔内。即，可以化学及/或机械方式移除延伸到通孔外的金属材料。类似地，可以化学及/或机械方式平面化半导体结构以移除通孔内的金属材料以及形成通孔的一些材料以使得通孔内的金属材料与通孔的开口大致成平面。在采用化学及/或机械平面化技术等制作本发明的RRAM装置时，可使用单镶嵌及双镶嵌处理方法。
如上文所提及，选择性地氧化电阻式元件(例如，图1中所展示的117)形成第二部分118且因此形成电阻式元件117的第一部分116与第二部分118之间的金属-金属氧化物界面115。以充分精确度控制选择性氧化工艺可借此控制电阻式元件的配置，包含电阻、至少两个电阻状态之间的电阻比率以及第一部分及第二部分中的每一者的物理尺寸。
在本发明的一个或一个以上实施例中，可制作RRAM装置，其中电阻式元件117的第一部分116及第二部分118可经配置以提供在其低电阻状态中充分地限制电流(例如，以实现合意的电力使用水平及/或保持于热限制内)的电阻。举例来说，电阻式元件117的一种配置在其低电阻状态中提供至少1000欧姆的电阻。另外，在本发明的各种实施例中，可形成RRAM装置，其中电阻式元件的第一部分及第二部分经配置以使用汲取约1毫安的3伏编程脉冲与汲取小于1.5毫安的-2伏擦除脉冲提供大约1000的电阻比率。即，两个电阻状态之间的切换可导致约三个数量级的电阻改变(例如，从约1,000欧姆到约1,000,000欧姆)。在一些实施例中，可形成RRAM装置，其中电阻式元件的第一部分及第二部分经配置以使用汲取约0.1毫安的3伏编程脉冲与汲取小于0.3毫安的-2伏擦除脉冲提供大约100的电阻比率。即，在较低电流量值下两个电阻状态之间的切换可导致约两个数量级的电阻改变(例如，从约1,000欧姆到约100,000欧姆)。
根据一个或一个以上实施例，电阻式元件117可形成于一通孔中，所述通孔具有至少一个40纳米以下的尺寸(例如，通孔的宽度及/或直径)。在一些实施例中，电阻式元件117可作为RRAM装置(例如，20纳米以下的装置)的一部分形成于具有小于10纳米的至少一个尺寸的通孔中。在其它实施例中，电阻式元件117可作为RRAM装置(例如，15纳米以下的装置)的一部分形成于具有小于5纳米的至少一个尺寸的通孔中。电阻式元件可通过占据通孔的整个体积或其某一部分而完全含在通孔中形成。即，在一些实施例中，可使保形金属沉积不完全填充通孔。通孔外的金属材料的CMP移除将导致金属材料被局限于通孔，但从环绕绝缘材料的表面稍微凹入。仍可选择性地氧化凹入金属，如先前所描述。随后形成第二电极(例如，TiN部分)，第二电极材料将延伸到通孔中以与凹入电阻式元件接触。
在其它实施例中，电阻式元件经形成以延伸到通孔外。举例来说，第一部分及第二部分中的至少一者可延伸到通孔外介于从约10埃到约50埃的范围内的距离。如本文中所使用，介于从约第一尺寸到约第二尺寸的范围内的尺寸意指本发明的一些实施例介于从所述第一尺寸到所述第二尺寸的范围内(除其它额外实施例之外)。同样，可随后选择性地氧化电阻式元件的金属材料且在至少所述电阻式元件上方形成第二电极。第二电极的TiN材料将保形地沉积在电阻式元件的延伸到通孔外的第二部分周围。
控制保形沉积于通孔内的金属的选择性氧化工艺确定分别构成电阻式元件的第一部分及第二部分的通孔体积的分配。根据一些实施例，控制选择性氧化以使得电阻式元件的第二部分占据小于通孔的体积的约百分之四十(40％)。在一些实施例中，控制选择性氧化以使得第二部分占据小于第一电极与第二电极之间的距离的约百分之二十五(25％)。如本文中所使用，陈述为约给定百分比的百分比意指本发明的一些实施例经配置以具有所述给定百分比的特性(除其它额外实施例之外)。
在各种实施例中，电阻式元件的第二部分(例如，TiON)具有沿在第一电极与第二电极之间延伸的通孔的尺寸的介于从约10埃到约100埃的范围内的深度。在一些实施例中，电阻式元件的第二部分(例如，TiON)具有沿在第一电极与第二电极之间延伸的通孔的尺寸的介于从约20埃到约80埃的范围内的深度。
根据本发明的一个或一个以上实施例，如上文所描述制作的RRAM装置可用作存储器阵列的存储器单元，所述RRAM装置布置成交叉点配置。此外，如此构造的存储器阵列可并入到各种电子存储器、计算装置以及其它装备及计算系统中。
图6是根据本发明的一个或一个以上实施例的交叉点电阻式存储器阵列的透视图。交叉点电阻式存储器阵列670可包含多个底部(即，第一)电极676及多个顶部(即，第二)电极676。底部电极676可经布置而沿第一方向彼此平行且第二电极676可经布置而沿第二方向彼此平行。所述第一方向与所述第二方向可(但不必)彼此垂直。然而，第一方向及第二方向可经定向以使得底部电极及顶部电极彼此交叉以建立多个相交点(例如，交叉点)，可在所述相交点之间形成电阻式元件674。
顶部电极676类似于图1中所展示的顶部电极121，且可如先前针对顶部电极121所描述地制作。底部电极676类似于图1中所展示的底部电极113，且可如先前针对底部电极113所描述地制作。电阻式元件674类似于图1中所展示的电阻式元件117，且可如先前针对电阻式元件117所描述地制作以包含金属部分及金属氧化物部分。举例来说，交叉点电阻式存储器阵列670可包含多个存储器单元，每一存储器单元为如关于图1所描述地制作的RRAM装置。可颠倒底部(即，第一)电极676、顶部(即，第二)电极676及电阻式元件的位置及/或布置，包含电阻式元件的金属及金属氧化物部分的颠倒，如先前所描述。
可通过自行化系统(例如，计算机控制的半导体制作设备)来制作上文所描述的结构、电路及装置。举例来说，非暂时性计算机可读媒体上可存储有可由处理器执行以致使装备或装置执行本文中所陈述的制作方法的指令。除其它动作之外，所述指令还可致使半导体制作设备进行以下操作：在衬底上方沉积第一电极、在至少所述第一电极上方沉积绝缘材料、在所述绝缘材料中形成通孔、至少在所述通孔内沉积包含金属的保形材料、将包含所述金属的所述保形材料隔离到所述通孔内、选择性地处理所述通孔内的包含所述金属的所述材料以氧化包含所述金属的所述材料的一部分及在包含所述金属的所述材料的经氧化部分上方沉积第二电极。
本文中已描述用于形成RRAM装置的装置、方法及系统，且明确地说，已描述形成可操作以在两个或两个以上电阻状态之间切换的金属-金属氧化物界面的金属材料处理。虽然本文中已图解说明及描述了特定实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本发明打算涵盖对本发明的一个或一个以上实施例的更改或变化。应理解，已以说明性方式而非限定性方式做出以上说明。在审阅以上说明之后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的一个或一个以上实施例的范围包含其中使用以上结构及方法的其它应用。因此，本发明的一个或一个以上实施例的范围应参考所附权利要求书连同授权此些权利要求书的等效物的全部范围来确定。
在前述实施方式中，出于简化本发明的目的，将各种特征一起组合于单个实施例中。本发明的此方法不应解释为反映本发明的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。而是，如以上权利要求书反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将以上权利要求书并入到实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (46)

1.一种形成电阻式随机存取存储器RRAM装置的方法，其包括：
在第一电极上方形成电阻式元件，其中形成所述电阻式元件包含：
在所述第一电极上方形成绝缘材料；
在所述绝缘材料中形成通孔；
用金属材料保形地填充所述通孔；
将所述金属材料平面化到所述通孔内；及
选择性地处理所述通孔内的所述金属材料的一部分以在所述通孔内形成金属-金属氧化物界面；及
在所述电阻式元件上方形成第二电极。
2.根据权利要求1所述的方法，其中选择性地处理所述通孔内的所述金属材料包含：选择性地氧化所述金属材料的所述部分。
3.根据权利要求2所述的方法，其中在低于其便发生显著热氧化的温度下实现选择性地氧化所述通孔内的所述金属材料的所述部分。
4.根据权利要求3所述的方法，其中选择性地氧化所述通孔内的所述金属材料的所述部分包含：等离子氧化。
5.根据权利要求2所述的方法，其中选择性地氧化所述通孔内的所述金属材料的所述部分包含：槽平面天线SPA等离子氧化工艺。
6.根据权利要求1到5中任一权利要求所述的方法，其中选择性地处理所述通孔内的所述金属材料包含：将所述通孔内的所述金属材料的所述部分选择性地暴露于气体团簇离子束GCIB。
7.根据权利要求1到5中任一权利要求所述的方法，其中用金属材料保形地填充所述通孔包含：用TiN保形地填充所述通孔。
8.根据权利要求7所述的方法，其中选择性地处理所述通孔内的所述金属材料的所述部分在所述通孔内形成TiN-TiON界面。
9.根据权利要求1到5中任一权利要求所述的方法，其中用金属材料保形地填充所述通孔包含：用铜保形地填充所述通孔。
10.根据权利要求9所述的方法，其中选择性地处理所述通孔内的所述金属材料的所述部分形成Cu-CuOx界面。
11.根据权利要求10所述的方法，其中使用金属材料的原子层沉积ALD来实现用所述金属材料保形地填充所述通孔。
12.根据权利要求1到5中任一权利要求所述的方法，其中使用金属材料的原子层沉积ALD来实现用所述金属材料保形地填充所述通孔。
13.根据权利要求1到5中任一权利要求所述的方法，其中使用金属材料的物理气相沉积PVD来实现用所述金属材料保形地填充所述通孔。
14.根据权利要求1到5中任一权利要求所述的方法，其中使用金属材料的化学气相沉积CVD来实现用所述金属材料保形地填充所述通孔。
15.根据权利要求1到5中任一权利要求所述的方法，其中使用金属材料的超临界流体沉积SFD来实现用所述金属材料保形地填充所述通孔。
16.根据权利要求1到5中任一权利要求所述的方法，其中形成所述电阻式元件包含：通过镶嵌处理在所述通孔内制作金属材料。
17.根据权利要求16所述的方法，其中镶嵌处理包含单镶嵌处理。
18.根据权利要求16所述的方法，其中镶嵌处理包含双镶嵌处理。
19.根据权利要求16所述的方法，其中用金属材料保形地填充所述通孔包含：用所述金属材料选择性地填充所述通孔。
20.根据权利要求16所述的方法，其中用金属材料保形地填充所述通孔包含：用所述金属材料从底部向上填充所述通孔。
21.一种通过根据权利要求1所述的方法形成的RRAM装置。
22.一种电阻式随机存取存储器RRAM装置，其包括：
第一电极；
第二电极，其通过半导体绝缘材料与所述第一电极分离；及
电阻式元件，其含在形成于所述半导体绝缘材料中的通孔内，所述通孔在所述第一电极与所述第二电极之间延伸，所述电阻式元件包含第一部分及第二部分，所述第一部分为包含金属的材料且所述第二部分为包含所述金属的所述材料的通过选择性地氧化所述通孔内的包含所述金属的所述材料形成的氧化物，以在一位置处形成金属-金属氧化物界面，所述金属-金属氧化物界面使得所述电阻式元件能够在彼此相差至少两个数量级的一个以上电阻状态之间切换。
23.根据权利要求22所述的RRAM装置，其中所述第一部分为贵金属。
24.根据权利要求22所述的RRAM装置，其中所述第一部分为钯。
25.根据权利要求22所述的RRAM装置，其中所述第一部分为铂。
26.根据权利要求22所述的RRAM装置，其中所述第一部分为钌。
27.根据权利要求22所述的RRAM装置，其中所述第一部分为Cu且所述第二部分为CuOx。
28.根据权利要求22所述的RRAM装置，其中所述第一部分为TiN且所述第二部分为TiON。
29.根据权利要求22到28中任一权利要求所述的RRAM装置，其中所述电阻式元件的所述第一部分及所述第二部分经配置以使用汲取约1毫安的3伏编程脉冲与汲取小于1.5毫安的-2伏擦除脉冲提供大约1000的电阻比率。
30.根据权利要求22到28中任一权利要求所述的RRAM装置，其中所述电阻式元件的所述第一部分及所述第二部分经配置以使用汲取约0.01毫安的3伏编程脉冲与汲取小于0.03毫安的-2伏擦除脉冲提供大约100的电阻比率。
31.根据权利要求22到28中任一权利要求所述的RRAM装置，其中所述电阻式元件的所述第一部分及所述第二部分经配置以提供至少约1000欧姆的电阻。
32.根据权利要求22到28中任一权利要求所述的RRAM装置，其中所述第二部分小于所述通孔的体积的约百分之四十(40％)。
33.根据权利要求22到28中任一权利要求所述的RRAM装置，其中所述第二部分占据小于所述第一电极与所述第二电极之间的距离的约百分之二十五(25％)。
34.根据权利要求22到28中任一权利要求所述的RRAM装置，其中所述第二部分沿着在所述第一电极与所述第二电极之间延伸的所述通孔的尺寸在介于从约10埃到约100埃的范围内。
35.根据权利要求34所述的RRAM装置，其中所述第二部分沿着在所述第一电极与所述第二电极之间延伸的所述通孔的所述尺寸在介于从约20埃到约80埃的范围内。
36.根据权利要求22到28中任一权利要求所述的RRAM装置，其中所述第一电极包含沉积于掩埋数字线上方的钨，所述第一电极经布置以使得所述钨与所述电阻式元件的所述第一部分接触。
37.根据权利要求22到28中任一权利要求所述的RRAM装置，其中所述第二电极包含沉积于一体积的TiN上方的一体积的钨，所述第二电极经布置以使得所述TiN与所述电阻式元件的所述第二部分接触。
38.根据权利要求22到28中任一权利要求所述的RRAM装置，其中所述半导体绝缘材料为SiN。
39.根据权利要求22到28中任一权利要求所述的RRAM装置，其中所述半导体绝缘材料为氧化物。
40.一种电阻式随机存取存储器RRAM装置，其包括：
第一电极；
第二电极，其通过半导体绝缘材料与所述第一电极分离，所述半导体绝缘材料中具有通孔，所述通孔在所述第一电极与所述第二电极之间延伸；及
电阻式元件，其形成于至少所述通孔内且包含第一部分及第二部分，所述第一部分为包含金属材料的材料，所述第二部分为包含所述金属的所述材料的通过选择性地氧化所述通孔内的包含所述金属的所述材料形成的氧化物，以在一位置处形成金属-金属氧化物界面，所述金属-金属氧化物界面使得所述电阻式元件能够在彼此相差至少两个数量级的一个以上电阻状态之间切换。
41.根据权利要求40所述的RRAM装置，其中所述电阻式元件的所述第一部分及所述第二部分经配置以使得其并不占据所述通孔的整个体积，其中所述第一电极及所述第二电极中的至少一者延伸到所述通孔中而与所述电阻式元件接触。
42.根据权利要求41所述的RRAM装置，其中所述第一电极及所述第二电极中的所述至少一者延伸到所述通孔中在介于从约10埃到约50埃的范围内。
43.根据权利要求40到42中任一权利要求所述的RRAM装置，其中所述电阻式元件的所述第一部分及所述第二部分经配置以使得其占据所述通孔的至少所述整个体积，其中所述第一部分及所述第二部分中的至少一者延伸到所述通孔外而与所述第一电极或所述第二电极中的一者接触。
44.根据权利要求43所述的RRAM装置，其中所述第一部分及所述第二部分中的所述至少一者延伸到所述通孔外介于从约10埃到约50埃的范围内的距离。
45.根据权利要求40到42中任一权利要求所述的RRAM装置，其中所述电阻式元件经布置以在所述通孔内使所述第二部分形成于所述第一部分上方。
46.根据权利要求40到42中任一权利要求所述的RRAM装置，其中所述电阻式元件经布置以在所述通孔内使所述第一部分形成于所述第二部分上方。
CN201180032458.XA 2010-07-02 2011-06-29 电阻式随机存取存储器装置及方法 Expired - Fee Related CN102971848B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/830,079 2010-07-02
US12/830,079 US8241944B2 (en) 2010-07-02 2010-07-02 Resistive RAM devices and methods
PCT/US2011/001160 WO2012002997A2 (en) 2010-07-02 2011-06-29 Resistive ram devices and methods

Publications (2)

Publication Number Publication Date
CN102971848A true CN102971848A (zh) 2013-03-13
CN102971848B CN102971848B (zh) 2016-05-25

Family

ID=45399010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180032458.XA Expired - Fee Related CN102971848B (zh) 2010-07-02 2011-06-29 电阻式随机存取存储器装置及方法

Country Status (5)

Country Link
US (5) US8241944B2 (zh)
KR (1) KR101422423B1 (zh)
CN (1) CN102971848B (zh)
TW (1) TWI476869B (zh)
WO (1) WO2012002997A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111418078A (zh) * 2017-09-29 2020-07-14 科洛斯巴股份有限公司 电阻式随机访问存储器和制作技术

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320178B2 (en) 2009-07-02 2012-11-27 Actel Corporation Push-pull programmable logic device cell
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
JP5877445B2 (ja) * 2012-02-21 2016-03-08 株式会社村田製作所 抵抗スイッチングデバイスおよびその製造方法
US9112138B2 (en) 2012-06-14 2015-08-18 Micron Technology, Inc. Methods of forming resistive memory elements
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
KR102114202B1 (ko) 2013-11-25 2020-05-26 삼성전자주식회사 가변 저항 메모리 소자 및 그 형성 방법
US9331088B2 (en) * 2014-03-25 2016-05-03 Sandisk 3D Llc Transistor device with gate bottom isolation and method of making thereof
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) * 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10270451B2 (en) 2015-12-17 2019-04-23 Microsemi SoC Corporation Low leakage ReRAM FPGA configuration cell
US9990993B2 (en) 2016-09-29 2018-06-05 Microsemi SoC Corporation Three-transistor resistive random access memory cells
US10147485B2 (en) 2016-09-29 2018-12-04 Microsemi Soc Corp. Circuits and methods for preventing over-programming of ReRAM-based memory cells
US9704573B1 (en) 2016-09-30 2017-07-11 Microsemi SoC Corporation Three-transistor resistive random access memory cells
DE112017006212T5 (de) 2016-12-09 2019-08-29 Microsemi Soc Corp. Resistive Speicherzelle mit wahlfreiem Zugriff
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
WO2019032249A1 (en) 2017-08-11 2019-02-14 Microsemi Soc Corp. MOUNTING CIRCUITS AND METHODS FOR PROGRAMMING RESISTIVE LIVE MEMORY DEVICES
JP2019161106A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体記憶装置の製造方法
US10446746B1 (en) 2018-05-01 2019-10-15 International Business Machines Corporation ReRAM structure formed by a single process
US10559625B1 (en) * 2018-08-08 2020-02-11 International Business Machines Corporation RRAM cells in crossbar array architecture
US10553789B1 (en) 2018-10-29 2020-02-04 International Business Machines Corporation Fully aligned semiconductor device with a skip-level via
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
TWI754175B (zh) * 2019-10-03 2022-02-01 華邦電子股份有限公司 熟化電阻式隨機存取記憶體的方法
US11289157B1 (en) * 2020-09-04 2022-03-29 Winbond Electronics Corp. Memory device
US11737289B2 (en) 2020-12-09 2023-08-22 International Business Machines Corporation High density ReRAM integration with interconnect
US11812675B2 (en) 2021-09-21 2023-11-07 International Business Machines Corporation Filament confinement in resistive random access memory
US11856878B2 (en) 2021-11-06 2023-12-26 International Business Machines Corporation High-density resistive random-access memory array with self-aligned bottom electrode contact

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080304312A1 (en) * 2007-06-11 2008-12-11 Macronix International Co., Ltd. Resistance memory with tungsten compound and manufacturing
KR20090070780A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 비휘발성 메모리 셀 제조 방법
US20090302315A1 (en) * 2008-06-04 2009-12-10 Samsung Electronics Co., Ltd. Resistive random access memory

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3219909B2 (ja) * 1993-07-09 2001-10-15 株式会社東芝 半導体装置の製造方法
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
KR100829556B1 (ko) * 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
US7018917B2 (en) * 2003-11-20 2006-03-28 Asm International N.V. Multilayer metallization
KR100645064B1 (ko) 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법
JP4843259B2 (ja) 2005-06-10 2011-12-21 シャープ株式会社 可変抵抗素子の製造方法
WO2007013174A1 (ja) 2005-07-29 2007-02-01 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
US7834338B2 (en) * 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
JP4017650B2 (ja) * 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
JP3989506B2 (ja) 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
US20070202677A1 (en) 2006-02-27 2007-08-30 Micron Technology, Inc. Contact formation
US20070218665A1 (en) 2006-03-15 2007-09-20 Marvell International Ltd. Cross-point memory array
JP5263856B2 (ja) 2006-07-26 2013-08-14 独立行政法人産業技術総合研究所 スイッチング素子及びその製造方法
US7935242B2 (en) 2006-08-21 2011-05-03 Micron Technology, Inc. Method of selectively removing conductive material
JP4344372B2 (ja) * 2006-08-22 2009-10-14 シャープ株式会社 半導体記憶装置及びその駆動方法
US8143661B2 (en) * 2006-10-10 2012-03-27 Spansion Llc Memory cell system with charge trap
WO2008075412A1 (ja) * 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
US7521358B2 (en) 2006-12-26 2009-04-21 Lam Research Corporation Process integration scheme to lower overall dielectric constant in BEoL interconnect structures
US7667220B2 (en) 2007-01-19 2010-02-23 Macronix International Co., Ltd. Multilevel-cell memory structures employing multi-memory with tungsten oxides and manufacturing method
KR101054321B1 (ko) 2007-03-01 2011-08-05 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US20090095985A1 (en) 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Multi-layer electrode, cross point memory array and method of manufacturing the same
US8445913B2 (en) 2007-10-30 2013-05-21 Spansion Llc Metal-insulator-metal (MIM) device and method of formation thereof
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8134865B2 (en) * 2008-05-06 2012-03-13 Macronix International Co., Ltd. Operating method of electrical pulse voltage for RRAM application
US20100051896A1 (en) 2008-09-02 2010-03-04 Samsung Electronics Co., Ltd. Variable resistance memory device using a channel-shaped variable resistance pattern
US20100051577A1 (en) 2008-09-03 2010-03-04 Micron Technology, Inc. Copper layer processing
US8072793B2 (en) 2008-09-04 2011-12-06 Macronix International Co., Ltd. High density resistance based semiconductor device
US8313661B2 (en) * 2009-11-09 2012-11-20 Tokyo Electron Limited Deep trench liner removal process
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8241944B2 (en) * 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080304312A1 (en) * 2007-06-11 2008-12-11 Macronix International Co., Ltd. Resistance memory with tungsten compound and manufacturing
KR20090070780A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 비휘발성 메모리 셀 제조 방법
US20090302315A1 (en) * 2008-06-04 2009-12-10 Samsung Electronics Co., Ltd. Resistive random access memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111418078A (zh) * 2017-09-29 2020-07-14 科洛斯巴股份有限公司 电阻式随机访问存储器和制作技术
US11793093B2 (en) 2017-09-29 2023-10-17 Crossbar, Inc. Resistive random access memory and fabrication techniques
CN111418078B (zh) * 2017-09-29 2024-03-05 昕原半导体(上海)有限公司 电阻式随机访问存储器和制作技术

Also Published As

Publication number Publication date
US9419219B2 (en) 2016-08-16
US9634250B2 (en) 2017-04-25
TW201214632A (en) 2012-04-01
TWI476869B (zh) 2015-03-11
CN102971848B (zh) 2016-05-25
WO2012002997A3 (en) 2012-04-19
US9142770B2 (en) 2015-09-22
KR101422423B1 (ko) 2014-07-22
US20120267599A1 (en) 2012-10-25
US20150357568A1 (en) 2015-12-10
US20140319446A1 (en) 2014-10-30
WO2012002997A2 (en) 2012-01-05
US8241944B2 (en) 2012-08-14
US20160315258A1 (en) 2016-10-27
US8735211B2 (en) 2014-05-27
KR20130033441A (ko) 2013-04-03
US20120001144A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
CN102971848B (zh) 电阻式随机存取存储器装置及方法
TWI728616B (zh) 三維相變記憶體元件
CN110914994B (zh) 用于形成三维相变存储器件的方法
JP5981424B2 (ja) メモリー素子に関する柱状構造及び方法
TWI508250B (zh) 記憶體單元結構
US9583498B2 (en) Structure and method for BEOL nanoscale damascene sidewall-defined non-volatile memory element
US20150221865A1 (en) Variable resistance element and method for producing variable resistance element
CN106158899A (zh) 改进电阻式随机存取存储器（RRAM）的保持性能的高k方案
KR20170099214A (ko) 가변 저항 메모리 소자 및 그 제조 방법
JP2020517094A (ja) 三次元メモリアレイ
CN111164754B (zh) 三维存储器阵列
CN113557613B (zh) 非易失性存储装置及其制造方法
CN111052376A (zh) 三维存储器阵列
CN109962034B (zh) 电子设备及其制造方法
JP2024509667A (ja) ２ビット磁気抵抗ランダム・アクセス・メモリ・デバイス・アーキテクチャ
CN111799295B (zh) 电子设备及其制造方法
US20230413699A1 (en) Semiconductor device and method for fabricating the same
CN114512601A (zh) 相变存储器及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160525