CN102916045A

CN102916045A - 半导体器件和用于制造半导体器件的方法

Info

Publication number: CN102916045A
Application number: CN2012102672428A
Authority: CN
Inventors: 西森理人; 吉川俊英
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2011-08-01
Filing date: 2012-07-30
Publication date: 2013-02-06
Anticipated expiration: 2032-07-30
Also published as: JP2013033829A; US8633494B2; US20130032818A1; JP5751074B2; TWI470795B; CN102916045B; TW201324772A

Abstract

本发明提供了一种半导体器件和用于制造半导体器件的方法，其中该半导体器件包括：缓冲层，布置在基板之上；高电阻层，布置在缓冲层之上，该高电阻层掺杂有用于实现高电阻的过渡金属；低电阻区域，布置在高电阻层的一部分中或在高电阻层之上，该低电阻区域掺杂有用于实现低电阻的杂质元素；电子行进层，布置在包括低电阻区域的高电阻层之上；电子供给层，布置在电子行进层之上；栅电极，布置在电子供给层上；以及源电极和漏电极，布置在电子供给层上。

Description

半导体器件和用于制造半导体器件的方法

技术领域

本文中所讨论的实施例涉及半导体器件和用于制造半导体器件的方法。

背景技术

氮化物半导体（诸如GaN、AlN和InN、包括其混合晶体的材料等）具有宽带隙，并且因此用在大功率电子器件、短波长发光器件等中。就大功率电子器件而言，与场效应晶体管（FET）（特别是高电子迁移率晶体管（HEMT））相关的技术仍在发展中。包括这样的氮化物半导体的HEMT使得能够进行大电流、高电压、低导通电阻操作，并因此用在大功率、高效率放大器、大功率开关器件等中。

以通过金属有机气相外延（MOVPE）等将缓冲层形成在半导体等的基板上、i-GaN等的电子行进层（electron travel layer）外延地生长在缓冲层上的这样的方式形成由GaN等构成的HEMT。具体地，如图1中所示，缓冲层921、电子行进层923（923a示出了二维电子气）、间隔层924、电子供给层925以及覆盖层（capping layer）926依次（in series）形成在基板910上，并且栅电极931、源电极932以及漏电极933形成在覆盖层926上。包括图1所示的配置的HEMT具有这样的问题：由于缓冲层921具有低电阻，因此电流流过缓冲层921，并且漏电流因此增大。

因此，包括如图2A所示的、高电阻层922布置在缓冲层921上的配置的HEMT正在研究中。具体地，缓冲层921、高电阻层922、电子行进层923、间隔层924、电子供给层925以及覆盖层926依次布置在基板910上，并且栅电极931、源电极932以及漏电极933布置在覆盖层926上。在包括图2A所示的配置的HEMT中，可以通过用诸如铁（Fe）的过渡金属掺杂GaN来形成具有高电阻的高电阻层922，从而使得能够增加绝缘性。

然而，包含用于掺杂的过渡金属（诸如，Fe）的气体残留在用于形成高电阻层922的MOVPE系统的生长炉中，因此，诸如Fe的过渡金属进入在形成高电阻层922之后形成的电子行进层923。具体地，Fe进入电子行进层923以形成如在图2B中以高电阻层922和电子行进层923中的Fe的分布所示的高Fe浓度区域。电子行进层923由i-GaN等构成。过渡金属（诸如，Fe）进入到电子行进层923中降低了电子在电子行进层923中的迁移率，从而导致导通电阻增加。可以认为电子行进层923的厚度的增加减小了电子行进层923的导通电阻。然而，电子行进层923的厚度的增加导致漏电流增加。

第2002-359256号日本早期公开专利公布是相关技术的示例。

发明内容

因此，实施例的一个方面的目的是提供一种半导体器件，该半导体器件由氮化物半导体构成，并且可以使导通电阻减小而不导致漏电流增加。

根据实施例的一个方面，一种半导体器件包括：缓冲层，布置在基板之上；高电阻层，布置在缓冲层之上，该高电阻层掺杂有用于实现高电阻的过渡金属；低电阻区域，布置在高电阻层的一部分中或布置在高电阻层之上，该低电阻区域掺杂有用于实现低电阻的杂质元素；电子行进层，布置在包括低电阻区域的高电阻层之上；电子供给层，布置在电子行进层之上；栅电极，布置在电子供给层之上；以及源电极和漏电极，布置在电子供给层之上。

附图说明

图1是传统半导体器件的图；

图2A和图2B是另一个传统半导体器件的图；

图3是用于制造根据第一实施例的半导体器件的方法；

图4A至图4C是用于制造根据第一实施例的半导体器件的方法的步骤的图；

图5A和图5B是根据第一实施例的半导体器件的结构图；

图6A至图6C是示出根据第一实施例的半导体器件的属性的曲线图；

图7A至图7C是用于制造根据第二实施例的半导体器件的方法的步骤的图；

图8A和图8B是用于制造根据第二实施例的半导体器件的方法的步骤的图；

图9是示出根据第二实施例的半导体器件的属性的曲线图；

图10是根据第二实施例的半导体器件的变型的结构图；

图11A至图11C是用于制造根据第三实施例的半导体器件的方法的步骤的图；

图12是用于制造根据第三实施例的半导体器件的方法的步骤的图；

图13是根据第三实施例的半导体器件的变型的结构图；

图14是根据第四实施例的分立封装的半导体器件的图；

图15是根据第四实施例的电源系统的电路图；

图16是根据第四实施例的高频放大器的结构图。

具体实施方式

在下文中，描述了实施例。相同构件将以相同的参考标记表示并且将不会详细描述。

第一实施例

以下参照图3和图4A至图4C描述用于制造根据第一实施例的半导体器件的方法。在本实施例中，该方法使用包括两个用于外延地生长半导体层的生长炉的MOVPE系统。

首先，如在步骤102（S102）中所示，在一个生长炉中设置由SiC等构成的基板10。在本实施例中，基板10由SiC构成，并且可由诸如GaN的半导体或诸如蓝宝石的绝缘体构成。

然后，如在步骤104（S104）中所示，在该生长炉中，形成缓冲层21和高电阻层22。具体地，如图4A中所示，缓冲层21和高电阻层22通过MOVPE依次形成在基板10上。在加热基板10的这种状态下以降低的压力形成缓冲层21和高电阻层22。

缓冲层21由包括AlN的材料构成，并且以将三甲基铝（TMAl）气体和氨气（NH₃）供给到该生长炉的这样的方式形成。缓冲层21也称为AlN成核层。

高电阻层22具有200nm的厚度并且由掺杂有Fe的GaN构成。以将三甲基镓（TMGa）气体、NH₃气体和用于用Fe（其用作杂质元素）掺杂GaN的氯化亚铁（FeCl₂）气体供给到该生长炉的这样的方式，形成高电阻层22。氯化亚铁气体是通过铁与盐酸的反应来生成的。控制氯化亚铁气体的进给速率，以使GaN以给定浓度掺杂有Fe。这使得高电阻层22可以形成在缓冲层21上，以使高电阻层22以1×10¹⁸cm^-3的浓度掺杂有Fe。在本实施例中，高电阻层22以1×10¹⁷cm^-3以上的浓度掺杂有用作杂质元素的Fe，以使其具有期望电阻。除Fe之外，用于掺杂高电阻层22的杂质元素的示例还包括过渡金属，诸如Ti、V、Cr、Mn、Co、Ni以及Cu。

然后，如在步骤106（S106）中所示，将包括高电阻层22的基板10从该生长炉中取出，并且接着设置在另一生长炉中。

然后，如在步骤108（S108）中所示，在另一生长炉中，形成电子行进层23（这里，23a示出了二维电子气）、间隔层24、电子供给层25以及覆盖层26。具体地，如图4B中所示，在高电阻层22上6依次形成电子行进层23、间隔层24、电子供给层25以及覆盖层2。在加热基板10的这种状态下，以降低的压力形成电子行进层23、间隔层24、电子供给层25以及覆盖层26。

电子行进层23具有大约100nm的厚度并且由i-GaN构成。以将TMGa气体和NH₃气体供给到另一生长炉的这样的方式形成电子行进层23。

间隔层24具有大约3nm的厚度并且由i-Al_0.25Ga_0.75N构成。以将TMAl气体、TMGa气体以及NH₃气体供给到另一生长炉的这样的方式形成间隔层24。

电子供给层25具有大约20nm的厚度并且由n-Al_0.25Ga_0.75N构成。以将TMAl气体、TMGa气体、NH₃气体以及用于用Si掺杂Al_0.25Ga_0.75N的硅烷（SiH₄）气体供给到另一生长炉的这样的方式形成电子供给层25。这使得电子供给层25形成为使电子供给层25中用作杂质元素的Si的浓度为2×10¹⁸cm^-3。

覆盖层26具有大约5nm的厚度并且由n-GaN构成。以将TMGa气体、NH₃气体以及用于用Si（其用作杂质元素）掺杂GaN的SiH₄气体供给到另一生长炉的这样的方式形成覆盖层26。这使得覆盖层26形成为使覆盖层26中Si的浓度为2×10¹⁸cm^-3。

然后，如在步骤110（S110）中所示，在覆盖层26上形成电极。具体地，如在图4C中所示，在覆盖层26上形成栅电极31、源电极32以及漏电极33。用于形成这些电极的过程如下所述。将光刻胶应用到覆盖层26，使用曝光系统来使光刻胶曝光，并且接着使光刻胶显影，从而形成未示出的光刻胶图案，该光刻胶图案包括与用于形成栅电极31、源电极32以及漏电极33的区域对应的开口。此后，通过真空气相沉积等在光刻胶图案之上形成金属膜，然后，将金属膜浸入有机溶剂中，从而将金属膜的布置在光刻胶图案上的部分与光刻胶图案一起去除。这使得可以形成栅电极31、源电极32以及漏电极33。

图5A示出了根据本实施例的半导体器件，以及图5B示出了其Fe浓度的分布。在本实施例中，在形成高电阻层22之后，使用与用于形成高电阻层22的生长炉不同的另一生长炉来形成电子行进层23（这里，23a示出了二维电子气）等。另一个生长炉不用于形成掺杂有Fe等的任何层或膜。因此，在另一生长炉中不存在包括Fe的气体，因此，Fe几乎没有进入电子行进层23。这使得能够降低导通电阻而不会导致漏电流增加。

参照图6A至图6C进一步地对此详细描述。在图6A至图6C中，曲线6A表示对应于根据本实施例的半导体器件的HEMT的属性，曲线6B表示不包括高电阻层的HEMT的属性，以及曲线6C表示均包括如图2A所示的这样的高电阻层的HEMT的属性。

图6A示出了由i-GaN构成的每个电子行进层的厚度与导通电阻（Ron）之间的关系。当电子行进层很薄时，由曲线6A表示的且对应于根据本实施例的半导体器件的HEMT的导通电阻比由曲线6C表示的且包括高电阻层的HEMT的导通电阻低，并且接近由曲线6B表示的且不包括高电阻层的HEMT的导通电阻。

图6B示出了由i-GaN构成的每个电子行进层的厚度与截止电流（Ioff）之间的关系。截止电流也称为漏电流。当电子行进层很薄时，由曲线6A表示的且对应于根据本实施例的半导体器件的HEMT的漏电流比由曲线6B表示的且不包括高电阻层的HEMT的漏电流低，并且基本上等于由曲线6C表示的且包括高电阻层的HEMT的漏电流。

图6C示出了由i-GaN构成的每个电子行进层的厚度与阈值电压（Vth）之间的关系。当电子行进层很薄时，由曲线6A表示的且对应于根据本实施例的半导体器件的HEMT的阈值电压比由曲线6B表示的且不包括高电阻层的HEMT的阈值电压高，并且基本上等于由曲线6C表示的且包括高电阻层的HEMT的阈值电压。阈值电压的增加使得可以容易地实现常关（normally off）模式。因此，由于电子行进层23具有减小的厚度，因此，可以致使根据本实施例的半导体器件常关（normally off）。

在形成高电阻层22之后的步骤中，Fe等因在形成期间施加到电子行进层23的热而有可能扩散到电子行进层23中。然而，与Fe由于含Fe的气体残留在用于形成高电阻层22的生长炉中而进入电子行进层23的情况相比，在这种情况下Fe等在电子行进层23中的扩散程度较低。

如上所述，对应于根据本实施例的半导体器件的HEMT具有与这些包括图1所示的配置的HEMT和包括图2所示的配置的HEMT类似的优点，即，在形成了薄的电子行进层的情况下导通电阻低、漏电流小并且阈值电压高的优点。

第二实施例

参照图7A至图7C、图8A以及图8B，以下描述用于制造根据第二实施例的半导体器件的方法。

首先，如在图7A中所示，通过MOVPE在基板10上依次形成缓冲层21和高电阻层22。在加热基板10的这种情况下以降低的压力形成缓冲层21和高电阻层22。在本实施例中，基板10由SiC构成，并且可以由诸如GaN的半导体或诸如蓝宝石的绝缘体构成。

缓冲层21由包括AlN的材料构成。以将TMAl气体和NH₃气体供给到MOVPE系统的生长炉的这样的方式形成缓冲层21。

例如，高电阻层22具有200nm的厚度并且由掺杂有Fe的GaN构成。以将TMGa气体、NH₃气体以及用于用Fe（其用作杂质元素）掺杂GaN的FeCl₂气体供给到该生长炉的这样的方式形成高电阻层22。这使得高电阻层22可以形成在缓冲层21上，以使高电阻层22以1×10¹⁸cm^-3的浓度掺杂有Fe。在本实施例中，高电阻层22以1×10¹⁷cm^-3以上的浓度掺杂有用作杂质元素的Fe，以使其具有期望电阻。除Fe之外，用于掺杂高电阻层122的杂质元素的示例还包括过渡金属，诸如Ti、V、Cr、Mn、Co、Ni以及Cu。

然后，如在图7B中所示，在高电阻层22的表面部分中形成对准标记111。具体地，在将基板10从MOVPE系统中取出后，将光刻胶应用到高电阻层22，使用曝光系统来使光刻胶曝光，并且接着使光刻胶显影，从而形成未示出的光刻胶图案，该光刻胶图案包括与用于形成对准标记111的区域对应的开口。此后，使用含Cl₂的气体对光刻胶图案干式蚀刻，以使得去除高电阻层22的未被光刻胶图案覆盖的部分，从而形成对准标记111。用于形成对准标记111的干式蚀刻条件包括200W的射频（RF）功率和30W的偏置功率。

然后，如在图7C中所示，在高电阻层22的给定区域内形成各低电阻区域122。具体地，将光刻胶应用到高电阻层22，使用曝光系统来使光刻胶曝光，并且接着使光刻胶显影，从而形成未示出的光刻胶图案，该光刻胶图案包括与用于形成低电阻区域122的区域对应的开口。此后，将用作杂质元素的Si等离子注入到高电阻层22的未被该光刻胶图案覆盖的区域中，从而形成低电阻区域122。在该操作中，以1×10¹³cm^-2的剂量将Si离子注入，以使每个低电阻区域122中的Si的浓度为2×10¹⁸cm^-3。即，以如下这样的方式形成低电阻区域122：用Si掺杂高电阻层22的用于形成低电阻区域122的区域，以使每个低电阻区域122中的Si的浓度比高电阻层22中用作杂质元素的Fe的浓度高。低电阻区域122不位于用于形成以下的栅电极31的区域正下方，而位于用于形成源电极32或漏电极33的区域正下方。因此，以如下这样的方式形成该光刻胶图案：使用对准标记111执行对准，以使在给定区域中对应的一个给定区域内形成每一个低电阻区域122。在上述描述中，使用作为注入的杂质元素的Si来形成低电阻区域122。然而，除Si之外，还可以使用诸如锗（Ge）或氧的杂质元素来形成低电阻区域122。

然后，如在图8A中所示，通过MOVPE在包括低电阻区域122的高电阻层22上依次形成电子行进层23（这里，23a示出了二维电子气）、间隔层24、电子供给层25以及覆盖层26。在该操作中，如在第一实施例中所述，这些层优选地在MOVPE系统的生长炉中形成，其中该生长炉不同于与用于形成高电阻层22的生长炉。

电子行进层23具有大约100nm的厚度并且由i-GaN构成。以将TMGa气体和NH₃气体供给到该生长炉的这样的方式形成电子行进层23。

间隔层24具有大约3nm的厚度并且由i-Al_0.25Ga_0.75N构成。以将TMAl气体、TMGa气体以及NH₃气体供给到该生长炉的这样的方式形成间隔层24。

电子供给层25具有大约20nm的厚度并且由n-Al_0.25Ga_0.75N构成。以将TMAl气体、TMGa气体、NH₃气体以及用于用Si（其用作杂质元素）掺杂Al_0.25Ga_0.75N的SiH₄气体供给到该生长炉的这样的方式形成电子供给层25。这使得电子供给层25形成为使电子供给层25中的Si的浓度为2×10¹⁸cm^-3。

覆盖层26具有大约5nm的厚度并且由n-GaN构成。以将TMGa气体、NH₃气体以及用于用Si（其用作杂质元素）掺杂GaN的SiH₄气体供给到该生长炉的这样的方式形成覆盖层26。这使得覆盖层26形成为使覆盖层26中的Si的浓度为2×10¹⁸cm^-3。

然后，如在图8B中所示，在覆盖层26上形成栅电极31、源电极32以及漏电极33。用于形成这些电极的过程如下所述。将光刻胶应用到覆盖层26，使用曝光系统使光刻胶曝光，并且接着使光刻胶显影，从而形成未示出的光刻胶图案，该光刻胶图案包括与用于形成栅电极31、源电极32以及漏电极33的区域对应的开口。在该操作中，以如下这样的方式形成该光刻胶图案：使用对准标记111a执行对准，以使栅电极31不位于低电阻区域122中的一个的正上方，而源电极32和漏电极33中的每一个均位于对应的一个低电阻区域122正上方。因此，通过真空气相沉积等在该光刻胶图案之上形成金属膜，然后，将金属膜浸入有机溶剂等中，从而将金属膜的布置在光刻胶图案上的部分与光刻胶图案一起去除。这使得可以形成栅电极31、源电极32以及漏电极33。如上所述，源电极32和漏电极33中的每一个均形成在低电阻区域122中对应的一个低电阻区域正上方，并且栅电极31形成在除低电阻区域122之外的区域（即，高电阻层22的与电子行进层23接触的区域）的正上方。电子行进层23、间隔层24、电子供给层25以及覆盖层26依次布置在对准标记111上，其中对准标记111布置在高电阻层22的表面部分中。在这些层的每层中保持与对准标记111相同的形状，从而导致对准标记111a形成在覆盖层26的表面部分中。

根据本实施例的半导体器件为HEMT并且可以如上所述那样制造。在本实施例中，在电子行进层23中形成二维电子气（2DEG）23a，并且可以在源电极32和漏电极33正下方增加2DEG 23a的电子分布。因此，如图9中所示的、每个电子行进层的厚度和导通电阻（Ron）之间的关系表明，由曲线9A表示的且对应于根据本实施例的半导体器件的HEMT的导通电阻比由曲线6A至6C表示的HEMT的导通电阻低。由曲线9A表示的HEMT的漏电流（Ioff）和阈值电压（Vth）基本上等于对应于根据第一实施例的半导体器件的HEMT的漏电流（Ioff）和阈值电压（Vth）。因此，在形成薄的电子行进层的情况下，对应于根据该实施例的半导体器件的HEMT具有如下优点：导通电阻低，漏电流低，并且阈值电压高。由于电子行进层23具有较小的厚度，因此可以致使根据本实施例的半导体器件常关。在本实施例中，如上所述，低电阻区域122形成在高电阻层22中。然而，高电阻层22可以用低电阻层来替代，并且高电阻区域可以形成在低电阻层中。

在根据本实施例的半导体器件中，栅电极可具有凹槽（recess）结构。具体地，如图10中所示，通过蚀刻等部分地去除覆盖层26和电子供给层25，从而形成开口。在开口中形成栅电极131。栅电极131被形成为具有如上所述的凹槽结构；因此，可以在栅电极131正下方减少2DEG 23a的电子分布，并且可以致使阈值电压为正。这使得容易地实现常关的HEMT。

第三实施例

以下参照图11A至图11C以及图12描述用于制造根据第三实施例的半导体器件的方法。

首先，如图11A中所示，通过MOVPE在基板10上依次形成缓冲层21和高电阻层22。

高电阻层22具有200nm的厚度并且由掺杂有Fe的GaN构成。以将TMGa气体、NH₃气体以及用于用Fe（其用作杂质元素）掺杂GaN的FeCl₂气体供给到生长炉的这样的方式形成高电阻层22。这使得高电阻层22可以形成在缓冲层21上以使高电阻层22以1×10¹⁸cm^-3的浓度掺杂有Fe。

然后，如图11B中所示，在高电阻层22上形成低电阻层223。低电阻层223具有大约100nm的厚度并且由n-GaN构成。以将TMGa气体、NH₃气体以及用于用Si（其用作杂质元素）掺杂GaN的SiH₄气体供给到生长炉的这样的方式形成低电阻层223。这使得低电阻层223形成为使低电阻层223中的Si的浓度为2×10¹⁸cm^-3。优选地，低电阻层23中用作杂质元素的Si的浓度比高电阻层22中用作杂质元素的Fe的浓度高。除了Si之外，用于掺杂低电阻层223的杂质元素的示例还包括Ge和氧。在本申请中，在某些情况下将低电阻层223称为低电阻区域。

然后，如图11C中所示，通过MOVPE在低电阻层223上依次形成电子行进层23、间隔层24、电子供给层25以及覆盖层26。这里，23a示出二维电子气。

电子行进层23具有大约100nm的厚度并且由i-GaN构成。以将TMGa气体和NH₃气体供给到生长炉的这样的方式形成电子行进层23。

间隔层24具有大约3nm的厚度并且由i-Al_0.25Ga_0.75N构成。以将TMAl气体、TMGa气体以及NH₃气体供给到生长炉的这样的方式形成间隔层24。

电子供给层25具有大约20nm的厚度并且由n-Al_0.25Ga_0.75N构成。以将TMAl气体、TMGa气体、NH₃气体以及用于用Si（其用作杂质元素）掺杂Al_0.25Ga_0.75N的SiH₄气体供给到另一生长炉的这样的方式形成电子供给层25。这使得电子供给层25形成为使电子供给层25中的Si的浓度为2×10¹⁸cm^-3。

然后，如图12中所示，在覆盖层26上形成栅电极31、源电极32以及漏电极33。用于形成这些电极的过程如下所述。将光刻胶应用于覆盖层26，使用曝光系统使光刻胶曝光，并且接着使光刻胶显影，从而形成未示出的光刻胶图案，该光刻胶图案包括与用于形成栅电极31、源电极32以及漏电极33的区域对应的开口。此后，通过真空气相沉积等在光刻胶图案之上形成金属膜，然后，将金属膜浸入有机溶剂等中，从而将金属膜的置于光刻胶图案上的部分与光刻胶图案一起去除。这使得可以形成栅电极31、源电极32以及漏电极33。

根据本实施例的半导体器件为HEMT并且可以如上所述那样制造。在本实施例中，在高电阻层22上形成低电阻层223。因此，即使在Fe从高电阻层22扩散的情况下，也可以抑制导通电阻的增加。由于电子行进层23具有减少的厚度，因此可以致使根据本实施例的半导体器件常关。

在根据本实施例的半导体器件中，栅电极可具有凹槽结构。具体地，如图13中所示，通过蚀刻等部分地去除覆盖层26和电子供给层25，从而形成开口。在开口中形成栅电极131。栅电极131被形成为具有如上所述的凹槽结构；因此，可以在栅电极131正下方减少2DEG 23a的电子分布，并且可以致使阈值电压为正。这使得容易实现常关的HEMT。

第四实施例

以下描述第四实施例。本实施例提供了半导体器件、电源系统以及高频放大器。

根据本实施例的半导体器件是通过分立地封装根据第一实施例至第三实施例中的任一个的半导体器件而得到的半导体器件。参照图14描述如上所述的分立封装的半导体器件。图14示意性地示出了分立封装的半导体器件的内部部分。在图14中所示的电极的布置与在第一实施例至第三实施例中描述的电极的布置不同。

首先，通过切割成片（dicing）等来切割在第一实施例至第三实施例中的任一个中制造的半导体器件，从而制备包括由GaN基半导体材料构成的HEMT的半导体芯片410。用诸如焊料的管芯粘接粘合剂（die attachadhesive）430将半导体芯片410固定在引线框420上。

然后，用接合线431将栅电极441连接到栅极引线421，用接合线432将源电极442连接到源极引线422，以及用接合线433将漏电极443连接到漏极引线423。接合线431、接合线432和接合线433由诸如Al的金属材料构成。在本实施例中，栅电极441为栅电极焊盘，并且连接到第一实施例至第三实施例中的任一个中描述的栅电极31。同样地，源电极442为源电极焊盘并且连接到在第一实施例至第三实施例中的任一个中描述的源电极32，以及漏电极443为漏电极焊盘并且连接到在第一实施例至第三实施例中的任一个中描述的漏电极33。

然后，通过转移成型（transfer molding）工艺、使用成型树脂440执行树脂密封。这使得可以制造半导体器件，其中该半导体器件包括由GaN基半导体材料构成的分立封装的HEMT。

根据本实施例的电源系统和高频放大器包括根据第一实施例至第三实施例中的任一个的半导体器件。

以下参照图15描述根据本实施例的电源系统。根据本实施例的电源系统460包括高压初级电路461、低压次级电路462以及置于初级电路461与次级电路462之间的变压器463。初级电路461包括交流电源464、所谓的桥式整流电路465、多个开关元件466（如图15中所示，其数量为四）、以及单个开关元件467。次级电路462包括多个开关元件468（如图15中所示，其数量为三）。在图15所示的示例中，初级电路461的开关元件466和467对应于根据第一实施例至第三实施例中的任一个的半导体器件。初级电路461的开关元件466和467优选地为常闭的半导体器件。在次级电路462中所使用的开关元件468使用通用的由硅构成的金属绝缘体半导体场效应晶体管（MISFET）。

以下参照图16描述根据本实施例的高频放大器。根据本实施例的高频放大器470可应用于例如用于移动电话的基站的功率放大器。根据本实施例的高频放大器470包括数字预失真电路471、混合器472、功率放大器474以及定向耦合器474。数字预失真电路471补偿输入信号的非线性失真。混合器472混合非线性失真经补偿后的输入信号和交流信号。功率放大器473放大与交流信号混合后的输入信号。参照图16，功率放大器473包括根据第一实施例到第三实施中的任一个的半导体器件。定向耦合器474监测输入信号和输出信号。在如图16所示的电路中，开关使得通过混合器472将输出信号与交流信号混合，并且将输出信号传输到数字预失真电路471。

虽然以上已详细描述了实施例，但是本公开内容不限于特定实施例。可以在所附权利要求的范围内进行各种修改和变型。

Claims

1.一种半导体器件，包括：

缓冲层，布置在基板之上；

高电阻层，布置在所述缓冲层之上，所述高电阻层掺杂有用于实现高电阻的过渡金属；

低电阻区域，布置在所述高电阻层的一部分中或布置在所述高电阻层之上，所述低电阻区域掺杂有用于实现低电阻的杂质元素；

电子行进层，布置在包括所述低电阻区域的所述高电阻层之上；

电子供给层，布置在所述电子行进层之上；

栅电极，布置在所述电子供给层之上；以及

源电极和漏电极，布置在所述电子供给层之上。

2.根据权利要求1所述的半导体器件，其中，所述低电阻区域布置在所述高电阻层的一部分中或布置在所述高电阻层之上，所述源电极和所述漏电极中的每一个均布置在所述低电阻区域中对应的一个低电阻区域之上，并且所述栅电极布置在除所述低电阻区域之外的区域之上。

3.根据权利要求1所述的半导体器件，其中，所述栅电极具有部分没有所述电子供给层而形成的凹槽结构。

4.根据权利要求1所述的半导体器件，其中，所述高电阻层、所述低电阻区域、所述电子行进层以及所述电子供给层由氮化物半导体材料构成。

5.根据权利要求1所述的半导体器件，其中，所述高电阻层由掺杂有所述过渡金属的GaN构成，所述过渡金属是选自包括如下的组的任一种：Fe、Ti、V、Cr、Mn、Co、Ni和Cu。

6.根据权利要求1所述的半导体器件，其中，用于实现低电阻的所述杂质元素是选自包括Si、Ge和O的组的任一种。

7.根据权利要求1所述的半导体器件，其中，每个低电阻区域中用于实现低电阻的所述杂质元素的浓度高于所述高电阻层中的所述过渡金属的浓度。

8.根据权利要求1所述的半导体器件，其中，所述电子行进层由GaN构成。

9.根据权利要求1所述的半导体器件，其中，所述电子供给层由n型AlGaN构成。

10.根据权利要求1所述的半导体器件，还包括布置在所述电子行进层与所述电子供给层之间的间隔层，其中所述间隔层由AlGaN构成。

11.根据权利要求1所述的半导体器件，还包括布置在所述电子供给层之上的覆盖层，其中所述覆盖层由n型GaN构成。

12.根据权利要求1所述的半导体器件，其中，所述缓冲层由包括AlN的材料构成。

13.一种用于制造半导体器件的方法，包括：

在基板之上形成缓冲层，并且在所述缓冲层之上形成高电阻层，所述高电阻层掺杂有过渡金属；

在所述高电阻层的一部分中或在所述高电阻层之上形成低电阻区域，所述低电阻层掺杂有用于实现低电阻的杂质元素；

在包括所述低电阻区域的区域之上形成电子行进层，并且在所述电子行进层之上形成电子供给层；以及

在所述电子供给层之上形成栅电极、源电极以及漏电极。

14.根据权利要求13所述的方法，其中，通过以用于实现低电阻的所述杂质元素掺杂所述高电阻层的部分来形成所述低电阻区域，在所述低电阻区域中对应的一个低电阻区域之上形成所述源电极和所述漏电极中的每一个，并且在除所述低电阻区域以外的区域之上形成所述栅电极。

15.根据权利要求14所述的方法，还包括在形成所述高电阻层之后在所述高电阻层中形成对准标记，其中，以如下这样的方式形成所述低电阻区域：以所述对准标记为基准而在所述高电阻层的表面之上形成包括对应于所述低电阻区域的开口的光刻胶图案，并在形成所述光刻胶图案之后以用于实现低电阻的所述杂质元素掺杂所述高电阻层；并且以如下这样的方式形成所述栅电极、源电极以及漏电极：以所述对准标记为基准而在所述电子供给层之上形成包括对应于所述栅电极、所述源电极以及所述漏电极的开口的光刻胶图案，并在所述光刻胶图案之上形成金属膜，然后，剥离所述金属膜。

16.根据权利要求13所述的方法，其中，在每个低电阻区域中用于实现低电阻的所述杂质元素的浓度高于所述高电阻层中的所述过渡金属的浓度。

17.根据权利要求13所述的方法，其中，用于实现低电阻的所述杂质元素是选自包括Si、Ge和O的组的任一种。

18.一种用于制造半导体器件的方法，包括：

在外延生长设备中，在基板之上形成缓冲层，并且在所述缓冲层之上形成高电阻层，所述高电阻层掺杂有过渡金属；

将包括所述高电阻层的所述基板从所述外延生长设备中取出，以在另一个外延生长设备中设置包括所述高电阻层的所述基板；

在所述另一个外延生长设备中，在所述高电阻层之上依次形成电子行进层和电子供给层；以及

在所述电子供给层之上形成栅电极、源电极以及漏电极。