CN102870161A

CN102870161A - 用于磁性位单元元件的不对称写入方案

Info

Publication number: CN102870161A
Application number: CN2011800222088A
Authority: CN
Inventors: 朱晓春; 哈里·M·拉奥; 金正丕; 升·H·康
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2010-04-07
Filing date: 2011-04-05
Publication date: 2013-01-09
Anticipated expiration: 2031-04-05
Also published as: US20140063933A1; WO2011127025A1; US9142278B2; US8625338B2; CN102870161B; US20110249490A1; KR101415233B1; EP2556507B1; JP2013525934A; EP2556507A1; KR20130009831A; JP5725485B2

Abstract

本发明界定用于磁性位单元元件的不对称切换。用于存储器和其它装置的磁性位单元包含耦合到MTJ结构的晶体管。位线在所述位单元的一个端子处耦合到所述MTJ结构。在所述位单元的另一端子处，源极线耦合到所述晶体管的源极/漏极端子。所述位线由提供第一电压的位线驱动器驱动。所述源极线由提供第二电压的源极线驱动器驱动。所述第二电压大于所述第一电压。所述位单元和MTJ结构的切换特性通过将所述较高的第二电压施加到所述源极线和/或降低所述磁性位单元元件中的总寄生电阻这两种情况中的一者或组合而得以改进且变得更可靠。

Description

用于磁性位单元元件的不对称写入方案

技术领域

本发明大体上涉及磁性存储器，且明确地说，涉及磁性位单元元件中的不对称写入方案。

背景技术

磁阻随机存取存储器(MRAM)技术的进步和发展已增加了为各种嵌入式和独立非易失性存储器应用选择MRAM的可行性。代替于将数据存储为电荷，MRAM将数据存储为磁矩。MRAM感测利用了发生在磁性隧道结(MTJ)中的磁阻效应。图1A为说明磁性隧道结(MTJ)10的框图。MTJ 10包含磁性层101、绝缘体层103以及磁性层102、上部触点104以及耦合到衬底100的下部触点105。磁性层101到102可由多种过渡金属铁磁体和其它磁性材料构造，所述材料包含钴-铁等，或还可由各种合成反铁磁(SAF)和反铁磁(AFM)层的组合层构造。绝缘体层103也可由多种绝缘材料(例如氧化镁等)构造。施加到MTJ 10的电流或电压电平将控制磁性层101到102的相对磁定向。在一个例子中，施加特定的电流或电压电平将致使磁性层101中的磁定向与磁性层102的磁定向反平行。类似地，另一电流或电压电平将致使磁性层101到102的磁定向相同或平行。

当磁性层101到102的磁定向平行时，与当磁定向反平行时相比，电子将较可能隧穿通过绝缘体层103。此磁阻效应致使MTJ 10的电阻在磁性层101到102的磁定向反平行时较高，且在所述磁定向平行时较低。通过测量此电阻，可确定由MTJ 10存储的数据的值。

在许多MTJ存储器(例如MTJ 10)的配置中，磁性层中的一者通常具有固定的磁定向，而另一层是自由浮动层，其能够根据特定电流或电压的施加而使其磁定向改变。

图1B是说明基于单个MTJ元件106的可编程自旋逻辑装置11的框图。自旋逻辑装置(例如可编程自旋逻辑装置11)为一个或一个以上磁阻装置成为各种逻辑元件(例如逻辑门)的配置。逻辑功能性通常是通过操纵磁阻装置的切换阈值来获得且将此些装置置于特定配置中。所说明的可编程自旋逻辑装置11仅为可配置为各种逻辑门(例如AND、OR、NAND、NOR等)的此自旋逻辑装置的一个实例。

在可编程自旋逻辑装置11的核心处为MTJ元件106。MTJ元件106由磁性层107和108组成，其中绝缘层109放在两个磁性层107与108之间。MTJ元件106作为可编程元件的操作类似于相对于MTJ 10(图1)所描述的操作。磁性层107和108的相对磁定向决定存储在MTJ元件106中的数据。将数据写入到MTJ元件106涉及施加充足的电流或电压以切换自由磁性层的磁定向。为了产生可编程逻辑元件，提供耦合到磁性层107的三个输入触点110和112，其中输出触点113耦合到磁性层108。

在实践中，用相等量值的正或负电流±I_A、±I_B和±I_C来操作输入触点110到112。磁性层107和108分别具有磁性±M₁和±M₂，其中±反映磁性层107和108中的任一者的磁定向。磁性层107和108还分别具有不同的矫顽场H_C1和H_C2，其中H_C2大于H_C1。个别地，电流I_A、I_B和I_C中的任一者的施加不足以产生足够的磁场来倒转M₁或M₂。然而，当一起施加I_A和I_B时，产生足够的磁场来倒转磁性层107的M₁，而矫顽场H_C2仍大得足以抵抗倒转。当一起施加所有三个电流时，组合的磁场足以倒转M₁和M₂两者。因此，通过操纵磁性层107与108之间的初始设置关系，可使用MTJ元件106以及仅输入触点110和111来配置AND和OR门，且如果使用第三输入触点112，那么可配置NAND和NOR门。

图2是说明自旋力矩转移(STT)MTJ装置20的电路等效物的示意图。STT MTJ装置20可实施为存储器，例如MRAM，或实施为某一其它类型的自旋逻辑装置，例如AND门。STT技术使用自旋对准或极化的电子来直接扭转物理系统。具体地说，随着电子流入经钉扎厚磁性层，电子变为被极化。当这些经极化的电子靠近自由层时，它们将施加趋向于改变附近层的磁定向的力矩。

由于其固有电阻，MTJ 200在示意图中由电阻器表示。此电阻将导致MTJ 200上的电压降V_MTJ。MTJ 200在一侧上耦合到位线202，且在另一侧上耦合到晶体管201的漏极触点。晶体管201在其源极触点处耦合到源极线203，且在其栅极触点处耦合到字线204。为了将数据写入到STT MTJ装置20，将电压V_WL施加到字线204。V_WL经设计以足以在操作条件下接通晶体管201。

写入到MTJ 200的值将取决于STT MTJ装置20如何加载晶体管201。当位线202上存在电压V_BL(因为字线204被激活)，且源极线203具有相对较低电压时，逻辑“1”将被写入到MTJ 200。具有此偏置布置的STT MTJ装置20中的电流方向产生从位线202朝源极线203的电流。此穿过MTJ 200的电流方向设置适当的相对磁性层磁定向，其表示逻辑“1”。相反，当将电压V_SL施加到源极线203(因为字线204被激活)，且位线202具有相对较低电压时，STT MTJ装置20中的电流处于相反方向(即，从源极线203朝位线202)。此电流方向建立适当的磁性层磁定向以反映MTJ 200中的逻辑“0”。因为MTJ200中的固有电阻导致写入“0”过程中的源极加载效应，所以较难在此类配置中写入“0”。此外，浪费电力，因为电压将被施加到STT MTJ装置20较长时间，以便触发MTJ 200中产生“0”的状态改变。

应注意，可以各种不同方式将MTJ 200耦合到STT MTJ装置20中。如图1A中所说明，MTJ(例如MTJ 200)中的磁性层中的一者将通常具有固定磁定向，而另一磁性层具有自由浮动磁定向。将通常得出MTJ 200中的最高电阻的电流方向是当电流从固定或参考磁定向层行进到自由层时。因此，在图2中说明的配置中，MTJ 200的自由浮动磁性层侧连接到晶体管201，而MTJ 200的固定磁性层侧耦合到位线202。因此，在写入“0”过程中，当用相对于源极线203的相对较低或零电压使位线202偏置时，电流在从源极线203到位线202的方向上流动。具有从自由磁性层流动到固定或参考磁性层的此电流方向的较高电阻导致越过MTJ 200的较高电压降V_MTJ，其增加了对晶体管201的源极加载影响，这使得更难实际将“0”写入到MTJ 200。在替代配置中，其中自由磁性层耦合到位线202，且参考磁性层耦合到晶体管201，用于写入“1”的过程将较难。

图3是说明磁性存储器30的示意图。磁性存储器30包含多个MTJ存储器单元301的阵列300。多个MTJ存储器单元301布置在阵列300内的列302中。列302的线中的省略号306表示多个额外MTJ存储器单元301在列302内的存在。多个MTJ存储器单元301中的每一者包含STT MTJ结构309(表示为电阻器)和晶体管310。多个MTJ存储器单元301耦合到源极线307和位线308。多个MTJ存储器单元301还耦合到字线305，字线305在施加足够电压时触发写入操作。为了选择将数据写入到其上的特定存储器单元，一系列列开关304针对列302中的每一者处于合适位置。使用单组源极和位线驱动器303来驱动阵列300的源极线307和位线308中的每一者。当接收到写入命令时，与其一起接收到地址，所述地址在被解码时允许磁性存储器30断开或闭合列开关304中的适当开关。列开关304中的闭合的开关将电压从源极和位线驱动器303提供到源极线307和位线308中的对应于由经解码的地址指定的存储器单元的适当线。因此，由源极和位线驱动器303提供的电压将仅施加到与所述地址相关联的适当存储器单元。

发明内容

本发明教示的各种实施例是针对一种用于磁性位单元装置的异步切换方案。实例磁性位单元包含耦合到STT MTJ结构的晶体管。在位单元的一个端子处，位线耦合到STTMTJ结构。在位单元的另一端子处，源极线耦合到晶体管的源极/漏极端子。位线由将第一电压提供给位线的位线驱动器驱动。源极线由将第二电压提供给源极线的源极线驱动器驱动。第二电压大于第一电压。在MRAM阵列配置中，通过将较高第二电压施加到源极线和/或减小总体位线和源极线寄生电阻这两种情况中的一者或组合来改进位单元和STT MTJ结构的切换特性并使其更可靠。

本发明教示的代表性实施例是针对磁性位单元写入电路。此些写入电路包含施加第一电压的第一写入驱动器，施加高于第一电压的第二电压的第二写入驱动器，以及至少一个MTJ结构，其在一个端子处耦合到所述第一写入驱动器，且在另一端子处耦合到所述第二写入驱动器，其中所述MTJ结构接收所述第一电压以从第一状态改变为第二状态，且接收所述第二电压以从所述第二状态改变为所述第一状态。

本发明教示的进一步代表性实施例是针对MRAM装置，其包含多个存储器列。这些存储器列中的每一者具有至少一个磁性位单元。MRAM装置还具有多个源极线。这些源极线中的每一者与存储器列中的对应列相关联，且耦合到所述对应列的磁性位单元的一个端子。MRAM装置还具有多个位线。这些位线中的每一者与所述对应列相关联，且耦合到所述对应列的所述磁性位单元的另一端子。MRAM装置还具有多个第一驱动器。这些第一驱动器中的每一者耦合到对应源极线，且施加第一驱动器电压以将磁性位单元从第一状态改变为第二状态。MRAM装置还具有多个第二驱动器。这些第二驱动器中的每一者耦合到对应位线，且施加第二驱动器电压以将磁性位单元从第二状态改变为第一状态。

本发明教示的更进一步代表性实施例是针对用于向磁性位单元元件的MTJ结构进行写入的方法。这些方法包含：在与所述MTJ结构相关联的字线上接收写入信号；响应于所述写入信号，检测待写入到所述MTJ结构的写入数据；以及响应于所述写入数据为第一值，在耦合到所述MTJ结构的一个端子的位线上接收第一电压。所述第一电压致使所述MTJ结构从第一状态改变为第二状态。所述方法还包含响应于所述写入数据为第二值，在耦合到所述MTJ结构的另一端子的源极线上接收第二电压。所述第二电压高于所述第一电压，且致使所述MTJ结构从所述第二状态改变为所述第一状态。

本发明教示的额外代表性实施例是针对用于向磁性位单元元件的MTJ结构进行写入的方法。这些方法包括以下步骤：在与所述MTJ结构相关联的字线上接收写入信号；响应于所述写入信号，检测待写入到所述MTJ结构的写入数据；以及响应于所述写入数据为第一值，在耦合到所述MTJ结构的一个端子的位线上接收第一电压。所述第一电压致使所述MTJ结构从第一状态改变为第二状态。所述方法还包含响应于所述写入数据为第二值，在耦合到所述MTJ结构的另一端子的源极线上接收第二电压。此第二电压高于所述第一电压，且致使所述MTJ结构从所述第二状态改变为所述第一状态。

本发明教示的进一步代表性实施例是针对用于向磁性位单元元件的MTJ结构进行写入的系统。这些系统包含：用于在与所述MTJ结构相关联的字线上接收写入信号的装置；可响应于所述写入信号而执行的用于检测待写入到所述MTJ结构的写入数据的装置；可响应于所述写入数据为第一值而执行的用于在耦合到所述MTJ结构的一个端子的位线上接收第一电压的装置，所述第一电压致使所述MTJ结构从第一状态改变为第二状态；以及可响应于所述写入数据为第二值而执行的用于在耦合到所述MTJ结构的另一端子的源极线上接收第二电压的装置，所述第二电压高于所述第一电压，且致使所述MTJ结构从所述第二状态改变为所述第一状态。

前述内容已相当广泛地概述了本发明的特征和技术优点，以便可更好地理解以下具体描述内容。下文可描述额外特征和优点，其形成本发明的权利要求书的标的物。所属领域的技术人员应了解，所揭示的概念和特定方面可容易地用作用于修改或设计用于实行本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到，此类等效构造并不脱离在所附权利要求书中所陈述的本发明的技术。当结合附图进行考虑时，将从以下描述更好地理解据信为本发明的特性的新颖特征(均关于其组织和操作方法)连同另外的目标和优点。然而，应明确地理解，仅出于说明和描述的目的而提供各图中的每一者，且其无意作为对本发明的限制的界定。

附图说明

为了更完整地理解本发明的教示，现在参考结合附图进行的以下描述。

图1A为说明磁性隧道结(MTJ)的框图。

图1B为说明MTJ自旋逻辑装置的框图。

图2为说明自旋力矩转移(STT)MTJ装置的电路等效物的示意图。

图3为说明磁性存储器的示意图。

图4为说明图3的磁性存储器中的列的MTJ列电路等效物的示意图。

图5为说明依据位单元偏置电压而变的流经STT MTJ存储器单元的电流的滞后曲线图。

图6为说明依据位单元偏置电压而变的MTJ结构上的电压降(V_MTJ)的滞后曲线图。

图7为根据本发明教示的一个实施例配置的存储器单元的代表性示意图。

图8是根据本发明教示的一个实施例配置的STT MTJ MRAM单元的性能记录。

图9为说明根据本发明教示的一个实施例配置的磁性存储器的示意图。

图10是根据本发明教示的一个实施例配置的STT MTJ MRAM单元的性能记录。

图11是MTJ存储器设计T₁的切换特性的曲线图。

图12是根据本发明教示的一个实施例配置的第一MTJ存储器设计和第二MTJ存储器设计的切换特性的曲线图。

图13为说明根据本发明教示的一个实施例配置的单元选择电路的逻辑图。

图14为说明根据本发明教示的一个实施例配置的单元选择电路的逻辑图。

图15为说明根据本发明教示的一个实施例配置的磁性位单元装置的框图。

具体实施方式

磁性位单元元件(例如MRAM、自旋逻辑装置等中使用的元件)可出于电力节省目的而用于维持多个内部网络的系统中。这些系统包含例如移动装置、移动电话等装置。此装置的核心网络通常被视为操作所述装置的核心功能性的电路。所述装置还可具有输入/输出(I/O)网络，其处置所述装置与外部组件或装置之间的所有外部通信。核心网络将与所述I/O网络进行通信以便发射或接收在装置外部的信号。时常地，I/O网络将在不同于核心网络的电压电平的较高电压电平下操作。较高电压可用以驱动消耗较多电力的组件，例如发射器、接收器等。在此些例子中，核心网络通过使电压电平在两个网络之间移位的多个电平移位器来与I/O网络通信。

在此些装置中，MRAM或可能地自旋逻辑装置通常是核心网络的部分。因此，提供给这些元件的电压是基于较低核心电压。如上文所述，STT MTJ装置中的源极加载效应通常使得较难将“0”写入到单元的存储器或可编程部分(当固定或参考磁性层或具有较高矫顽场的磁性层耦合到位线时)。在操作中，因为通常也用较低核心电压给这些STTMTJ装置供电，所以写入“0”难题可变得更加严重。

图4是说明图3的磁性存储器30中的列302的MTJ列电路等效物40的示意图。为了确保存储器单元(例如MTJ存储器单元301(图3))的恰当操作，将在MTJ结构309(图3)上维持某些电压降。特定电压降将控制MTJ结构309(图3)在平行与反平行磁定向之间切换，因此切换存储器值。然而，在操作中，寄生电阻可致使不足的电压被施加在MTJ结构309(图3)的每一端子处，且甚至在此之前，施加在晶体管310(图3)的端子处。MTJ列电路等效物40中说明这些寄生电阻。在列302(图3)的整个长度中，存在从源极和位线驱动器303(图3)产生的等效寄生电阻(驱动器电阻400)、从列开关304(图3)产生的等效寄生电阻(开关电阻401)、从磁性存储器30(图3)的导电迹线中的固有电阻产生的等效寄生电阻(导电迹线电阻402)、从晶体管310(图3)产生的等效寄生电阻(XTOR电阻403)，且接着从MTJ结构309(图3)本身产生的等效寄生电阻(MTJ电阻404)。因此，在MTJ结构309(图3)的每一端子处所见的电压将减少因有效电阻中的每一者引起的电压降。MTJ结构309(图3)上的所得切换条件可能在各种时间不足以确保恰当操作，这影响MTJ存储器单元301(图3)的整体操作。此外，施加在晶体管310(图3)的端子处的电压也可能不足以激活晶体管310(图3)。因为通过此配置无法保证恰当操作，所以磁性存储器30(图3)的操作将不是可靠的。

图5是说明依据位单元偏置电压501而变的穿过STT MRAM存储器单元的电流500的滞后曲线图50。图5中所说明的滞后曲线图50表示STT MRAM中的电流500，其中MTJ自由层耦合到STT MRAM晶体管的源极线，而MTJ参考层耦合到位线。位单元偏置电压501由源极线电压(V_SL)减位线电压(V_BL)表示。在点503处，流经MTJ的电流从大约90μA跳到点502处的大约130μA。因此，电阻已在MTJ中减小，指示MTJ从较高电阻状态切换到较低电阻状态。此切换点对应于源极线处的大约1.4V和位线处的0V的电压。

随着位单元偏置电压501减小，流经MTJ的电流最终倒转方向。在点505处，流经MTJ的电流达到大约-130μA。所述电流接着在点504处降到大约-90μA。因此，MTJ在点505/504处从其低电阻状态切换到其较高电阻状态。点504/505处的位单元偏置电压501大约为位线上的-700mV与源极线上的0V。

在分析MTJ的切换特性中，从滞后曲线图50可看出，MTJ切换在不对称电压下发生。因此，为了完成MTJ切换，V_BL可低于1V，且V_SL应大于1.4V。在许多应用中，提供对称偏置比不对称偏置简单。然而，MTJ结构的限制将阻止此些配置。确实，如果V_BL和V_SL两者均在700mV(-/+)的值偏置，那么MTJ可从较低电阻状态切换到较高电阻状态，但MTJ将不从高电阻状态切换到较低电阻状态。相反，如果V_BL和V_SL两者均在1.4V下偏置，那么MTJ可从高电阻状态切换，但在频谱的另一端，MTJ结构可在状态从低切换到高电阻之后击穿。点506表示MTJ结构开始击穿的点。在点506处的MTJ位单元结构上的电压降大约为-1.4V。这些操作条件可能变得更差，其中击穿较早发生，或切换随着过程拐点的变化而在不同电压降下发生。因此，为了维持可靠操作，可不使用对称偏置机制。

图6是说明依据位单元偏置电压601而变的MTJ结构(V_MTJ 600)上的电压降的滞后曲线图60。展示MTJ结构的切换在点602/603处且在点604/605处发生。并且，如滞后曲线图60中反映，点602/603处的切换发生，其中V_SL大约为1.4V，V_BL处于0V，且点604/605处的切换发生，其中V_BL大约为-700mV，V_SL处于0V。点602/603切换处的V_MTJ 600在点602处大约为-450mV，且在点603处大约为-520mV。随着位单元偏置电压601增加超过1.5V，滞后曲线图60中的趋势表明，V_MTJ 600仅缓慢增加，其中曲线的斜率在达到-600mV的电压降之前接近零。

考虑点604/605处的切换，V_MTJ 600在点604处大约为520mV，且在点605处大约为450mV。超过点604/605处的此切换，随着在V_BL处施加较大电压，V_MTJ 600的对应值继续以稳定速率增加。然而，一旦V_MTJ 600达到大约1V，那么在点606处，MTJ结构击穿的风险就显著增加。当MTJ结构击穿时，其不再能可靠地用作存储器电路，直到所述结构退出击穿条件为止。因此，在V_MTJ 600的上下文中分析MTJ的切换特性时，电路应尝试将V_MTJ 600限于低于大约1V的量。

应注意，关于图5和6以及为本申请案而提供的其它图中的每一者而揭示的电压和电流值仅为实例，且无意将本发明教示的范围和应用限于任何此些值或可能反映这些值的材料。本发明教示的各种实施例可用反映其它值的任何各种类型的材料来操作，且仍属于本发明的范围内。

为了解决MTJ所经历的切换问题，呈现新的存储器配置，其提供不对称切换方案，其中位/源极线中的一者耦合到核心网络电压，而另一源极/位线耦合到I/O网络电压。在此配置中，I/O电压提供比核心网络电压高的电压。图7为根据本发明教示的一个实施例配置的存储器单元70的代表性示意图。存储器单元70说明磁性存储器(未图示)的一列中的最远位单元700。位单元700包含MTJ结构701(表示为电阻器)和晶体管702。源极线703耦合到晶体管702的源极/漏极端子，而位线704耦合到MTJ结构701的端子。

位线704由位线驱动器705驱动。位线驱动器705在核心网络内操作，将核心电压电平提供到位线704。源极线703由源极线驱动器706驱动。源极线驱动器706操作以将I/O网络电压提供给源极线703。核心网络缓冲器707和源极线驱动器706在由电平移位器709提供的接口处通信，电平移位器709能够使电压电平在核心网络和I/O网络的两个不同电压之间移位。

存储器单元70可驻存在例如磁性存储器30(图3)等磁性存储器中。在此实例实施方案中，将修改源极和位线驱动器303(图3)，以符合位线驱动器705和源极线驱动器706的配置。这将使源极线307(图3)中的每一者能够具有较高I/O电压。在存储器单元70的总体电路中，寄生源极电阻711和寄生位电阻712因由源极线驱动器706、位线驱动器705、列开关709和710、导电迹线电阻402(图4)和晶体管702所增加的固有电阻而仍然存在。然而，因为将较高I/O电压施加到源极线703，所以在晶体管702的源极/漏极端子处将存在足以将其接通的电压电平，以及足以致使MTJ结构701切换状态的电压，即使在寄生源极电阻711上具有因较高I/O电压而产生的稍微增加的电压降也是如此。

图8是根据本发明教示的一个实施例配置的STT MRAM单元的性能记录80。与性能记录80有关的STT MRAM单元配置得很像存储器单元70(图7)，其中源极线耦合到经启用以提供比位线上所提供的电压高的电压的源极线驱动器。性能记录80包含流经MTJ结构的电流I(MTJ)800、位线偏置电压V(BL)801、源极线偏置电压V(SL)802以及字线电压V(WL)803(其各自作为同一测试时间线的函数)的曲线图。开始于点804，且贯穿测试时间线，将V(WL)803设定为其高状态。出于图8中所说明的实例的目的，V(WL)803的高状态为1.2V。因此，写入命令存在历时测试时间线的持续时间。

V(SL)802在点805处开始，设定为其高状态。出于图8中所说明的实例的目的，V(SL)802的高状态为1.8V。此高状态反映比可用于V(WL)803的电压高的电压电平。V(BL)801在点807处开始，设定为其低状态。出于图8中所说明的实例的目的，V(WL)803、V(SL)802和V(BL)801中的每一者的低状态为0V。此外，V(BL)801的高状态为1.2V。在V(WL)803在写入命令中激活、源极线在处于其高状态的V(SL)802处偏置，且位线在处于其低状态的V(BL)801处偏置的情况下，在开始点809处测得I(MTJ)800为100μA。在点810处，I(MTJ)800跳到150μA的电流。I(MTJ)800处的电流的此突然增加是STT MTJ结构中的电阻减小的结果，因此指示MTJ结构已切换状态。

在点806处，V(SL)802切换到其低状态，而V(BL)801在点808处切换到其高状态。位单元偏置的此改变致使I(MTJ)800倒转电流方向，但在点811处仍保持在其高状态。在点812处，I(MTJ)800从高电流状态跳到低电流状态。I(MTJ)800处的电流的此突然减小是MTJ结构中的电阻增加的结果，因此指示MTJ结构已再次切换状态。此电流特征在测试时间线的其余部分期间在I(MTJ)800中继续。在将较高电压电平施加到V(BL)802时，MTJ结构可更可靠地切换。时间周期813和814表示分别用于从高电阻(点809处)切换到较低电阻(点810处)且用于从低电阻(点811处)切换到较高电阻(点812处)的切换速度。

寄生电阻711和712(图7)具有电压减小的影响，使得施加在代表性位单元(例如位单元700(图7))的端子处的电压将小于由源极和位线驱动器提供给源极和位线的总量。此电压减小使得位单元的操作更加困难。如上文所说明，需要某一电压差以致使MTJ结构(例如MTJ结构701(图7))切换状态。另外，在MTJ结构切换状态之前，电压关系将需要足以激活位单元晶体管，例如晶体管702(图7)。因此，增加施加在位单元端子处的电压的另一方式是减小源极和位线驱动器与位单元端子之间的总电阻。

图9为说明根据本发明教示的一个实施例配置的磁性存储器90的示意图。磁性存储器90包含配置成一系列列909的多个存储器位单元901的阵列900。存储器位单元901中的每一者包含MTJ结构902和晶体管903，其中晶体管903的栅极端子耦合到字线910。源极线905和位线906将存储器位单元901耦合到驱动位置904。与磁性存储器30(图3)(其包含列开关304和单个共享的源极和位线驱动器303(图3))形成对比，磁性存储器90配置有分别用于源极线905和位线906中的每一者的高压驱动器907和低压驱动器908。高压驱动器907耦合到源极线905，而低压驱动器908耦合到位线906。高压驱动器907和低压驱动器908还包含选择逻辑，其提供先前由列开关304(图3)供应的功能性。通过移除列开关304(图3)和单个共享的源极和位线驱动器303(图3)，添加个别高压驱动器907和低压驱动器908的净效应是驱动器与存储器位单元901之间的电阻的显著减小。此电阻减小转化为施加在存储器位单元901的端子处的较高有效电压，其导致针对存储器位单元901的较可靠的写入过程。

应注意，添加高压驱动器907和低压驱动器908中的每一者可能增加用以集成磁性存储器(例如磁性存储器90)的芯片面积。然而，增加的芯片面积的负面效应由通过减小存储器中的总电阻而实现的增加的性能益处抵消。列开关304(图3)提供存储器中的显著电阻，其不仅由任一开关中的电阻引起，而且因为列开关304(图3)的电阻是并行经历的，所以列302(图3)中的每一者中的总电阻显著高于单个开关的电阻。此外，由于列开关304(图3)的位置，源极和位线驱动器303(图3)需要更稳健，以便解决列开关304(图3)的增加的电阻。在没有列开关的情况下，个别高压驱动器907和低压驱动器908中的每一者无需像源极和位线驱动器303(图3)那样稳健，因此添加较小电阻且个别地需要大体上较小的芯片面积。

图10是根据本发明教示的一个实施例配置的STT MRAM单元的性能记录1000。与性能记录1000有关的STT MRAM单元配置得很像磁性存储器90(图9)，其中源极线耦合到经启用以提供比位线上所提供的电压高的电压的源极线驱动器。性能记录1000包含流经MTJ结构的电流I(MTJ)1001、位线偏置电压V(BL)1002、源极线偏置电压V(SL)1003以及字线电压V(WL)1004(其各自作为同一测试时间线的函数)的曲线图。开始于点1005，且贯穿测试时间线，将V(WL)1004设定为其高状态。出于图10中所说明的实例的目的，V(WL)1004的高状态为1.2V。因此，写入命令存在历时测试时间线的持续时间。

V(SL)1003在点1006处开始，设定为其高状态。出于图10中所说明的实例的目的，V(SL)1003的高状态为1.8V。此高状态反映比可用于V(WL)1004的电压高的电压电平。V(BL)1002在点1008处开始，设定为其低状态。出于图10中所说明的实例的目的，V(WL)1004、V(SL)1003和V(BL)1002中的每一者的低状态为0V。此外，V(BL)1002的高状态为1.2V，其为可用于V(WL)1004的同一较低电压。在V(WL)1004在写入命令中激活、源极线在处于其高状态的V(SL)1003处偏置，且位线在处于其低状态的V(BL)1002处偏置的情况下，在开始点1010处测得I(MTJ)1001为100μA。在点1011处，I(MTJ)1001跳到150μA的电流。I(MTJ)1001处的此突然增加的电流是MTJ结构中的电阻减小的结果，因此指示MTJ结构已切换状态。

在点1007处，V(SL)1003切换到其低状态，而V(BL)1002在点1009处切换到其高状态。位单元偏置的此改变致使I(MTJ)1001倒转电流方向，但在点1012处仍保持在其高电流状态。在点1013处，I(MTJ)1001从高电流状态跳到低电流状态。I(MTJ)1001处的电流的此突然减小是MTJ结构中的电阻增加的结果，因此指示MTJ结构已再次切换状态。此电流特征在测试时间线的其余部分期间在I(MTJ)1001中继续。在将较高电压电平施加到V(BL)1002时，MTJ结构可更可靠地切换。时间周期1014和1015表示分别用于从高电阻(点1010处)切换到较低电阻(点1011处)以及用于从低电阻(点1012处)切换到较高电阻(点1013处)的切换速度。由于线驱动器(例如高压驱动器907(图9)和低压驱动器908(图9))与个别位单元(例如位单元901(图9))之间的总寄生电阻显著减小，与切换速度时间周期813和814(图8)相比，时间周期1014和1015已减小。

在考虑STT MRAM设计的切换特性时，状态的切换遵循特定的一组参数。图11是STT MRAM设计的切换特性的曲线图1100。切换特性遵循曲线图1100中说明的特性曲线T₁。特性曲线T₁寻址临界切换电流I_C 1101，作为切换时间t 1102的函数。首先将存储器设计为特性曲线T₁的点1103处的特性。具有这些功能特性，通过将电流I_C1施加到存储器设计，磁性存储器将在时间t₁之后切换。为了将存储器设计的切换速度增加到时间t₂，将需要将电流I_C2施加到存储器。在根据特性曲线T₁设计将提供此新切换时间t₂的存储器系统时，设计者将需要解决某些设计折衷。举例来说，现存装置可能具有限于仅供应电流I_C1的电源。因此，为了作出切换速度的改进，将替换所述电源。此替换可能因较高的功率输出要求而成本较大，或可能占用较多空间，或将可能在操作期间使用较多的电力。在依赖电池电力操作的移动装置中，电力消耗是一项认真的考虑因素。因此，考虑到切换时间的减小可能需要的额外金钱和电力成本，所述减小可能不具有成本效益。

代替于尝试改变特定存储器设计的操作，本发明教示的各种实施例已改变其本身的设计。随着设计的改变，总体操作特性改变。图12是由特性曲线T₁表示的第一存储器设计和根据本发明教示的一个实施例配置的第二存储器设计的切换特性的曲线图1200。特性曲线T₁表示图11中所说明的相同切换特性。在点1103处，所述特性反映切换时间t₁与电流I_CF的施加。根据本发明教示的一个实施例配置的存储器设计具有特性曲线T₂中反映的操作特性。T₂存储器设计通过增加施加到相关联源极线的电压并减小总体寄生电阻来改进切换，如相对于图7和9所述。因为由特性曲线T₂反映的存储器设计已产生较快的切换存储器，所以整个特性曲线T₂已在时间上移位。因此，通过提供相同的临界电流I_CF，新的存储器设计在时间t₂切换。通过较快地切换，字线可较快地关断，这为下伏的系统节省电力。

在设计磁性存储器90(图9)的高压驱动器907(图9)时，添加切换逻辑，以便执行先前由列开关304(图3)提供的切换功能性。图13为说明根据本发明教示的一个实施例配置的单元选择电路1300的逻辑图。单元选择电路1300为根据本发明教示的一个实施例配置的较高电压源极线驱动器提供切换功能性。在控制单元选择电路1300中的切换功能性时使用三个信号。写入信号1305表示当存储器“写入”被激活时从字线接收到的信号。列选择(col-sel)信号1306是来自字线的作为地址信息的另一信号。解码所述地址信息以获得列选择信号1306。在处置较高电压时，电平移位器1301提供从磁性存储器系统的较低电压的电压转换。写入数据信号1307为表示待写入到存储器单元的数据的信号。

使用这三个信号——写入信号1305、列选择信号1306和写入数据信号1307，单元选择电路1300确定是否偏置其源极线。将写入信号1305和列选择信号1306输入到NAND门1302。来自NAND门1302的所得信号与写入数据信号1307一起使用作为到OR门1303的输入。接着通过逆变缓冲器1304处理来自OR门1303的所得信号。当来自OR门1303的所得信号为逻辑“0”时，逆变缓冲器1304将用较高电压电平偏置源极线，或者当来自OR门1303的所得信号为逻辑“1”时，逆变缓冲器1304将使源极线保持在0V。因此，当试图将“0”写入到存储器单元时，源极线将在较高电压电平下偏置，且当试图将“1”写入到存储器单元时，源极线将在0V下偏置。单元选择电路1300的整个操作特性在下文的表1中提供。表1中的“X”条目表示其中不管信号是“0”还是“1”结果都不会改变的例子。

写入	列选择	数据	SL
				0	X	X	0
X	0	X	0
				1	1	0	1

1

0

表1

图14为说明根据本发明教示的一个实施例配置的单元选择电路1400的逻辑图。单元选择电路1400为根据本发明教示的一个实施例配置的较低电压位线驱动器提供切换功能性。单元选择电路1400使用由单元选择电路1300(图13)使用的相同的三个信号。将写入信号1305和列选择信号1306用作到NAND门1403中的输入。来自NAND门1403的所得信号与写入数据信号1307一起使用作为到OR门1405的输入。将来自OR门1405的所得信号用作到互补金属氧化硅(CMOS)配置的开关1407的p型晶体管1408部分的栅极输入。

写入信号1305和列选择信号1306还用作到NAND门1404的输入。来自NAND门1404的所得信号连同写入数据信号1307一起使用作为到OR门1406的输入。来自OR门1406的所得信号用作到CMOS配置的开关1407的n型晶体管1409的栅极输入。基于p型晶体管1408和n型晶体管1409如何偏置，单元选择电路1400将用较低电压电平偏置位线，或使位线保持在0V。因此，当试图将“1”写入到存储器单元时，位线将在较低电压电平下偏置，且当尝试将“0”写入到存储器单元时，位线将在0V下偏置。下文在表2中提供单元选择电路1300的整体操作特性。表2中的“X”条目表示其中不管信号是“0”还是“1”结果都将不改变的例子。

写入	列选择	数据	BL
				0	X	X	0
X	0	X	0
				1	1	0	0
1	1	1	1

表2

应注意，相对于图13和14而描述和说明的单元选择电路仅为可并入到较高电压源极线驱动器和较低电压位线驱动器中的电路配置的实例。本发明教示的各种额外实施例可利用不同的逻辑配置来实施存储器位单元选择。

图15为说明根据本发明教示的一个实施例配置的磁性位单元装置1500的框图。磁性位单元装置1500包含由外部电源1502供电的内部装置区段1501。内部装置区段1501包含位单元元件(例如位单元元件1503-1到1503-N)的阵列。位单元元件1503-1到1503-N中的每一者具有分别通过SL驱动器1504-1到1504-N、BL驱动器1505-1到1505-N以及WL驱动器1509供电的位线(BL)、源极线(SL)以及字线(WL)。根据本文所呈现的教示，图15中所描绘的实施例通过SL驱动器1504-1到1504-N在SL上提供较高电压。此较高电压由外部电源1502通过电荷泵1506提供。电荷泵1506能够逐步增加或逐步减小从外部电源1502接收的电压，以便将适当的较高电压供应到位单元元件1503-1到1503-N的SL。通过利用电荷泵1506，磁性位单元装置1500能够使用从外部电源1502供应的单个电压来产生和供应用于源极线的不同电压。

在各种替代实施例中，电荷泵1507和1508中的任一者或两者可在内部装置区段1501中实施。举例来说，如果将向源极线提供第一电压，且将向位线和字线两者提供第二电压，其中第一电压大于第二电压，且由外部电源1502供应的电压不同于第一和第二电压两者，那么电荷泵1506和1507将从外部电源1502取得电压，且产生第一电压(通过电荷泵1506)和第二电压(通过电荷泵1507)。在单独实例中，如果将向字线提供第三电压，那么第三电压将由电荷泵1508使用由外部电源1502供应的电压产生。

应注意，在选定的替代实施例中，其中将施加到源极线、位线或字线中的任一者的电压等于由外部电源1502供应的电压，电荷泵1506到1508的对应电荷泵可能不包含于内部装置区段中，在此情况下，电压将直接从外部电源1502供应到对应驱动器，例如SL驱动器1504-1到1504-N、BL驱动器1505-1到1505-N，和/或WL驱动器1509。

尽管已陈述特定电路，但所属领域的技术人员将了解，并非需要所有所揭示的电路来实践本发明。此外，尚未描述某些众所周知的电路以维持注意力集中于本发明。类似地，尽管描述在特定位置中提及逻辑“0”及逻辑“1”，但所属领域的技术人员了解，可在不影响本发明的操作的情况下切换逻辑值，其中相应地调整电路的其余部分。

改进的位单元元件可包含于移动装置中，例如便携式计算机、手机、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、例如仪表读取设备等固定位置数据单元、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置或计算机。

虽然已详细描述本发明教示和其优点，但应理解，在不脱离如所附权利要求书所界定的教示的技术的情况下，可在本文中作出各种改变、替代和变更。此外，本申请案的范围既定不限制于说明书中所描述的过程、机器、制造、物质组成、手段、方法及步骤的特定方面。如所属领域的技术人员将容易从本发明了解的，可根据本发明教示而利用目前现有或稍后将开发的执行与本文中所描述的对应方面大体上相同的功能或实现与其大体上相同的结果的过程、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求书既定在其范围内包括此些过程、机器、制造、物质组成、手段、方法或步骤。

Claims

1.一种磁性位单元写入电路，其包括：

第一写入驱动器，其施加第一电压；

第二写入驱动器，其施加高于所述第一电压的第二电压；以及

至少一个磁性隧道结MTJ结构，其在一个端子处耦合到所述第一写入驱动器，且在另一端子处耦合到所述第二写入驱动器，其中所述MTJ结构接收所述第一电压以从第一状态改变为第二状态，且接收所述第二电压以从所述第二状态改变为所述第一状态。

2.根据权利要求1所述的磁性位单元写入电路，其中所述第一电压包括核心网络电压，且所述第二电压包括输入/输出I/O网络电压。

3.根据权利要求1所述的磁性位单元写入电路，其进一步包括：

多个列，所述至少一个MTJ结构驻存在所述多个列中的一者中；

至少一个额外MTJ结构，其在所述多个列中的每一额外列中；

至少一个额外低压写入驱动器，其耦合到所述多个列中的每一额外列，所述至少一个额外低压写入驱动器施加所述第一电压；以及

至少一个额外高压写入驱动器，其耦合到所述多个列中的每一额外列，所述至少一个额外高压写入驱动器施加所述第二电压，其中所述至少一个额外MTJ结构接收所述第一电压以从所述第一状态改变为所述第二状态，且接收所述第二电压以从所述第二状态改变为所述第一状态。

4.根据权利要求3所述的磁性位单元写入电路，其进一步包括：

第一选择电路，其在所述第一写入驱动器和所述至少一个额外低压写入驱动器内，所述第一选择电路经配置以基于在写入命令期间接收的地址信息而选择所述至少一个MTJ结构和所述至少一个额外MTJ结构中的一者；以及

第二选择电路，其在所述第二写入驱动器和所述至少一个额外低压写入驱动器内，所述第二选择电路经配置以基于所述地址信息而选择所述至少一个MTJ结构和所述至少一个额外MTJ结构中的一者。

5.根据权利要求1所述的磁性位单元写入电路，其集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。

6.根据权利要求1所述的磁性位单元写入电路，其集成到半导体裸片中。

7.一种磁性随机存取存储器MRAM，其包括：

多个存储器列，所述多个存储器列中的每一者具有至少一个磁性位单元；

多个源极线，其各自与所述多个存储器列中的对应列相关联，所述多个源极线中的每一者耦合到所述对应列的所述至少一个磁性位单元的一个端子；

多个位线，其各自与所述对应列相关联，所述多个位线中的每一者耦合到所述对应列的所述至少一个磁性位单元的另一端子；

多个第一驱动器，其各自耦合到所述多个源极线中的对应源极线，所述多个第一驱动器施加第一驱动器电压以将所述至少一个磁性位单元从第一状态改变为第二状态；以及

多个第二驱动器，其各自耦合到所述多个位线中的对应位线，所述多个第二驱动器施加第二驱动器电压以将所述至少一个磁性位单元从所述第二状态改变为所述第一状态。

8.根据权利要求7所述的MRAM，其中所述至少一个磁性位单元包括：

磁性隧道结MTJ结构；以及

晶体管，其耦合到所述MTJ结构。

9.根据权利要求7所述的MRAM，其进一步包括：

第一选择电路，其在所述多个第一驱动器中的每一者内，所述第一选择电路基于从所述MRAM的字线接收到的地址信号来控制通过所述多个第一驱动器中的所述相关联一者将所述第一驱动器电压施加到所述多个源极线中的选定对应一者；以及

第二选择电路，其在所述多个第二驱动器中的每一者内，所述第二选择电路基于所述地址信号来控制通过所述多个第二驱动器中的所述相关联一者将所述第二驱动器电压施加到所述多个位线中的选定一者。

10.根据权利要求7所述的MRAM，其中所述第二驱动器电压高于所述第一驱动器电压。

11.根据权利要求8所述的MRAM，其中所述第一驱动器电压经选择使得不导致所述MTJ结构的击穿，且所述第二驱动器电压经选择使得确保所述MTJ结构的切换。

12.根据权利要求7所述的MRAM，其集成到半导体裸片中。

13.根据权利要求7所述的MRAM，其集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。

14.一种用于向磁性位单元元件的磁性隧道结MTJ结构进行写入的方法，所述方法包括：

在与所述MTJ结构相关联的字线上接收写入信号；

响应于所述写入信号，检测待写入到所述MTJ结构的写入数据；

响应于所述写入数据为第一值，在耦合到所述MTJ结构的一个端子的位线上接收第一电压，所述第一电压致使所述MTJ结构从第一状态改变为第二状态；以及

响应于所述写入数据为第二值，在耦合到所述MTJ结构的另一端子的源极线上接收第二电压，所述第二电压高于所述第一电压，且致使所述MTJ结构从所述第二状态改变为所述第一状态。

15.根据权利要求14所述的方法，其中所述磁性位单元元件集成到半导体裸片中。

16.根据权利要求14所述的方法，其中所述磁性位单元元件集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。

17.根据权利要求14所述的方法，其中所述位单元元件包括以下各项中的一者：

磁性存储器；以及

磁性自旋逻辑装置。

18.一种用于向磁性位单元元件的磁性隧道结MTJ结构进行写入的方法，所述方法包括以下步骤：

在与所述MTJ结构相关联的字线上接收写入信号；

19.根据权利要求18所述的方法，其中所述磁性位单元元件集成到半导体裸片中。

20.根据权利要求18所述的方法，其中所述磁性位单元元件集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。

21.根据权利要求18所述的方法，其中所述磁性位单元元件包括以下各项中的一者：磁性存储器；以及

磁性自旋逻辑装置。

22.一种用于向磁性位单元元件的磁性隧道结MTJ结构进行写入的系统，所述系统包括：

用于在与所述MTJ结构相关联的字线上接收写入信号的装置；

可响应于所述写入信号而执行的用于检测待写入到所述MTJ结构的写入数据的装置；

可响应于所述写入数据为第一值而执行的用于在耦合到所述MTJ结构的一个端子的位线上接收第一电压的装置，所述第一电压致使所述MTJ结构从第一状态改变为第二状态；以及

可响应于所述写入数据为第二值而执行的用于在耦合到所述MTJ结构的另一端子的源极线上接收第二电压的装置，所述第二电压高于所述第一电压，且致使所述MTJ结构从所述第二状态改变为所述第一状态。

23.根据权利要求22所述的系统，其集成到半导体裸片中。

24.根据权利要求22所述的系统，其集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。

25.根据权利要求22所述的系统，其中所述磁性位单元元件包括以下各项中的一者：

磁性存储器；以及

磁性自旋逻辑装置。