CN104603882B - Mram字线功率控制方案 - Google Patents

Abstract

用于控制磁阻随机存取存储器(MRAM)的字线(WL)处的WL功率电平的系统、电路和方法。所公开的功率控制方案使用与MRAM相关联的现有读/写命令和现有功率生成模块来供应和控制WL功率电平，藉此消除了通过MRAM宏上相对较大且昂贵的功率控制开关和控制电路系统来控制WL功率的方案的成本和增大的管芯大小。

Description

MRAM字线功率控制方案

公开领域

本公开一般涉及用于电子电路的功率控制技术。更具体地，本公开涉及用于控制提供给磁阻随机存取存储器(MRAM)的字线功率的系统、电路和方法。

背景技术

计算设备(例如，台式和便携式计算机、移动电话、PDA、平板设备等)已变得越来越强大，同时对存储器能力的需求也在增加。存储器可被分类为易失性的或非易失性的。易失性存储器需要恒定的功率来维持所存储的信息。在计算机中发现的最常见的存储器类型是易失性随机存取存储器(RAM)。易失性RAM的重要特征包括快速读/写速度和易重写能力。要将信息存储在常规易失性RAM上要求电流经RAM。在系统电源关闭时，没有复制到硬盘驱动器的任何信息会丢失。

相反，非易失性存储器不需要恒定供电。由此，即使在系统电源关闭时，非易失性存储器中所存储的信息也被保留。非易失性存储器的示例包括非易失性RAM和非易失性只读存储器(ROM)。闪存是在U盘和MP3播放器中常用的常见类型的ROM。尽管非易失性存储器具有在不施加功率的情况下维持内容的优点，但它们与易失性存储器相比一般具有较低读/写速度和相对有限的寿命。

一种新兴类型的非易失性存储器是磁阻随机存取存储器(MRAM)。MRAM将磁性器件与标准的基于硅的微电子器件相组合以获得非易失性、高速读/写操作、不受限的读/写耐久性和数据保持力、以及低单元泄漏等组合属性。不同于其他类型的RAM，MRAM中的数据被存储为磁性存储元件而非电荷。每个MRAM单元包括晶体管、用于数据存储的磁隧道结(MTJ)器件、位线、数字线和字线。数据是作为MTJ隧道结的电阻来读取的。使用磁状态来进行存储具有两种主要益处。首先，磁极化不会像电荷那样随时间而泄漏掉，因此信息即使在系统电源关闭时也被存储。其次，在两种状态之间切换磁极化没有已知的磨损机制。

常规MRAM的MTJ包括固定磁性层、薄介电隧道势垒和自由磁性层。MTJ在自由层的磁矩与固定层平行时具有低电阻，而在自由层磁矩与固定层磁矩反平行地取向时具有高电阻。这种随器件磁性状态的电阻变化是被称为磁阻的效应，于是名为“磁阻”RAM。MRAM可通过测量MTJ的电阻来被读取。例如，特定MTJ可通过激活其相关联的字线晶体管(这将来自位线的电流切换成通过该MTJ)而被选择以进行读取操作。由于隧道磁阻效应，MTJ的电阻基于两个磁性层中的极性取向而变化。任何特定MTJ内的电阻可根据因自由层的极性导致的电流来确定。常规地，如果固定层和自由层具有相同的极性，则电阻为低且“0”被读取。如果固定层和自由层具有相反的极性，则电阻较高且“1”被读取。常规MRAM的写操作是磁性操作。相应地，字线晶体管在写操作期间关断。电流传播通过位线和数字线以建立磁场，该磁场可影响MTJ的自由层的极性并因此影响MRAM的逻辑状态。

不同于常规MRAM，自旋转移力矩磁阻随机存取存储器(STT-MRAM)使用当穿过薄膜(自旋过滤器)时变为自旋极化的电子。STT-MRAM也被称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(Spin-RAM)、和自旋动量转移(SMT-RAM)。在写操作期间，自旋极化的电子对自由层施加力矩，这可切换自由层的极化。读操作与常规MRAM的相似之处在于，电流被用来检测MTJ存储元件的电阻/逻辑状态，如先前所描述的。对于典型的STT-MRAM，该单元包括MTJ、晶体管、位线和字线。字线耦合至晶体管栅极以针对读和写操作两者将晶体管导通，由此允许电流流经MTJ，从而逻辑状态可被读取或写入。读/写电路系统在位线与源线之间生成写电压。取决于位线与源线之间的电压极性，MTJ的自由层的极性可改变，并且相应地，逻辑状态可被写入MRAM单元。同样，在读操作期间，生成读电流，该读电流在位线与源线之间流经MTJ。当字线晶体管被激活以准许电流流过时，MTJ的电阻(逻辑状态)可基于位线与源线之间的电压差来确定。

STT-MRAM的电子写操作消除了由于MRAM中的磁性写操作所造成的缩放问题。此外，STT-MRAM的电路设计复杂性较低。然而，核心工作电压Vdd的波动可能导致单元读电流逼近或高于写电流阈值，并由此导致无效写操作和/或对系统组件的潜在损坏。相反，Vdd的波动可驱动工作电压降到不期望的低电平，这可降低系统性能并潜在地阻碍系统恰当地起作用或使系统完全不起作用。这些以及其他问题通过本公开受让人所拥有的下列已授权美国专利和公布专利申请来解决：美国专利No.7,742,329、美国专利No.8,107,280、美国专利No.8,004,880、美国专利No.8,027,206、美国专利No.8,159,864、和公布美国专利申请No.2009-0103354-A1。上述专利和公布专利申请通过引用全部纳入于此。

具体而言，美国专利No.7,742,329('329专利)解决了由于混淆施加于字线的读电压与施加于字线的写电压而造成的无效读/写操作的问题。'329专利通过针对写操作将第一电压供应给字线晶体管、以及在读操作期间将小于第一电压的第二电压供应给字线晶体管来解决了此问题。

集成电路的重要设计目标包括减少用于执行给定任务的元件的数量、大小和成本。用较少和较便宜的元件来执行任务降低了成本并且减小了集成电路的管芯大小。相应地，期望提供向MRAM的字线提供不同功率电平且同时还优化MRAM单元的大小和成本的电路、系统和方法。

概述

本发明的示例性实施例涉及用于控制施加于磁阻随机存取存储器(MRAM)中的字线晶体管的字线功率的系统、电路和方法。

本发明的一实施例可包括存储器模块连同功率生成模块，该存储器模块包括磁阻随机存取存储器(MRAM)，该功率生成模块包括选择器，该选择器被配置成响应于写命令或读命令中的至少一者向该MRAM的字线提供不同功率电平。

在本发明的另一实施例中，写命令致使该选择器向MRAM提供第一功率电平，而读命令致使该选择器向MRAM提供第二功率电平。第一功率电平可高于第二功率电平。

在本发明的另一实施例中，该功率生成模块可被实现为低压差(LDO)调节器，并且该选择器可被实现为复用器，其中该复用器响应于写命令而选择第一功率电平，并且其中该复用器响应于读命令而选择第二功率电平。

本发明的另一实施例可包括一种控制至MRAM的字线功率的方法，包括以下步骤：将读命令和写命令耦合至功率生成模块；以及控制功率生成模块的选择器响应于读命令或写命令中的至少一者向MRAM的字线提供不同功率电平。

在本发明的进一步实施例中，写命令致使该选择器向MRAM提供第一功率电平，而读命令致使该选择器向MRAM提供第二功率电平。第一功率电平可高于第二功率电平。

在本发明的进一步实施例中，该功率生成模块可被实现为低压差(LDO)调节器，并且该选择器可被实现为复用器，其中该复用器响应于写命令而选择第一功率电平，并且其中该复用器响应于读命令而选择第二功率电平。

本发明的另一实施例可包括一种设备，该设备具有用于存储数据的装置、用于生成功率的装置、以及用于响应于写命令或读命令中的至少一者向该用于存储数据的装置的字线提供不同功率电平的装置。

在本发明的进一步实施例中，写命令致使该用于提供不同功率电平的装置向该字线提供第一功率电平，而读命令致使该用于提供不同功率电平的装置向该字线提供第二功率电平。第一功率电平可高于第二功率电平。

在本发明的另一实施例中，该用于存储数据的装置可被实现为MRAM，该用于生成功率的装置可被实现为低压差(LDO)调节器，并且该用于提供不同功率电平的装置可被实现为用于选择第一功率电平的装置和用于选择第二功率电平的装置。该用于选择第一功率电平的装置和用于选择第二功率电平的装置可被实现为复用器，其中该复用器响应于写命令而选择第一功率电平，并且其中该复用器响应于读命令而选择第二功率电平。

本发明的另一实施例可包括一种方法，该方法具有用于存储数据的步骤、用于生成功率的步骤、以及用于响应于写命令或读命令中的至少一者向该用于存储数据的步骤的字线提供不同功率电平的步骤。

在本发明的进一步实施例中，写命令致使该用于提供不同功率电平的步骤向该字线提供第一功率电平，而读命令致使该用于提供不同功率电平的步骤向该字线提供第二功率电平。第一功率电平可高于第二功率电平。

在本发明的进一步实施例中，该用于存储数据的步骤可通过在MRAM中存储数据来实现，该用于生成功率的步骤可通过经由低压差(LDO)调节器生成功率来实现，并且该用于提供不同功率电平的步骤可被实现为用于选择第一功率电平的步骤和用于选择第二功率电平的步骤。该用于选择第一功率电平的步骤和用于选择第二功率电平的步骤可通过提供复用器来实现，其中该复用器响应于写命令而选择第一功率电平，并且其中该复用器响应于读命令而选择第二功率电平。

各实施例可集成在至少一个半导体管芯中。

各实施例的介质可包括各实施例可集成到其中的设备，该设备选自包括以下各项的组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元和计算机。

附图简述

给出附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。

图1是已知MRAM字线功率控制方案的简化示意图。

图2是解说图1的功率控制方案的时序图。

图3是所公开实施例的MRAM字线功率控制方案的简化示意图。

图4是示出图3的实施例的更详细示例的简化示意图。

图5是解说图3和4的功率控制方案的时序图。

详细描述

本发明的各方面在以下针对本发明具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。

措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“本发明的各实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。

本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。

此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文中所描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文描述的每个实施例，任何此类实施例的对应形式可在本文中被描述为例如“被配置成执行所描述的动作的逻辑”。

本文描述的集成电路(IC)可实现在各种应用中，包括移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如读表装备)、或存储或检索数据或计算机指令的任何其它设备，或者其任何组合。尽管图3-5解说了根据本公开的教导的IC，但本公开并不限于这些所解说的示例性单元。本公开的各实施例可适于用在包括有源集成电路系统(包括存储器和用于测试和表征的片上电路系统)的任何设备中。

上述公开的设备和方法通常被设计并被配置在存储在计算机可读介质上的GDSII和GERBER计算机文件中。这些文件进而被提供给制造处理者，这些制造处理者基于这些文件来制造器件。结果得到的产品是半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后在本文描述的设备中采用。

本公开使用术语MRAM来描述所公开的实施例的存储器单元。通用术语MRAM意在包括能够使用所公开的字线功率方案的任何类型的MRAM，包括但不限于常规MRAM、自旋转移力矩磁阻随机存取存储器(STT-MRAM)、自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(Spin-RAM)、和自旋动量转移(SMT-RAM)。

本公开的各实施例包括集成电路(IC)功率生成模块，其可实现为低压差(LDO)电压调节器。所公开实施例的IC还包括MRAM宏。然而，所公开实施例的特征和操作等同地适用于具有内部功率生成器的自立MRAM设备。相应地，本文中对所公开的MRAM宏的操作的所有描述等同地适用于其中MRAM宏改为自立MRAM设备的实现。类似地，本文中对所公开的功率生成模块和LDO的操作的所有描述等同地适用于其中功率生成模块为内部功率生成器的实现。

现在转到对相关操作环境的概览，所公开的实施例用作具有各种片上块(包括存储器宏)的常规IC的一部分。常规存储器由成对以创建存储器单元的各种电子组件(例如，晶体管和电容器)构成，存储器单元表示一位数据(0或1)。存储器单元在列和行中对准，列和行的交点是存储信息的虚拟单元地址。读取和写入信息通过测量或改变特定存储器单元地址处的电子值而发生。

如果IC存储器宏包括MRAM，则功率必须被提供给所选MRAM单元的字线晶体管以从所选MRAM单元读取数据或向所选MRAM单元写入数据。然而，由于读操作和写操作都是通过使电流传递通过MRAM的MTJ来执行的，因此存在读操作扰乱MTJ中存储的数据的潜在可能性。例如，如果读电流在幅度上类似于或大于写电流阈值，则读操作可能有很大机会将扰乱MTJ的逻辑状态，由此使存储器的完好性降级。先前描述的美国专利No.7,742,329('329专利)通过提供针对写操作将第一电压供应给字线晶体管、以及在读操作期间将小于第一电压的第二电压供应给字线晶体管的MRAM电路系统和控件来解决了此问题。更具体地，'329专利提供了图4A、4B、7和8中所示的字线驱动器电路系统432。'329专利的图7中所示的WL驱动器432包括选择逻辑710、连同受控开关器件720、730，该受控开关器件720、730被配置成响应于写启用信号wr_en而选择第一电压Vpp以用于执行写操作，并且响应于读启用信号rd_en而选择第二电压Vdd以用于执行读操作。

本公开的各实施例包括向MRAM宏的字线提供不同功率电平且同时还优化MRAM单元的大小和成本的电路、系统和方法。外部读/写命令控制并指示现有IC功率生成模块在读操作期间将第一功率电平提供给字线，并且在写操作期间将不同于第一功率电平的第二功率电平提供给字线。所公开实施例的现有功率生成模块可被实现为IC的低压差(LDO)电压调节器。由于常规LDO通常包括允许其输出功率电平根据调整码而变化的特征，因此所公开实施例的LDO可通过将LDO配置成根据外部读/写命令而改变其字线功率电平来经济地实现。使用本公开中所描述的参数，相关领域普通技术人员可直接在硬件中、在由处理器执行的软件模块中、或在其任何组合中实现本文中所描述的LDO配置。在常规IC技术中，LDO为片上块(诸如数字、模拟、和RF)提供稳定的电压参考。理想的LDO从电压源输入未经调节的电压，并提供基本上无噪声或毛刺的恒定输出电压。LDO的一个品质因数是压差电压。压差电压是将输出电压维持在正确电平所需的跨调节器的最小电压。较低压差电压需要较少供电电压并导致调节器内部耗散的功率较少。

由此，在所公开的实施例下，使用现有的外部命令信号和现有的功率生成模块完成了读/写操作所需的不同字线功率电平，藉此消除了经由MRAM宏上的开关电路系统来供应不同字线功率电平所需的成本和管芯大小。已知的基于开关的字线功率控制方案的示例在以下结合图1和2来描述。

图1是具有已知MRAM字线功率控制方案的IC的简化示意图。图2是解说图1的功率控制方案的操作的时序图。如图1中所示，集成电路(IC)10包括低压差(LDO)20和磁阻随机存取存储器(MRAM)30。LDO 20向MRAM 30提供稳定的输出电压(例如，字线写电压—VWL_WR、和核心供电电压—VDDX)，其中在进入LDO 20的电压电平与离开LDO 20的电压电平之间具有尽可能低的差值(即，“低压差”)。LDO 20包括由电阻元件R1、R2、R3和R4形成的分压器电路系统，这些电阻元件耦合至由运算放大器22、24形成的电压跟随器电路系统。分压器电路系统R1-R4产生两个电压VWL_WR和VDDX，它们各自是输入电压(Vio)与负电源或接地电压(Vss)之间的差值的分数。VWL_WR是在分压器电路系统R1-R4的第一节点26处产生的，而VDDX是在分压器电路系统R1-R4的第二节点28处产生的。运算放大器22在其正(+)端子处接收VWL_WR作为输入电压，而运算放大器24在其正(+)端子处接收VDDX作为输入电压。来自运算放大器22、24的输出电压基本上分别等于在每个运算放大器的正输入端子处的电压。由此，运算放大器22、24各自被配置为将其各自相应的输出信号VWL_WR和VDDX与在其正(+)输入端子处接收的电压隔离开的电压跟随器，由此从其信号源汲取非常少的功率并避免“加载”效应。

继续图1的简化示意图，MRAM 30包括功率开关电路系统32、命令解码器电路系统34、MTJ 36、晶体管46、位线(BL)、字线(WL)和源线(SL)。MRAM 30接收稳定且隔离的VWL_WR和VDDX功率信号作为至功率开关电路系统32的输入。VDDX作用于为读操作提供功率电平以及作为存储器宏的核心功率信号的双重功能。相应地，VDDX还被提供给命令解码器电路系统34(以及IC 10的其他组件—未示出)。命令解码器电路系统34响应于进入命令解码器电路系统34的控制信号(CS)和写启用(WE)信号而生成读/写命令48。功率开关电路系统32接收来自命令解码器电路系统34的读/写命令48。

图2是解说图1中所示的已知字线功率控制方案的操作的时序图60。具体而言，时序图60示出了在写和读操作期间MTJ 36的行为和某些信号(CS、WE、VWL_WR、VDDX、WL)。时序图60的横轴表示时间，且时序图60的纵轴表示在该图左侧列出的信号的功率电平。字线功率电平VWL_WR和VDDX可在某些时间被活跃地驱动而在其他时间不被活跃地驱动。当信号被活跃地驱动时，该信号被描绘为实线。当信号不被活跃地驱动时，其可被电阻器拉高或拉低，或者可被允许为浮置。每当信号不被活跃地驱动时，该时序图将其描绘为虚线。如果虚线为高或为低，则可假定拉高或拉低电阻器正维持该信号的状态。

现在参照图2的时序图和图1的简化示意图两者，MRAM 30的读/写操作由命令信号CS和WE来启用。CS和WE两者上的负/零电压指示命令解码器电路系统34经由读/写命令48来禁用功率开关电路系统32，并且WL功率电平保持为负/零。对于写操作，在CS和WE两者上提供正脉冲，其指示命令解码器电路系统34经由读/写命令48来启用功率开关电路系统32并将VWL_WR信号连接至WL达预定时间。由此，WL在所述预定时间段里转变为与VWL_WR相同的功率电平，并且在MTJ 36处执行写操作62。对于读操作，在CS上提供正脉冲而WE保持为零/负，其指示命令解码器电路系统34经由读/写命令48来启用功率开关电路系统32并将VDDX连接至WL达预定时间。由此，WL在所述预定时间段里转变为与VDDX相同的功率电平，并且在MTJ 36处执行读操作64。VWL_WR与VDDX处于不同功率电平，且相应地，在写操作期间WL上的功率电平不同于在读操作期间WL上的功率电平。

图3是所公开实施例的MRAM字线功率控制方案的简化示意图。图3解说了具有功率生成模块72和MRAM宏90的IC 70。功率生成模块72向MRAM宏90的MRAM单元91提供稳定的输出电压(例如，VWL)，其中在输入电压与输出电压之间具有尽可能低的差值。功率生成模块72包括电压输入电路系统74和数据选择器76。可任选地，功率生成模块72可进一步包括隔离电路系统78。除了提供读/写控制功能之外，控制信号(CS)和写启用(WE)信号也被提供给数据选择器76，数据选择器76被配置成将CS和WE用作功率生成模块72的外部功率控制信号。使用本公开中所描述的参数，相关领域普通技术人员可直接在硬件中、在由处理器执行的软件模块中、或在其任何组合中实现数据选择器76。电压输入电路系统74向数据选择器76提供第一电压电平82和第二电压电平84。为了清楚地将读操作与写操作区别开，第一电压电平82不同于第二电压电平84。在外部命令信号CS和WE的控制下，数据选择器76选择并输出第一电压电平82或第二电压电平84。更具体地，在外部读/写命令CS和WE的控制下，数据选择器76在CS和WE指示写操作的情况下选择并输出第一电压电平82，或者在CS和WE指示读操作的情况下选择并输出第二电压电平84。可任选的隔离电路系统78接收来自数据选择器76的单个输出电压并将其转发给MRAM单元91的WL。来自隔离电路系统78的输出基本上等于其输入电压，该输入电压是从数据选择器76接收的。由此，隔离电路系统78将其输出信号与其输入相隔离，由此从输入信号源汲取非常少的功率并避免“加载”效应。MRAM单元91经由字线(WL)接收稳定且隔离的VWL信号。

图4是图3中解说的所公开实施例的更详细示例。如图4中所示，图3的功率生成器模块72可被实现为LDO 80。由于常规LDO通常包括允许其输出功率电平根据例如调整码而变化的特征，因此所公开实施例的LDO 80可通过将常规LDO配置成根据外部读/写命令改变其功率输出来经济地实现。电压输入电路系统74可被实现为具有电阻元件R5、R6、R7、R8、第一节点100和第二节点102的分压器。第一节点100产生VWL_WR，而第二节点102产生VDDX。VWL_WR和VDDX各自是输入电压(Vio)与负电源或接地电压(Vss)之间的差值的分数。为了清楚地将读操作与写操作区别开，电阻元件R5-R8的值被选取成使得第一电压电平100不同于第二电压电平102。数据选择器76可被实现为复用器电路104和缓冲器110。缓冲器110接收外部读/写命令信号CS和WE，并将选择信号112输出至复用器电路104的选择输入(SEL)。复用器电路104在一个输入处接收VWL_WR并在第二输入处接收VDDX。如果选择信号112指示写操作，则复用器SEL输入选择VWL_WR功率电平并在复用器输出上提供VWL_WR功率电平，而如果选择信号112指示读操作，则复用器SEL输入选择VDDX功率电平并在复用器输出上提供VDDX功率电平。隔离电路系统78可被实现为具有第一运算放大器106和第二运算放大器108的电压跟随器电路。运算放大器106在其正端子(+)输入处接收复用器输出电压(VWL)，而运算放大器108在其正(+)端子输入处接收第二节点102的电压(VDDX)。每个运算放大器106、108处于电压跟随器配置，以使得每个运算放大器的输出电压基本上等于其正端子(+)输入电压。由此，电压跟随器运算放大器106、108将其输出信号与其正端子输入信号相隔离，由此从输入信号源汲取非常少的功率并避免“加载”效应。

继续图4的简化示意图，MRAM宏90包括MRAM单元91、MTJ 92、字线晶体管94、位线(BL)、字线(WL)和源线(SL)。MRAM宏90进一步包括命令解码器电路系统96，其接收存储器芯片的核心供电(VDDX)、控制信号(CS)和写启用信号(WE)以控制MRAM宏90的各种操作，包括读操作和写操作。MRAM宏90在WL上接收稳定且隔离的VWL功率信号。与图1中所示的已知MRAM 30形成对比，所公开实施例消除了在MRAM宏上提供相对较大且昂贵的功率开关电路系统(图1中的功率开关电路系统32、读/写命令48)来控制施加于WL的功率电平的需要。

图5是解说图3和4中所示的MRAM字线功率控制方案的操作的时序图120。具体而言，时序图120示出了在写和读操作期间MTJ 92的行为和某些信号(CS、WE、VWL、VDDX、WL)。时序图120的横轴表示时间，且时序图120的纵轴表示在该图左侧列出的信号的功率电平。对于功率线VWL和VDDX，这些信号的功率电平可在某些时间被活跃地驱动而在其他时间不被活跃地驱动。当信号被活跃地驱动时，该信号被描绘为实线。当信号不被活跃地驱动时，其可被电阻器拉高或拉低，或者可被允许为浮置。每当信号不被活跃地驱动时，该时序图将其描绘为虚线。如果虚线为高或为低，则可假定拉高或拉低电阻器正维持该信号的状态。

现在参照图5的时序图以及图3和4的简化示意图两者，MRAM宏90的读/写操作由CS和WE来控制。CS和WE两者上的负/零电压指示功率生成模块72(或LDO 80)的数据选择器76将其输出电压拉至负/零值，由此将WL功率拉至负或零。对于写操作，在CS和WE两者上提供正脉冲，其指示命令解码器电路系统96发起对MRAM宏90的读操作。CS和WE两者上的正脉冲还指示功率生成模块72的数据选择器76将其输出电压拉至第一节点100处的功率电平，由此将VWL拉至VWL_WR达预定时间。由此，WL上的VWL的功率电平在所述预定时间段里转变为与VWL_WR相同的功率电平，并且并发地在MTJ 92处执行写操作122。对于读操作，在CS上提供正脉冲而WE保持为负/零，其指示命令解码器电路系统96发起对MRAM宏90的读操作。当WE保持为负/零时在CS上的正脉冲还指示功率生成模块72的数据选择器76将其输出电压拉至第二节点102处的功率电平，由此将VWL拉至VDDX达预定时间。由此，VWL的功率电平在所述预定时间段里转变为与VDDX相同的功率电平，并且并发地在MTJ 92处执行读操作124。注意，VWL在写操作122期间处于第一节点100的功率电平，而在读操作124期间处于第二节点102的功率电平，第二节点102的功率电平与第一节点100的功率电平不同。

此处应注意，升高和降低进入WL的单条线上的功率电平意味着将存在转变时间126以将WL从一个功率电平移至另一功率电平。相应地，在写操作122与读操作124之间需要等待时间128以允许WL功率电平转变。等待时间128可由图3中的数据选择器76或者由图4中的缓冲器110来提供。

由此，在所公开的实施例下，使用现有的外部命令信号和现有的功率生成模块完成了读/写操作所需的不同字线功率电平，藉此消除了经由MRAM宏上相对较大且昂贵的开关电路系统来供应不同字线功率电平所需的成本和管芯大小。

本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，以上描述通篇可能引述的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或者其任何组合来表示。

此外，本领域技术人员将领会，结合本文中所公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。

结合本文中所公开的实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或者在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。

相应地，本发明的实施例可包括计算机可读介质，该计算机可读介质体现用于控制至MRAM的WL功率的方法。相应地，本发明并不限于所解说的示例且任何用于执行文本所描述的功能性的手段均被包括在本发明的实施例中。

尽管上述公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (14)

1.一种控制至磁阻随机存取存储器(MRAM)的字线功率的装置，包括：

包括磁阻随机存取存储器(MRAM)和命令解码器的存储器模块，所述命令解码器用于接收写命令和读命令以控制所述MRAM的写操作和读操作；以及

功率生成模块，其包括：

缓冲器，其用于接收写命令和读命令并提供等待时间；

选择器，其耦合至所述缓冲器且不耦合至所述命令解码器，所述选择器被配置成至少响应于写命令和读命令向所述MRAM的字线提供不同功率电平，其中所述写命令致使所述选择器向所述MRAM的所述字线提供第一功率电平；并且所述读命令致使所述选择器向所述MRAM的所述字线提供第二功率电平，其中所述选择器被进一步配置成在选择所述第一功率电平与选择所述第二功率电平之间应用所述等待时间；以及

隔离电路，其配置成将所述选择器的输出耦合至所述字线。

2.如权利要求1所述的装置，其特征在于：

所述MRAM包括自旋转移力矩MRAM；并且

所述第一功率电平高于所述第二功率电平。

3.如权利要求1所述的装置，其特征在于，所述功率生成模块包括低压差(LDO)调节器。

4.如权利要求1所述的装置，其特征在于：

所述选择器包括复用器；

所述复用器响应于所述写命令而选择所述第一功率电平；并且

所述复用器响应于所述读命令而选择所述第二功率电平。

5.一种控制至包括磁阻随机存取存储器(MRAM)和命令解码器的存储器模块的字线功率的方法，包括：

在所述命令解码器处接收写命令和读命令以控制所述MRAM的写操作和读操作；

将写命令耦合至功率生成模块中的缓冲器；

将读命令耦合至所述功率生成模块中的所述缓冲器；

通过所述缓冲器来提供等待时间；

控制所述功率生成模块的选择器至少响应于所述写命令和所述读命令向所述MRAM的字线提供不同功率电平，其中所述写命令致使所述选择器向所述MRAM的所述字线提供第一功率电平，并且所述读命令致使所述选择器向所述MRAM的所述字线提供第二功率电平，其中所述选择器耦合至所述缓冲器且不耦合至所述命令解码器，其中所述选择器被进一步配置成在选择所述第一功率电平与选择所述第二功率电平之间应用所述等待时间；以及

使用隔离电路将所述选择器的输出耦合至所述字线。

6.如权利要求5所述的方法，其特征在于：

所述MRAM包括自旋转移力矩MRAM；并且

所述第一功率电平高于所述第二功率电平。

7.如权利要求5所述的方法，其特征在于，所述功率生成模块包括低压差(LDO)调节器。

8.如权利要求5所述的方法，其特征在于：

所述选择器包括复用器；

所述复用器响应于所述写命令而选择所述第一功率电平；并且

所述复用器响应于所述读命令而选择所述第二功率电平。

9.一种控制至磁阻随机存取存储器(MRAM)的字线功率的设备，包括：

包括磁阻随机存取存储器(MRAM)和命令解码器的用于存储数据的装置；

用于在所述命令解码器处接收写命令和读命令以控制所述MRAM的写操作和读操作的装置；

用于将写命令耦合至功率生成模块中的缓冲器的装置；

用于将读命令耦合至所述功率生成模块中的所述缓冲器的装置；

用于通过所述缓冲器来提供等待时间的装置；

用于在所述功率生成模块中至少响应于写命令和读命令向所述用于存储数据的装置的字线提供不同功率电平的装置，其中所述写命令致使所述用于提供不同功率电平的装置向所述字线提供第一功率电平，并且所述读命令致使所述用于提供不同功率电平的装置向所述字线提供第二功率电平，其中所述用于提供不同功率电平的装置耦合至所述缓冲器且不耦合至所述命令解码器，其中所述用于提供不同功率电平的装置被进一步配置成在选择所述第一功率电平与选择所述第二功率电平之间应用所述等待时间；以及

用于使用隔离电路将所述选择器的输出耦合至所述字线的装置。

10.如权利要求9所述的设备，其特征在于：

所述用于存储数据的装置包括自旋转移力矩MRAM；并且

所述第一功率电平高于所述第二功率电平。

11.如权利要求9所述的设备，其特征在于，所述用于生成功率的装置包括低压差(LDO)调节器。

12.如权利要求9所述的设备，其特征在于，所述用于提供不同功率电平的装置包括：

用于响应于所述写命令而选择所述第一功率电平的装置；以及

用于响应于所述读命令而选择所述第二功率电平的装置。

13.如权利要求12所述的设备，其特征在于，所述用于选择所述第一功率电平的装置包括复用器。

14.如权利要求12所述的设备，其特征在于，所述用于选择所述第二功率电平的装置包括复用器。