CN102867478A

CN102867478A - 显示器及其栅极驱动器

Info

Publication number: CN102867478A
Application number: CN2012103856344A
Authority: CN
Inventors: 黄冠群; 雷镇远; 林良真; 叶碧纯
Original assignee: AU Optronics Corp
Current assignee: AUO Corp
Priority date: 2012-08-06
Filing date: 2012-10-12
Publication date: 2013-01-09
Anticipated expiration: 2032-10-12
Also published as: TW201407575A; TWI469119B; CN102867478B; US20140035889A1; US8952945B2

Abstract

一种显示器及其栅极驱动器在此揭露，栅极驱动器包括数个栅极驱动单元，前述栅极驱动单元中每一者包括控制电路、推动电路、驱动输出电路与电压稳定电路。控制电路电性连接前一级栅极驱动单元与后一级栅极驱动单元。推动电路电性连接控制电路，用以推动后一级栅极驱动单元。驱动输出电路电性连接推动电路与一画素阵列，用以驱动画素阵列中的至少一扫描线。电压稳定电路电性连接推动电路与驱动输出电路。

Description

显示器及其栅极驱动器

【技术领域】

本发明是有关于一种驱动装置，且特别是有关于一种显示器及其栅极驱动器。

【背景技术】

近年来随着显示技术的发展，显示器解析度扮演着关键性的角色，一般而言，显示装置可以被分类为主动发光和非主动发光两类。主动发光显示装置的例子为映像管和发光二极管，而非主动发光显示装置的例子为液晶显示器。

液晶显示器相较于传统的映像管显示器而言具有体积小及省电等优点，而已为市场上的主流。在运作上，为使数据线的电压被输入液晶显示元件以开启画素，薄膜晶体管显示器中包括有驱动器元件。此驱动器的主要功能是输出需要的电压至画素，以控制液晶显示元件的扭转程度。驱动器可区分为两种，一为源极驱动器，另一为栅极驱动器。源极驱动器是安排数据的输入；而栅极驱动器则是决定液晶显示元件的扭转与快慢。然而，现有的栅极驱动器普遍会有下列缺陷：1.边界（border）大小在金属布线上很难缩小；2.输出给薄膜晶体管的栅极电压略显不足。

由此可见，上述现有的栅极驱动器，显然仍存在不便与缺陷，而有待加以进一步改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决的道，但长久以来一直未见适用的方式被发展完成。因此，如何能提供足够的充电电压并减少电路布线的空间，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。

【发明内容】

因此，本发明主要是提供一种显示器及其栅极驱动器，以解决现有技术的缺失。

本发明的一态样是关于一种栅极驱动器，其包含多个栅极驱动单元，所述栅极驱动单元中每一者包括控制电路、推动电路、驱动输出电路与电压稳定电路。控制电路电性连接前一级栅极驱动单元与后一级栅极驱动单元。推动电路电性连接控制电路，用以推动后一级栅极驱动单元。驱动输出电路电性连接推动电路与一画素阵列，用以驱动画素阵列中的至少一扫描线。电压稳定电路电性连接推动电路与驱动输出电路。

在一实施例中，驱动输出电路包含多个驱动晶体管，其中前述驱动晶体管的第一端分别用以接收不同的时序信号，前述驱动晶体管的第二端分别连接画素阵列中的多条扫描线。

在一实施例中，前述驱动晶体管包含第一驱动晶体管以及第二驱动晶体管。第一驱动晶体管的第一端用以接收一第一时序信号，第一驱动晶体管的第二端连接前述扫描线中一第一扫描线。第二驱动晶体管的第一端接收第二时序信号，第二驱动晶体管的第二端连接前述扫描线中一第二扫描线。

在一实施例中，推动电路包含输出晶体管以及电容器。输出晶体管的第一端接收一第三时序信号，输出晶体管的第二端连接后一级栅极驱动单元的控制电路，输出晶体管的控制端连接前述驱动晶体管的控制端。电容器具有第一端与第二端，第一端电性连接输出晶体管的第二端，第二端电性连接前述驱动晶体管的控制端。此外，电容器的电容量可大于第一驱动晶体管及第二驱动晶体管中每一者的寄生电容量。

在一实施例中，控制电路包含第一控制晶体管以及第二控制晶体管。第一控制晶体管的第一端用以接收一输入信号，第一控制晶体管的第二端连接输出晶体管的控制端，第一控制晶体管的控制端连接前一级栅极驱动单元。第二控制晶体管的第一端用以接收输入信号，第二控制晶体管的第二端连接输出晶体管的控制端，第二控制晶体管的控制端连接后一级栅极驱动单元。

在一实施例中，电压稳定电路包含第一晶体管以及第二晶体管。第一晶体管的第一端连接第一驱动晶体管的第二端，第一晶体管的第二端连接一参考电压，第一晶体管的控制端用以接收一第四时序信号。第二晶体管的第一端连接第二驱动晶体管的第二端，第二晶体管的第二端连接参考电压，第二晶体管的控制端用以接收第四时序信号。

在一实施例中，前述驱动晶体管包含第一驱动晶体管、第二驱动晶体管、第三驱动晶体管以及第四驱动晶体管。第一驱动晶体管的第一端接收一第一时序信号，第一驱动晶体管的第二端连接前述扫描线中一第一扫描线。第二驱动晶体管的第一端接收一第二时序信号，第二驱动晶体管的第二端连接前述扫描线中一第二扫描线。第三驱动晶体管的第一端接收一第三时序信号，第三驱动晶体管的第二端连接前述扫描线中一第三扫描线。第四驱动晶体管的第一端接收一第四时序信号，第四驱动晶体管的第二端连接前述扫描线中一第四扫描线。第一时序信号、第二时序信号、第三时序信号以及第四时序信号彼此具有一相位差。

其次，推动电路可包含输出晶体管以及电容器输出晶体管的第一端用以接收一第五时序信号，输出晶体管的第二端连接后一级栅极驱动单元的控制电路，输出晶体管的控制端连接前述驱动晶体管的控制端，其中第五时序信号的工作期间为第一时序信号、第二时序信号、第三时序信号与第四时序信号的总工作期间。电容器具有一第一端与一第二端，第一端电性连接输出晶体管的第二端，第二端电性连接前述驱动晶体管的控制端。此外，容器的电容量可大于第一驱动晶体管、第二驱动晶体管、第三驱动晶体管及第四驱动晶体管中每一者的寄生电容量。

在一实施例中，电压稳定电路包含第一晶体管、第二晶体管、第三晶体管以及第四晶体管。第一晶体管的第一端连接第一驱动晶体管的第二端，第一晶体管的第二端连接一参考电压，该第一晶体管的控制端用以接收一第六时序信号，其中第六时序信号与第五时序信号的相位相反。第二晶体管的第一端连接第二驱动晶体管的第二端，第二晶体管的第二端连接参考电压，第二晶体管的控制端用以接收第六时序信号。第三晶体管的第一端连接第三驱动晶体管的第二端，第三晶体管的第二端连接参考电压，第三晶体管的控制端用以接收第六时序信号。第四晶体管的第一端连接第四驱动晶体管的第二端，第四晶体管的第二端连接参考电压，第四晶体管的控制端用以接收第六时序信号。

本发明的另一态样是关于一种显示器，其包含多条数据线、多条扫描线以及栅极驱动器。前述扫描线与前述数据线交错配置。栅极驱动器耦接前述扫描线，并用以依序驱动前述扫描线，其中栅极驱动器包含多级栅极驱动单元，前述栅极驱动单元中每一者包含控制电路、推动电路以及驱动输出电路。控制电路电性连接前一级栅极驱动单元与后一级栅极驱动单元，并用以产生控制信号。推动电路电性连接控制电路，并用以依据控制信号以及第一时序信号产生推动信号传送至前一级栅极驱动单元以及后一级栅极驱动单元。驱动输出电路电性连接推动电路以及前述扫描线中至少一者，并用以依据控制信号产生至少一扫描信号驱动前述扫描线中的相应扫描线。

在一实施例中，驱动输出电路更包含第一驱动晶体管以及第二驱动晶体管。第一驱动晶体管用以接收一第二时序信号，并依据控制信号输出第二时序信号作为一第一扫描信号。第二驱动晶体管用以接收一第三时序信号，并依据控制信号输出第三时序信号作为一第二扫描信号。其中，第二时序信号与第三时序信号彼此具有一相位差。

在一实施例中，推动电路包含输出晶体管以及电容器，输出晶体管用以接收第一时序信号，并依据控制信号输出第一时序信号作为推动信号，以推动后一级栅极驱动单元，其中第一时序信号的工作期间为第二时序信号与第三时序信号的总工作期间。电容器电性连接于输出晶体管的一控制端和一第一端之间，用以储存对应于控制信号的一位准电压。

在一实施例中，电容器的电容量大于第一驱动晶体管及第二驱动晶体管中每一者的寄生电容量。

在一实施例中，驱动输出电路更包含第一驱动晶体管、第二驱动晶体管、第三驱动晶体管以及第四驱动晶体管。第一驱动晶体管用以接收一第二时序信号，并依据控制信号输出第二时序信号作为一第一扫描信号。第二驱动晶体管用以接收一第三时序信号，并依据控制信号输出第三时序信号作为一第二扫描信号。第三驱动晶体管用以接收一第四时序信号，并依据控制信号输出第四时序信号作为一第三扫描信号。第四驱动晶体管用以接收一第五时序信号，并依据控制信号输出第五时序信号作为一第四扫描信号。其中，第二时序信号、第三时序信号、第四时序信号与第五时序信号彼此具有一相位差。

在一实施例中，推动电路包含输出晶体管以及电容器。输出晶体管用以接收第一时序信号，并依据控制信号输出第一时序信号作为推动信号，以推动后一级栅极驱动单元，其中第一时序信号的工作期间为第二时序信号、第三时序信号、第四时序信号与第五时序信号的总工作期间。电容器电性连接于输出晶体管的一控制端和一第一端之间，用以储存相应于控制信号的一位准电压。

在一实施例中，电容器的电容量大于第一驱动晶体管、第二驱动晶体管、第三驱动晶体管及第四驱动晶体管中每一者的寄生电容量。

综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值，其至少具有下列优点：

1.通过推动电路与驱动输出电路的配置，减少电路布线的空间；以及

2.输出足够的栅极电压给薄膜晶体管。

以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供更进一步的解释。

【附图说明】

图1是依照本发明实施例绘示一种显示器的示意图。

图2是依照本发明实施例绘示一种显示器中影像显示区与栅极驱动器的配置示意图。

图3是依照本发明实施例绘示一种栅极驱动器中栅极驱动单元的配置示意图。

图4是依照本发明实施例所绘示的一种栅极驱动器中栅极驱动单元的电路示意图。

图5是依照本发明另一实施例所绘示的一种栅极驱动单元的电路示意图。

图6是依照本发明实施例绘示一种如图3或图5所示的栅极驱动单元操作的时序图。

图7是依照本发明次一实施例所绘示的一种栅极驱动单元的电路示意图。

图8是依照本发明实施例绘示一种如图7所示的栅极驱动单元操作的时序图。

【主要元件符号说明】

100：显示器

110、220：影像显示区

112：画素阵列

115：显示画素

120：源极驱动器

130：栅极驱动器

210、400：栅极驱动单元

410、410a：控制电路

420：推动电路

430、430a：驱动输出电路

440、440a、440b：电压稳定电路

M1～M19：晶体管

C1、C2：电容器

DL1～DLN：数据线

GL1～GLM：扫描线

【具体实施方式】

下文是举实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构运作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，图式仅以说明为目的，并未依照原尺寸作图。

另外，关于本文中所使用的『耦接』或『连接』，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而『耦接』或『连接』还可指二或多个元件元件相互操作或动作。

图1是依照本发明实施例绘示一种显示器的示意图。显示器100包含影像显示区110、源极驱动器120以及栅极驱动器130。影像显示区110包含由多条数据线（如：N条数据线DL1～DLN）与多条扫描线（如：M条扫描线GL1～GLM）交错配置而形成的画素阵列112以及多个显示画素115，且显示画素115配置于上述画素阵列中。源极驱动器120耦接数据线DL1～DLN，并用以输出数据信号通过数据线DL1～DLN传送至影像显示区110给对应的画素115，而栅极驱动器130耦接扫描线GL1～GLM，并用以输出扫描信号依序驱动扫描线GL1～GLM，通过扫描线GL1～GLM传送至影像显示区110给对应的画素115。

图2是依照本发明实施例绘示一种显示器中影像显示区与栅极驱动器的配置示意图，其中图示影像显示区与栅极驱动器的配置可应用于如图1所示的显示器100，但不以此为限。如图2所示，栅极驱动器可包含多个栅极驱动单元210，其中部分的栅极驱动单元210配置于影像显示区220的左侧，其余部分的栅极驱动单元210则配置于影像显示区110的右侧，且两侧的栅极驱动单元210是以交替的方式输出扫描信号以驱动扫描线。在一实施例中，两侧的栅极驱动单元210是以交替的方式由上至下输出扫描信号驱动扫描线，而在另一实施例中，两侧的栅极驱动单元210则以交替的方式由下至上输出扫描信号驱动扫描线。此外，两侧的栅极驱动单元210中每一者均可依据实际需求选择性地输出一或多个扫描信号，举例而言，左侧栅极驱动单元210中的第一个栅极驱动单元210可以输出第一与第三扫描信号，左侧栅极驱动单元210中的第二个栅极驱动单元210可以输出第五与第七扫描信号，依此规则类推，而右侧栅极驱动单元210中的第一个栅极驱动单元210可以输出第二与第四扫描信号，而右侧栅极驱动单元210中的第二个栅极驱动单元210可以输出第六与第八扫描信号，依此规则类推。根据以上叙述，则第一至第八扫描信号可被依序输出。

实作上，前述包含多个栅极驱动单元210的栅极驱动器可以移位暂存器电路的型式制作于基板（如：玻璃基板）上，故亦可称的为栅极整合驱动电路（Gatedriver on Array，GOA）。

图3是依照本发明实施例绘示一种栅极驱动器中栅极驱动单元的配置示意图，其中图示栅极驱动单元的配置可应用于如图1或图2所示的实施例，但不以此为限。如图3所示，栅极驱动器包含多个栅极驱动单元（如：栅极驱动单元GD1_L1、GD2_L1、GD3_L1、…以及GD1_L2、GD2_L2、GD3_L2、…，对应于图2中一侧的多个栅极驱动单元210），上述栅极驱动单元可以均配置于同一侧，且可分为两组串接的栅极驱动单元，分别用以依据相应的时序信号输出扫描信号（如：G1、G3、G5、G7、G9、G11、…）；而图2中另一侧的多个栅极驱动单元210(如：输出G2、G4、G6、G8、G10、G12、…的栅极驱动单元)则对应设置于影像显示区110的另一侧。此外，G1、G2、G3、G4、…等通常是依序输出以驱动画素。

举例来说，栅极驱动单元GD1_L1、GD2_L1、GD3_L1、…串接，其中栅极驱动单元GD1_L1依据时序信号CLK5_L1、CLK1_L1、CLK2_L1操作而输出扫描信号G1、G3，而串接的栅极驱动单元GD2_L1依据时序信号XCLK5_L1、CLK3_L1、CLK4_L1操作而输出扫描信号G9、G11。另一方面，栅极驱动单元GD1_L2、GD2_L2、GD3_L2、…串接，其中栅极驱动单元GD1L2依据时序信号CLK5_L2、CLK1_L2、CLK2_L2操作而输出扫描信号G5、G7，而串接的栅极驱动单元GD2_L2依据时序信号XCLK5_L2、CLK3_L2、CLK4_L2操作而输出扫描信号G13、G15。在一实施例中，时序信号CLK1_L1、CLK2_L1、CLK3_L1、CLK4_L1彼此具有一相位差，时序信号CLK1_L2、CLK2_L2、CLK3_L2、CLK4_L2彼此具有一相位差，而时序信号CLK5_L1、XCLK5_L1的相位相反，时序信号CLK5_L2、XCLK5_L2的相位相反。

此外，图3所示的实施例仅是例示性地绘示位于同一侧的栅极驱动单元；亦即，栅极驱动器亦包含位于另一侧的多个栅极驱动单元，且另一侧栅极驱动单元的配置与图3所示的实施例类似，并同样可依据相应的时序信号输出扫描信号（如：扫描信号G2、G4、G6、G8、G10、G12、…）。

图4是依照本发明实施例所绘示的一种栅极驱动器中栅极驱动单元的电路示意图。此栅极驱动单元400可应用于图3所示的实施例，但不以此为限，且为方便说明起见，下述是以第N级栅极驱动单元（如：栅极驱动单元GDN_L1）为例。

栅极驱动单元400包含控制电路410、推动电路420、驱动输出电路430以及电压稳定电路440。控制电路410电性连接前一级栅极驱动单元（如：栅极驱动单元GD(N-1)_L1）与后一级栅极驱动单元（如：栅极驱动单元GD(N+1)_L1），并用以接收输入信号Bi以及前一级栅极驱动单元与后一级栅极驱动单元各自输出的推动信号SR_N-1、SR_N+1，以产生控制信号CS。推动电路420电性连接控制电路410，用以依据控制信号CS以及时序信号CLK5产生本级推动信号SR_N传送至前一级栅极驱动单元以及后一级栅极驱动单元，藉此推动后一级栅极驱动单元。驱动输出电路430电性连接推动电路420与画素阵列（或其中至少一扫描线），用以依据控制信号CS产生至少一扫描信号（如：扫描信号G_odd、G_even）驱动画素阵列中相应的扫描线。电压稳定电路440电性连接推动电路420与驱动输出电路430，并用以于推动电路420及驱动输出电路430各自输出推动信号SR_N和扫描信号的后，依据稳压信号（如：时序信号CLK5、XCLK5）及参考电压VGL，对推动电路420及驱动输出电路430的信号输出端进行稳压操作。

驱动输出电路430可包含一或多个驱动晶体管，其用以依据控制信号CS产生相应的扫描信号驱动相应的扫描线，其中前述驱动晶体管的控制端是用以接收控制信号CS，前述驱动晶体管的一端分别用以接收不同的时序信号，前述驱动晶体管的另一端分别连接不同的扫描线。

如图4所示，驱动输出电路430包含驱动晶体管M1、M2。驱动晶体管M1的控制端电性连接控制电路410，其一端用以接收时序信号CLK1，其另一端电性连接电压稳定电路440及相应的扫描线，并用以输出扫描信号G_odd。驱动晶体管M2的控制端电性连接控制电路410，其一端用以接收时序信号CLK2，其另一端电性连接电压稳定电路440及相应的扫描线，并用以输出扫描信号G_even。

具体而言，栅极驱动单元400可对应为图3所示的栅极驱动单元GD1_L1、GD1_L2、GD2_L1、…等等，且例如当栅极驱动单元400对应为图3所示的栅极驱动单元GD1_L1时，时序信号CLK1、CLK2、CLK5可分别对应图3所示的信号CLK1_L1、CLK2_L1、CLK5_L1，且扫描信号G_odd、G_even可分别对应图3所示的信号G1、G3。举例来说，当栅极驱动单元400为图3所示的栅极驱动单元GD1_L1时，则驱动晶体管M1、M2可分别接收时序信号CLK1_L1（CLK1）、CLK2_L1（CLK2），并依据控制信号CS操作而分别输出时序信号CLK1_L1（CLK1）、CLK2_L1（CLK2）作为扫描信号G1（G_odd）、G3（G_even）。

需注意的是，图4所示的驱动输出电路430仅为例示而已，其并非用以限定本发明；亦即，驱动输出电路430可仅包括单一驱动晶体管，亦可包括二个以上的驱动晶体管。换言之，本领域具通常知识者当可依据实际需求，在不脱离本发明的精神和范围内，于驱动输出电路430中应用不同数量的驱动晶体管。

其次，推动电路420包括输出晶体管M3与电容器C1。输出晶体管M3的控制端电性连接控制电路410，其一端用以接收时序信号CLK5，其另一端电性连接电压稳定电路440以及前一级栅极驱动单元与后一级栅极驱动单元，并用以输出推动信号SR_N传送至前一级栅极驱动单元以及后一级栅极驱动单元。电容器C1的一端（即节点Q）电性连接输出晶体管M3和驱动晶体管M1、M2的控制端，电容器C1的另一端电性连接输出晶体管M3中与电压稳定电路440连接的一端，且电容器C1可用以储存对应于控制信号CS的一位准电压，使得节点Q的电压位准可依据控制信号CS先由电容器C1所储存的电压抬升至一定位准，以利输出晶体管M3和驱动晶体管M1、M2的导通。

在本实施例中，电容器C1的电容量大于驱动晶体管M1、M2中每一者的寄生电容量。具体而言，驱动晶体管M1、M2的控制端与输出端之间可能存在寄生电容，而电容器C1的电容量是大于驱动晶体管M1、M2中存在的寄生电容量。因此，上述节点Q的电压位准可几乎完全由电容器C1所储存的电压先行抬升至一定位准，接着于时序信号CLK5输入时，再由输出晶体管M3对节点Q的电压位准作进一步抬升。

由上述实施例可知，推动信号SR_N以及扫描信号G_odd、G_even是由各别对应的晶体管输出，如此可避免当推动信号与扫描信号由同一晶体管输出（或单一晶体管的输出同时作为推动信号与扫描信号）时，推动后一级栅极驱动单元的操作与驱动扫描线的操作彼此影响，使得驱动扫描线的能力减弱。因此，推动信号SR_N以及扫描信号G_odd、G_even由各别对应的晶体管输出，可以增加驱动扫描线的能力，同时亦可以增加推动信号SR_N推动后一级栅极驱动单元的能力，避免推动的能力受到影响。

图5是依照本发明另一实施例所绘示的一种栅极驱动单元的电路示意图。相较于图4而言，图4的控制电路410及电压稳定电路440可以例如图5的实施例所示。本实施例中的控制电路410a更可包含控制晶体管M4、M5。控制晶体管M4的控制端连接前一级栅极驱动单元，并用以接收前一级栅极驱动单元输出的推动信号SR_N-1，其一端用以接收输入信号Bi，其另一端连接输出晶体管M3的控制端。控制晶体管M5的控制端连接后一级栅极驱动单元，并用以接收后一级栅极驱动单元输出的推动信号SR_N+1，其一端用以接收输入信号Bi，其另一端连接输出晶体管M3的控制端。

其次，相较于图4而言，本实施例中的电压稳定电路440a更可包含晶体管M6、M7、M8，用以各自依据时序信号XCLK5对推动电路420和驱动输出电路430进行稳压操作。晶体管M6的控制端用以接收时序信号XCLK5，其一端连接驱动晶体管M1中用以输出扫描信号G_odd的一端，其另一端连接参考电压VGL。晶体管M7的控制端用以接收时序信号XCLK5，其一端连接驱动晶体管M2中用以输出扫描信号G_even的一端，其另一端连接参考电压VGL。晶体管M8的控制端用以接收时序信号XCLK5，其一端连接输出晶体管M3中用以输出推动信号SR_N的一端，其另一端连接参考电压VGL。

再者，相较于图4而言，本实施例中的电压稳定电路440a更可包含晶体管M9、M10、M11、M12、M13，其各自对推动电路420和驱动输出电路430进行稳压操作。晶体管M9的控制端连接控制晶体管M4、M5的一端，晶体管M9的一端用以通过电容器C2接收时序信号CLK5，其另一端连接参考电压VGL。晶体管M10的控制端连接晶体管M9的一端，晶体管M10的一端连接输出晶体管M3的控制端，其另一端连接参考电压VGL。晶体管M11的控制端连接晶体管M9的一端，晶体管M11的一端连接输出晶体管M3中用以输出推动信号SR_N的一端，其另一端连接参考电压VGL。晶体管M12的控制端连接晶体管M9的一端，晶体管M12的一端连接驱动晶体管M1中用以输出扫描信号G_odd的一端，其另一端连接参考电压VGL。晶体管M13的控制端连接晶体管M9的一端，晶体管M13的一端连接驱动晶体管M2中用以输出扫描信号G_even的一端，其另一端连接参考电压VGL。

实作上，上述晶体管可以是一般晶体管或薄膜晶体管（TFT）。

下述将以实施例来说明栅极驱动单元的操作情形。图6是依照本发明实施例绘示一种如图3或图5所示的栅极驱动单元操作的时序图。如图6所示，时序信号CLK1_L1、CLK2_L1、CLK3_L1、CLK4_L1彼此具有一相位差，时序信号CLK1_L2、CLK2_L2、CLK3_L2、CLK4_L2彼此具有一相位差，而时序信号CLK5_L1、XCLK5_L1的相位相反，时序信号CLK5_L2、XCLK5_L2的相位相反。此外，时序信号CLK5_L1的工作期间为时序信号CLK1_L1、CLK2_L1的总工作期间，而时序信号CLK5_L2的工作期间为时序信号CLK1_L2、CLK2_L2的总工作期间。

为清楚及方便说明起见，下述仅以图5所示的单级栅极驱动单元和图6所示的时序图为例来作说明，其余栅极驱动单元的操作均类似。下述图5中的输入信号Bi、时序信号CLK1、CLK2、CLK5、XCLK5，可以分别例如是图6所示的输入信号Bi1_L1、时序信号CLK1_L1、CLK2_L1、CLK5_L1、XCLK5_L1。

首先，于时间t0，输入信号Bi1_L1转态于高位准，且晶体管M4接收前一级栅极驱动单元所输出的推动信号SR_N-1而导通，使得输入信号Bi1_L1通过晶体管M4输出作为控制信号CS，并传送至晶体管M3、M1、M2。此时，电容器C1可储存对应于控制信号CS的位准电压，使得节点Q的电压位准可依据控制信号CS先由电容器C1所储存的电压抬升至一定位准。

接着，于时间t1，时序信号CLK5_L1、CLK1_L1转态于高位准，使得节点Q的电压位准进一步被抬升至更高位准，以利晶体管M3、M1、M2的导通，且晶体管M3因节点Q的电压位准而具有较大的推动能力。此时，晶体管M3、M1、M2均处于导通状态，且时序信号CLK5_L1通过晶体管M3输出作为推动信号SR_N，以供推动后一级栅极驱动单元的操作，而时序信号CLK1_L1亦通过晶体管M1输出作为扫描信号G_odd。

其次，于时间t2，时序信号CLK5_L1仍保持于高位准，且时序信号CLK2_L1转态于高位准，此时晶体管M2仍处于导通状态，且时序信号CLK2_L1通过晶体管M2输出作为扫描信号G_even。

然后，于时间t3，时序信号XCLK5_L1转态于高位准，使得晶体管M6、M7、M8依据时序信号XCLK5_L1导通，以将输出推动信号SR_N及扫描信号G_odd、G_even的端点拉降至参考电压VGL直至时间t4，藉此完成稳定电压的操作。

上述操作仅为例示而已，并非用以限定本发明。举例而言，图5中的输入信号Bi、时序信号CLK1、CLK2、CLK5、XCLK5，亦可以分别例如是图6所示的输入信号Bi1_L2、时序信号CLK1_L2、CLK2_L2、CLK5_L2、XCLK5_L2，或者图5中的时序信号CLK1、CLK2亦可以分别例如是图6所示的时序信号CLK3_L1、CLK4_L1。换言之，图5中的输入信号Bi、时序信号CLK1、CLK2、CLK5、XCLK5，可以是图6中相对应的操作信号，故于此不再赘述。

另一方面，本领域具通常知识者亦可在不脱离本发明的精神和范围内，依据实际需求相应调整图6所示的时序信号，使得栅极驱动单元可以如图2所示以交替的方式由下至上输出扫描信号驱动扫描线。

图7是依照本发明次一实施例所绘示的一种栅极驱动单元的电路示意图。相较于图5而言，本实施例中的驱动输出电路430a更可包含驱动晶体管M14、M15；亦即，驱动输出电路430a包含驱动晶体管M1、M2、M14、M15。驱动晶体管M1、M2各自用以输出扫描信号G_odd1、G_even1，类似图5所示的实施例。驱动晶体管M14的控制端电性连接控制电路410a，其一端用以接收时序信号CLK3，其另一端电性连接电压稳定电路440b及相应的扫描线，并用以输出扫描信号G_odd2。驱动晶体管M15的控制端电性连接控制电路410a，其一端用以接收时序信号CLK4，其另一端电性连接电压稳定电路440b及相应的扫描线，并用以输出扫描信号G_even2。时序信号CLK1、CLK2、CLK3、CLK4彼此具有一相位差。

举例来说，当图7所示的栅极驱动单元为图3所示的栅极驱动单元GD1_L1时，则驱动晶体管M1、M2、M14、M15可分别接收时序信号CLK1、CLK2、CLK3、CLK4，并依据控制信号CS操作而分别输出时序信号CLK1、CLK2、CLK3、CLK4作为扫描信号G1、G3、G5、G7。

类似地，电容器C1的一端（即节点Q）电性连接输出晶体管M3和驱动晶体管M1、M2、M14、M15的控制端，电容器C1的另一端电性连接输出晶体管M3中与电压稳定电路440b连接的一端，且电容器C1可用以储存对应于控制信号CS的位准电压，使得节点Q的电压位准可依据控制信号CS先由电容器C1所储存的电压抬升至一定位准，以利输出晶体管M3和驱动晶体管M1、M2、M14、M15的导通。

在本实施例中，电容器C1的电容量大于驱动晶体管M1、M2、M14、M15中每一者的寄生电容量。具体而言，驱动晶体管M1、M2、M14、M15的控制端与输出端之间可能存在寄生电容，而电容器C1的电容量大于驱动晶体管M1、M2、M14、M15中存在的寄生电容量。因此，上述节点Q的电压位准可由电容器C1所储存的电压先行抬升至一定位准，接着于时序信号CLK5输入时，再由输出晶体管M3对节点Q的电压位准作进一步抬升。

此外，相较于图5而言，本实施例中的电压稳定电路440b更可包含晶体管M16、M17，用以各自依据时序信号XCLK5对驱动输出电路430a进行稳压操作。晶体管M16的控制端用以接收时序信号XCLK5，其一端连接驱动晶体管M14中用以输出扫描信号G_odd2的一端，其另一端连接参考电压VGL。晶体管M17的控制端用以接收时序信号XCLK5，其一端连接驱动晶体管M15中用以输出扫描信号G_even2的一端，其另一端连接参考电压VGL。

再者，本实施例中的电压稳定电路440b更可包含晶体管M18、M19。晶体管M18的控制端连接晶体管M9的一端，晶体管M18的一端连接驱动晶体管M14中用以输出扫描信号G_odd2的一端，其另一端连接参考电压VGL。晶体管M19的控制端连接晶体管M9的一端，晶体管M19的一端连接驱动晶体管M15中用以输出扫描信号G_even2的一端，其另一端连接参考电压VGL。

图8是依照本发明实施例绘示一种如图7所示的栅极驱动单元操作的时序图。相较于图6，于图8中，时序信号CLK5_L1的工作期间为时序信号CLK1_L1、CLK2_L1、CLK3_L1、CLK4_L1的总工作期间，而时序信号CLK5_L2的工作期间为时序信号CLK1_L2、CLK2_L2、CLK3_L2、CLK4_L2的总工作期间。

类似地，为清楚及方便说明起见，下述仅以图7所示的单级栅极驱动单元和图8所示的时序图为例来作说明，其余栅极驱动单元的操作均类似。下述图7中的时序信号CLK1、CLK2、CLK5、XCLK5，可以分别例如是图8所示的时序信号CLK1_L1、CLK2_L1、CLK5_L1、XCLK5_L1。

首先，在输入信号Bi1_L1转态于高位准的后，输入信号Bi1_L1通过晶体管M4输出作为控制信号CS，并传送至晶体管M3、M1、M2、M14、M15。此时，电容器C1可储存对应于控制信号CS的位准电压，使得节点Q的电压位准可依据控制信号CS先由电容器C1所储存的电压抬升至一定位准。

接着，于时间t0，时序信号CLK5_L1、CLK1_L1转态于高位准，使得节点Q的电压位准进一步被抬升至更高位准，以利晶体管M3、M1、M2、M14、M15的导通，且晶体管M3因节点Q的电压位准而具有较大的推动能力。此时，晶体管M3、M1、M2、M14、M15均处于导通状态，且时序信号CLK5_L1通过晶体管M3输出作为推动信号SRN，以供推动后一级栅极驱动单元的操作，而时序信号CLK1_L1亦通过晶体管M1输出作为扫描信号G_odd1。

其次，于时间t1，时序信号CLK5_L1仍保持于高位准，且时序信号CLK2_L1转态于高位准，此时晶体管M2仍处于导通状态，且时序信号CLK2_L1通过晶体管M2输出作为扫描信号G_even1。

于时间t2，时序信号CLK5_L1仍保持于高位准，且时序信号CLK3_L1转态于高位准，此时晶体管M14仍处于导通状态，且时序信号CLK3_L1通过晶体管M14输出作为扫描信号G_odd2。

于时间t3，时序信号CLK5_L1仍保持于高位准，且时序信号CLK4_L1转态于高位准，此时晶体管M15仍处于导通状态，且时序信号CLK4_L1通过晶体管M15输出作为扫描信号G_even2。

然后，于时间t4，时序信号XCLK5_L1转态于高位准，使得晶体管M6、M7、M8、M16、M17依据时序信号XCLK5_L1导通，以将输出推动信号SR_N及扫描信号G_odd、G_even的端点拉降至参考电压VGL，藉此完成稳电的操作。同样地，上述操作仅为例示而已，并非用以限定本发明，且本领域具通常知识者亦可在不脱离本发明的精神和范围内，依据实际需求相应调整图8所示的时序信号，使得栅极驱动单元可以如图2所示以交替的方式由下至上输出扫描信号驱动扫描线。

由前述实施例可知，推动信号以及扫描信号由各别对应的晶体管输出，如此可避免当推动信号与扫描信号由同一晶体管输出（或单一晶体管的输出同时作为推动信号与扫描信号）时，推动后一级栅极驱动单元的操作与驱动扫描线的操作彼此影响，使得驱动扫描线的能力减弱。因此，推动信号以及扫描信号由各别对应的晶体管输出，可以增加驱动扫描线的能力，同时亦可以增加推动信号推动后一级栅极驱动单元的能力，避免推动的能力受到影响。

虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种栅极驱动器，包含多个栅极驱动单元，所述栅极驱动单元中每一者包含：

一控制电路，电性连接前一级栅极驱动单元与后一级栅极驱动单元；

一推动电路，电性连接该控制电路，用以推动该后一级栅极驱动单元；

一驱动输出电路，电性连接该推动电路与一画素阵列，用以驱动该画素阵列中的至少一扫描线；以及

一电压稳定电路，电性连接该推动电路与该驱动输出电路。

2.根据权利要求1所述的栅极驱动器，其特征在于，该驱动输出电路包含：

多个驱动晶体管，所述驱动晶体管中每一者具有一第一端、一第二端与一控制端，其中所述驱动晶体管的第一端分别用以接收不同的时序信号，所述驱动晶体管的第二端分别连接该画素阵列中的多条扫描线。

3.根据权利要求2所述的栅极驱动器，其特征在于，所述驱动晶体管包含：

一第一驱动晶体管，具有一第一端、一第二端与一控制端，其中该第一驱动晶体管的第一端用以接收一第一时序信号，该第一驱动晶体管的第二端连接所述扫描线中一第一扫描线；以及

一第二驱动晶体管，具有一第一端、一第二端与一控制端，其中该第二驱动晶体管的第一端接收一第二时序信号，该第二驱动晶体管的第二端连接所述扫描线中一第二扫描线。

4.根据权利要求3所述的栅极驱动器，其特征在于，该推动电路包含：

一输出晶体管，具有一第一端、一第二端与一控制端，其中该输出晶体管的第一端接收一第三时序信号，该输出晶体管的第二端连接该后一级栅极驱动单元的该控制电路，该输出晶体管的控制端连接所述驱动晶体管的控制端；以及

一电容器，具有一第一端与一第二端，该第一端电性连接该输出晶体管的第二端，该第二端电性连接所述驱动晶体管的控制端。

5.根据权利要求4所述的栅极驱动器，其特征在于，该电容器的电容量大于该第一驱动晶体管及该第二驱动晶体管中每一者的寄生电容量。

6.根据权利要求4所述的栅极驱动器，其特征在于，该控制电路包含：

一第一控制晶体管，具有一第一端、一第二端与一控制端，其中该第一控制晶体管的第一端用以接收一输入信号，该第一控制晶体管的第二端连接该输出晶体管的控制端，该第一控制晶体管的控制端连接该前一级栅极驱动单元；以及

一第二控制晶体管，具有一第一端、一第二端与一控制端，其中该第二控制晶体管的第一端用以接收该输入信号，该第二控制晶体管的第二端连接该输出晶体管的控制端，该第二控制晶体管的控制端连接该后一级栅极驱动单元。

7.根据权利要求6所述的栅极驱动器，其特征在于，该电压稳定电路包含：

一第一晶体管，具有一第一端、一第二端与一控制端，其中该第一晶体管的第一端连接该第一驱动晶体管的第二端，该第一晶体管的第二端连接一参考电压，该第一晶体管的控制端用以接收一第四时序信号；以及

一第二晶体管，具有一第一端、一第二端与一控制端，其中该第二晶体管的第一端连接该第二驱动晶体管的第二端，该第二晶体管的第二端连接该参考电压，该第二晶体管的控制端用以接收该第四时序信号。

8.根据权利要求2所述的栅极驱动器，其特征在于，所述驱动晶体管包含：

一第一驱动晶体管，具有一第一端、一第二端与一控制端，其中该第一驱动晶体管的第一端接收一第一时序信号，该第一驱动晶体管的第二端连接所述扫描线中一第一扫描线；

一第二驱动晶体管，具有一第一端、一第二端与一控制端，其中该第二驱动晶体管的第一端接收一第二时序信号，该第二驱动晶体管的第二端连接所述扫描线中一第二扫描线；

一第三驱动晶体管，具有一第一端、一第二端与一控制端，其中该第三驱动晶体管的第一端接收一第三时序信号，该第三驱动晶体管的第二端连接所述扫描线中一第三扫描线；以及

一第四驱动晶体管，具有一第一端、一第二端与一控制端，其中该第四驱动晶体管的第一端接收一第四时序信号，该第四驱动晶体管的第二端连接所述扫描线中一第四扫描线；

其中该第一时序信号、该第二时序信号、该第三时序信号以及该第四时序信号彼此具有一相位差。

9.根据权利要求8所述的栅极驱动器，其特征在于，该推动电路包含：

一输出晶体管，具有一第一端、一第二端与一控制端，其中该输出晶体管的第一端用以接收一第五时序信号，该输出晶体管的第二端连接该后一级栅极驱动单元的该控制电路，该输出晶体管的控制端连接所述驱动晶体管的控制端，其中该第五时序信号的工作期间为该第一时序信号、该第二时序信号、该第三时序信号与该第四时序信号的总工作期间；以及

10.根据权利要求9所述的栅极驱动器，其特征在于，该电容器的电容量大于该第一驱动晶体管、该第二驱动晶体管、该第三驱动晶体管及该第四驱动晶体管中每一者的寄生电容量。

11.根据权利要求9所述的栅极驱动器，其特征在于，该电压稳定电路包含：

一第一晶体管，具有一第一端、一第二端与一控制端，其中该第一晶体管的第一端连接该第一驱动晶体管的第二端，该第一晶体管的第二端连接一参考电压，该第一晶体管的控制端用以接收一第六时序信号，其中该第六时序信号与该第五时序信号的相位相反；

一第二晶体管，具有一第一端、一第二端与一控制端，其中该第二晶体管的第一端连接该第二驱动晶体管的第二端，该第二晶体管的第二端连接该参考电压，该第二晶体管的控制端用以接收该第六时序信号；

一第三晶体管，具有一第一端、一第二端与一控制端，其中该第三晶体管的第一端连接该第三驱动晶体管的第二端，该第三晶体管的第二端连接该参考电压，该第三晶体管的控制端用以接收该第六时序信号；以及

一第四晶体管，具有一第一端、一第二端与一控制端，其中该第四晶体管的第一端连接该第四驱动晶体管的第二端，该第四晶体管的第二端连接该参考电压，该第四晶体管的控制端用以接收该第六时序信号。

12.一种显示器，包含：

多条数据线；

多条扫描线，与所述数据线交错配置；以及

一栅极驱动器，耦接所述扫描线，并用以依序驱动所述扫描线，其中该栅极驱动器包含多级栅极驱动单元，所述栅极驱动单元中每一者包含：

一控制电路，电性连接前一级栅极驱动单元与后一级栅极驱动单元，并用以产生一控制信号；

一推动电路，电性连接该控制电路，并用以依据该控制信号以及一第一时序信号产生一推动信号传送至该前一级栅极驱动单元以及该后一级栅极驱动单元；以及

一驱动输出电路，电性连接该推动电路以及所述扫描线中至少一者，并用以依据该控制信号产生至少一扫描信号驱动所述扫描线中的相应扫描线。

13.根据权利要求12所述的显示器，其特征在于，该驱动输出电路更包含：

一第一驱动晶体管，用以接收一第二时序信号，并依据该控制信号输出该第二时序信号作为一第一扫描信号；以及

一第二驱动晶体管，用以接收一第三时序信号，并依据该控制信号输出该第三时序信号作为一第二扫描信号；

其中该第二时序信号与该第三时序信号彼此具有一相位差；

其中该推动电路包含：

一输出晶体管，用以接收该第一时序信号，并依据该控制信号输出该第一时序信号作为该推动信号，以推动该后一级栅极驱动单元，其中该第一时序信号的工作期间为该第二时序信号与该第三时序信号的总工作期间；以及

一电容器，电性连接于该输出晶体管的一控制端和一第一端之间，用以储存对应于该控制信号的一位准电压，其中该电容器的电容量大于该第一驱动晶体管及该第二驱动晶体管中每一者的寄生电容量。

14.根据权利要求12所述的显示器，其特征在于，该驱动输出电路更包含：

一第一驱动晶体管，用以接收一第二时序信号，并依据该控制信号输出该第二时序信号作为一第一扫描信号；

一第三驱动晶体管，用以接收一第四时序信号，并依据该控制信号输出该第四时序信号作为一第三扫描信号；以及

一第四驱动晶体管，用以接收一第五时序信号，并依据该控制信号输出该第五时序信号作为一第四扫描信号；

其中该第二时序信号、该第三时序信号、该第四时序信号与该第五时序信号彼此具有一相位差；

其中该推动电路包含：

一输出晶体管，用以接收该第一时序信号，并依据该控制信号输出该第一时序信号作为该推动信号，以推动该后一级栅极驱动单元，其中该第一时序信号的工作期间为该第二时序信号、该第三时序信号、该第四时序信号与该第五时序信号的总工作期间；以及

一电容器，电性连接于该输出晶体管的一控制端和一第一端之间，用以储存相应于该控制信号的一位准电压，其中该电容器的电容量大于该第一驱动晶体管、该第二驱动晶体管、该第三驱动晶体管及该第四驱动晶体管中每一者的寄生电容量。