[go: up one dir, main page]

CN102832118B - 双大马士革结构中底部抗反射涂层的刻蚀方法 - Google Patents

双大马士革结构中底部抗反射涂层的刻蚀方法 Download PDF

Info

Publication number
CN102832118B
CN102832118B CN201210335545.9A CN201210335545A CN102832118B CN 102832118 B CN102832118 B CN 102832118B CN 201210335545 A CN201210335545 A CN 201210335545A CN 102832118 B CN102832118 B CN 102832118B
Authority
CN
China
Prior art keywords
etching
layer
hard mask
barc
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210335545.9A
Other languages
English (en)
Other versions
CN102832118A (zh
Inventor
黄君
张瑜
盖晨光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210335545.9A priority Critical patent/CN102832118B/zh
Publication of CN102832118A publication Critical patent/CN102832118A/zh
Application granted granted Critical
Publication of CN102832118B publication Critical patent/CN102832118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种双大马士革结构中BARC的刻蚀方法,通过采用包括H2、Ar和CxFy系气体的混合气体作为刻蚀气体,并且H2和Ar为主刻蚀气体,CxFy系气体为辅助刻蚀气体;由于H2对光阻有较高的刻蚀率,而对下层氧化层的刻蚀率几乎为零,从而减少了过刻蚀对ULK绝缘层的损伤;且由于Ar在蚀刻过程中增加了等离子体对BARC的轰击作用,这样对氧化层无损耗而克服了由于在不同图案区域以及晶片中间、周边蚀刻率的差异而引起的深度差;从而大幅减少整个晶片下层的氧化层的损失,提高了整个蚀刻深度的均匀性,同时在保证光阻图案高度真实的被转移到BARC层且无残留的情况下,减小了光阻的消耗而提高了蚀刻工艺的可靠性。

Description

双大马士革结构中底部抗反射涂层的刻蚀方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种双大马士革结构中底部抗反射涂层的刻蚀方法。
背景技术
随着半导体制造工艺的发展,半导体芯片的面积越来越小,同时,在一个半导体芯片上的半导体器件的数量也越来越多。为了减小电路的RC延时,采用了铜代替铝作为半导体后段(BEOL,Back End OfLine)的金属互连线,并使用介电常数小的材料作为金属绝缘层。
由于铜难以被刻蚀,因此传统上用于形成铝金属布线的刻蚀技术对于铜来说是不适用的。为此,一种被称为双大马士革(DualDamascene)结构的布线方式被开发出来。所谓双大马士革结构工艺是指:现在介质层中开出互连沟槽和通孔,然后通过电镀或化学镀铜在互连沟槽和通孔中淀积铜,再利用化学机械抛光(CMP)将过填的铜磨去。
当半导体技术进入到40纳米以下技术节点,在后段一倍设计规格双大马士革结构(1XDD)中,为了提高金属绝缘层的绝缘效果,普遍采用超低介电常数(ULK,Ultra Low K)材料作为金属绝缘层。由于ULK绝缘层中含有大量多孔(porous)结构,因此在等离子体刻蚀过程中ULK绝缘层很容易被损坏而导致翘曲(bowing)/扭曲(kinks)等不利后续填充,以及金属断开和金属短接等一系列不利电性和良率的因数。这就要求在刻蚀过程中选择尽可能小伤害ULK绝缘层的步骤,同时也要求更稳定的刻蚀深度均匀度控制,在保证安全刻蚀余度(Process Window)的同时,来减少主刻蚀(Main etch)后的过刻蚀(Over etch)的百分比,以减少对ULK绝缘层的损坏。
在双大马士革工艺,开底部抗反射涂层(BARC,BottomAnti-Reflective Coating)是一个非常重要的步骤。目前开BARC的刻蚀工艺普遍采用的是基于CxFy和CxHyFz的等离子刻蚀,这类气体使光阻对下面的氧化层的刻蚀选择比较低(通常在2:1以下)。为克服由于在不同图案(例如稀疏区(ISO)/密集区(Dense))以及晶片中间、周边刻蚀率的差异而引起的深度差,需要必要的过刻蚀来保证BARC刻蚀完全性。目前开BARC的刻蚀工艺请参考图1A及图1B,结合1A及图1B,目前的BARC刻蚀工艺具体地包括以下步骤:
S1:提供半导体衬底,其中所述半导体衬底上已经从下至上依次制备好第一金属层、刻蚀阻挡层103、第一介质层104、第二介质层105、第一硬掩模层106、第二硬掩模层107、以及第三硬掩模层108,其中在所述第一硬掩模层106、第二硬掩模层107以及第三硬掩模层108中形成开槽,并且BARC 109填充所述开槽并覆盖在所述第三硬掩模层108上,且所述BARC 109上覆盖有图形化的光阻110;其中,所述第一金属层包括金属层间介质层101及位于所述金属层间介质层101中的第一金属102;所述肆意介质层104为ULK绝缘层,所述第二介质层105为二氧化硅层,所述第一硬掩模层106为SiN层,所述第二硬掩模层107为二氧化硅层,所述第三硬掩模层108为低温氧化层;如图1A所示;
S2:以所述图形化的光阻110为掩模,采用CxFy和CxHyFz的等离子对所述BARC 109及所述第二介质层105进行刻蚀,并进行必要的过刻蚀,刻蚀完成后的器件结构图如图1B所示。
然而,上述目前的开BARC的刻蚀工艺使得刻蚀率快的地方的氧化层被过度刻蚀过多,而刻蚀率慢的地方过度刻蚀比较少,造成刻蚀深度不均匀。具体的刻蚀情况请参考图2A及图2B,其中图2A为目前的开BARC工艺在BARC打开后Dense区域的光阻/BARC剩余及氧化层损失示意图,图2B为目前的开BARC工艺在BARC打开后ISO区域的光阻/BARC剩余及氧化层损失示意图,如图2A及图2B所示,Dense区域的光阻/BARC剩余1400埃,氧化层损失1060埃;ISO区域的光阻/BARC剩余1400埃,氧化层损失650埃。由图2A及图2B可知,采用目前的BARC刻蚀工艺,Dense区域与ISO区域的刻蚀深度非常不均匀(高达400埃以上的差异)
因此,有必要对现有的开BARC的刻蚀工艺进行改进,以提高BARC的刻蚀效果。
发明内容
本发明的目的在于提供一种双大马士革结构中底部抗反射涂层的刻蚀方法,以提高BARC的刻蚀效果。
为解决上述问题,本发明提出一种双大马士革结构中底部抗反射涂层的刻蚀方法,该方法采用的刻蚀气体包括H2、Ar和CxFy系气体,并且其中所述H2和Ar为主刻蚀气体,所述CxFy系气体为辅助刻蚀气体。
可选的,所述CxFy系气体包括CF4和CHF3
可选的,刻蚀气体的流量比为H2:CF4:CHF3:Ar为200:25:25:100sscm。
可选的,该刻蚀方法的压力50mT。
可选的,该刻蚀方法的高频功率与低频功率的比为1000:500W。
与现有技术相比,本发明提供的双大马士革结构中底部抗反射涂层的刻蚀方法,通过采用包括H2、Ar和CxFy系气体的混合气体作为刻蚀气体,并且所述H2和Ar为主刻蚀气体,所述CxFy系气体为辅助刻蚀气体;由于H2对光阻有较高的刻蚀率,而对下层氧化层的刻蚀率几乎为零,从而减少了过刻蚀对ULK绝缘层的损伤;并且由于Ar在蚀刻过程中增加了等离子体对BARC的轰击作用,这样对氧化层无损耗而克服了由于在不同图案(ISO/Dense)以及晶片中间、周边蚀刻率的差异而引起的深度差;从而大幅减少整个晶片下层的氧化层的损失,并大幅提高了整个蚀刻深度的均匀性,并使得在开BARC的步骤中,在保证光阻图案高度真实的被转移到BARC层且无残留的情况下,减小了光阻的消耗而提高了蚀刻工艺的可靠性。
附图说明
图1A至图1B为目前开BARC的刻蚀工艺各步骤对应的器件结构示意图;
图2A为目前的开BARC工艺在BARC打开后Dense区域的光阻/BARC剩余及氧化层损失示意图;
图2B为目前的开BARC工艺在BARC打开后ISO区域的光阻/BARC剩余及氧化层损失示意图;
图3A至图3B为本发明提供的开BARC的刻蚀工艺各步骤对应的器件结构示意图;
图4A为采用目前的BARC刻蚀工艺获得的器件剖面图;
图4B为采用本发明提供的BARC刻蚀工艺获得的器件剖面图。
具体实施方式
以下结合附图和具体实施例对本发明提出的双大马士革结构中底部抗反射涂层的刻蚀方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种双大马士革结构中底部抗反射涂层的刻蚀方法,通过采用包括H2、Ar和CxFy系气体的混合气体作为刻蚀气体,并且所述H2和Ar为主刻蚀气体,所述CxFy系气体为辅助刻蚀气体;由于H2对光阻有较高的刻蚀率,而对下层氧化层的刻蚀率几乎为零,从而减少了过刻蚀对ULK绝缘层的损伤;并且由于Ar在蚀刻过程中增加了等离子体对BARC的轰击作用,这样对氧化层无损耗而克服了由于在不同图案(ISO/Dense)以及晶片中间、周边蚀刻率的差异而引起的深度差;从而大幅减少整个晶片下层的氧化层的损失,并大幅提高了整个蚀刻深度的均匀性,并使得在开BARC的步骤中,在保证光阻图案高度真实的被转移到BARC层且无残留的情况下,减小了光阻的消耗而提高了蚀刻工艺的可靠性。
本发明提供的双大马士革结构中底部抗反射涂层的刻蚀方法采用的刻蚀气体包括H2、Ar和CxFy系气体,并且其中所述H2和Ar为主刻蚀气体,所述CxFy系气体为辅助刻蚀气体。
进一步地,所述CxFy系气体包括CF4和CHF3
进一步地,刻蚀气体的流量比为H2:CF4:CHF3:Ar为200:25:25:100sscm。
进一步地,该刻蚀方法的压力50mT。
进一步地,该刻蚀方法的高频功率与低频功率的比为1000:500W。
其中,所述H2与BARC的反应方程式如下:
H2+n-CxHy(BARC)→n-CxHy+1
本发明提供的BARC刻蚀工艺具体地包括以下步骤:
S1:提供半导体衬底,其中所述半导体衬底上已经从下至上依次制备好第一金属层、刻蚀阻挡层203、第一介质层204、第二介质层205、第一硬掩模层206、第二硬掩模层207、以及第三硬掩模层208,其中在所述第一硬掩模层206、第二硬掩模层207以及第三硬掩模层208中形成开槽,并且BARC 209填充所述开槽并覆盖在所述第三硬掩模层208上,且所述BARC 209上覆盖有图形化的光阻210;其中,所述第一金属层包括金属层间介质层201及位于所述金属层间介质层201中的第一金属202;所述肆意介质层204为ULK绝缘层,所述第二介质层205为二氧化硅层,所述第一硬掩模层206为SiN层,所述第二硬掩模层207为二氧化硅层,所述第三硬掩模层208为低温氧化层;如图3A所示;
S2:以所述图形化的光阻210为掩模,采用H2、Ar为主,CxFy系气体为辅的等离子对所述BARC 209及所述第二介质层205进行刻蚀,并进行必要的过刻蚀,刻蚀完成后的器件结构图如图3B所示。
经测量,采用本发明提供的双大马士革结构中底部抗反射涂层的刻蚀方法在BARC打开后Dense区域的光阻/BARC剩余1000埃,氧化层损失100埃;并且在BARC打开后ISO区域的光阻/BARC剩余1050埃,氧化层损失110埃。由此可知相比于目前的BARC刻蚀工艺大大减少了氧化层的损失。使得只要20%的过刻蚀就能保障安全刻蚀余度,低于目前的30%的过刻蚀要求。
请继续参考图4A及图4B,其中图4A是采用目前的BARC刻蚀工艺获得的器件剖面图,图4B是采用本发明提供的BARC刻蚀工艺获得的器件剖面图,由图4A可知,采用目前的BARC刻蚀工艺获得的器件剖面具有翘曲(bowing)/扭曲(kinks)现象;而由图4B可知,采用本发明提供的BARC刻蚀工艺获得的器件剖面没有翘曲(bowing)/扭曲(kinks)现象,得到了比较理想的剖面,以便于后续填充,提高电性与良率要求。
综上所述,本发明提供了一种双大马士革结构中底部抗反射涂层的刻蚀方法,该方法通过采用包括H2、Ar和CxFy系气体的混合气体作为刻蚀气体,并且所述H2和Ar为主刻蚀气体,所述CxFy系气体为辅助刻蚀气体;由于H2对光阻有较高的刻蚀率,而对下层氧化层的刻蚀率几乎为零,从而减少了过刻蚀对ULK绝缘层的损伤;并且由于Ar在蚀刻过程中增加了等离子体对BARC的轰击作用,这样对氧化层无损耗而克服了由于在不同图案(ISO/Dense)以及晶片中间、周边蚀刻率的差异而引起的深度差;从而大幅减少整个晶片下层的氧化层的损失,并大幅提高了整个蚀刻深度的均匀性,并使得在开BARC的步骤中,在保证光阻图案高度真实的被转移到BARC层且无残留的情况下,减小了光阻的消耗而提高了蚀刻工艺的可靠性。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种双大马士革结构中底部抗反射涂层的刻蚀方法,其特征在于,该方法采用的刻蚀气体包括H2、Ar和CxFy系气体,并且其中所述H2和Ar为主刻蚀气体,所述CxFy系气体为辅助刻蚀气体;具体步骤如下:
S1:提供半导体衬底,其中所述半导体衬底上已经从下至上依次制备好第一金属层、刻蚀阻挡层、第一介质层、第二介质层、第一硬掩模层、第二硬掩模层、以及第三硬掩模层,其中在所述第一硬掩模层、第二硬掩模层以及第三硬掩模层中形成开槽,并且底部抗反射涂层填充所述开槽并覆盖在所述第三硬掩模层上,且所述底部抗反射涂层上覆盖有图形化的光阻;其中,所述第一金属层包括金属层间介质层及位于所述金属层间介质层中的第一金属;所述第一介质层为超低介电常数绝缘层,所述第二介质层为二氧化硅层,所述第一硬掩模层为SiN层,所述第二硬掩模层为二氧化硅层,所述第三硬掩模层为低温氧化层;其中,所述第一介质层含有大量多孔结构;
S2:以所述图形化的光阻为掩模,采用H2、Ar为主,CxFy系气体为辅的等离子对所述底部抗反射涂层及所述第二介质层进行刻蚀或者过刻蚀。
2.如权利要求1所述的双大马士革结构中底部抗反射涂层的刻蚀方法,其特征在于,所述CxFy系气体包括CF4和CHF3
3.如权利要求2所述的双大马士革结构中底部抗反射涂层的刻蚀方法,其特征在于,刻蚀气体的流量比为H2:CF4:CHF3:Ar为200:25:25:100sccm。
4.如权利要求3所述的双大马士革结构中底部抗反射涂层的刻蚀方法,其特征在于,该刻蚀方法的压力50mT。
5.如权利要求4所述的双大马士革结构中底部抗反射涂层的刻蚀方法,其特征在于,该刻蚀方法的高频功率与低频功率的比为1000:500W。
CN201210335545.9A 2012-09-11 2012-09-11 双大马士革结构中底部抗反射涂层的刻蚀方法 Active CN102832118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210335545.9A CN102832118B (zh) 2012-09-11 2012-09-11 双大马士革结构中底部抗反射涂层的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210335545.9A CN102832118B (zh) 2012-09-11 2012-09-11 双大马士革结构中底部抗反射涂层的刻蚀方法

Publications (2)

Publication Number Publication Date
CN102832118A CN102832118A (zh) 2012-12-19
CN102832118B true CN102832118B (zh) 2015-02-18

Family

ID=47335194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210335545.9A Active CN102832118B (zh) 2012-09-11 2012-09-11 双大马士革结构中底部抗反射涂层的刻蚀方法

Country Status (1)

Country Link
CN (1) CN102832118B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1524287A (zh) * 2001-02-12 2004-08-25 ��ķ�о����޹�˾ 用于蚀刻有机低k材料的特殊化学工艺
CN101124661A (zh) * 2004-05-11 2008-02-13 应用材料公司 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004017533A1 (de) * 2003-05-03 2005-01-13 Trikon Technologies Limited, Newport Verfahren zum Ätzen von porösem Dielektrikum
US7538025B2 (en) * 2003-11-14 2009-05-26 Taiwan Semiconductor Manufacturing Company Dual damascene process flow for porous low-k materials
US7977245B2 (en) * 2006-03-22 2011-07-12 Applied Materials, Inc. Methods for etching a dielectric barrier layer with high selectivity

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1524287A (zh) * 2001-02-12 2004-08-25 ��ķ�о����޹�˾ 用于蚀刻有机低k材料的特殊化学工艺
CN101124661A (zh) * 2004-05-11 2008-02-13 应用材料公司 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻

Also Published As

Publication number Publication date
CN102832118A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
CN107665829B (zh) 晶圆混合键合中提高金属引线制程安全性的方法
CN109786346A (zh) 通孔结构及其方法
CN105575887B (zh) 互连结构的形成方法
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
CN105575946A (zh) 半导体结构及其形成方法
CN104752324A (zh) 一种半导体器件的制备方法
CN104701143A (zh) 用于鲁棒金属化剖面的双层硬掩模
CN102832118B (zh) 双大马士革结构中底部抗反射涂层的刻蚀方法
US6413438B1 (en) Method of forming via hole by dry etching
CN104900543A (zh) 一种半导体器件及其制备方法
CN102403263B (zh) 双大马士革结构中的沟槽刻蚀方法
CN103137598B (zh) 半导体器件及其制造方法
CN102324399B (zh) 半导体器件及其制作方法
CN100449731C (zh) 双镶嵌结构的形成方法
CN103165436B (zh) 制作半导体器件的方法
CN210984722U (zh) 半导体结构
US20220076989A1 (en) Semiconductor structure and method for forming same
CN104979272B (zh) 互连结构及其形成方法
CN104183552B (zh) Nor型闪存存储单元及其制造方法
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
CN103151298A (zh) 一种硅通孔制作方法
CN102044471B (zh) 互连结构及其形成方法
CN102024790A (zh) 用于互连工艺中的半导体器件及其制造方法
CN102376631B (zh) 制备双大马士革结构的方法
CN105336666B (zh) 基于金属硬掩膜的超低k互连的制造方法及制造的产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant