[go: up one dir, main page]

CN102569066B - 栅控二极管半导体器件的制备方法 - Google Patents

栅控二极管半导体器件的制备方法 Download PDF

Info

Publication number
CN102569066B
CN102569066B CN201210001675.9A CN201210001675A CN102569066B CN 102569066 B CN102569066 B CN 102569066B CN 201210001675 A CN201210001675 A CN 201210001675A CN 102569066 B CN102569066 B CN 102569066B
Authority
CN
China
Prior art keywords
gate
insulating film
zno
region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210001675.9A
Other languages
English (en)
Other versions
CN102569066A (zh
Inventor
王鹏飞
曹成伟
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201210001675.9A priority Critical patent/CN102569066B/zh
Priority to US13/534,983 priority patent/US8486754B1/en
Publication of CN102569066A publication Critical patent/CN102569066A/zh
Application granted granted Critical
Publication of CN102569066B publication Critical patent/CN102569066B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/021—Manufacture or treatment of gated diodes, e.g. field-controlled diodes [FCD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明属于半导体器件制造技术领域，具体公开了一种栅控二极管半导体器件的制造方法。本发明中，当栅极电压较高时，栅极下面的沟道是n型，器件就是简单的栅控pn结结构；通过背栅控制ZnO薄膜的有效n型浓度，通过栅极实现将n型ZnO反型为p型，又用NiO作为p型半导体，形成n-p-n-p的掺杂结构。本发明工艺过程简单、制造成本低，所制造的栅控二极管器件具有大驱动电流、小亚阈值摆幅的优点，可以降低芯片功耗，特别适用于平板显示、相变存储器的读写器件以及基于柔性衬底的半导体器件的制造中。

Description

栅控二极管半导体器件的制备方法
技术领域
本发明属于半导体器件制造技术领域，具体涉及一种半导体器件的制备方法，特别涉及一种栅控二极管半导体器件的制备方法。
背景技术
金属-氧化物-硅场效应晶体管（MOSFET）是一种可以广泛使用在模拟电路与数字电路中的场效晶体管，其基本结构如图1所示，它包括一个硅衬底101以及在硅衬底101之上形成的栅极绝缘层104和栅极导电层105，在衬底101内所述栅极的两侧形成有漏区102和源区103。当一个足够大的电位差施加于MOSFET的栅极与源极之间时，电场会在栅极绝缘层下方的硅衬底表面形成感应电荷，而这时所谓的“反型层”（inversion channel）就会形成。通道的极性与其漏极与源极相同，假设漏极和源极是n型，那么通道也会是n型，通道形成后，MOSFET即可让电流通过。而依据施加于栅极上的电压值不同，MOSFET的通道流过的电流大小亦会受其控制而改变。
随着集成电路技术的不断发展，MOSFET的尺寸越来越小，单位阵列上的晶体管密度也越来越高。如今的集成电路器件技术节点已经处于45纳米左右，MOSFET的源、漏极之间的漏电流，随着沟道长度的缩小而迅速上升。而且，传统MOSFET的最小亚阈值摆幅(SS)被限制在60mv/dec，这限制了晶体管的开关速度。在一些集成密度较高的芯片上，减小器件的尺寸意味着更大的SS值，而对于高速芯片需要更小的SS值，较小的SS值能在提高器件频率的同时降低芯片功耗。因此当器件的沟道长度下降到30纳米以下时，有必要使用新型的器件来获得较小的漏电流以及小的SS值，从而降低芯片功耗。
发明内容
有鉴于此，本发明的目的在于提出一种能够减小器件漏电流以及SS值，从而可以降低芯片功耗的栅控二极管半导体器件的制备方法。
本发明提出的半导体器件利用了正反馈的自增益原理。即，当一个平面半导体器件掺杂依次为p-n-p-n掺杂类型时，可以产生两对相互依赖的三极管：p-n-p 及 n-p-n，通常这两个可以相互放大，而迅速使器件的电流增大，严重时导致器件击穿。为了将这种现象合理地应用到薄膜半导体中，本发明提出了一种基于ZnO半导体材料的栅控二极管半导体存储器。当栅极电压较高时，栅极下面的沟道是n型，器件就是简单的栅控pn结结构。通过背栅控制ZnO薄膜的有效n型浓度，再通过栅极实现将n型ZnO反型为p型，又用NiO作为p型半导体，这样就形成了n-p-n-p的掺杂结构。
本发明提出的栅控二极管半导体存储器器件的制造方法，具体步骤包括：
提供一个重掺杂的n型硅衬底；
在所述n型硅衬底之上形成第一种绝缘薄膜；
在所述第一种绝缘薄膜之上形成一层ZnO层；
刻蚀所述ZnO层形成有源区；
在所述ZnO层之上形成第二种绝缘薄膜；
刻蚀所述第二种绝缘薄膜形成窗口，该窗口位于ZnO有源区的一端；
在所述第二种绝缘薄膜上旋涂一层具有p型掺杂类型的旋涂介质，该旋涂介质在所述第二种绝缘薄膜的窗口处与ZnO接触；
利用高温扩散工艺在所述第二种绝缘薄膜的窗口处的所述ZnO层内形成具有p型掺杂类型的掺杂区，即源区，其它部位的ZnO因有第二种绝缘薄膜阻挡而未被掺杂；
剥除剩余的具有p型掺杂类型的旋涂介质；
通过光刻定义出图形，刻蚀所述第二种绝缘薄膜定义出漏区、沟道区的位置，其中漏区在ZnO有源区上与源区相反的一侧，沟道区在源区和漏区之间； 
淀积形成第三种绝缘薄膜； 
刻蚀掉源区和漏区之上的所述第三种绝缘薄膜定义出漏极接触孔、源极接触孔的位置；
淀积形成第一种导电薄膜并刻蚀所述第一种导电薄膜形成分别独立的漏极电极、栅极电极、源极电极，其中源极电极通过源极接触孔接触到浮栅区的一侧的源区上，漏极电极通过漏极接触孔接触到浮栅区的另一侧的ZnO漏区上，栅极电极覆盖在所述沟道区之上的未被刻蚀的第三种绝缘薄膜之上。
进一步地所述的栅控二极管半导体器件的制造方法，所述的第一种绝缘薄膜为氧化硅，其厚度范围为1-500纳米，所述的第二种绝缘薄膜为氧化硅或者氮化硅，所述的ZnO层的厚度范围为1-100纳米。
更进一步地，所述的栅控二极管半导体器件的制造方法，所述的第三种绝缘薄膜为SiO2或者HfO2等高介电常数材料，所述的第一种导电薄膜为重掺杂多晶硅、铜、钨、铝、氮化钛或者为氮化钽。
本发明所提出的栅控二极管半导体器件的制造方法工艺过程简单、制造成本低，而且所制造的栅控二极管器件具有大驱动电流、小亚阈值摆幅的优点，可以降低芯片功耗，特别适用于基于柔性衬底的半导体器件以及平板显示、相变存储器的读写器件的制造中。
附图说明
图1为传统的MOSFET晶体管的截面图。
图2-图8为本发明所公开的栅控二极管半导体器件的制造方法的一个实施例的工艺流程图。
图9为采用本发明方法制备的栅控二极管器件的一个实施例处于截止状态时的结构示意图。
具体实施方式
下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。
首先，在提供的重掺杂n型杂质离子的硅衬底201上氧化生长一层约20纳米厚的氧化硅薄膜202，接着采用原子层淀积的方法在氧化硅薄膜202之上淀积一层约10纳米厚ZnO薄膜203，然后采用旋涂的方法在ZnO薄膜203之上形成一层二氧化硅薄膜204。
二氧化硅薄膜204形成后，淀积一层光刻胶301并掩膜、曝光、显影形成图形，然后刻蚀二氧化硅薄膜204形成窗口如图2所示。
接下来，剥除光刻胶301，并旋涂一层具有p型掺杂类型的旋涂介质（在本发明实施例中选用SOD-P507）205，如图3所示。然后通过扩散工艺在ZnO薄膜203内形成p型掺杂区206，剥除旋涂介质205后如图4所示。
接下来，淀积一层光刻胶302并掩膜、曝光、显影形成图形，然后刻蚀二氧化硅薄膜204定义出漏极与栅极的位置，如图5所示。
剥除光刻胶302后，淀积一层高介电常数材料207，高介电常数材料207比如为HfO2，如图6所示。接着再次淀积一层光刻胶并通过光刻工艺形成图形，然后刻蚀高介电常数材料207定义出漏极与源极的位置，如图7所示。
最后，淀积一层金属导电薄膜，比如为铝，然后通过光刻工艺与刻蚀工艺形成漏极电极208、栅极电极209、源极电极210，如图8所示。
由于ZnO具有n型半导体的特征，当对源极、漏极施加正向偏置时，若对栅极施加正电压，则器件结构等效为施加正向偏置的P+N结结构，器件导通。若对栅极施加负电压，则在ZnO介质层203内形成p型区域500，如图9所示，器件等效为p-n-p-n结结构，器件截止。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (6)

1. 一种栅控二极管半导体器件的制备方法，其特征在于具体步骤包括：
提供一个重掺杂的n型硅衬底；
在所述n型硅衬底之上形成第一种绝缘薄膜；
在所述第一种绝缘薄膜之上形成一层ZnO层；
刻蚀所述ZnO层形成有源区；
在所述ZnO层之上形成第二种绝缘薄膜；
刻蚀所述第二种绝缘薄膜形成窗口，该窗口位于ZnO有源区的一端；
在所述第二种绝缘薄膜上旋涂一层具有p型掺杂类型的旋涂介质，该旋涂介质在所述第二种绝缘薄膜的窗口处与ZnO接触；
利用高温扩散工艺在所述第二种绝缘薄膜的窗口处的所述ZnO层内形成具有p型掺杂类型的掺杂区，即源区，其它部位的ZnO因有第二种绝缘薄膜阻挡而未被掺杂；
剥除剩余的具有p型掺杂类型的旋涂介质；
通过光刻定义出图形，刻蚀所述第二种绝缘薄膜定义出漏区、沟道区的位置，其中漏区在ZnO有源区上与源区相反的一侧，沟道区在源区和漏区之间； 
淀积形成第三种绝缘薄膜； 
刻蚀掉源区和漏区之上的所述第三种绝缘薄膜定义出漏极接触孔、源极接触孔的位置；
淀积形成第一种导电薄膜并刻蚀所述第一种导电薄膜形成分别独立的漏极电极、栅极电极、源极电极，其中源极电极通过源极接触孔接触到浮栅区的一侧的源区上，漏极电极通过漏极接触孔接触到浮栅区的另一侧的ZnO漏区上，栅极电极覆盖在所述沟道区之上的未被刻蚀的第三种绝缘薄膜之上。
2. 根据权利要求1所述的栅控二极管半导体器件的制备方法，其特征在于，所述的第一种绝缘薄膜为氧化硅，其厚度范围为1-500纳米。
3. 根据权利要求1所述的栅控二极管半导体器件的制备方法，其特征在于，所述的第二种绝缘薄膜为氧化硅或者氮化硅。
4. 根据权利要求1所述的栅控二极管半导体器件的制备方法，其特征在于，所述的ZnO层的厚度范围为1-100纳米。
5. 根据权利要求1所述的栅控二极管半导体器件的制备方法，其特征在于，所述的第三种绝缘薄膜为SiO2或者HfO2高介电常数材料。
6. 根据权利要求1所述的栅控二极管半导体器件的制备方法，其特征在于，所述的第一种导电薄膜为重掺杂多晶硅、铜、钨、铝、氮化钛或者为氮化钽。
CN201210001675.9A 2012-01-05 2012-01-05 栅控二极管半导体器件的制备方法 Expired - Fee Related CN102569066B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210001675.9A CN102569066B (zh) 2012-01-05 2012-01-05 栅控二极管半导体器件的制备方法
US13/534,983 US8486754B1 (en) 2012-01-05 2012-06-27 Method for manufacturing a gate-control diode semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210001675.9A CN102569066B (zh) 2012-01-05 2012-01-05 栅控二极管半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN102569066A CN102569066A (zh) 2012-07-11
CN102569066B true CN102569066B (zh) 2014-10-29

Family

ID=46414176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210001675.9A Expired - Fee Related CN102569066B (zh) 2012-01-05 2012-01-05 栅控二极管半导体器件的制备方法

Country Status (2)

Country Link
US (1) US8486754B1 (zh)
CN (1) CN102569066B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543886B (zh) * 2012-01-05 2014-09-03 复旦大学 一种栅控二极管半导体存储器器件的制造方法
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
US11018151B2 (en) 2018-09-26 2021-05-25 Sandisk Technologies Llc Three-dimensional flat NAND memory device including wavy word lines and method of making the same
US10985171B2 (en) 2018-09-26 2021-04-20 Sandisk Technologies Llc Three-dimensional flat NAND memory device including wavy word lines and method of making the same
US10700078B1 (en) 2019-02-18 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having curved memory elements and methods of making the same
US10700090B1 (en) 2019-02-18 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having curved memory elements and methods of making the same
CN115440807B (zh) * 2022-10-08 2025-08-01 青岛佳恩半导体有限公司 一种内绝缘结构的igbt结构及其工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317155A (zh) * 1998-08-03 2001-10-10 密苏里大学 含p型掺杂剂的氧化锌膜及其制造方法
US7824957B2 (en) * 2008-05-30 2010-11-02 Fujifilm Corporation Method for producing semiconductor device
CN102169882A (zh) * 2010-02-26 2011-08-31 苏州东微半导体有限公司 一种半导体存储器器件及其制造方法
CN102185105A (zh) * 2011-04-22 2011-09-14 复旦大学 一种半导体存储器结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838707A (en) * 1996-12-27 1998-11-17 Motorola, Inc. Ultraviolet/visible light emitting vertical cavity surface emitting laser and method of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317155A (zh) * 1998-08-03 2001-10-10 密苏里大学 含p型掺杂剂的氧化锌膜及其制造方法
US7824957B2 (en) * 2008-05-30 2010-11-02 Fujifilm Corporation Method for producing semiconductor device
CN102169882A (zh) * 2010-02-26 2011-08-31 苏州东微半导体有限公司 一种半导体存储器器件及其制造方法
CN102185105A (zh) * 2011-04-22 2011-09-14 复旦大学 一种半导体存储器结构及其制造方法

Also Published As

Publication number Publication date
CN102569066A (zh) 2012-07-11
US20130178013A1 (en) 2013-07-11
US8486754B1 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
CN102543886B (zh) 一种栅控二极管半导体存储器器件的制造方法
CN1862831B (zh) 包括金属绝缘体转换材料的晶体管及其制造方法
CN102569066B (zh) 栅控二极管半导体器件的制备方法
US7709311B1 (en) JFET device with improved off-state leakage current and method of fabrication
US20120261744A1 (en) Microelectronic device structure and manufacturing method thereof
CN107819027B (zh) 一种源漏阻变式h形栅控双向开关晶体管及其制造方法
CN102543723A (zh) 一种栅控二极管半导体器件的制造方法
JP2003332583A (ja) 半導体装置およびその製造方法
CN111435678B (zh) 环栅晶体管的制备方法
US7525136B2 (en) JFET device with virtual source and drain link regions and method of fabrication
CN102592997B (zh) 一种栅控二极管半导体器件的制造方法
WO2019015529A1 (zh) 栅极抽取和注入场效应晶体管及其沟道载流子数量控制方法
CN104347692A (zh) 抑制输出非线性开启的隧穿场效应晶体管及其制备方法
CN102543891B (zh) 栅控二极管半导体存储器器件的制备方法
CN107785436B (zh) 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法
CN112652664B (zh) 一种半导体器件及其制造方法、集成电路、电子设备
CN102412302B (zh) 一种抑制双极效应的隧穿场效应晶体管及其制备方法
CN107833925B (zh) 一种源漏阻变式双向开关场效应晶体管及其制造方法
CN101764156A (zh) 使用窄禁带宽度材料源极的隧穿晶体管及其制造方法
JPH09246536A (ja) 半導体素子
KR20060027440A (ko) 용량성 결합된 접합 핀 전계 효과 트랜지스터, 그 제조방법 및 이를 채용하는 상보형 트랜지스터
TW201742126A (zh) 環閘極ｉｉｉ－ｖ族量子井電晶體及鍺無接面電晶體及其製造方法
JP2006245589A (ja) 物性変換層を利用したトランジスタと、その動作及び製造方法
CN102593064A (zh) 一种栅控二极管半导体存储器器件的制造方法
CN103545375A (zh) 近源栅近漏栅分立控制型无掺杂场效应晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141029

Termination date: 20190105