CN102457053A - 用于一多电压系统的静电放电保护装置 - Google Patents

Abstract

本发明公开了用于一多电压系统的静电放电保护装置，包括一第一及一第二电路区块、一第一及一第二电源箝制电路。该第一及第二电路区块分别操作于一第一及一第二电源电压。该第二电源电压大于该第一电源电压。该第一电源箝制电路耦接于该第一电路区块，具有一崩溃电压介于该第一及该第二电源电压之间，及一维持电压大于或等于该第一电源电压。该第二电源箝制电路迭接于该第一电源箝制电路，并耦接于该第二电路区块。该第一与第二电源箝制电路的崩溃电压总和大于该第二电源电压，且该第一与第二电源箝制电路的维持电压总和大于或等于该第二电源电压。

Description

用于一多电压系统的静电放电保护装置

技术领域

本发明是指一种用于一多电压系统的静电放电保护装置，尤指一种通过迭接多级低压或中压电源箝制组件来增加导通效率及减少电路面积的静电放电保护装置。

背景技术

随着科技进步，集成电路工艺技术也随之不断精进。如集成电路领域的技术人员所知，各种电子电路可集积/成形于芯片上，而为了要使芯片能接收外界的电压源(例如偏压电源)，并能与外界其它电路/芯片交换数据，芯片上会设有导电的接垫(pad)。譬如说，为了传输偏压电压，芯片上可设有电源接垫(power pad)。除此之外，在芯片上也设有信号接垫(signal pad)，即输入/输出垫(I/O pad)，用以接收输入信号及/或发出输出信号。

这些导电的接垫能使芯片得以和外界其它电路/芯片连接。然而，当芯片在封装、测试、运输、加工、等过程中，这些接垫也很容易因为与外界的静电电源接触，而将静电的不当电力传导至芯片内部，并进而导致芯片内部电路的损毁，这种现象即为所谓的静电放电(Electro-Static Discharge，ESD)。因此，用来保护集成电路免受静电放电损害的静电放电保护电路(ESDprotection circuit)，也因此随着集成电路工艺的进步而变得更加重要。

通常在芯片的各接垫之间会设置有静电放电防护电路。此静电放电防护电路的基本功能是，当芯片的两接垫间误触静电电源时，静电放电防护电路可在两接垫间导通一个低阻抗的电流路径，使静电电源放电的电流能优先从此一电流路径流过而不会流入至芯片的其它内部电路；这样一来，就能保护芯片中的其它内部电路不受静电放电影响或由于大量的静电放电电流(ESDcurrent)而导致损坏。

请参阅图1，图1为已知技术中具有静电放电保护电路的集成电路100的示意图。如图1所示，集成电路100包括第一电源接垫101、第二电源接垫102、信号接垫103、内部电路(internal circuit)110、两二极管(diode)121、122以及电源箝制(power clamp)电路130。电源箝制电路130作为第一电源接垫101(VDD)与第二电源接垫102(VSS)之间的ESD保护电路。此外，在图1中，二极管121用以在信号接垫103与第一电源接垫101之间形成ESD保护电路，而二极管122用来形成在信号接垫103与第二电源接垫102之间的ESD保护电路。

其中，电源箝制电路130包括一闸极接地(gate-grounded)的N型金属氧化物半导体(metal oxide semiconductor，MOS)晶体管132以及一闸极供电(gate-powered)的P型金属氧化物半导体晶体管134。在已知技术中，电源箝制电路130也可仅使用栅极接地的N型金属氧化物半导体晶体管132或栅极接电的P型金属氧化物半导体晶体管134两者其中之一，或同时使用这两者来加以实施。

然而，在多电源供应系统的集成电路中，特别是在电压不完全相同的系统中，例如5伏特/12伏特/32伏特的应用，在集成电路内部的电源系统常常需要分别使用静电放电保护电路以将静电导往地端消散，此种传统架构不但消耗面积且各个电源系统之间缺乏有效的导通路径。

举例来说，请参考图2，图2是已知用于多电源供应系统的一静电放电保护电路200的架构示意图。在图2中，集成电路具有三组不同的电源系统，分别以电源接垫201、202、203，以及相对应的地端接垫HVG、MVG、LVG表示。在此情形下，静电放电保护电路200包括三组电源箝制电路21、22、23，分别对电源接垫201、202、203及相对应的地端接垫HVG、MVG、LVG提供静电放电保护。此外，为了隔绝跨电源组间的噪声耦合，三组电源系统的地端之间需通过地端阻隔组件GC1、GC2相连接。地端阻隔组件GC1、GC2可以是阻隔电阻(blocking resistance)或可双向导通的串接二极管(bi-directional diode strings)，是本领域具通常知识者所知，于此不多加赘述。

当高压电源接垫201遭受到静电，而需要从低压电源接垫203放电时，静电放电路径会从高压电源接垫201通过电源箝制电路21导通至高压地端接垫HVG，再自高压地端接垫HVG通过地端阻隔组件GC1、GC2导通至低压地端接垫LVG，最后，再自低压地端接垫LVG导通至低压电源接垫203。就一般情况而言，高压电源箝制电路21是由高压组件组成，因其导通电压较高，导通阻值较大，加以所产生的静电放电路径较长，造成导通效率较为不佳。因此，高压的静电保护电路，在相同的静电防护能力要求下，需要较大的面积。

另一方面，在传统设计上，低压电源系统与高压电源系统之间可能会加上一二极管，以提供低压电源系统在静电发生时往高压电源系统宣泄的路径，如图2所示的二极管D3、D4。在此情形下，当集成电路在开始被供电的时候，若先供应低压电源，则中压电源系统处于浮接状态(floating)，极易造成自低压电源接垫203通过二极管D3到中压电源接垫MV的电流导通路径，而产生开机瞬间的大电流。

简言之，在集成电路内部的电源系统常常需要分别使用静电放电保护电路以将静电导往地端消散，不但消耗面积且各个电源系统之间缺乏有效的导通路径，并且高压组件组成的高压电源箝制电路有效率不佳的问题存在。此外，对于传统电路架构来说，若开机顺序错误，极易因二极管顺偏造成自低压电源系统到高压电源的导通路径，而造成开机瞬间的大电流。

发明内容

因此，本发明的主要目的即在于提供一种用于一多电压系统的静电放电保护装置。

本发明揭露一种用于一多电压系统的静电放电保护装置。该静电放电保护装置包括一第一电路区块、一第二电路区块、一第一电源箝制电路及一第二电源箝制电路。该第一电路区块操作于一第一电源电压。该第二电路区块操作于一第二电源电压，该第二电源电压大于该第一电源电压。该第一电源箝制电路耦接于该第一电路区块，具有一崩溃电压介于该第一电源电压及该第二电源电压之间，及一维持电压大于或等于该第一电源电压。该第二电源箝制电路迭接于该第一电源箝制电路，并耦接于该第二电路区块，该第二电源箝制电路与该第一电源箝制电路的崩溃电压总和大于该第二电源电压，该第二电源箝制电路与该第一电源箝制电路的维持电压总和大于或等于该第二电源电压。

附图说明

图1为已知技术中具有静电放电保护电路的一集成电路的示意图。

图2是已知用于多电源供应系统的一静电放电保护电路的架构示意图。

图3为本发明用于一多电压系统的一静电放电保护装置的示意图。

图4至图7为本发明实施例一静电放电保护装置的示意图。

其中，附图标记说明如下：

100                                 集成电路

101、102、201、202、203、411、421、 电源接垫

431

103、511、521、531                  信号接垫

110、410～430、510～530、610～630   内部电路

121、122、D3、D4、HVP、MVP、        二极管

LVP、HVN、MVN、LVN、HVP1

130、21、22、23、31、32             电源箝制电路

200                                 静电放电保护电路

GC1、GC2                            阻隔组件

300、400、500、600、700  静电放电保护装置

BLK1、BLK2、BLK3         电路区块

LV、MV、HV               电源电压

PC1～PC4                 电源箝制组件

具体实施方式

请参考图3，图3为本发明用于一多电压系统的一静电放电保护装置300的示意图。静电放电保护装置300包括电路区块BLK1、BLK2，及电源箝制电路31、32。电路区块BLK1、BLK2分别操作于电源电压LV及MV，其中电源电压MV大于电源电压LV。电源箝制电路31耦接于电路区块BLK1，而电源箝制电路32则耦接于电路区块BLK2，并迭接于电源箝制电路31。电源箝制电路31具有介于电源电压MV及LV之间的一崩溃电压(breakdownvoltage)，且具有大于或等于电源电压LV的一维持电压(holding voltage)。此外，电源箝制电路31与32的崩溃电压总和大于电源电压MV，而电源箝制电路31与32同时导通时具有大于或等于电源电压MV的一维持电压。

换言之，于电路区块BLK1遭受大于电源箝制电路31的崩溃电压的一静电放电事件时，电源箝制电路31会崩溃导通，并将电源电压LV箝制于电源箝制电路31的维持电压；而于电路区块BLK2遭受大于电源箝制电路32与31的崩溃电压总和的一静电放电事件时，电源箝制电路32与31会同时崩溃导通，并将电源电压MV箝制于电源箝制电路32与31的维持电压总和。

也就是说，本发明是以迭接多级电源箝制电路的方式，分别为不同的电源系统提供静电放电保护。因此，本发明可使用保护能力较好的低压组件或中压组件，达到高压电源箝制电路所需要的导通电压及维持电压。如此一来，可达到节省电路面积及提高效率的优点。当然，串迭的每一电源箝制电路可视实际需求，彼此可以全部相同、部分相同或完全不同，其都属本发明的范围。

举例来说，请参考图4，图4为本发明实施例一静电放电保护装置400的示意图。在图4中，集成电路包括三组不同的电压系统，分别以电路区块BLK1～BLK3表示。电路区块BLK1～BLK3分别操作于一高压电源电压HV、一中压电源电压MV及一低压电源电压LV，例如32伏特、12伏特及5伏特，且各自包括一内部电路410、420、430，一接垫411、421、431，及二极管HVP、MVP、LVP及HVN、MVN、LVN。若电路区块BLK1～BLK3为电源供应电路，则接垫411、421、431分别为一电源接垫，用来输出电源电压LV、MV及HV。而二极管HVP、MVP、LVP及HVN、MVN、LVN则用来作为接垫411、421、431至其它电压系统及地端的静电放电保护电路。

在此情形下，静电放电保护装置400用来对电路区块BLK1～BLK3提供静电放电保护，其可由迭接的电源箝制组件PC1～PC4组成。其中，每一电源箝制组件可由静电保护效率较高的低压组件或中压组件实现。其中，电源箝制组件PC1～PC4形成高压电路区块BLK1的电源箝制电路，电源箝制组件PC2及PC1形成中压电路区块BLK2的电源箝制电路，而电源箝制组件PC1则为低压电路区块BLK3的电源箝制电路。

举例来说，若低压组件(例如5伏组件)的崩溃电压为10伏特，维持电压为8伏特，则串迭四级的低压组件PC1～PC4可形成一导通电压为40伏特，维持电压为32伏特的高压电源箝制电路，且其中内含一组导通电压为20伏特，维持电压为16伏特的中压电源箝制电路(低压组件PC1及PC2)，及一组导通电压为10伏特，维持电压为8伏特的低压电源箝制电路(低压组件PC1)。

当高压电源接垫411遭受到静电，而需要从低压电源接垫431放电时，如图4所示，静电放电路径会从电源接垫411→二极管HVP(顺偏)→电源箝制组件PC4～PC2→二极管LVP(逆偏)→电源接垫431。此导通路径仅需通过三级串接的电源箝制组件(以5伏组件为例，导通电压约为30伏特)，加上逆偏的二极管LVP(约10伏特)，而非通过二极管HVN(以40伏组件为例，其导通电压通常远大于50伏特，如60伏特)至地端，再经由二极管LVN顺偏至低压电源接垫431。因此，通过迭接低压组件所形成的静电保护电路可有效地降低导通电压，而提高静电放电保护能力。类似的导通路径也可以发生在中压对低压、或是高压对中压的情况上。

因此，相较于已知技术需分别使用高压组件、中压组件及低压组件来实现不同电压系统的电源箝制电路，本发明通过多级串迭的低压组件同时形成不同电压系统的电源箝制电路，不仅可以减少电路面积，也可提高静电放电的保护效率。

此外，本发明同时也可避免上电顺序不同造成的开机大电流。当集成电路开始被供电时，即使先供应低压电源，由于二极管HVP及MVP对于低压系统来说为逆偏，因此电流将无法流进中压系统及高压系统，而可避免开机瞬间造成的大电流。

值得注意的是，串迭的电源箝制组件PC1、PC2、PC3、PC4并不需要全为同一种类型的组件，而可根据应用电压的需求进行调整，例如：在5伏特/12伏特/32伏特的系统中，电源箝制组件PC1～PC4都可通过5伏组件实现。然而，若在5伏特/12伏特/36伏特的系统中，则可改为利用12V组件(崩溃电压为26伏特)来实现电源箝制组件PC3，并省略电源箝制组件PC4。通过如此弹性的设计，将可以得到更佳的静电放电防护能力，及达到最小的电路面积。

此外，二极管HVP/MVP/LVP的数量并不为单一固定，而可依照耐压或维持电压的需求做出调整。举例来说，请参考图6，图6为本发明另一实施例一静电放电保护装置600的示意图。若静电放电保护装置600是应用于一5伏特/12伏特/32伏特系统，当高压系统需要增大维持电压的安全边际时，可适当的增加一至多个二极管HVP1至电路区块BLK1中。当静电发生在电源接垫611时，由于二极管HVP及HVP1都操作在顺偏模式，因此并不会降低电源箝制电路的静电防护能力。此外，所增加的二极管HVP1也可以由高压的MOS组件来进行实现。

简言之，本发明提出一种用于多电源系统的静电放电保护电路，其可同时达到节省面积以及提高效率的两项优点，且无需考虑开机顺序的问题。

当然，除了上述多电源供应系统的应用之外，本发明静电放电保护装置另可应用在其它的多电压系统中。举例来说，请参考图5，图5为本发明另一实施例一静电放电保护装置500的示意图。在图5中，电路区块BLK1～BLK3分别为操作于一高压电源电压HV、一中压电源电压MV及一低压电源电压LV的输出级电路。换言之，接垫511、521、531不为传输偏压电压的电源接垫，而为输出信号的信号接垫，或称为输入/输出垫。在此情形下，每一电路区块另包括一电源接垫，耦接于内部电路510～530，用来接收电源电压HV、MV及LV。

在图5中，当静电发生在信号接垫511而欲往低压电源接垫532导通时，静电放电路径为信号接垫511→二极管HVP(顺偏)→电源箝制组件PC4～PC2→电源接垫532。此导通路径仅需通过3级串迭的PC(以5伏组件为例，导通电压约为30伏特)，而非通过高压组件HVN导通(以40伏组件为例，导通电压通常远大于50伏特，如60伏特)至地端，再经由LVN顺偏至LV Pin。如此一来本发明可有效地降低导通电压，而提高静电放电保护能力。类似的导通路径也可以发生在中压对低压、或是高压对中压的情况上。

请继续参考图7，图7为本发明又一实施例一静电放电保护装置700的示意图。静电放电保护装置700是结合静电放电保护装置400及500的一实施例。相较于图4及图5，静电放电保护装置700是将静电放电保护装置400中的低压电路区块BLK3以图5的样式取代，这也是一般电压升压电路所常见的架构。如此相对应变化也属本发明的范围。

本领域的技术人员应可以理解，本发明中的高压组件和低压组件的定义可以用晶体管的临界电压(Threshold Voltage)、晶体管的闸极氧化层厚度(Gate Oxide thickness)、晶体管的接面崩溃电压(Junction BreakdownVoltage)、晶体管的阱掺杂密度(Well Doping Density)、晶体管的静态漏电流(Static Leakage Current)或上述的任一组合来加以定义。以上所述实施例中，低压组件和高压组件(即放电晶体管)是由相同的半导体工艺制作，于其它实施例中，也可由不同的半导体工艺来分别制作，都属于本发明的范畴所在。

综上所述，本发明是通过串迭多级低压组件来形成不同电压系统的电源箝制电路，相较于已知技术需分别使用高压组件、中压组件及低压组件来实现不同电压系统的电源箝制电路，本发明不仅可以节省电路面积，也可提高静电放电的保护效率。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (15)

1.一种用于一多电压系统的静电放电保护装置，其特征是，包括：

一第一电路区块，操作于一第一电源电压；

一第二电路区块，操作于一第二电源电压，该第二电源电压大于该第一电源电压；

一第一电源箝制电路，耦接于该第一电路区块，具有一崩溃电压介于该第一电源电压及该第二电源电压之间，及一维持电压大于或等于该第一电源电压；以及

一第二电源箝制电路，迭接于该第一电源箝制电路，并耦接于该第二电路区块，该第二电源箝制电路与该第一电源箝制电路的崩溃电压总和大于该第二电源电压，该第二电源箝制电路与该第一电源箝制电路的维持电压总和大于或等于该第二电源电压。

2.如权利要求1所述的静电保护装置，其特征是，该第一电源箝制电路与该第二电源箝制电路具有相同的崩溃电压及维持电压。

3.如权利要求1所述的静电保护装置，其特征是，该第一电源箝制电路与该第二电源箝制电路具有相异的崩溃电压及维持电压。

4.如权利要求1所述的静电保护装置，其特征是，该第一电源箝制电路与该第二电源箝制电路分别由至少一电源箝制组件组成。

5.如权利要求4所述的静电保护装置，其特征是，每一电源箝制组件都为低压组件。

6.如权利要求1所述的静电保护装置，其特征是，于该第一电路区块遭受大于该第一电源箝制电路的崩溃电压的一静电放电事件时，该第一电源箝制电路崩溃导通，并将该第一电源电压箝制于该第一电源箝制电路的维持电压。

7.如权利要求1所述的静电保护装置，其特征是，于该第二电路区块遭受大于该第二电源箝制电路与该第一电源箝制电路的崩溃电压总和的一静电放电事件时，该第一电源箝制电路与该第二电源箝制电路同时崩溃导通，并将该第二电源电压箝制于该第二电源箝制电路与该第一电源箝制电路的维持电压总和。

8.如权利要求1所述的静电保护装置，其特征是，该第一电路区块包括：

一第一内部电路；

一第一接垫，耦接于该第一内部电路；以及

一第一二极管，具有一正端耦接于该第一接垫，及一负端耦接于该第一电源箝制电路。

9.如权利要求8所述的静电保护装置，其特征是，该第一接垫是一信号接垫。

10.如权利要求9所述的静电保护装置，其特征是，该第一电路区块另包括一

电源接垫，耦接于该第一二极管的该负端及该第一电源箝制电路，用来接收该第一电源电压。

11.如权利要求8所述的静电保护装置，其特征是，该第一接垫是一电源接垫，用来接收该第一电源电压。

12.如权利要求1所述的静电保护装置，其特征是，该第二电路区块包括：

一第二内部电路；

一第二接垫，耦接于该第二内部电路；以及

一第二二极管，具有一正端耦接于该第二接垫，及一负端耦接于该第二电源箝制电路。

13.如权利要求12所述的静电保护装置，其特征是，该第二接垫是一信号接垫。

14.如权利要求13所述的静电保护装置，其特征是，该第二电路区块另包括一电源接垫，耦接于该第二二极管的该负端及该第二电源箝制电路，用来接收该第二电源电压。

15.如权利要求12所述的静电保护装置，其特征是，该第二接垫是一电源接垫，用来接收该第二电源电压。

Images