CN102456647A

CN102456647A - 导电柱结构

Info

Publication number: CN102456647A
Application number: CN2011100920518A
Authority: CN
Inventors: 林志伟; 郑明达; 吕文雄; 周孟纬; 郭宏瑞; 刘重希
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Palabelen Strategic Opportunities Fund LLC
Priority date: 2010-10-14
Filing date: 2011-04-12
Publication date: 2012-05-16
Anticipated expiration: 2031-04-12
Also published as: TW201216429A; US10128206B2; US20120091574A1; CN102456647B; TWI453880B

Abstract

本发明涉及半导体器件的凸块结构。半导体器件的示例性结构包括衬底；在衬底上延伸的、在接触焊盘上具有开口的钝化层；和在钝化层的开口上方的导电柱，其中，导电柱包括与衬底基本垂直的上部和具有锥形侧壁的下部。

Description

导电柱结构

技术领域

本发明涉及集成电路制造，更具体地说，是涉及具有底切结构的导电柱。

背景技术

现代集成电路(ICs)确实由数百万的有源器件，例如，二极管和晶体管，以及无源器件，例如，电感器、电容器和电阻器构成。这些器件最初相互独立，但随后被互连在一起以形成功能电路。典型的互连结构包括横向互连，例如，金属线(连接线)以及纵向互连，例如，通孔和接触点。互连越来越决定现代ICs的性能和密度的局限。在互连结构的顶端，接合焊盘形成在互连结构上面并且暴露在各自芯片的顶表面上以便于IC封装。通过接合焊盘实现电连接从而使芯片与封装衬底或其他管芯相连。在IC封装时接合焊盘可被用于金属线接合或倒装芯片接合。

倒装芯片接合利用凸块在芯片的接合焊盘和封装衬底之间建立电连接。结构上来讲，凸块实际上包括凸块本身和所谓的处在凸块和接合焊盘之间的凸块下金属化(UBM)层。UBM层一般包含扩散阻挡层(或黏合层)和种子层，其以这种顺序布置(arranged in that order)在接合焊盘上。基于使用的材料，凸块本身被分类成锡凸块、金凸块、铜柱凸块以及混合金属凸块。近来提出了铜柱凸块技术，开始使用铜柱凸块代替锡凸块将电子组件连接在衬底上，所述铜柱凸块的间隙细小从而最小化了凸块桥接的可能性，降低了电路的电容负载，并且允许电子组件在更高的频率下运行。

尽管如此，在集成电路中使用此种部件及工艺仍然面临挑战。例如，由于高应力浓度，自铜柱和UBM层的边缘部分可能产生分层。相应地，就需要一种改进的凸块结构以及形成凸块的方法。

发明内容

针对现有技术的问题，本发明提供了一种半导体器件包括：

衬底；

接触焊盘，所述接触焊盘位于所述衬底上方；

钝化层，所述钝化层在所述衬底上方延伸，并且具有在所述接触焊盘上方的开口；以及

导电柱，所述导电柱在所述钝化层的所述开口上方，其中，所述导电柱包括与所述衬底基本垂直的上部和具有锥形侧壁的下部。

根据本发明所述的半导体器件还包括位于所述接触焊盘和所述导电柱之间的凸块下金属化(UBM)层。

根据本发明所述的半导体器件，其中，所述凸块下金属化(UBM)层包括：

第一凸块下金属化(UBM)子层，所述第一凸块下金属化(UBM)子层具有第一宽度、并且在所述接触焊盘上方；以及

第二凸块下金属化(UNM)子层，所述第二凸块下金属化(UNM)子层具有第二宽度、并且位于所述第一凸块下金属化(UBM)子层上方，其中，所述第二宽度小于所述第一宽度。

根据本发明所述的半导体器件，其中，所述第一宽度和所述第二宽度之间的差值在约0.5至10μm的范围内。

根据本发明所述的半导体器件，其中，所述第一宽度和所述第二宽度的比为约1.01至1.20

根据本发明所述的半导体器件，其中，所述第二凸块下金属化(UBM)子层的厚度在约4000至6000埃的范围内。

根据本发明所述的半导体器件，其中，所述第一凸块下金属化(UBM)子层的厚度与所述第二凸块下金属化(UBM)子层的厚度的比为约0.15至0.25。

根据本发明所述的半导体器件，其中，所述导电柱的所述上部的外边缘与所述第一凸块下金属化(UBM)子层的外边缘基本对齐。

根据本发明所述的半导体器件，其中，所述第二凸块下金属化(UBM)子层的外边缘与所述导电柱的所述下部的内边缘基本对齐。

根据本发明所述的半导体器件，其中，所述第二凸块下金属化(UBM)子层的所述外边缘处在所述导电柱的下部的外边缘和所述导电柱的下部的内边缘之间。

根据本发明所述的半导体器件，其中，所述导电柱和所述第二凸块下金属化(UBM)子层(亚层)含有相同的材料。

根据本发明所述的一种制造半导体器件的方法，包括以下步骤：

提供具有接触焊盘的衬底；

形成在所述衬底上延伸的、在所述接触焊盘上方具有第一开口的钝化层；

形成在所述接触焊盘和所述钝化层上方的凸块下金属化(UBM)层；

形成在所述凸块下金属化(UBM)层上方的感光层；

图案化所述感光层从而形成围绕着所述钝化层的所述第一开口的第二开口，其中，所述第二开口向内锥化从而使至少一部分的感光层形成锐角，在所述锐角处所述感光层与所述UBM层相接；

在所述第二开口中电镀导电柱；以及

去除所述感光层，由此在所述导电柱的底部形成底切。

根据本发明所述的方法，其中，在所述接触焊盘和所述钝化层上方形成凸块下金属化(UBM)层的所述步骤包括：

形成第一凸块下金属化(UBM)子层；以及

在所述第一凸块下金属化(UBM)子层上形成第二凸块下金属化(UBM)子层。

根据本发明所述的方法还包括去除所述第二凸块下金属化(UBM)子层的一部分，其中，所述第二凸块下金属化(UBM)子层具有第二宽度。

根据本发明所述的方法，其中，去除所述第二凸块下金属化(UBM)子层的一部分的所述步骤使用湿蚀刻工艺实施。

根据本发明所述的方法，其中，所述湿蚀刻工艺包括在含有H₃PO₃和H₂O₂的溶液中去除所述第二凸块下金属化(UBM)子层的一部分。

根据本发明所述所述的方法还包括使用所述导电柱作为硬掩模来去除所述第一凸块下金属化(UBM)子层的一部分，其中，所述第一凸块下金属化(UBM)子层具有第一宽度，其中，所述第二宽度小于所述第一宽度。

根据本发明所述所述的方法还包括利用干蚀刻工序去除所述第一凸块下金属化(UBM)子层的一部分。

根据本发明所述所述的方法，其中，利用CHF₃和CF₄作为蚀刻气体来实施所述干蚀刻工艺的所述步骤。

根据本发明所述所述的方法，其中，图案化所述感光层从而形成围绕所述钝化层的所述第一开口的第二开口的所述步骤通过向下暴露或向下延伸所述感光层来实施。

附图说明

当结合附图进行阅读时，根据下面的详细描述可以最好地理解本发明。需要强调的是，根据工业中的标准实践，各种不同部件没有按比例绘制，并且只是用于说明的目的。实际上，为了使清楚地讨论，可以任意增加或减小各种部件的和尺寸。

图1是根据本公开的各个方面，示出包括导电柱的半导体器件的制造方法的流程图。

图2-图8B根据本公开的各个方面，示出了在制造的各个阶段的半导体器件的导电柱的横截面图。

具体实施方式

应该理解，以下公开内容提供了许多用于实施本发明的不同特征的不同实施例或实例。以下描述组件和配置的具体实例被用以简化本发明。当然，这仅仅是实例，并不用于限制本发明。例如，说明书中第一个部件在第二个部件上相互未接触或第一个部件在第二个部件上相互接触的形成过程便可包含第一和第二部件直接接触形成的实施例，并且还可包含在第一和第二部件之间形成附加部件以便第一和第二部件可不直接接触的实施例。为了实现简易性和清晰性，各种部件以不同的比例进行绘制。

据了解为了实施本公开的不同部件，以下公开提供了许多不同的实施例或示例。以下描述元件和布置的特定示例以简化本公开。当然这些仅仅是示例并不打算限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一和第二部件以直接接触形成的实施例，并且也可包括其中额外的部件形成插入到第一和第二部件中的实施例，使得第一和第二部件不直接接触。为了简明和清楚，可以任意地以不同的尺寸绘制各种部件。

图1是根据本公开的多个方面，示出制造含有导电柱220(图5至8B中示出)的半导体装置200的方法100的流程图。图2-图8B根据本公开的各个方面，示出半导体装置200在各个制造阶段中的示意性横截面图。图1所示的方法不制成一个完整的半导体器件。因此，应理解在图1所示的方法100之前，之中以及之后可以提供附加的工艺，并且在此仅对一些其它工艺进行简要的描述。为了更好地理解本公开的发明理念，图2至8B同样被简化。例如，尽管附图描绘的是半导体装置200的导电柱220，但应理解该半导体装置200可以是IC封装的一部分，该IC封装进一步包含多个其他组件例如底部填充、导线框等。

根据图1和2，方法100由步骤102开始，其中，提供了具有接触焊盘204的衬底202。衬底202可以包括硅衬底。该衬底202可选择地含有硅锗、砷化镓或其他合适的半导体材料。衬底202还可具有其他部件，如各种掺杂的区域、埋氧层和/或外延层。另外，该衬底202可以是绝缘体上的半导体，例如绝缘体上硅(SOI)或蓝宝石上硅。在另一个实施例中衬底202可含有掺杂的外延层、梯度半导体层和/或还可以包含覆盖在其它不同类型的半导体层上的半导体层，例如在硅锗层上的硅层。在另一个实例中化合物半导体衬底202可含有多层的硅结构或硅衬底可以包含多层化合物半导体衬底。衬底202包括表面202a。

衬底202还包括多个隔离区域(未示出)。隔离区可利用绝缘技术、例如硅的局部氧化(LOCOS)或浅沟槽隔离(STI)来限定并电隔离各种微电子元件(未示出)。在本实施例中隔离区域包含STI。绝缘区域可含有氧化硅、氮化硅、氮氧化硅、氟掺杂硅酸盐玻璃(FSG)、低K介电材料、其他合适的材料和/或其组合。绝缘区域，在本实施例中的STI可通过任何适合的工艺形成。举一个实例，STI的形成过程可包含通过传统的光刻工序使半导体衬底202图案化、在衬底202上蚀刻出沟槽(例如，利用干蚀刻、湿蚀刻和/或等离子体蚀刻工序)以及利用电介质材料对沟槽进行填充(例如，利用化学气相沉积工序)。在一些实施例中被填充的沟槽可具有多层结构，例如，填充了氮化硅或氧化硅的热氧化衬垫层。

举例来讲，各种可以在衬底202中形成的微电子元件包括晶体管(例如，p沟道/n沟道金属氧化物半导体场效晶体管(pMOSFETs/nMOSFETs)、双极结式晶体管(BJTs)、高压晶体管、高频晶体管等)；二极管；电阻器；电容器；电感器；保险丝；以及其他合适的元件。各种用来形成各种微电子元件的工序包含沉积、光刻、注入、蚀刻、退火以及其他适合的工序。微电子元件被互连在一起从而形成集成电路器件，例如，逻辑器件、存储器器件(例如，静态随机存取存储器或SRAM)、射频(RF)器件、输入/输出(I/O)器件、片上系统(SoC)器件、上述装置的组合以及其他适合的器件类型。

衬底202另外含有层间介电(ILD)层、金属间介电(IMD)层以及叠加在集成电路上的金属化结构。金属化结构中的IMD层包含低K介电材料、未掺杂硅酸盐玻璃(USG)、掺杂氟的硅酸盐玻璃(FSG)、掺杂碳的硅酸盐玻璃、氮化硅、氮氧化硅或其他普遍应用的材料。低K介电材料的介电常数(k值)可小于约3.9或小于约2.3。金属化结构中的金属线可通过适合的形成方法由铜或铜合金形成。

接触焊盘204是在IMD层203的顶层形成的顶部金属化层。如必要的话，接触焊盘204是导线的一部分并具有通过平坦化工艺，例如化学机械抛光(CMP)处理的暴露表面。适用于接触焊盘204的材料可包含但并不限于，例如铜(Cu)、铝(Al)、CuAl、铜合金或其他导电材料。接触焊盘204被使用在接合工序中将各个芯片中的集成电路连接在外部部件上。

图1所示的方法100继续进行步骤104，在该步骤中通过在衬底202上形成一个在其上延伸的钝化层206来构成图2所示的结构，所述衬底在接触焊盘204的上面具有第一开口208。所述钝化层206叠加在接触焊盘204上并暴露出接触焊盘204随后用来进行导电柱凸块工序的部分。钝化层206由自无掺杂的硅酸盐玻璃(USG)、氮化硅、氮氧化硅、氧化硅和其组合中挑选出的无机材料形成。可选择地，该钝化层由聚合物层，例如环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并噁唑(PBO)等形成，尽管如此，也可以使用其他相对柔软的、通常为有机的介电材料。在一个实施例中钝化层206可利用化学气相沉积(CVD)、高密度等离子体CVD(HDP CVD)、次大气压CVD(SACVD)、物理气相沉积(PVD)或旋转工艺形成。

图1所示的方法100继续进行步骤106，在该步骤中通过在接触焊盘204和钝化层206上形成凸块下金属化(UBM)层210来构成图3所示的结构。任何标准凸块下金属化(UBM)材料都可被应用在本发明的实施例中。在本发明的实施例中凸块下金属化(UBM)层210包含第一凸块下金属化(UBM)子层212和在第一凸块下金属化(UBM)子层212上面的第二凸块下金属(UBM)子层214。

例如，第一UBM子层212在接触焊盘204的暴露部分上形成并延伸到钝化层206的部分上。第一UBM子层212也被称为扩散阻挡层或黏合层，通过PVD或溅射由钛、钽、氮化钛、氮化钽等形成。所述第一UBM子层212沉积的厚度t₁约在500至1200埃之间。在一个实施例中第二UBM子层214，也被称为种子层，通过PVD或溅射由铜形成。在另一个实施例中第二UBM子层214可由其中含有银、铬、镍、锡、金和其组合的铜合金形成。该第二UBM子层214的沉积厚度t₂约在4000至6000埃之间。第一凸块下金属化(UBM)子层的厚度t₁与第二凸块下金属化(UBM)子层的厚度t₂的比约为0.15至0.25。

图1所示的方法继续进行步骤108，在该步骤中在UBM层210上形成了感光层216。该感光层216可能是干膜或光阻膜。感光层216可通过适合的沉积工序覆在UBM层210上面。在一个实施例中通过在UBM层210上压制干膜来形成感光层216，其厚度约在50μm至120μm。在另一个实施例中通过在UBM层210上旋转涂布光阻层来形成感光层216，从而使其具有约为50μm至120μm的厚度。应理解感光层216的厚度能够被控制并能够挑选一个理想的值，其尤其与待形成导电柱凸块材料的圆柱的厚度相关。

图1所示的方法继续进行步骤110，在该步骤中通过使感光层216图案化从而形成围绕着钝化层206的第一开口208的第二开口218来构成图4所示的结构，其中，所述第二开口218向内锥化从而使感光层216形成锐角，在此处感光层216的锥化部分与UBM层210相接触。该锥化结构通过所述感光层216的向下暴露或向下延伸形成，第二开口218由此向内锥化从而出现感光层216在此接触到UBM层210的锐角(层216的)。在第二开口218下部处形成了脚部216a。在本实施例中所述感光层216通过适合的工序图案化从而形成了围绕着钝化层206的第一开口208的第二开口218。该第二开口218暴露出了UBM层210的一部分从而限定出导电柱220的窗口(图5至8B示出)。

应注意到的是，构造一个体积更大的导电柱220能为倒装芯片接合提供更高的机械强度和更低的电阻。由于导电柱220的体积是导电柱220的厚度和横截面面积的函数，所以要求感光层216具有足够厚的厚度来形成导电柱220，同时，第二开口218由此要比钝化层206的第一开口208更宽从而提供一个更大的横截面面积来容纳具有更大体积的导电柱220。

图1所示的方法100继续进行步骤112，在该步骤中通过在第二开口218中电镀导电柱220来构成图5所示的结构。在本实施例中第二开口218部分地或完全地被导电柱220填满，导电柱220也通过适合的成形方法在感光层216的脚部216a上形成。在本实施例中导电柱220将下层的UBM层210作为种层使用，沿着第二开口218向上形成。应注意的是，第二开口218下部处形成了脚部216a，所以导电柱220不能以统一的宽度形成并在导电柱220的底部会具有底切的结构，也就是说，导电柱220包括与衬底202的表面202a基本垂直的上部220a和具有锥化侧壁的下部220b。

导电柱220包含铜层，也称为铜层220。铜层220旨在基本上具有一个包括纯元素铜、含不可避免杂质的铜以及含微量元素如钽、铟、锡、锌、锰、铬、钛、锗、锶、铂、镁、铝、锆的铜合金的层。导电柱220和第二凸块下金属化(UBM)层214可能含有同样的材料。形成方法可包含溅射法、印刷法、电镀法、化学镀和化学气相沉积(CVD)法。例如，运用电化学电镀(ECP)来形成Cu层220。在示例性的实施例中Cu层220的厚度大于25μm。在另一个示例性的实施例中Cu层220的厚度大于40μm。例如，Cu层220的厚度约在40-60μm，或约在60-120μm，尽管如此，该厚度可以更大或更小。

图1所示的方法100继续进行步骤114，在该步骤中通过去除感光层216来构成图6所示的结构，借此在导电柱220的底部形成了底切。在本实施例中可通过传统的湿蚀刻或干蚀刻工序去除感光层216。

图7A和7B展示的是在第二凸块下金属化(UBM)子层214的一部分被去除从而暴露出第一凸块下金属化(UBM)子层212之后的图6的衬底202。利用湿蚀刻工序来实施去除一部分第二凸块下金属化(UBM)子层214的步骤。例如，湿蚀刻工序包含在含有H₃PO₃和H₂O₂的溶液中去除一部分第二凸块下金属化(UBM)子层214。

在本实施例中，在第一凸块下金属(UBM)子层212上方的第二凸块下金属化(UBM)子层214具有第二宽度W₂。在一个实施例中，第二凸块下金属化(UBM)子层214的外边缘214e处在导电柱220下部220b的外边缘220c和导电柱220下部220b的内边缘220d之间(图7A示出)。在另一个实施例中第二凸块下金属化(UBM)子层214可被进一步去除直到第二凸块下金属化(UBM)子层214的外边缘214e与导电柱220下部220b的内边缘220d基本对齐为止(图7B示出)。应注意的是，第二凸块下金属化(UBM)子层214和导电柱220之间的接触面积减小导致的接触电阻变大会致使无法进行额外的蚀刻。

然后，将导电柱220作为硬掩模使用，图8A和图8B展示的是将第一凸块下金属化(UBM)子层212的一部分去除从而暴露出钝化层206之后的图7A和7B的衬底202。通过干蚀刻工序实施去除第一凸块下金属化(UBM)子层212一部分的步骤。例如，在约为200至600W的功率下，约为5至25m托(Torr)的压力下利用CHF₃和CF₄作为蚀刻气体实施该干蚀刻工序步骤。

因此，导电柱220的上部220a的外边缘220e与第一凸块下金属化(UBM)子层212的外边缘212e基本对齐。在本实施例中第一凸块下金属化(UBM)子层212具有第一宽度W₁。该第一宽度W₁在约为60至100μm的范围之间。在本实施例中第二宽度W₂小于第一宽度W₁。在一个实施例中第一宽度W₁和第二宽度W₂之间的差值约在0.5至10μm的范围内。在一个实施例中第一宽度和第二宽度的比约为1.01至1.20。

因此，半导体器件200包含衬底202；在衬底202上方的接触焊盘204；在衬底202上方延伸的钝化层206，其具有在接触焊盘204上方的开口208；在钝化层206的开口208上方的导电柱220，其中，该导电柱220含有与衬底202的表面202a基本垂直的上部220a以及具有锥化侧壁的下部220b；在接触焊盘204和导电柱220之间的凸块下金属化(UBM)层210，其中，该凸块下金属化(UBM)层210包含在接触焊盘204上的、具有第一宽度W₁的第一凸块下金属化(UBM)子层212；和在第一凸块下金属化(UBM)子层212上的、具有第二宽度W₂的第二凸块下金属化(UBM)子层214，其中，第二宽度W₂小于第一宽度W₁。然后，后续的工序，包括倒装芯片工序，必须在半导体器件200形成之后实施以完成IC制造。。

虽然本发明通过实例和实施例进行描述，但应理解本发明不仅限于公开的实施例。相反地，本发明旨在涵盖各种更改和类似的布置(对于本领域技术人员来说可能是显而易见的)。因此，所附权利要求的范围应与最宽泛的解释一致从而涵盖所有这些更改和类似的布置。本发明可被用于形成或制造用于半导体器件的导电柱。通过此方式，可以形成用于半导体器件的不脱层凸块结构。

Claims

1.一种半导体器件包括：

衬底；

接触焊盘，所述接触焊盘位于所述衬底上方；

导电柱，所述导电柱在所述钝化层的所述开口上方，其中，所述导电柱包括与所述衬底的表面基本垂直的上部和具有锥形侧壁的下部。

2.根据权利要求1所述的半导体器件还包括位于所述接触焊盘和所述导电柱之间的凸块下金属化(UBM)层。

3.根据权利要求2所述的半导体器件，其中，所述凸块下金属化(UBM)层包括：

第一凸块下金属化(UBM)子层，所述第一凸块下金属化(UBM)子层具有第一宽度并且在所述接触焊盘上方；以及

第二凸块下金属化(UNM)子层，所述第二凸块下金属化(UNM)子层具有第二宽度并且位于所述第一凸块下金属化(UBM)子层上方，其中，所述第二宽度小于所述第一宽度。

4.根据权利要求3所述的半导体器件，其中，所述第一宽度和所述第二宽度之间的差值在约0.5至10μm的范围内。

5.根据权利要求3所述的半导体器件，其中，所述第一宽度和所述第二宽度的比为约1.01至1.20

6.根据权利要求3所述的半导体器件，其中，所述第二凸块下金属化(UBM)子层的厚度在约4000至6000埃的范围内。

7.根据权利要求3所述的半导体器件，其中，所述第一凸块下金属化(UBM)子层的厚度与所述第二凸块下金属化(UBM)子层的厚度的比为约0.15至0.25。

8.根据权利要求3所述的半导体器件，其中，所述导电柱的上部的外边缘与所述第一凸块下金属化(UBM)子层的外边缘基本对齐。

9.根据权利要求3所述的半导体器件，其中，所述第二凸块下金属化(UBM)子层的外边缘与所述导电柱的下部的内边缘基本对齐。

10.一种制造半导体器件的方法，包括以下步骤：

提供具有接触焊盘的衬底；

形成在所述衬底上方延伸的钝化层，所述钝化层在所述接触焊盘上方具有第一开口；

形成在所述凸块下金属化(UBM)层上方的感光层；

在所述第二开口中电镀导电柱；以及

去除所述感光层，由此在所述导电柱的底部形成底切。