[go: up one dir, main page]

CN102456579B - 具有局部的极薄绝缘体上硅沟道区的半导体器件 - Google Patents

具有局部的极薄绝缘体上硅沟道区的半导体器件 Download PDF

Info

Publication number
CN102456579B
CN102456579B CN201110259130.3A CN201110259130A CN102456579B CN 102456579 B CN102456579 B CN 102456579B CN 201110259130 A CN201110259130 A CN 201110259130A CN 102456579 B CN102456579 B CN 102456579B
Authority
CN
China
Prior art keywords
layer
gate stack
stack structure
polysilicon
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110259130.3A
Other languages
English (en)
Other versions
CN102456579A (zh
Inventor
阿姆兰·玛尤姆达
罗伯特·J·米勒
M·拉马昌德兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
International Business Machines Corp
NXP USA Inc
Original Assignee
Advanced Micro Devices Inc
International Business Machines Corp
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc, International Business Machines Corp, Freescale Semiconductor Inc filed Critical Advanced Micro Devices Inc
Publication of CN102456579A publication Critical patent/CN102456579A/zh
Application granted granted Critical
Publication of CN102456579B publication Critical patent/CN102456579B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain

Landscapes

  • Thin Film Transistor (AREA)

Abstract

具有局部的极薄绝缘体上硅沟道区的半导体器件。形成晶体管器件的方法包括在SOI起始衬底上形成虚拟栅极叠层结构，所述SOI衬底包括本体层、本体层上的全局BOX层和全局BOX层上的SOI层。在源极和漏极区形成完全穿过SOI导和全局BOX层的部分的自对准沟槽。在源极和漏极区中外延再生硅，与全局BOX层相邻，在外延再生的硅中重建局部BOX层。局部BOX层的顶面低于全局BOX层的顶面。与沟道区相邻，在源极和漏极区中形成嵌入式源极和漏极应力源。在源极和漏极区上形成硅化物触点。除去虚拟栅极叠层结构，并形成最终的栅极叠层结构。

Description

具有局部的极薄绝缘体上硅沟道区的半导体器件
技术领域
本发明涉及半导体器件制造，更具体地说，涉及具有局部的极薄绝缘体上硅沟道区的半导体器件。
背景技术
与更常规的半导体器件相比，绝缘体上半导体(SOI，Semiconductor-on-insulator)器件，比如绝缘体上硅器件(本领域中也简写为SOI)带来若干优点。例如，与执行相似任务的其它各种器件相比，SOI器件具有较低的功耗要求。SOI器件还具有比非SOI器件低的寄生电容。这转化为最终得到的电路的更快开关时间。另外，当利用SOI制备工艺来制造电路器件时，可避免互补金属氧化物半导体(CMOS)器件经常表现出的闩锁现象。另外，SOI器件对电离辐射的有害影响不太敏感，并因此在电离辐射会导致操作失误的应用中往往会更可靠。
通常由跨导(gm)限定的MOS晶体管的增益与晶体管沟道中的多数载流子的迁移率(μ)成比例。载流能力，从而MOS晶体管的性能与沟道中的载流子的迁移率成比例。通过对沟道施加适当的应力，可以增强作为P沟道场效应(PFET)晶体管中的载流子的空穴的迁移率和作为N沟道场效应(NFET)晶体管中的载流子的电子的迁移率。现有的应力工程方法在不增大器件尺寸和器件电容的情况下，通过增大器件驱动电流来极大地增强电路性能。例如，应用于NFET晶体管的张应力内衬和/或嵌入式SiC源极/漏极区在沟道中引入了纵向张应力并增强了电子迁移率，而应用于PFET晶体管的压应力内衬和/或嵌入式SiGe源极/漏极区在沟道中引入了纵向压应力并增强了空穴迁移率。
形成双应力膜的工艺整合方法有几种。基本思想是均匀沉积第一应力层图案，随后利用光刻掩蔽和保护该第一应力层图案，蚀刻除去不需要的第一应力层图案，随后沉积第二应力层图案。作为结果得到的增强的载流子迁移率又导致更高的驱动电流，从而导致更高的电路级性能。
超薄体硅MOSFET，比如ETSOI(极薄SOI)或者FinFET被认为是关于22纳米(nm)节点和超过22纳米(nm)节点定标的CMOS的可行选择。然而，诸如ETSOI晶体管的薄体SOI晶体管需要外延生长的凸起的源极/漏极区来实现足够低的晶体管串联电阻。此外，由于ETSOI层极薄(例如，约6nm或更小)，按照常规方法形成的嵌入式源极/漏极应力源不是引入沟道应力的可行手段，因为用于形成嵌入式应力源的沟槽深入SOI层中约60～80nm。因此，把常规的应力层技术并入这种超薄薄膜器件中是一项重大挑战。
发明内容
在一个方面，一种形成晶体管器件的方法包括：在绝缘体上硅(SOI)起始衬底上形成虚拟栅极叠层结构，所述SOI衬底包括本体层、本体层上的全局BOX层、和全局BOX层上的SOI层，SOI层具有初始厚度；形成完全穿过SOI层和全局BOX层的对应于源极和漏极区的位置处的部分的自对准沟槽；在源极和漏极区中外延再生硅；与全局BOX层相邻，在外延再生的硅中重建局部BOX层，其中，局部BOX层的顶面低于全局BOX层的顶面；与对应于沟道区的一部分SOI层相邻，在源极和漏极区中形成嵌入式源极和漏极应力源；在源极和漏极区上形成硅化物触点；除去虚拟栅极叠层结构；以及形成最终的栅极叠层结构。
在另一方面，一种形成晶体管器件的方法包括：在绝缘体上硅(SOI)起始衬底上形成虚拟栅极叠层结构，所述SOI衬底包括本体层、本体层上的全局BOX层、和全局BOX层上的SOI层，所述SOI层具有初始厚度；在虚拟栅极叠层结构的侧壁上形成可弃式隔离物；形成完全穿过SOI层和全局BOX层的对应于源极和漏极区的位置处的部分的自对准沟槽；在源极和漏极区中外延再生硅；与全局BOX层相邻，在外延再生的硅中重建局部BOX层，其中，局部BOX层的顶面低于全局BOX层的顶面；与对应于沟道区的一部分SOI层相邻，在源极和漏极区中形成嵌入式源极和漏极应力源；在可弃式隔离物就位的情况下进行第一掺杂物注入，以建立轻微掺杂的源极/漏极区；除去可弃式隔离物并进行第二掺杂物注入，以形成源极/漏极扩展区；形成最终的侧壁隔离物并进行第三掺杂物注入，以建立深的源极/漏极区，并进行退火以驱动注入的掺杂物材料；在源极/漏极区上形成硅化物触点；除去虚拟栅极叠层结构；把SOI层从初始厚度减薄到最终厚度；以及形成最终的栅极叠层结构。
在另一方面，一种晶体管器件包括：在本体衬底上形成的埋入氧化物(BOX)层，所述BOX层包括置于沟道区和源极/漏极扩展区下的第一部分和置于源极/漏极区下的第二部分，其中，BOX层的第二部分的顶面低于BOX层的第一部分的顶面，使得第二部分相对于第一部分凹陷；对应于沟道区，置于BOX层的第一部分上的薄的绝缘体上硅(SOI)层；包括邻接BOX层的第二部分的顶面的嵌入式源极/漏极区的源极漏极区，所述嵌入式源极/漏极区包括对沟道区提供应力的半导体材料；厚度大于沟道区的薄SOI层的源极/漏极扩展区；以及置于沟道区上的栅极叠层。
附图说明
参考例证的附图，附图中相同的元件具有相同的附图标记：
图1(a)～16(a)和图1(b)～16(b)分别是形成具有局部的极薄绝缘体上硅(ETSOI)沟道区的半导体器件的方法的第一和第二实施例的横截面视图，其中：
图1(a)是在第一实施例中使用的起始SOI结构；
图1(b)是在第二实施例中使用的起始SOI结构；
图2(a)图解说明了按照第一实施例的虚拟栅极叠层结构的形成；
图2(b)图解说明了按照第二实施例的虚拟栅极叠层结构的形成；
图3(a)图解说明了按照第一实施例的自对准沟槽形成；
图3(b)图解说明了按照第二实施例的自对准沟槽形成；
图4(a)图解说明了按照第一实施例的源极/漏极区中的硅的外延生长；
图4(b)图解说明了按照第二实施例的源极/漏极区中的硅的外延生长；
图5(a)图解说明了按照第一实施例，在Si epi S/D区下形成局部BOX层；
图5(b)图解说明了按照第二实施例，在Si epi S/D区下形成局部BOX层；
图6(a)图解说明了按照第一实施例的嵌入式源极/漏极应力源区的形成；
图6(b)图解说明了按照第二实施例的嵌入式源极/漏极应力源区的形成；
图7(a)图解说明了按照第一实施例的嵌入式S/D区的掺杂；
图7(b)图解说明了按照第二实施例的嵌入式S/D区的掺杂；
图8(a)图解说明了按照第一实施例的S/D扩展区的掺杂；
图8(b)图解说明了按照第二实施例的S/D扩展区的掺杂；
图9(a)图解说明了按照第一实施例的深S/D区的掺杂和通过退火来激活注入物；
图9(b)图解说明了按照第二实施例的深S/D区的掺杂和通过退火来激活注入物；
图10(a)图解说明了按照第一实施例，在深S/D区上的自对准硅化物触点的形成；
图10(b)图解说明了按照第二实施例，在深S/D区上的自对准硅化物触点的形成；
图11(a)图解说明了按照第一实施例，氮化物阻挡层和层间介电(ILD，inter-layer dielectric)氧化物的形成；
图11(b)图解说明了按照第二实施例，氮化物阻挡层和层间介电(ILD)氧化物的形成；
图12(a)图解说明了按照第一实施例的虚拟栅极叠层的去除；
图12(b)图解说明了按照第二实施例的虚拟栅极叠层的去除；
图13(a)图解说明了按照第一实施例，沟道区从初始UTSOI厚度到期望的ETSOI厚度的局部减薄；
图13(b)图解说明了按照第二实施例，沟道区从初始UTSOI厚度到期望的ETSOI厚度的局部减薄；
图14(a)图解说明了按照第一实施例的栅极叠层结构的形成；
图14(b)图解说明了按照第二实施例的栅极叠层结构的形成；
图15(a)图解说明了按照第一实施例的栅极叠层结构的平面化；
图15(b)图解说明了按照第二实施例的栅极叠层结构的平面化；
图16(a)图解说明了按照第一实施例的接触区(CA，contact area)形成；
图16(b)图解说明了按照第二实施例的接触区(CA，contact area)形成；以及
图17图解说明了第一或第二实施例的第一金属层(M1)互连的形成。
具体实施方式
这里公开的是一种深源极和漏极结构以及形成所述深源极和漏极结构的例证方法，所述深源极和漏极结构与极薄的绝缘体上硅(ETSOI)沟道耦接，以便最佳地控制短沟道效应，应力源效果较强并且寄生电容小。
如上所述，ETSOI器件已被证实提供了改善的静电性(即，更好的短沟道效应)。然而，ETSOI结构的两个主要局限是串联电阻高和通过嵌入式应力源来施加应力的能力有限。对给定电阻率(ρ)来说，高的串联电阻源自于限制掺杂物剂量和扩散的需要、掺杂物到下面的邻近埋入氧化物/绝缘体(BOX)层的耗散、和薄层的天生较高的薄层电阻(Rs)的组合。
尽管凸起的源极/漏极(RSD)结构能够使源极/漏极区变厚，它们也会导致寄生电容增大，因为它们使源极或漏极与栅极静电耦合。另外，这种凸起结构不太有效，因为“嵌入式”应力源及其高度会干扰覆层应力源的效果(例如，参见D.V.Singh，J.M.Hergenrother，J.W.Sleight，Z.Ren，H.Nayfeh，O.Dokumaci，L.Black，D.Chidambarrao，R.Venigalla，J.Pan，B.L.Tessier，A.Nomura，J.A.Ott，M.Khare，K.W.Guarini，M.leong和W.Haensch，“Effect of Contact Liner Stress inHigh-Performance FDSOI Devices with Ultra-Thin Silicon Channelsand 30nm Gate Lengths”，Proceedings of IEEE SOI Conference，pp.178-179，2005中的数据)。从而，本发明的实施例通过引入把这些区域降低到BOX绝缘体的凹陷区域中的实用手段，避免使源极(S)或漏极(D)凸起。
如下更详细所示，通过从超薄SOI(UTSOI)半导体层而不是ETSOI层(这里，在本领域中，“UTSOI”被认为比“ETSOI”厚)开始的工艺序列，来实现晶体管结构。这使得UTSOI在跟随有(源极和漏极)单晶硅层的外延再生的局部蚀穿BOX层期间，以自对准的方式在若干蚀刻和清洁操作内受到保护。随后经由源极和漏极下的局部注氧分离(SIMOX，separation by implantation of oxygen)来重建BOX层，从而形成其顶面低于预先存在的初始(全局)BOX层的绝缘体。随后，源极和漏极区的一部分被蚀刻，以便为外延生长的应力源(例如，SiGe或SiC，取决于器件极性)让路，所述应力源厚到足以提供较强的应力和较低的电阻率，而不需要高于初始晶片平面形成。该结构还利用虚拟栅极来创建具有硅化的重掺杂源极和漏极的多晶硅/氧氮化物门控晶体管或者金属栅极/高K介电晶体管。
结果，新的ETSOI晶体管器件包括比ETSOI沟道厚的扩展区和源极/漏极区，从而提供寄生电阻的改进。特别地，由于在硅表面之下扩展，而不是主要在表面之上凸起，单晶半导体S/D区比ETSOI沟道厚。这样，这些区域可按照比从常规的凸起S/D区获得的应力更有效的方式对沟道施加有益的应力。尽管与在S/D区和扩展区之下相比在沟道区之下其高度更大，BOX层在晶体管区域中是连续的。另外，替换栅极工艺方法的使用使得能够以较高的厚度控制和均匀性在沟道区中局部实现局部BOX的形成和SOI的减薄。
在下面的说明中，同时提及一系列附图中的“图(a)”工艺流程和“图(b)”工艺流程的实施例，使得可以更容易地图解说明两个实施例之间的相似性和差异。如这里所述的，图(a)系列描述第一工艺流程的实施例，图(b)系列描述第二工艺流程的实施例，图中，相同的附图标记表示相同的结构。
首先参见图1(a)和图1(b)，起始结构100包括本体衬底102(例如，硅)和在本体衬底102上形成的埋入氧化物(BOX)层104。有源区之间的附加隔离区包括浅槽隔离(STI，shallow trench isolation)区106(例如，氧化物)，在浅槽隔离(STI)区106之间，限定其中在BOX层104上形成绝缘体上硅(SOI)层108的有源区。如上所述，首先以初始厚度约10纳米(nm)～约30nm的UTSOI层的形式制备SOI层108，然而也可设想另外的厚度范围。形成图1(a)和1(b)中的起始结构100的例证处理步骤可包括衬垫氧化、衬垫氮化物沉积、有源区光刻和反应离子蚀刻(RIE)、抗蚀剂剥离、STI氧化物沉积、STI氧化物化学机械平面化(CMP)、及衬垫氮化物和衬垫氧化物去除。
要注意在替换栅极处理期间，SOI层108的沟道区部分将最终被进一步减薄到ETSOI厚度。初始SOI层108的目标厚度反映了最终结构的扩展区的期望厚度。
图2(a)和2(b)分别图解说明了第一和第二实施例的虚拟栅极叠层形成。虚拟栅极叠层包括两个实施例的虚拟栅极氧化物110、两个实施例的虚拟多晶硅112a/112b、第一实施例的多晶硅屏蔽氧化物114a或第二实施例的多晶硅氧化物盖层114b、以及两个实施例的氮化硅(SiN)盖层116。虚拟栅极叠层是利用虚拟栅极氧化、虚拟多晶硅沉积、多晶硅屏蔽氧化或多晶硅氧化物盖层沉积、SiN沉积、栅极光刻和RIE、以及抗蚀剂剥离形成的。这里，虚拟多晶硅保持不被掺杂，因为整个虚拟栅极叠层经历后续SIMOX处理的热预算。就图2(b)的第二实施例来说，多晶硅氧化物盖层114b(例如，约10～50nm)比图2(a)的第一实施例中的薄氧化物盖层114a(例如，约2～4nm)厚。如后所述，厚氧化物盖层114b将防止虚拟多晶硅112b的后续硅化，而这又将使得在工艺流程中虚拟栅极叠层的去除(蚀刻掉)更容易。
图3(a)和3(b)图解说明了每个实施例的自对准沟槽形成，其中比如通过跟随有氮化物RIE的氮化物沉积，在虚拟栅极叠层结构的侧壁上形成可弃式氮化物隔离物118。利用氮化物盖层116和可弃式隔离物118，使用硅(Si)RIE和氧化物RIE来蚀刻自对准沟槽120。氧化物RIE完全蚀穿暴露的BOX区104，止于本体衬底102内。因此，使BOX区104的免遭蚀刻的部分与栅极叠层和隔离物118的组合物自对准。
前进到图4(a)和4(b)，利用暴露的衬底102的硅作为模板来进行外延生长工艺，从而形成外延Si区122。要沉积的Si的量基于竞争因素。一方面，较薄的外延Si层可能提供对诸如均匀性的后续处理参数的更好控制、更低的氧注入能量、较小的离散度、和对虚拟栅极的增大高度的较小需求。另一方面，如果外延生长的Si区122太薄，那么这种状况会导致新的BOX上的可受随后形成的应力源外延区影响的不够“良好的”Si(即，具有低的氧含量)。
图5(a)和5(b)图解说明了与BOX层104的初始部分被除去的位置相对应的局部凹陷BOX层124的形成。这是利用氧离子注入或SIMOX来实现的，如图中的箭头所示。注意，由于SOI沟道区108被氮化物盖层、虚拟栅极叠层和隔离物覆盖，因此SOI沟道区108免于接受任何氧注入(仍然在UTSOI厚度范围内)。相反，厚的氮化物盖层的一部分126会被转换成氧氮化物。另外注意，作为SIMOX处理的结果，存在于Si外延区122的顶部中的任何残留氧将被除去，以便为随后的外延应力层处理让路。
在氧离子注入之后，随后使晶片退火，以便在Si epi S/D区122下形成局部BOX层124，如图5(a)和5(b)中所示。为了获得期望的应力源益处，应当选择氧注入条件，使得局部BOX层124的顶部低于初始BOX层104的顶部。然而，不存在局部BOX层124的底部浅于初始BOX层104的底部的类似约束，尽管它可以如附图中所示。
现在参见图6(a)和6(b)，图解说明了嵌入式源极/漏极应力源区的形成。再次地，环绕栅极叠层的可弃式(牺牲)氮化物隔离物118被用于在利用Si RIE使Si S/D区122凹陷的同时保护沟道区，在局部BOX层124上留下一层模板Si。随后在凹陷的沟槽中外延再生含硅的嵌入式S/D应力源128，之后进行低温氧化以形成氧化物盖层130。氧化物盖层130将在稍后进行的工艺流程中的可弃式隔离物去除期间，保护掺杂S/D区避免暴露于热磷。外延再生的S/D区128的顶面至少达到初始Si表面，视情况可以稍微升高到初始Si表面之上。通常，再生的S/D区128是合成物SiX，取决于期望的应力的方向。对NFET来说，嵌入式应力源可以是例如碳化硅(SiC)，对PFET来说，嵌入式应力源可以是例如锗化硅(SiGe)。在这个阶段，还可以利用可弃式氮化物隔离物118作为注入隔离物，使用光刻和离子注入来掺杂嵌入式S/D区128，如图7(a)和7(b)中所示。在图7(a)和7(b)中，掺杂的嵌入式应力源S/D区用128′来表示。
随后，如图8(a)和8(b)中所示，随后利用湿蚀刻剂，比如热磷酸来除去在栅极叠层之上的氮化物隔离物和氮化物盖层。同样地，利用氧化物盖层130保护掺杂S/D区128′免于热磷酸。氮化物去除之后是利用氧化物沉积和氧化物RIE，在虚拟多晶硅112a、112b的侧壁上形成偏移扩展隔离物132。这里，要注意在图8(a)的第一实施例中，氧化物RIE除去薄的多晶硅屏蔽氧化层114a以暴露虚拟多晶硅112a。相反，在图8(b)的第二实施例中，更厚的氧化物盖层114b保留在虚拟多晶硅112b上。在偏移扩展隔离物132就位的情况下，使用另一个离子注入工艺来掺杂S/D扩展区134。
在图9(a)和9(b)中，随后利用氧化物内衬沉积、氮化物沉积和氮化物RIE来形成最终的氮化物隔离物136，氮化物RIE止于氧化物内衬。利用光刻和离子注入，把深S/D区138掺杂到较高的掺杂水平。随后，利用尖峰快速热退火(RTA)来激活和扩散所有注入物，导致扩散的S/D扩展区140和沟道之间以及扩散的S/D扩展区140和深S/D区138之间的会合。此外，这种退火还确保深S/D区与它之下的凹陷的局部BOX层124的顶部邻接，从而消除了深S/D-体结电容。
图10(a)和10(b)图解说明了利用最终的隔离物136在深S/D区上形成自对准的硅化物触点142。本领域中已知，硅化物工艺涉及去除氧化物的预清洗、难熔金属沉积、硅化物形成退火、和绝缘区(例如，STI氧化物和氮化物隔离物)上面的未反应金属的选择性蚀刻。例如可利用王水来进行选择性金属蚀刻。在图10(a)的第一实施例中，虚拟栅极多晶硅112a也被硅化，而在图10(b)的第二实施例中，氧化物盖层114b防止在虚拟栅极多晶硅112b上形成硅化物接触材料142。另外注意在图10(b)中，由于硅化物预清洗操作，将存在一定的氧化物盖层损失。然而，仍然留下足以防止虚拟栅极多晶硅112b的硅化的氧化物。
一旦形成了深S/D硅化物触点，就可除去虚拟栅极叠层。为了除去虚拟栅极叠层，沉积氮化物阻挡层144和层间介电(ILD)氧化物146。在所述沉积之后，CMP操作把ILD氧化物146向下平面化到虚拟栅极结构上面的氮化物阻挡层144，如图11(a)和11(b)中所示。采用一系列的蚀刻步骤来除去整个虚拟栅极叠层。在第一实施例中，利用氮化物RIE、硅化物蚀刻、虚拟多晶硅蚀刻(例如，TMAH)和虚拟氧化物蚀刻来除去虚拟栅极叠层，从而得到图12(a)中的结构。在第二实施例中，利用氮化物RIE、氧化物蚀刻、虚拟多晶硅蚀刻(例如TMAH)和虚拟氧化物蚀刻来除去虚拟栅极叠层，从而得到图12(b)的结构。
除了第一实施例中的最后的虚拟氧化物蚀刻以及第二实施例中的多晶硅氧化物蚀刻和虚拟氧化物蚀刻之外，对氧化物来说，其余的蚀刻都是选择性的，不会导致任何氧化物凹陷。由于虚拟氧化物很薄，因此该蚀刻不会导致ILD氧化物层146的任何明显凹陷。在图12(b)的第二实施例中，多晶硅氧化物盖层去除将导致ILD氧化物层146的一定凹陷。
此时，利用氧化和HF氧化物蚀刻，使暴露的沟道SOI区108进一步从初始的UTSOI厚度减薄到期望的ETSOI厚度，如图13(a)和13(b)中所示，从而定义ETSOI沟道区108′。在一个例证实施例中，进行低温氧化，比如等离子体辅助的缝隙平面天线(SPA)氧化，以最小化热预算，以便避免不期望的额外掺杂物扩散。可利用高水平的厚度控制和均匀性来完成到目标ETSOI沟道厚度的这种氧化减薄。注意，HF氧化物去除步骤将使ILD氧化物层146凹陷，如图13(a)和13(b)中所示。
当获得期望的ETSOI沟道厚度时，该器件为实际的栅极叠层形成作好了准备。在这方面，可以设想不同的选择。例如，除了别的以外，栅极叠层结构可包括SiON/多晶硅栅极叠层或者高K/金属栅极叠层。在这里说明的剩余附图中，图解说明的实施例利用高K/金属栅极叠层。参见图14(a)和14(b)，通过沉积高K栅极介电层148、功函数设定金属栅极(MG1)层150和金属栅极(MG2)填充层152，来形成栅极叠层结构。随后用CMP来平面化MG2层，之后，MG1和MG2的部分会被保留在凹陷的ILD氧化物区146之上。在这种情况下，进行修整RIE，以便从这些区域中去除MG1和MG2并确保栅电极的电隔离。在图15(a)和15(b)中图解说明了在这些步骤之后所得到的结构。
随后如图16(a)和16(b)中所示，可以采用常规的CMOS处理来完成器件/芯片制备。例如，接触区(CA)形成包括另一个ILD氧化物沉积，跟随有用于平面化的氧化物CMP。通过接触区光刻，随后的：向下到S/D硅化物区142和栅极金属152的接触区(通孔)氧化物RIE、接触金属内衬(例如，TiN)沉积(未示出)、接触金属(例如，钨)填充154、接触金属CMP和修整RIE，来定义对于源极、漏极和栅极端子的接触区。注意在此时，通过第一和第二工艺实施例产生的结构开始显得彼此基本上相似，如图16(a)和16(b)中所示。
最后，图17图解说明了利用另外的ILD氧化物沉积、互连金属(例如，铜)沉积和金属CMP来形成第一金属层(M1)互连156。由于在此时两个实施例产生了基本上相似的结构，因此使用一个附图来图解说明M1金属形成。同样地，后续处理可以依照现有的后段制程(BEOL，back-end-of-line)制造技术。
尽管参考一个或多个优选实施例说明了本发明，然而本领域的技术人员会明白，可以做出各种改变，并且可用等同物代替所述优选实施例的元件，而不脱离本发明的范围。另外，可以做出许多修改，以使特定的情形或材料适应于本发明的教导，而不脱离本发明的基本范围。因此，本发明并不局限作为实现本发明的最佳模式而公开的特定实施例，相反，本发明包括在附加权利要求的范围内的所有实施例。

Claims (20)

1.一种形成晶体管器件的方法，所述方法包括：
在绝缘体上硅(SOI)起始衬底上形成虚拟栅极叠层结构，所述绝缘体上硅起始衬底包括本体层、本体层上的全局BOX层、和全局BOX层上的SOI层，所述SOI层具有初始厚度；
形成完全穿过所述SOI层和全局BOX层的对应于源极和漏极区的位置处的部分的自对准沟槽；
在源极和漏极区中外延再生硅；
与全局BOX层相邻，在外延再生的硅中重建局部BOX层，其中，所述局部BOX层的顶面低于全局BOX层的顶面，并且所述局部BOX层的底面高于全局BOX层的底面；
与对应于沟道区的一部分SOI层相邻，在源极和漏极区中形成嵌入式源极和漏极应力源；
在源极和漏极区上形成硅化物触点；
除去虚拟栅极叠层结构；以及
形成最终的栅极叠层结构。
2.按照权利要求1所述的方法，其中，形成硅化物触点导致在除去虚拟栅极叠层结构之前，在虚拟栅极叠层结构上形成硅化物。
3.按照权利要求2所述的方法，其中，所述虚拟栅极叠层结构包括虚拟氧化物、虚拟氧化物上的虚拟多晶硅、虚拟多晶硅上的多晶硅屏蔽氧化物、和多晶硅屏蔽氧化物上的氮化物，其中，在形成硅化物触点之前，所述氮化物和多晶硅屏蔽氧化物被除去。
4.按照权利要求1所述的方法，进一步包括：防止在虚拟栅极叠层结构上形成硅化物。
5.按照权利要求4所述的方法，其中，所述虚拟栅极叠层结构包括虚拟氧化物、虚拟氧化物上的虚拟多晶硅、虚拟多晶硅上的多晶硅氧化物盖层、和多晶硅氧化物盖层上的氮化物，其中，以足以在形成硅化物触点之前在虚拟多晶硅上保留多晶硅氧化物盖层的初始厚度来形成多晶硅氧化物盖层。
6.按照权利要求1所述的方法，进一步包括：在除去虚拟栅极叠层结构之后和在形成最终的栅极叠层结构之前，把SOI层从初始厚度减薄到最终厚度。
7.按照权利要求6所述的方法，其中，SOI层的初始厚度对应于厚度范围约为10纳米(nm)～30nm的超薄SOI(UTSOI)层。
8.按照权利要求7所述的方法，其中，SOI层的最终厚度对应于厚度范围约为2nm～10nm的极薄SOI(ETSOI)层。
9.按照权利要求1所述的方法，其中，所述晶体管器件是n型场效应晶体管(NFET)，以及选择嵌入式源极和漏极应力源，以对沟道区提供张应力。
10.按照权利要求1所述的方法，其中，所述晶体管器件是p型场效应晶体管(PFET)，以及选择嵌入式源极和漏极应力源，以对沟道区提供压应力。
11.一种形成晶体管器件的方法，所述方法包括：
在绝缘体上硅(SOI)起始衬底上形成虚拟栅极叠层结构，所述绝缘体上硅起始衬底包括本体层、本体层上的全局BOX层、和全局BOX层上的SOI层，所述SOI层具有初始厚度；
在虚拟栅极叠层结构的侧壁上形成可弃式隔离物；
形成完全穿过SOI层和全局BOX层的对应于源极和漏极区的位置处的部分的自对准沟槽；
在源极和漏极区中外延再生硅；
与全局BOX层相邻，在外延再生的硅中重建局部BOX层，其中，所述局部BOX层的顶面低于全局BOX层的顶面，并且所述局部BOX层的底面高于全局BOX层的底面；
与对应于沟道区的一部分SOI层相邻，在源极和漏极区中形成嵌入式源极和漏极应力源；
在可弃式隔离物就位的情况下，进行第一掺杂物注入，以建立轻微掺杂的源极/漏极区；
除去可弃式隔离物并进行第二掺杂物注入，以形成源极/漏极扩展区；
形成最终的侧壁隔离物，并进行第三掺杂物注入以建立深源极/漏极区，并进行退火以驱动注入的掺杂物材料；
在源极/漏极区上形成硅化物触点；
除去所述虚拟栅极叠层结构；
把SOI层从初始厚度减薄到最终厚度；以及
形成最终的栅极叠层结构。
12.按照权利要求11所述的方法，其中，形成硅化物触点导致在除去虚拟栅极叠层结构之前，在虚拟栅极叠层结构上形成硅化物。
13.按照权利要求12所述的方法，其中，虚拟栅极叠层结构包括虚拟氧化物、虚拟氧化物上的虚拟多晶硅、虚拟多晶硅上的多晶硅屏蔽氧化物、和多晶硅屏蔽氧化物上的氮化物，其中，在形成硅化物触点之前，氮化物和多晶硅屏蔽氧化物被除去。
14.按照权利要求11所述的方法，进一步包括防止在虚拟栅极叠层结构上形成硅化物。
15.按照权利要求14所述的方法，其中，虚拟栅极叠层结构包括虚拟氧化物、虚拟氧化物上的虚拟多晶硅、虚拟多晶硅上的多晶硅氧化物盖层、和多晶硅氧化物盖层上的氮化物，其中，以足以在形成硅化物触点之前在虚拟多晶硅上保留多晶硅氧化物盖层的初始厚度来形成多晶硅氧化物盖层。
16.按照权利要求11所述的方法，进一步包括：在除去虚拟栅极叠层结构之后和在形成最终的栅极叠层结构之前，把SOI层从初始厚度减薄到最终厚度。
17.按照权利要求11所述的方法，其中，最终的栅极叠层结构包括高k金属栅极叠层结构。
18.按照权利要求17所述的方法，其中，SOI层的最终厚度对应于厚度范围约为2nm～10nm的极薄SOI(ETSOI)层。
19.按照权利要求11所述的方法，其中，晶体管器件是n型场效应晶体管(NFET)，以及选择嵌入式源极和漏极应力源，以对沟道区提供张应力。
20.按照权利要求11所述的方法，其中，晶体管器件是p型场效应晶体管(PFET)，以及选择嵌入式源极和漏极应力源，以对沟道区提供压应力。
CN201110259130.3A 2010-10-27 2011-09-05 具有局部的极薄绝缘体上硅沟道区的半导体器件 Expired - Fee Related CN102456579B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/912,897 2010-10-27
US12/912,897 US8685847B2 (en) 2010-10-27 2010-10-27 Semiconductor device having localized extremely thin silicon on insulator channel region

Publications (2)

Publication Number Publication Date
CN102456579A CN102456579A (zh) 2012-05-16
CN102456579B true CN102456579B (zh) 2015-03-25

Family

ID=45995723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110259130.3A Expired - Fee Related CN102456579B (zh) 2010-10-27 2011-09-05 具有局部的极薄绝缘体上硅沟道区的半导体器件

Country Status (2)

Country Link
US (1) US8685847B2 (zh)
CN (1) CN102456579B (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059201B2 (en) * 2010-04-28 2015-06-16 Acorn Technologies, Inc. Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
US8053344B1 (en) 2010-09-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8778767B2 (en) * 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US9029227B2 (en) * 2011-03-01 2015-05-12 Globalfoundries Singapore Pte. Ltd. P-channel flash with enhanced band-to-band tunneling hot electron injection
US8466502B2 (en) 2011-03-24 2013-06-18 United Microelectronics Corp. Metal-gate CMOS device
US9537004B2 (en) 2011-05-24 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain formation and structure
CN102842493A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 一种半导体结构及其制造方法
US8846492B2 (en) * 2011-07-22 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a stressor and method of forming the same
US9076817B2 (en) * 2011-08-04 2015-07-07 International Business Machines Corporation Epitaxial extension CMOS transistor
US8822283B2 (en) * 2011-09-02 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned insulated film for high-k metal gate device
CN103137488B (zh) * 2011-12-01 2015-09-30 中国科学院微电子研究所 半导体器件及其制造方法
US8674453B2 (en) 2011-12-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming stressor regions in a semiconductor device
US8723266B2 (en) 2011-12-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Pinch-off control of gate edge dislocation
US9698229B2 (en) * 2012-01-17 2017-07-04 United Microelectronics Corp. Semiconductor structure and process thereof
CN103325826A (zh) * 2012-03-20 2013-09-25 中国科学院微电子研究所 一种半导体结构及其制造方法
US8673699B2 (en) * 2012-07-17 2014-03-18 International Business Machines Corporation Semiconductor structure having NFET extension last implants
US8546203B1 (en) * 2012-07-17 2013-10-01 International Business Machines Corporation Semiconductor structure having NFET extension last implants
US20140073106A1 (en) 2012-09-12 2014-03-13 International Business Machines Corporation Lateral bipolar transistor and cmos hybrid technology
CN103715092B (zh) * 2012-09-29 2016-08-10 中芯国际集成电路制造(上海)有限公司 Mos管及其形成方法
CN103779212B (zh) * 2012-10-18 2016-11-16 中国科学院微电子研究所 半导体结构及其制造方法
US8815694B2 (en) * 2012-12-03 2014-08-26 International Business Machines Corporation Inducing channel stress in semiconductor-on-insulator devices by base substrate oxidation
US8900958B2 (en) * 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US8853039B2 (en) 2013-01-17 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction for formation of epitaxial layer in source and drain regions
US9029226B2 (en) 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US9634000B2 (en) 2013-03-14 2017-04-25 International Business Machines Corporation Partially isolated fin-shaped field effect transistors
US9129823B2 (en) 2013-03-15 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI)
KR102017625B1 (ko) 2013-05-10 2019-10-22 삼성전자주식회사 반도체 장치 및 그 제조방법
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US8957478B2 (en) * 2013-06-24 2015-02-17 International Business Machines Corporation Semiconductor device including source/drain formed on bulk and gate channel formed on oxide layer
US20150024584A1 (en) * 2013-07-17 2015-01-22 Global Foundries, Inc. Methods for forming integrated circuits with reduced replacement metal gate height variability
US10170315B2 (en) 2013-07-17 2019-01-01 Globalfoundries Inc. Semiconductor device having local buried oxide
US9275864B2 (en) * 2013-08-22 2016-03-01 Freescale Semiconductor,Inc. Method to form a polysilicon nanocrystal thin film storage bitcell within a high k metal gate platform technology using a gate last process to form transistor gates
CN104425601B (zh) * 2013-08-30 2018-02-16 中国科学院微电子研究所 半导体器件及其制造方法
US10204982B2 (en) * 2013-10-08 2019-02-12 Stmicroelectronics, Inc. Semiconductor device with relaxation reduction liner and associated methods
CN104576376A (zh) * 2013-10-13 2015-04-29 中国科学院微电子研究所 一种mosfet结构及其制造方法
US9236312B2 (en) * 2013-10-14 2016-01-12 Globalfoundries Inc. Preventing EPI damage for cap nitride strip scheme in a Fin-shaped field effect transistor (FinFET) device
US9368492B2 (en) 2013-10-15 2016-06-14 Globalfoundries Forming fins of different materials on the same substrate
US9252272B2 (en) * 2013-11-18 2016-02-02 Globalfoundries Inc. FinFET semiconductor device having local buried oxide
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9876110B2 (en) 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
US9202812B2 (en) 2014-03-21 2015-12-01 International Business Machines Corporation Abrupt source/drain junction formation using a diffusion facilitation layer
US9761721B2 (en) * 2014-05-20 2017-09-12 International Business Machines Corporation Field effect transistors with self-aligned extension portions of epitaxial active regions
JP6275559B2 (ja) 2014-06-13 2018-02-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9831341B2 (en) * 2014-06-16 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for integrated circuit
US9412820B2 (en) * 2014-08-11 2016-08-09 Stmicroelectronics, Inc. Semiconductor device with thinned channel region and related methods
US9330972B2 (en) * 2014-08-12 2016-05-03 Globalfoundries Inc. Methods of forming contact structures for semiconductor devices and the resulting devices
US9484461B2 (en) 2014-09-29 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with substrate isolation and un-doped channel
US9401416B2 (en) * 2014-12-04 2016-07-26 Globalfoundries Inc. Method for reducing gate height variation due to overlapping masks
US20160190318A1 (en) * 2014-12-30 2016-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102280238B1 (ko) * 2015-01-30 2021-07-20 삼성전자주식회사 반도체 소자 제조 방법
US20160247888A1 (en) * 2015-02-19 2016-08-25 International Business Machines Corporation Non-uniform gate dielectric for u-shape mosfet
CN106328534B (zh) * 2015-07-02 2019-08-27 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
US9768254B2 (en) 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
US9685535B1 (en) 2016-09-09 2017-06-20 International Business Machines Corporation Conductive contacts in semiconductor on insulator substrate
FR3076397B1 (fr) * 2017-12-29 2019-12-27 X-Fab France Procede de fabrication d'un transistor
US10672795B2 (en) 2018-06-27 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bulk semiconductor substrate configured to exhibit semiconductor-on-insulator behavior
US11296225B2 (en) 2018-06-29 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US11011411B2 (en) * 2019-03-22 2021-05-18 International Business Machines Corporation Semiconductor wafer having integrated circuits with bottom local interconnects
CN112765922B (zh) * 2020-12-31 2024-04-19 中国科学院上海微系统与信息技术研究所 采用soi衬底的射频晶体管的仿真模型
CN113471138B (zh) * 2021-07-05 2023-10-24 长鑫存储技术有限公司 半导体基底的制备方法及半导体器件
KR20230111710A (ko) * 2022-01-18 2023-07-26 에스케이하이닉스 주식회사 콘택 구조의 형성 방법, 반도체 소자의 제조 방법, 콘택 구조 및 이를 포함하는 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660598B2 (en) * 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
US7037795B1 (en) * 2004-10-15 2006-05-02 Freescale Semiconductor, Inc. Low RC product transistors in SOI semiconductor process
CN1862822A (zh) * 2005-05-10 2006-11-15 国际商业机器公司 利用双掩埋氧化物绝缘体上硅晶片的嵌入硅锗及其形成方法
CN1941412A (zh) * 2005-09-29 2007-04-04 国际商业机器公司 平面超薄绝缘体上半导体沟道mosfet及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057216B2 (en) 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
US7479431B2 (en) 2004-12-17 2009-01-20 Intel Corporation Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain
US7176481B2 (en) 2005-01-12 2007-02-13 International Business Machines Corporation In situ doped embedded sige extension and source/drain for enhanced PFET performance
US7358551B2 (en) 2005-07-21 2008-04-15 International Business Machines Corporation Structure and method for improved stress and yield in pFETs with embedded SiGe source/drain regions
US7572712B2 (en) 2006-11-21 2009-08-11 Chartered Semiconductor Manufacturing, Ltd. Method to form selective strained Si using lateral epitaxy
US7719062B2 (en) 2006-12-29 2010-05-18 Intel Corporation Tuned tensile stress low resistivity slot contact structure for n-type transistor performance enhancement
US7652332B2 (en) * 2007-08-10 2010-01-26 International Business Machines Corporation Extremely-thin silicon-on-insulator transistor with raised source/drain
US7648868B2 (en) 2007-10-31 2010-01-19 International Business Machines Corporation Metal-gated MOSFET devices having scaled gate stack thickness
US7955909B2 (en) 2008-03-28 2011-06-07 International Business Machines Corporation Strained ultra-thin SOI transistor formed by replacement gate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660598B2 (en) * 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
US7037795B1 (en) * 2004-10-15 2006-05-02 Freescale Semiconductor, Inc. Low RC product transistors in SOI semiconductor process
CN1862822A (zh) * 2005-05-10 2006-11-15 国际商业机器公司 利用双掩埋氧化物绝缘体上硅晶片的嵌入硅锗及其形成方法
CN1941412A (zh) * 2005-09-29 2007-04-04 国际商业机器公司 平面超薄绝缘体上半导体沟道mosfet及其制造方法

Also Published As

Publication number Publication date
US8685847B2 (en) 2014-04-01
US20120104498A1 (en) 2012-05-03
CN102456579A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
CN102456579B (zh) 具有局部的极薄绝缘体上硅沟道区的半导体器件
US7381649B2 (en) Structure for a multiple-gate FET device and a method for its fabrication
US8106456B2 (en) SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics
US6372559B1 (en) Method for self-aligned vertical double-gate MOSFET
JP4110085B2 (ja) 二重ゲート型電界効果トランジスタの製造方法
CN104025298B (zh) 用于形成etsoi电容器、二极管、电阻器和背栅接触部的方法和结构
CN101604691B (zh) 半导体器件和半导体器件的制造方法
CN102456737B (zh) 半导体结构及其制造方法
US8828832B2 (en) Strained structure of semiconductor device
CN111106160B (zh) 半导体器件及其制造方法及包括该器件的电子设备
TW201142928A (en) A self-aligned multiple gate transistor formed on a bulk substrate
JP2014510402A (ja) シリコン・ナノチューブｍｏｓｆｅｔ
TW201013758A (en) Semiconductor device and method for making semiconductor device having metal gate stack
US20080145982A1 (en) Isolation spacer for thin soi devices
US20140203363A1 (en) Extremely Thin Semiconductor-On-Insulator Field-Effect Transistor With An Epitaxial Source And Drain Having A Low External Resistance
US9634103B2 (en) CMOS in situ doped flow with independently tunable spacer thickness
CN103050526A (zh) Mosfet及其制造方法
JP2009111046A (ja) 半導体装置および半導体装置の製造方法
CN107833856A (zh) 半导体装置的制造方法
CN102856201A (zh) Mosfet及其制造方法
JP2005332993A (ja) 半導体装置および半導体装置の製造方法
JP4110089B2 (ja) 二重ゲート型電界効果トランジスタの製造方法
TWI626678B (zh) 用於類比應用之高增益電晶體
JP6416329B2 (ja) 半導体装置およびその製造方法
US10170315B2 (en) Semiconductor device having local buried oxide

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: American New York

Co-patentee after: ADVANCED MICRO DEVICES, Inc.

Patentee after: International Business Machines Corp.

Co-patentee after: NXP USA, Inc.

Address before: American New York

Co-patentee before: ADVANCED MICRO DEVICES, Inc.

Patentee before: International Business Machines Corp.

Co-patentee before: FREESCALE SEMICONDUCTOR, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150325

Termination date: 20210905