CN1024308C - 恒压电路 - Google Patents

Abstract

本发明涉及一种基本上在模拟电路中使用的，作为数/模变换器和模/数变换器必须电路的恒压电路，把已充电的电容器连接到运算放大器输入的一端子上，上述运算放大器输入的另一端与输出端子相互连接，使运算放大器的输出成为对电容器充电的电压，是一种能够防止电路在集成化时随时间和温度变化而恶化的恒压电路。

Description

本发明涉及一种主要在模拟集成电路中使用的、作为数/模变换器和模/数变换器必须电路的恒压电路，特别是涉及一种用来防止在集成化时随时间和温度的变化使电路输出恶化的、利用电容和运算放大器的恒压电路。

在附图1所示的以往使用的带隙基准（bandgap reference）电路中，晶体管（Q₁，Q₂）是集电极连接到电源负极的p-n-p型晶体管，图2（A）示出其侧面图。

此处，全部电阻都是在n^-阱中的P⁺扩散电阻，并设定CMOS运算放大器随着偏置电压（Vos）的变化而有无限大的增益。

在这种应用中，CMOS运行放大器有足够的增益，使得固定增益引起的误差效果可以忽略。所以上述这种假定是适当的。

在此电路中，晶体管（Q₁）以因子（A），而比晶体管（Q₂）有更大的区域，并且此二晶体全管处在正向导通区域内，则这时，基准输出电压（V_REF）可由下面的式（1）给出。

$V_{\mathrm{REF}}\mathrm{=\; V}{}_{\mathrm{BE}}\mathrm{+\; (\; 1\; +}\frac{R_2}{R_1}{\mathrm{)\; (V}}_{\mathrm{BE}}\mathrm{+\; V}{}_{\mathrm{OS}}\mathrm{)\; \dots \dots \dots \dots (1)}$

此处，V_BE是晶体管（Q₁）的发射极和基极之间的电压，△V_BE是晶体管（Q₁，Q₂）发射极-基极的电压差，V_OS是运算放大器的输入偏置电压。

式（1）的值由于图2（B）双极型晶体管的非理想特性而受到影响。这时，晶体管（Q₁）发射极-基极间的电压可由下面的式（2）给出。

$V_{\mathrm{BE}}\mathrm{=\; V}{}_T\ln \frac{I_1}{I_{\mathrm{s1}}}{\mathrm{+\; V}}_T\ln \frac{1}{\mathrm{1\; +}\frac{1}{{\beta }_1}}+\frac{V_{\mathrm{b\; I\; 1}}}{{\mathrm{A\; \beta }}_1}\mathrm{\dots \dots \dots \dots (2)}$

式中V_T是热电压 (KT)/(q) ，I₁是晶体管（Q₁）的发射极电流，I_S是晶体管（Q₁）的饱和电流，β₁是晶体管（Q₁）的电流增益，γ_b是晶体管（Q₂）的基极有效直流阻抗。

在式（2）中，第2项是出自这样的实际，即在集电极电流是发射极-基极间电压的函数情况下，此电路感知和控制电流是发射极电流，式（2）的第3项是固定的直流基极电阻上产生电压降而引起的。

在此，二个发射极-基极间的电压差由下面的式（3）给出。

，

式中I₂-晶体管（Q₂）的发射极电流，

β₂-晶体管（Q₂）的电流增益，

如果双极型晶体管被用作基准手段，是较理想的，因为它们有无限大的电流增益和零基极电阻，而且，如果晶体管的发射极电流事实上相同的话，式（2）。（3）的第一项不为零。

可是，由于CMOS兼容器件较差的性能，此项使基准电路的性能受到极大影响。

在输出端，运算放大器偏置电压，由于通常乘以10倍左右的增益因子（1＋ (R₂)/(R₁) ）而出现，因而成为重要的误差。

特别是必须非常注意考虑随温度变化基极电流（I，I₂）的变化。

运算放大器的偏置是最大误差源，它使输出电压温度系数不可定。

带隙基准用预定的输出电压来调整，来产生温度系数大体为零的输出。

如果假定偏置电压与温度无关，在5mv偏置电压下产生的温度系数误差，由下面的式（4）给出。

＊TC（温度系数误差）＝

如上所述，输入偏置电压随温度而变化的话，基准输出电压（V_REF）也随温度而变化。由MOS工艺集成化此电路，比双极型工艺集成化的电路有更大的偏置电压，这对该电路不利。

另一方面，在图3所示的以往NMOS恒压电路中，晶体管（Q₁，Q₂）与运算放大器的两输入相连。非反相端的晶体管为耗尽型，反相端的晶体管用增强型的。基准电压由双N沟道MOSFET的栅、源极间电压差形成。

此晶体管，一个是增强型器件，另一个是耗尽型器件，具有通过离子注入而调整的偏压。特别是，二个MOSFET是在饱和电流条件下偏置的。

这时，因为此基准恒压电路的主要变化是由于偏置电压相对于温度的变化而产生，基准电压（V_REF）是由两晶体管的门限电压值来决定的。

然而，因为在集成化时门限电压值难以准确地调整，因而产生了基准电压也不能得到准确地调整这样的问题。

本发明的目的是提供一种恒压电路，其特征为包括：

运算放大器，具有反相端、非反相端，并且输出端与所述反相端相连。

电容器，具有浮栅、控制栅和绝缘层，该电容器与所述运算放大器的非反相端相连且存有编制好的参考电压电荷。

其中，所述运算放大器接收并输出不受温度变化影响的所述参 考电压电荷。

其特征还在于存在所述电容器中的所述编制好的参考电压电荷相对于时间的增加为常量。

其特征还在于所述电容器用双多晶MOS工艺制作，所述电容器包括第一多晶层、第二多晶层和该两层间的绝缘层。

其特征还在于所述第一多晶层对应于浮栅，所述第二多晶层对应于控制栅。

其特征还在于所述浮栅和控制栅之间的接触区域具有许多凸起，以便增加所述两栅间的电场来减少隧道电压效果。

本发明为了解决上述问题，使电容和运算放大器输入的一端连结，运算放大器输出端和输入的一端互相连结，使运算放大器的输出成为向电容器充电的电压这样的结构。

从考虑到此电路工作状况和作用效果来看，用恒压电路，我们把所得到的电压值向电容器充电。这时，如用C_REF作为电容器的容量，被充电的电荷量（Q）用下面的式（55）表示。

Q＝C_REF×V_REF……（55）

如把已充电的电容器连结到运算放大器的非反相端子上，运算放大器的输出端子和反相端子互相连结的话，在运算放大器的输出端，由电容器输出已充电的电压（V_REF）。

然而，为了输出充电电压V_REF，上述电容器必须做得使已充电的电荷量（Q）不随时间增加和减少，与此对应的实施例示于图5。

如图5所示的电容器结构，类似于E²PROM中主要使用的结构，源极和漏极用n+型。电容制作采用双多晶MOS工艺，该电容器包括第一多晶层、第二多晶层，及在其间形成绝缘层，浮栅用第一多晶层，控制栅用第二多晶层来实现。

浮栅和控制栅在其交会处重叠，浮栅具有曲折形状，以便使二个栅极间的电场增强，特别是隧道电压随曲折区域中凹凸数量增加而减少。

对浮栅充电的电荷量通过加在控制栅上的外部电压（Vprog）来调整。加在浮栅和源极之间的电压（Vfs，图中未示出），在初始由浮栅和控制栅之间的电容量与浮栅与基极间的电容量之比来决定。当在浮栅和控制栅之间的电压足够大开始发生隧道效应，电压（Vfs）开始呈指数增大。

所以，对浮栅充电的电荷量能够借助于电压（Vfs）的大小和脉宽以及脉冲的数量来调整。因为对浮栅充电的电荷不随时间变化，所以在本发明能够作为必要的电容器使用。

也就说，由于这样制得的电容器的电荷量（Q）不随温度变化，因而也防止了基准电压（V_REF）随温度的变化，因为运算放大器的输入偏置电压一成不变地表现为基准电压（V_REF），与以往的带隙基准电路相比，运算放大器输入偏置电压的影响大大减少，能够防止电路随时间及温度变化而变坏。

图1是以往的带隙基准电路;

图2（A）是图1中的晶体管的侧面图;

图2（B）示出在PTA校正电压发生电路中非理想的参量;

图3是以往的NMOM恒压电路;

图4是本发明的恒压电路;

图5（A）是图4实施例的平面图;

图5（B）是图4实施例的断面图;

其中V_REF1，V_REF2，V_REF…为基准输出电压。

Claims (5)

1、一种恒压电路，其特征为包括：

运算放大器，具有反相端、非反相端，并且输出端与所述反相端相连，

电容器，具有浮栅、控制栅和绝缘层，该电容器与所述运算放大器的非反相端相连相连且存有编制好的参考电压电荷，

其中，所述运算放大器接收并输出不受温度变化影响的所述参考电压电荷。

2、如权利要求1所述电路，其特征还在于存在所述电容器中的所述编制好的参考电压电荷相对于时间的增加为常量。

3、如权利要求2所述电路，其特征还在于所述电容器用双多晶MOS工艺制作，所述电容器包括第一多晶层、第二多晶层和该两层间的绝缘层。

4、如权利要求3所述电路，其特征还在于所述第一多晶层对应于浮栅，所述第二多晶层对应于控制栅。

5、如权利要求4所述的电路，特征还在于所述浮栅和控制栅之间的接触区域具有许多凸起，以便增加所述两栅间的电场来减少隧道电压效果。

Images