[go: up one dir, main page]

WO2016121491A1 - 電子回路モジュール - Google Patents

電子回路モジュール Download PDF

Info

Publication number
WO2016121491A1
WO2016121491A1 PCT/JP2016/050719 JP2016050719W WO2016121491A1 WO 2016121491 A1 WO2016121491 A1 WO 2016121491A1 JP 2016050719 W JP2016050719 W JP 2016050719W WO 2016121491 A1 WO2016121491 A1 WO 2016121491A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
circuit module
electronic circuit
conductive film
via conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/050719
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
宗禎 山本
酒井　範夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016571914A priority Critical patent/JP6443458B2/ja
Publication of WO2016121491A1 publication Critical patent/WO2016121491A1/ja
Priority to US15/655,070 priority patent/US10056311B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H10W70/69—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10W20/20—
    • H10W42/20—
    • H10W42/276—
    • H10W42/284—
    • H10W70/453—
    • H10W70/611—
    • H10W70/614—
    • H10W70/635—
    • H10W70/68—
    • H10W70/685—
    • H10W72/00—
    • H10W74/014—
    • H10W74/121—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H10W70/657—
    • H10W72/0198—
    • H10W74/00—
    • H10W74/114—
    • H10W74/47—
    • H10W74/473—
    • H10W90/724—

Definitions

  • This invention relates to an electronic circuit module.
  • Patent Document 1 proposes an example of such an electronic circuit module.
  • FIG. 12 is a cross-sectional view of the electronic circuit module 700 described in Patent Document 1.
  • 12A is a cross-sectional view taken along the line CC of FIG. 12B.
  • FIG. 12B is a cross-sectional view taken along the line BB in FIG.
  • electronic components 703 and 704 are connected to circuit boards 701 and 702, respectively.
  • the electronic component 703 is embedded in the electrical insulating layer 705, and the electronic component 704 is embedded in the embedded layer 706.
  • the circuit boards 701 and 702 are electrically connected by a via 707 formed in a columnar shape and a via receiving land 708.
  • a conductive film 709 serving as a shield layer is provided on the surface of the buried layer 706.
  • the conductive film 709 is connected to the axial cut surface of the via 710 formed in a columnar shape, and is connected to a grounding electrode (not shown) via the via 710 and the via receiving land 708. Yes.
  • the grounding of the conductive film 709 is stabilized by the above structure.
  • connection surface between the conductive film 709 and the via 710 is a cut surface for obtaining the individual electronic circuit module 700 from the collective substrate, and is merely a plane. Therefore, the connection area between the conductive film 709 and the cross section of the via 710 may be reduced. Therefore, the connection between the conductive film 709 and the ground electrode may be insufficient.
  • an object of the present invention is to provide an electronic circuit module in which a conductive film serving as a shield layer is reliably connected to a grounding electrode.
  • the conductive film serving as a shield layer provided in the electronic circuit module and the via conductor included in the conductive path leading to the grounding electrode are electrically and reliably connected. It is done.
  • An electronic circuit module includes a circuit board, an electronic component, an embedded layer, and a conductive film.
  • the circuit board includes a first main surface provided with a first electrode, a second main surface provided with a second electrode including a grounding electrode, a first main surface, and a second main surface. And a pattern conductor and a via conductor as internal conductors.
  • the electronic component is connected to the first electrode.
  • the buried layer is provided by embedding electronic components on the first main surface of the circuit board.
  • the conductive film is connected to a conductive path to the ground electrode.
  • the side surface of the circuit board includes a first region connected to the first main surface, a second region connected to the second main surface and having a circumference longer than the first region, and the first region. And a connection region connected to the second region.
  • the conductive path to the ground electrode comprises a via conductor.
  • the conductive film is formed on a region including at least a part of the outer surface of the buried layer, the first region, and the connection region. The conductive film formed in at least a part of the connection region is connected to the exposed portion of the via conductor included in the conductive path to the ground electrode in the connection region.
  • the circumference of the second region is longer than the circumference of the first region, and the connection region between the first region and the second region is the first when the electronic circuit module is viewed from above. It has a shape that spreads from one region to the second region.
  • the circumferential length of the first region refers to the length of the connection portion between the first region and the first main surface.
  • the peripheral length of the second region refers to the length of the connection portion between the second region and the second main surface.
  • the top view of the electronic circuit module refers to viewing the electronic circuit module from the first main surface side of the circuit board 1.
  • the exposed portion in the connection region of the via conductor has a three-dimensional shape, unlike the planar exposed portion described in the background art described above, and thus is in contact with the conductive film compared to the planar exposed portion. Increases area. Therefore, the conductive film and the grounding electrode are securely connected, and a high shielding effect can be obtained.
  • the cross-section in the axial direction of the via conductor is not limited to a circle, but may be other shapes.
  • the electronic circuit module according to the present invention preferably has the following features.
  • the conductive path to the ground electrode includes a plurality of via conductors.
  • the plurality of via conductors are formed such that adjacent via conductors overlap when the electronic circuit module is viewed from above.
  • the conductive film formed in at least a part of the connection region is connected to the exposed portion of the connection region of at least one pair of adjacent via conductors.
  • the conductive path to the ground electrode includes a plurality of via conductors, and adjacent via conductors are overlapped with each other when viewed from above.
  • the conductive path from the conductive film to the grounding electrode is routed by the via conductor whose electric resistance is substantially lower than that of the pattern conductor. The distance from the conductive film to the ground electrode is reduced. Therefore, since the electrical resistance of the conductive path can be kept low, a high shielding effect can be obtained.
  • the above-described preferred embodiment of the electronic circuit module according to the present invention further preferably includes the following features. That is, the plurality of via conductors are formed while shifting the central axis of each via conductor along the connection region when the electronic circuit module is viewed from above.
  • the conductive film and the grounding electrode are more reliably connected, and a higher shielding effect can be obtained.
  • the above-described preferred embodiment of the electronic circuit module according to the present invention more preferably includes the following other features. Also in the more preferable embodiment having the above-described features, it is more preferable to have the following other features. That is, at least one pair of the adjacent via conductors is formed with the pattern conductors interposed therebetween. The conductive film formed in at least a part of the connection region is connected to the exposed portion in the connection region of at least one pair of adjacent via conductors and the pattern conductor sandwiched between the adjacent via conductors.
  • At least one pair of adjacent via conductors connected to the conductive film and related to the conductive path to the ground electrode is formed with the pattern conductor interposed therebetween. That is, the pattern conductor sandwiched between the via conductors is also reliably connected to the conductive path to the ground electrode. Therefore, both external noise and noise generated from the electronic component surely flow to the ground electrode, so that excellent electrical characteristics can be obtained.
  • the pattern conductor and the conductive film are securely connected. Therefore, noise generated from the electronic component is dispersed through the conductive film and flows to the plurality of grounding electrodes, which contributes to excellent electrical characteristics.
  • the above-described preferred embodiment of the electronic circuit module according to the present invention more preferably includes the following further features. Further, in the further preferable embodiment having the above-described feature or another feature, it is more preferable to provide the following further feature. That is, the conductive film is formed on a region including at least a part of the outer surface of the buried layer, the first region, the connection region, and the second region. The conductive film formed in at least a part of each of the connection region and the second region is connected to the exposed portions of the plurality of via conductors in each of the connection region and the second region.
  • the conductive film is formed in at least a part of each of the connection region and the second region.
  • the conductive film is connected to the exposed portions of the plurality of via conductors in each of the connection region and the second region. Therefore, since the conductive film and the grounding electrode are more reliably connected and the conductive film reaches the second region, a higher shielding effect can be obtained.
  • a solder fillet is also formed in the second region, and an improvement in bonding strength is expected.
  • the circumference of the second area is longer than the circumference of the first area, and the connection area between the first area and the second area is when the electronic circuit module is viewed from above.
  • And has a shape that spreads from the first region toward the second region. That is, the exposed portion in the connection region of the via conductor has a three-dimensional shape, unlike the planar exposed portion described in the background art described above, and thus is in contact with the conductive film compared to the planar exposed portion. Increases area. Therefore, the conductive film and the grounding electrode are securely connected, and a high shielding effect can be obtained.
  • FIG. 2 is a cross-sectional view of the electronic circuit module 100 according to the first embodiment of the present invention, taken along the line AA in FIG. It is sectional drawing equivalent to FIG. 2 of the 1st modification of the electronic circuit module 100 which concerns on 1st Embodiment of this invention. It is sectional drawing equivalent to FIG. 2 of the 2nd modification of the electronic circuit module 100 which concerns on 1st Embodiment of this invention.
  • FIG. 1 is a diagram for explaining an example of a manufacturing method of the electronic circuit module 100 according to the first embodiment of the present invention shown in FIGS.
  • FIG. 1 and 2 and schematically illustrates a preparation process, a mounting process, and an embedded layer forming process.
  • FIG. FIG. 5 is a view for explaining an example of the manufacturing method of the electronic circuit module 100 according to the first embodiment of the present invention continued from FIG. 5, schematically showing a groove forming step, a conductive film forming step, and a separation step, respectively.
  • FIG. 2 of the electronic circuit module 200 which concerns on 2nd Embodiment of this invention.
  • FIG. 2 and the principal part enlarged view of the electronic circuit module 300 which concerns on the 3rd Embodiment of this invention.
  • FIG. 2 of the electronic circuit module 400 which concerns on 4th Embodiment of this invention.
  • FIG. 9 is a diagram for explaining an example of a manufacturing method of an electronic circuit module 400 according to the fourth embodiment of the present invention shown in FIG. 9, and schematically shows a preparation process, a mounting process, and an embedded layer forming process. It is.
  • FIG. 10 is a view for explaining an example of a manufacturing method of an electronic circuit module 400 according to the fourth embodiment of the present invention continued from FIG. 10, schematically showing a groove forming step, a separation step, and a conductive film forming step, respectively.
  • FIG. It is sectional drawing of the electronic circuit module 700 of background art.
  • FIG. 1A is a perspective view of the electronic circuit module 100.
  • a second electrode 3 including electronic components 5 to 7 and a grounding electrode 3A, which will be described later, is seen through, and the other components are not shown.
  • FIG. 1B is a top view in which the electronic components 5 to 7 are similarly seen through, and the other components are not shown.
  • FIG. 2 is a cross-sectional view of the electronic circuit module 100 taken along the line AA in FIG.
  • the electronic circuit module 100 includes a circuit board 1, electronic components 5 to 7, a buried layer 8, and a conductive film 9.
  • the circuit board 1 is a multilayer board in which a circuit pattern made of a conductor is formed on the surface and inside using an insulating resin material reinforced with glass fiber or a ceramic material as a base material.
  • a dotted line is attached to the inside of the circuit board 1, but this is to show that it is a multilayer board as described above, and does not show that there is actually such an interface. .
  • the circuit board 1 includes a first main surface M1 provided with a first electrode 2, a second main surface M2 provided with a second electrode 3 including a grounding electrode 3A, and a first main surface. It has a side surface S connecting M1 and the second main surface M2, and further includes a pattern conductor 4P and a via conductor 4V as the internal conductor 4.
  • the pattern conductor 4P is a conductor formed on each main surface of the circuit board 1 and inside the circuit board 1 so as to be substantially parallel to each main surface.
  • the via conductor 4 ⁇ / b> V is a conductor formed so as to be substantially orthogonal to each main surface inside the circuit board 1.
  • the circuit pattern of the circuit board 1 is formed by a combination of the pattern conductor 4P and the via conductor 4V.
  • the grounding electrode 3 ⁇ / b> A is separated from the side surface S of the circuit board 1. Therefore, the conductive path P to the ground electrode 3A includes two sets of via conductors 4V and a pattern conductor 4P in which the two sets of via conductors 4V are connected near one end and the other end. It consists of The rows of the two pairs of via conductors 4V are formed at positions that do not overlap when the electronic circuit module 100 is viewed from above. That is, the conductive path P has a bent shape.
  • At least one of the via conductors 4V constituting the conductive path P to the ground electrode 3A is exposed in at least a part of the connection region SC on the side surface S of the circuit board 1 described later.
  • the conductive path P is connected to the conductive film 9 at the exposed portion of the via conductor 4V.
  • the pattern conductor 4P may be sandwiched between at least one pair of adjacent via conductors 4V formed so as to overlap in the middle in the middle of the row of via conductors 4V. .
  • the side surface S of the circuit board 1 includes a first region S1 connected to the first main surface M1, and a second region S2 connected to the second main surface M2 and having a peripheral length longer than that of the first region. And a connection region SC connected to the first region S1 and the second region S2.
  • the circumferential length of the first region S1 and the circumferential length of the second region S2 are the length of the connection portion between the first region S1 and the first main surface M1, and the second length, respectively.
  • the length of the connecting portion between the region S2 and the second main surface M2 is indicated.
  • the peripheral length of the second region S2 of the side surface S of the circuit board 1 is longer than the peripheral length of the first region S1.
  • the connection region SC between the first region S1 and the second region S2 is curvedly expanded from the first region S1 toward the second region S2 when the electronic circuit module 100 is viewed from above. It has a different shape. Therefore, in the cross-sectional view of FIG. 2, the first region S1 to the connection region SC are illustrated as a so-called bell bottom shape.
  • the side surface S of the circuit board 1 when the electronic circuit module 100 is viewed from above, the side surface S of the circuit board 1 is a mirror surface with the AA line and a line perpendicular to the line passing through the center of the electronic circuit module 100 as a symmetry plane. It is symmetrical. Note that the side surface S of the circuit board 1 does not have to have the above-described symmetric relationship. For example, in at least one of the four surfaces forming the side surface S of the circuit board 1, the connection region SC is changed from the first region S1 to the first region. It is only necessary to have a shape that expands toward the second region S2.
  • the electronic components 5 to 7 are not particularly limited, but are, for example, active components such as integrated circuits and semiconductor devices such as transistors, passive components such as inductors, capacitors, and resistors.
  • the electronic components 5 to 7 are connected to the first electrode 2 of the circuit board 1 by a bonding material such as solder.
  • the buried layer 8 is an insulating resin material or a material in which, for example, a glass material or silica is dispersed as a filler in an insulating resin material. A single insulating resin material that does not include a filler may be used.
  • the buried layer 8 is provided by embedding electronic components 5 to 7 in the first main surface M1 of the circuit board 1.
  • the side surface 8S of the buried layer 8 is flush with the first region S1 in a range including manufacturing variations. Note that the side surface 8S and the first region S1 do not have to be flush with each other.
  • the embedded layer 8 may be formed so that the peripheral length of the side surface 8S is shorter than the peripheral length of the first region S1. Good.
  • the conductive film 9 is a metal thin film or a conductive resin film in which a metal filler is dispersed in a resin base material.
  • the conductive film 9 is formed on a region including at least a part of the outer surface 8O including the side surface 8S and the upper surface 8U of the embedded layer 8, the first region S1, and the connection region SC.
  • the conductive film 9 formed in at least a part of the connection region SC is connected to the exposed portion of the via conductor 4V included in the conductive path P to the ground electrode 3A in the connection region SC. If the via conductor 4V included in the conductive path P also has an exposed portion in the first region S1, the conductive film 9 is also connected to the exposed portion.
  • the exposed portion of the via conductor 4V in the connection region SC on the side surface S of the circuit board 1 is different from the planar exposed portion described in the background art described above and follows the bell bottom shape of the connection region SC. It has a different shape. That is, since the exposed portion in the connection region SC of the via conductor 4V has a three-dimensional shape, the contact area with the conductive film is larger than that of the planar exposed portion, and the conductive film 9 and the ground electrode 3A. The connection with is ensured.
  • the pattern conductor 4P may be sandwiched between at least one pair of adjacent via conductors 4V formed so as to overlap in a top view.
  • the conductive film 9 formed in at least a part of the connection region SC exposes at least one pair of adjacent via conductors 4V and the pattern conductor 4P sandwiched between the adjacent via conductors 4V in the connection region SC. It will be connected to the part.
  • both external noise and noise generated from the electronic components 5 to 7 reliably flow to the ground electrode 3A, and the electronic circuit module 100 having excellent electrical characteristics can be obtained.
  • the shape from the first region S1 to the connection region SC on the side surface S of the circuit board 1 is a so-called bell bottom shape.
  • the connection region SC between the first region S1 and the second region S2 is directed from the first region S1 to the second region S2 when the electronic circuit module 100 is viewed from above. It may have a shape that spreads linearly. Even in this case, the contact area with the conductive film is sufficiently wide, and as a result, the connection between the conductive film and the grounding electrode can be ensured.
  • connection area SC is widened from the first area S1 toward the second area S2 with a predetermined inclination.
  • the lower end of the first region S1 and the upper end of the second region S2 may be on the same plane including manufacturing variations, and the connection region SC may be a horizontal plane.
  • connection area SC on the side surface S of the circuit board 1 is a staircase from the first area S1 to the second area S2 when the electronic circuit module 100 is viewed from above. You may have the shape which spreads in a shape. In this case, the contact area with the conductive film is further increased, and as a result, the connection between the conductive film and the grounding electrode can be further ensured.
  • FIGS. 5 and 6 are diagrams schematically showing a preparation process, a mounting process, a buried layer forming process, a groove forming process, a conductive film forming process, and a separation process performed in an example of the method for manufacturing the electronic circuit module 100. It is.
  • FIGS. 5 and 6 corresponds to a cross-sectional view taken along the line AA in FIG. 1B (see FIG. 2).
  • FIG. 5A is a diagram schematically illustrating a preparation process in the method for manufacturing the electronic circuit module 100.
  • the assembly board 1MB which is an assembly of the circuit boards 1, and the electronic components 5 to 7 are prepared.
  • the detailed description of the circuit board 1 and the electronic components 5 to 7 has already been made in the description of the structure of the electronic circuit module 100, and is omitted here.
  • the separation position of the collective substrate 1MB for making the electronic circuit module 100 singulated in the separation process described later is indicated by a separation line BL.
  • the separation line BL is virtual and does not indicate that such a line exists in the collective substrate 1MB.
  • some of the via conductors 4V included in the conductive path P to the ground electrode 3A have a part after a groove forming process described later with the separation line BL as a target position. It is formed at a position where it is exposed.
  • FIG. 5A as an example, two rows of via conductors 4V are formed adjacent to each other so as to be in such a position, and two rows of via conductors 4V are simultaneously formed by the groove forming step. Some are exposed.
  • FIG. 5B is a diagram schematically showing a mounting process in the method for manufacturing the electronic circuit module 100.
  • the electronic components 5 to 7 are respectively connected to the first electrode 2 provided on the first main surface M1 of the circuit board 1 in the state of the collective board 1MB so as to constitute an electronic circuit. Is done.
  • the electronic components 5 to 7 are connected to the first electrode 2 of the circuit board 1 by a bonding material such as solder. Solder bonding can be performed by selecting either flow bonding or reflow bonding in accordance with the heat resistance of the electronic components 5 to 7 and the like. Note that the electronic components 5 to 7 may be connected to the first electrode 2 by a conductive adhesive.
  • FIG. 5C is a diagram schematically showing a buried layer forming step in the method for manufacturing the electronic circuit module 100.
  • the buried layer 8 in the state of the collective buried layer 8MB is provided on the first main surface M1 of the circuit board 1 in the state of the collective substrate 1MB. Since the details of the buried layer 8 have already been described in the description of the structure of the electronic circuit module 100, a description thereof is omitted here.
  • a liquid resin is applied to the first main surface of the collective substrate 1MB on which the electronic components 5 to 7 are mounted so as to have a predetermined thickness by using, for example, a dispenser, followed by heat curing. Is done.
  • the apparatus used for coating is not limited to the above-mentioned dispenser, and an existing coating apparatus can be used. For example, various coaters such as a curtain coater and a spin coater may be used.
  • the collective embedded layer 8MB is formed by placing a sheet-like prepreg in a semi-cured state on one main surface of the collective substrate 1MB, pressing the electronic components 5 to 7 so as to be embedded, and then heat-curing. May be performed.
  • FIG. 6A is a diagram schematically illustrating a groove forming step in the method for manufacturing the electronic circuit module 100.
  • a groove T is formed from the upper surface of the collective buried layer 8MB to a predetermined depth of the collective substrate 1MB on the collective substrate 1MB on which the collective buried layer 8MB is formed on the first main surface. Therefore, the formation of the groove T separates the collective buried layer 8MB to form individual buried layers 8 in which the electronic components 5 to 7 are buried.
  • the groove T is formed in a U shape without a flat portion, it may be formed in a U shape having a flat portion.
  • the separation line BL may be a symmetrical plane, and may be formed in a pentagonal shape in which the width of the groove T changes linearly from a predetermined depth position. Furthermore, it may be formed in a step shape corresponding to the second modification described above.
  • the inner surface of the groove T corresponds to the side surface 8S of the embedded layer 8 and the first region S1 and the connection region SC of the side surface S of the circuit board 1 of the electronic circuit module 100 after being singulated.
  • some of the via conductors 4V included in the conductive path P to the ground electrode 3A are partially exposed when the trench T is formed with the separation line BL as a target position. It is formed in such a position. That is, by forming the groove T, a part of the row of the via conductors 4V inside the collective substrate 1MB is exposed in a shape following the bell bottom shape of the connection region SC. In FIG. 6A, the formation of the trench T exposes a part of the row of two pairs of via conductors 4V at the same time.
  • the formation of the groove T is performed, for example, by half-cutting a collective substrate 1MB having the collective buried layer 8MB formed on the first main surface with a dicing saw.
  • the outer peripheral portion (blade end surface) of the dicing blade is a U-shaped cross section by so-called dressing.
  • a groove T having a U-shaped cross section as described above can be obtained.
  • the groove T may be formed using a dicing blade having a U-shaped cross section in advance, or other known methods may be used.
  • FIG. 6B is a diagram schematically showing a conductive film forming step in the method for manufacturing the electronic circuit module 100.
  • the collective conductive film 9MB is formed on the upper surface 8U and the side surface 8S (outer surface 8O) of the buried layer 8, and the first region S1 and the connection region SC of the circuit board 1 in the state of the collective substrate 1MB.
  • the conductive film 9 in the state is formed. Since the detailed description of the conductive film 9 has already been made in the description of the structure of the electronic circuit module 100, it is omitted here.
  • the conductive film 9 only needs to be formed on a region including at least a part of the outer surface 8O of the buried layer 8, the first region S1, and the connection region SC.
  • the formation of the collective conductive film 9MB is performed by attaching a metal thin film to the outer surface 8O of the buried layer 8, the first region S1 and the connection region SC of the circuit board 1 by a so-called thin film forming method such as sputtering or vapor deposition. Is done.
  • the collective conductive film 9MB is formed by wetting and spreading a liquid conductive resin on the outer surface 8O of the buried layer 8, the first region S1 and the connection region SC of the circuit board 1, for example, by spin coating. The heat curing may be performed.
  • the exposed portion of the via conductor 4V included in the conductive path P to the ground electrode 3A in the connection region SC is connected to the conductive film 9 formed in at least a part of the connection region SC.
  • FIG. 6C is a diagram schematically illustrating a separation step in the method for manufacturing the electronic circuit module 100. Through the separation process, the collective substrate 1MB is separated into individual circuit boards 1, and the electronic circuit module 100 is obtained as a single piece.
  • the separation of the collective substrate 1MB in the separation process is torn at the separation line BL or cut with a dicing blade thinner than the dicing blade used in the groove forming process (see FIG. 6A) with the separation line BL as a target position. It is done by doing.
  • the fracture surface or cut surface of the collective substrate 1MB generated by this separation step becomes the second region S2 of the side surface S of the circuit board 1. For this reason, the peripheral length of the second region S2 of the circuit board 1 is longer than the peripheral length of the first region S1.
  • the electronic circuit module 200 is different from the first embodiment in that the conductive path P to the ground electrode 3A does not include the pattern conductor 4P in which two rows of via conductors 4V are connected near one end and the other end. This is different from the electronic circuit module 100 according to FIG. Since other than that is common with the electronic circuit module 100, description of a common location is abbreviate
  • FIG. 7 is a cross-sectional view of the electronic circuit module 200 corresponding to FIG.
  • the grounding electrode 3 ⁇ / b> A is adjacent to the second region S ⁇ b> 2 on the side surface S of the circuit board 1. Therefore, the conductive path P to the grounding electrode 3A does not include the pattern conductor 4P that bends the conductive path P, and is configured by a set of rows of via conductors 4V.
  • the via conductor 4V connected to the grounding electrode 3A is exposed in the second region S2.
  • a solder fillet is also formed in the second region S2, and an improvement in bonding strength is expected.
  • the row of the pair of via conductors 4V is formed such that adjacent via conductors 4V overlap each other when the electronic circuit module 200 is viewed from above.
  • the conductive film 9 formed in at least a part of the connection region SC on the side surface S of the circuit board 1 is connected to the exposed portion of the connection region SC of at least one pair of adjacent via conductors 4V. That is, in the electronic circuit module 200, since the conductive path P is not greatly bent, the distance from the conductive film 9 to the ground electrode 3A is shorter than that of the electronic circuit module 100. As a result, the electrical resistance of the conductive path P can be kept low.
  • the pattern conductor 4P may be sandwiched between adjacent via conductors 4V formed so as to overlap in the top view in the middle of the row of via conductors 4V.
  • the conductive path P to the ground electrode 3A is formed of a set of via conductors 4V.
  • the electronic circuit module 300 is characterized by the arrangement of the via conductors 4V. Since other than that is common with the electronic circuit module 200, description of a common location is abbreviate
  • FIG. 8A is a cross-sectional view of the electronic circuit module 300 corresponding to FIG.
  • FIG. 8B is an enlarged view of the main part A including the conductive path P to the ground electrode 3A in FIG.
  • the central axis of each via conductor 4V along the connection region SC (illustrated by a one-dot chain line in FIG. 8B). It is formed while shifting. Therefore, the area of the exposed portion in the connection region SC of each via conductor 4V is larger than that in the case where the central axis of each via conductor 4V is the same.
  • the electronic circuit module 400 is formed with a plurality of via conductors 4V constituting the conductive path P while shifting the central axis along the connection region SC.
  • the electronic circuit module 400 is characterized by the way in which the via conductor 4V is exposed on the side surface S of the circuit board 1 and the shape of the conductive film 9. Since other than that is common with the electronic circuit module 300, description of a common location is abbreviate
  • FIG. 9 is a cross-sectional view of the electronic circuit module 400 corresponding to FIG.
  • some of the plurality of via conductors 4V constituting the conductive path P are exposed in at least a part of each of the connection region SC and the second region S2.
  • the via conductor 4V is also exposed in the first region S1, but may not be exposed in the first region S1.
  • the conductive film 9 is formed on a region including at least a part of the outer surface 8O of the buried layer 8, the first region S1, the connection region SC, and the second region S2 on the side surface S of the circuit board 1. ing.
  • the conductive film 9 is connected to the exposed portion of the side surface S of the via conductor 4V included in the conductive path P to the ground electrode 3A. As described above, when the via conductor 4V is not exposed in the first region S1, the conductive film 9 is connected to the exposed portion in each of the connection region SC and the second region S2.
  • the conductive film 9 and the grounding electrode 3A are more reliably connected. Further, since the conductive film 9 is formed so as to reach the second region S2, the electronic circuit module 400 is formed of the conductive film 9 as compared with the electronic circuit module according to the first to third embodiments. The covering area is further increased.
  • the electronic circuit module 400 is described as the electronic circuit module 300 according to the third embodiment added with the above features.
  • the electronic circuit module 400 according to the fourth embodiment may be the electronic circuit module 200 according to the second embodiment (see FIG. 7) with the above features added.
  • FIGS. 10 and 11 are diagrams schematically showing a preparation process, a mounting process, a buried layer forming process, a groove forming process, a separating process, and a conductive film forming process performed in an example of the method for manufacturing the electronic circuit module 400. It is.
  • FIGS. 10 and 11 corresponds to a cross-sectional view taken along the line AA in FIG. 1B (see FIG. 2).
  • FIG. 10A is a diagram schematically illustrating a preparation process in the method for manufacturing the electronic circuit module 400. Since this preparation process is substantially the same as the preparation process in the method for manufacturing the electronic circuit module 100 according to the first embodiment, detailed description thereof is omitted.
  • the via conductor 4V included in the conductive path P to the ground electrode 3A is exposed to the side surface S after the groove forming step and the separating step described later with the separation line BL as a target position. It is formed in such a position.
  • FIG. 10A as an example, two pairs of via conductors 4V are formed adjacent to each other so as to be in such a position, and two sets of via conductors 4V are simultaneously formed by the groove forming step and the separating step. The columns are exposed.
  • FIG. 10B is a diagram schematically showing a mounting process in the method for manufacturing the electronic circuit module 400. Since this mounting process is the same as the mounting process in the manufacturing method of the electronic circuit module 100 according to the first embodiment, detailed description thereof is omitted.
  • FIG. 10C is a diagram schematically showing a buried layer forming step in the method for manufacturing the electronic circuit module 400. Since this buried layer forming step is the same as the buried layer forming step in the method of manufacturing the electronic circuit module 100 according to the first embodiment, detailed description thereof is omitted.
  • FIG. 11A is a view schematically showing a groove forming step in the method for manufacturing the electronic circuit module 400. Since this groove forming step is substantially the same as the groove forming step in the method of manufacturing the electronic circuit module 100 according to the first embodiment, detailed description thereof is omitted.
  • some of the via conductors 4V included in the conductive path P to the ground electrode 3A are partially exposed when the trench T is formed with the separation line BL as a target position. It is formed in such a position. That is, by forming the trench T, a part of the row of the via conductors 4V inside the collective substrate 1MB is exposed in a shape following the bell bottom shape of the first region S1 and the connection region SC on the side surface S of the circuit board 1. It will be. In FIG. 11A, the formation of the trench T exposes a part of the row of two pairs of via conductors 4V at the same time.
  • FIG. 11B is a diagram schematically illustrating a separation step in the method for manufacturing the electronic circuit module 400. Since this separation step is substantially the same as the separation step in the method of manufacturing the electronic circuit module 100 according to the first embodiment, detailed description thereof is omitted.
  • the separation step is performed prior to the conductive film forming step. Therefore, it is preferable that the separation step be performed in a state in which it does not become a messy state even after the collective substrate 1MB is attached to an adhesive sheet (not shown) and separated into individual circuit boards 1.
  • the plurality of via conductors 4V constituting the conductive path P are exposed to at least a part of the second region S2 in addition to the first region S1 and the connection region SC.
  • FIG. 11C is a diagram schematically showing a conductive film forming step in the method for manufacturing the electronic circuit module 400. Since this conductive film forming step is substantially the same as the conductive film forming step in the method of manufacturing the electronic circuit module 100 according to the first embodiment, detailed description thereof is omitted.
  • Circuit board 2. First electrode, 3. Second electrode, 3A grounding electrode, 4. Internal conductor, 4P pattern conductor, 4V via conductor, 5-7 electronic components, 8 embedded layer, 8O embedded layer outer surface, Side surface of 8S buried layer, top surface of 8U buried layer, 9 conductive film, 100 electronic circuit module, M1 first main surface, M2 second main surface, P conductive path, S side surface, S1 first region, S2 Second area, SC connection area.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

　電子回路モジュール（１００）は、回路基板（１）と、電子部品（５～７）と、埋設層（８）と、導電性膜（９）とを備える。回路基板（１）は、第１の主面（Ｍ１）と、第２の主面（Ｍ２）と、側面（Ｓ）とを有し、パターン導体（４Ｐ）とビア導体（４Ｖ）とを有する。導電性膜（９）は、接地用電極（３Ａ）への導電経路（Ｐ）に接続されている。回路基板（１）の側面（Ｓ）は、第１の領域（Ｓ１）と、周長が第１の領域（Ｓ１）より長い第２の領域（Ｓ２）と、第１の領域（Ｓ１）と第２の領域（Ｓ２）とを接続する接続領域（ＳＣ）とを有している。導電性膜（９）は、埋設層（８）の外表面、第１の領域（Ｓ１）、および接続領域（ＳＣ）のそれぞれ少なくとも一部を含んだ領域上に形成されている。接続領域（ＳＣ）の少なくとも一部に形成された導電性膜（９）は、接地用電極（３Ａ）への導電経路（Ｐ）に含まれるビア導体（４Ｖ）の、接続領域（ＳＣ）における露出部に接続されている。

Description

電子回路モジュール
　この発明は、電子回路モジュールに関するものである。
　近年、電子機器の高性能化および製造の効率化の要求に応じて、回路基板に電子部品を接続し、表面に導電性膜が設けられた埋設層に埋設してなる電子回路モジュールが用いられることが多くなっている。特開２００９－４５８４号公報（特許文献１）には、そのような電子回路モジュールの一例が提案されている。
　図１２は、特許文献１に記載されている電子回路モジュール７００の断面図である。図１２（Ａ）は、図１２（Ｂ）のＣ－Ｃ線を含む面の矢視断面図である。また、図１２（Ｂ）は、図１２（Ａ）のＢ－Ｂ線を含む面の矢視断面図である。図１２に記載の電子回路モジュール７００では、回路基板７０１、７０２にそれぞれ電子部品７０３、７０４が接続されている。電子部品７０３は、電気絶縁層７０５に埋設されており、電子部品７０４は埋設層７０６に埋設されている。回路基板７０１、７０２は、円柱状に形成されているビア７０７と、ビア受けランド７０８とにより、電気的に接続されている。
　埋設層７０６の表面には、シールド層となる導電性膜７０９が設けられている。導電性膜７０９は、円柱状に形成されているビア７１０の、軸方向の切断面と接続されており、ビア７１０とビア受けランド７０８とを介して、不図示の接地用電極に接続されている。このような電子回路モジュール７００では、上記の構造により、導電性膜７０９の接地が安定するとされている。
特開２００９－４５８４号公報
　上記の電子回路モジュール７００では、導電性膜７０９とビア７１０との接続面は、集合基板から個別の電子回路モジュール７００を得るための切断面であって、単なる平面である。そのため、導電性膜７０９とビア７１０の断面との接続面積が小さくなってしまう虞がある。したがって、導電性膜７０９と接地用電極との接続が不十分となる虞がある。
　そこで、この発明の目的は、シールド層となる導電性膜が確実に接地用電極に接続された電子回路モジュールを提供することである。
　この発明では、電子回路モジュールが備えるシールド層となる導電性膜と、接地用電極に至る導電経路に含まれるビア導体とを電気的に確実に接続するため、両者の接続構造についての改良が図られる。
　この発明に係る電子回路モジュールは、回路基板と、電子部品と、埋設層と、導電性膜と、を備える。回路基板は、第１の電極が設けられた第１の主面と、接地用電極を含む第２の電極が設けられた第２の主面と、第１の主面と第２の主面とを接続する側面とを有し、内部導体としてパターン導体とビア導体とを有する。電子部品は、第１の電極に接続されている。埋設層は、回路基板の第１の主面に、電子部品を埋設して設けられている。導電性膜は、接地用電極への導電経路に接続されている。
　回路基板の側面は、第１の主面に接続された第１の領域と、第２の主面に接続され、周長が第１の領域より長い第２の領域と、第１の領域と第２の領域とに接続された接続領域とを有している。接地用電極への導電経路は、ビア導体を含んでなる。導電性膜は、埋設層の外表面、第１の領域、および接続領域のそれぞれ少なくとも一部を含んだ領域上に形成されている。そして、接続領域の少なくとも一部に形成された導電性膜は、接地用電極への導電経路に含まれるビア導体の、接続領域における露出部に接続されている。
　上記の電子回路モジュールでは、第２の領域の周長が第１の領域の周長より長く、第１の領域と第２の領域との接続領域は、電子回路モジュールを上面視したとき、第１の領域から第２の領域に向かって広がるような形状を有している。ここで、第１の領域の周長とは、第１の領域と第１の主面との接続部分の長さを指す。また、第２の領域の周長とは、第２の領域と第２の主面との接続部分の長さを指す。さらに、電子回路モジュールを上面視するとは、回路基板１の第１の主面側から電子回路モジュールを見ることを指す。
　すなわち、ビア導体の接続領域における露出部は、前述の背景技術で説明した平面的な露出部とは異なり、立体的な形状を有するため、平面的な露出部と比べて導電性膜との接触面積が大きくなる。したがって、導電性膜と接地用電極とが確実に接続され、高いシールド効果を得ることができる。なお、この発明においては、ビア導体の軸方向の断面は円形に限らず、その他の形状であってもよい。
　この発明に係る電子回路モジュールは、以下の特徴を備えることが好ましい。すなわち、接地用電極への導電経路は、複数のビア導体を含んでいる。これらの複数のビア導体は、電子回路モジュールを上面視したとき、隣り合うビア導体同士が重なるように形成されている。そして、接続領域の少なくとも一部に形成された導電性膜は、少なくとも一組の隣り合うビア導体の、接続領域における露出部に接続されている。
　上記の電子回路モジュールでは、接地用電極への導電経路は、複数のビア導体を含み、隣り合うビア導体同士が上面視で重なるように形成されている。すなわち、導電性膜から接地用電極までの導電経路は、実質的に電気抵抗がパターン導体よりも低いビア導体によって引き回されている。そして、導電性膜から接地用電極までの距離が短くなるように構成されている。したがって、導電経路の電気抵抗が低く抑えられるため、高いシールド効果を得ることができる。
　この発明に係る電子回路モジュールにおける前述の好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、上記の複数のビア導体は、電子回路モジュールを上面視したとき、接続領域に沿って各ビア導体の中心軸をずらしながら形成されている。
　上記の電子回路モジュールでは、接地用電極への導電経路に係る複数のビア導体が接続領域に沿って形成されているため、各ビア導体の接続領域における露出部の面積は、各ビア導体の中心軸が同じ場合に比べてさらに大きくなっている。したがって、導電性膜と接地用電極とがより確実に接続され、より高いシールド効果を得ることができる。
　この発明に係る電子回路モジュールにおける前述の好ましい実施形態は、以下の別の特徴を備えることがさらに好ましい。また、前述の特徴を備えたさらに好ましい実施形態においても、以下の別の特徴を備えることがさらに好ましい。すなわち、少なくとも一組の前記隣り合うビア導体は、前記パターン導体を挟んで形成されている。そして、接続領域の少なくとも一部に形成された導電性膜は、少なくとも一組の隣り合うビア導体、および隣り合うビア導体に挟まれたパターン導体の、接続領域における露出部に接続されている。
　上記の電子回路モジュールでは、導電性膜に接続されている、接地用電極への導電経路に係る少なくとも一組の隣り合うビア導体は、パターン導体を挟んで形成されている。すなわち、ビア導体に挟まれたパターン導体も、確実に接地用電極への導電経路に接続されている。したがって、外部からのノイズと電子部品から発生するノイズとが、共に確実に接地用電極に流れることになるため、優れた電気的特性を得ることができる。
　また、上記の回路モジュールでは、パターン導体と導電性膜とが確実に接続されている。したがって、電子部品から発生するノイズが、導電性膜を介して分散して複数の接地用電極に流れることも、優れた電気的特性に寄与している。
　この発明に係る電子回路モジュールにおける前述の好ましい実施形態は、以下のさらに別の特徴を備えることがさらに好ましい。また、前述の特徴または別の特徴を備えたさらに好ましい実施形態においても、以下のさらに別の特徴を備えることがさらに好ましい。すなわち、導電性膜は、埋設層の外表面、第１の領域、接続領域、および第２の領域のそれぞれ少なくとも一部を含んだ領域上に形成されている。そして、接続領域および第２の領域のそれぞれ少なくとも一部に形成された導電性膜は、複数のビア導体の、接続領域および第２の領域のそれぞれにおける露出部に接続されている。
　上記の電子回路モジュールでは、導電性膜が接続領域および第２の領域のそれぞれ少なくとも一部に形成されている。そして、導電性膜は、複数のビア導体の、接続領域および第２の領域のそれぞれにおける露出部に接続されている。したがって、導電性膜と接地用電極とがさらに確実に接続され、かつ導電性膜が第２の領域まで到達して形成されているため、さらに高いシールド効果を得ることができる。また、電子回路モジュールを電子機器の回路基板にはんだを用いて実装する際に、第２の領域にもはんだフィレットが形成されることになり、接合強度の向上が見込まれる。
　この発明に係る電子回路モジュールでは、第２の領域の周長が第１の領域の周長より長く、第１の領域と第２の領域との接続領域は、電子回路モジュールを上面視したとき、第１の領域から第２の領域に向かって広がるような形状を有している。すなわち、ビア導体の接続領域における露出部は、前述の背景技術で説明した平面的な露出部とは異なり、立体的な形状を有するため、平面的な露出部と比べて導電性膜との接触面積が大きくなる。したがって、導電性膜と接地用電極とが確実に接続され、高いシールド効果を得ることができる。
この発明の第１の実施形態に係る電子回路モジュール１００の、内部の概略構成を透視した斜視図および上面図である。 この発明の第１の実施形態に係る電子回路モジュール１００の、図１におけるＡ－Ａ線を含む面の矢視断面図である。 この発明の第１の実施形態に係る電子回路モジュール１００の第１の変形例の、図２に相当する断面図である。 この発明の第１の実施形態に係る電子回路モジュール１００の第２の変形例の、図２に相当する断面図である。 図１および図２に示したこの発明の第１の実施形態に係る電子回路モジュール１００の製造方法の一例を説明するためのもので、準備工程、実装工程、および埋設層形成工程をそれぞれ模式的に示す図である。 図５から続くこの発明の第１の実施形態に係る電子回路モジュール１００の製造方法の一例を説明するためのもので、溝形成工程、導電性膜形成工程、および分離工程をそれぞれ模式的に示す図である。 この発明の第２の実施形態に係る電子回路モジュール２００の、図２に相当する断面図である。 この発明の第３の実施形態に係る電子回路モジュール３００の、図２に相当する断面図および要部拡大図である。 この発明の第４の実施形態に係る電子回路モジュール４００の、図２に相当する断面図である。 図９に示したこの発明の第４の実施形態に係る電子回路モジュール４００の製造方法の一例を説明するためのもので、準備工程、実装工程、および埋設層形成工程をそれぞれ模式的に示す図である。 図１０から続くこの発明の第４の実施形態に係る電子回路モジュール４００の製造方法の一例を説明するためのもので、溝形成工程、分離工程、および導電性膜形成工程をそれぞれ模式的に示す図である。 背景技術の電子回路モジュール７００の断面図である。
　以下にこの発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
　（電子回路モジュールの第１の実施形態）
　この発明の第１の実施形態に係る電子回路モジュール１００について、図１および図２を用いて説明する。
　＜電子回路モジュールの構造＞
　図１（Ａ）は、電子回路モジュール１００の透視斜視図である。図１（Ａ）では、後述の電子部品５～７および接地用電極３Ａを含む第２の電極３を透視して示し、それ以外の構成要素は図示を省略している。図１（Ｂ）は、同様に電子部品５～７を透視して示し、それ以外の構成要素は図示を省略した上面図である。また、図２は、電子回路モジュール１００の、図１（Ｂ）のＡ－Ａ線を含む面の矢視断面図である。
　電子回路モジュール１００は、回路基板１と、電子部品５～７と、埋設層８と、導電性膜９と、を備える。
　回路基板１は、ガラス繊維により強化された絶縁性の樹脂材料、またはセラミック材料などを母材として、表面および内部に導体による回路パターンが形成された多層基板である。図２では回路基板１の内部に点線が付されているが、これは上記のように多層基板であることを示すためのものであり、実際にこのような界面があることを示すものではない。
　回路基板１は、第１の電極２が設けられた第１の主面Ｍ１と、接地用電極３Ａを含む第２の電極３が設けられた第２の主面Ｍ２と、第１の主面Ｍ１と第２の主面Ｍ２とを接続する側面Ｓとを有し、さらに内部導体４としてパターン導体４Ｐとビア導体４Ｖとを有する。
　ここで、パターン導体４Ｐとは、回路基板１の各主面上、および回路基板１内部において、各主面と実質的に平行となるように形成されている導体である。また、ビア導体４Ｖとは、回路基板１内部において各主面と実質的に直交するように形成されている導体である。回路基板１の回路パターンは、これらのパターン導体４Ｐおよびビア導体４Ｖの組み合わせにより形成されている。
　例えば、図２においては、接地用電極３Ａは、回路基板１の側面Ｓと離間している。そのため、接地用電極３Ａへの導電経路Ｐは、二組のビア導体４Ｖの列と、それらの二組のビア導体４Ｖの列が一端近傍および他端近傍に接続されたパターン導体４Ｐとを含んで構成されている。この二組のビア導体４Ｖの列は、電子回路モジュール１００を上面視した場合、重ならないような位置に形成されている。すなわち、導電経路Ｐは、屈曲した形状となっている。
　そして、接地用電極３Ａへの導電経路Ｐを構成するビア導体４Ｖのうち少なくとも１つは、後述する回路基板１の側面Ｓにおける接続領域ＳＣの少なくとも一部に露出している。導電経路Ｐは、後述するように、ビア導体４Ｖの露出部において、導電性膜９と接続されている。
　なお、図２に示すように、ビア導体４Ｖの列の途中において、上面視で重なるように形成された少なくとも一組の隣り合うビア導体４Ｖの間に、パターン導体４Ｐが挟まれていてもよい。
　回路基板１の側面Ｓは、第１の主面Ｍ１に接続された第１の領域Ｓ１と、第２の主面Ｍ２に接続され、周長が第１の領域より長い第２の領域Ｓ２と、第１の領域Ｓ１と第２の領域Ｓ２とに接続された接続領域ＳＣとを有している。第１の領域Ｓ１の周長、および第２の領域Ｓ２の周長とは、前述のように、それぞれ第１の領域Ｓ１と第１の主面Ｍ１との接続部分の長さ、および第２の領域Ｓ２と第２の主面Ｍ２との接続部分の長さを指す。
　回路基板１の側面Ｓは、上記のように第２の領域Ｓ２の周長が第１の領域Ｓ１の周長より長くなっている。ここで、第１の領域Ｓ１と第２の領域Ｓ２との接続領域ＳＣは、電子回路モジュール１００を上面視したとき、第１の領域Ｓ１から第２の領域Ｓ２に向かって曲線的に広がるような形状を有している。そのため、図２の断面図において、第１の領域Ｓ１から接続領域ＳＣにかけては、いわゆるベルボトム形状として図示されている。
　図１（Ｂ）においては、回路基板１の側面Ｓは、電子回路モジュール１００を上面視した場合、Ａ－Ａ線、およびそれと直交して電子回路モジュール１００の中心を通る線を対称面として鏡面対称となっている。なお、回路基板１の側面Ｓは上記の対称関係になくてもよく、例えば回路基板１の側面Ｓをなす４つの面のうちの少なくとも１つにおいて、接続領域ＳＣが第１の領域Ｓ１から第２の領域Ｓ２に向かって広がるような形状を有していればよい。
　電子部品５～７は、特に限定はされないが、例えば集積回路やトランジスタのような半導体デバイスをはじめとする能動部品、インダクタやキャパシタ、抵抗をはじめとする受動部品などである。電子部品５～７は、例えばはんだなどの接合材料により、回路基板１の第１の電極２に接続されている。
　埋設層８は、絶縁性の樹脂材料、または絶縁性の樹脂材料中にフィラーとして例えばガラス材料やシリカなどを分散させたものである。なお、フィラーを含まない、単一の絶縁性の樹脂材料であってもよい。埋設層８は、回路基板１の第１の主面Ｍ１に、電子部品５～７を埋設して設けられている。また、図１および図２に示した電子回路モジュール１００では、埋設層８の側面８Ｓは、製造上のばらつきを含む範囲において、第１の領域Ｓ１と面一となっている。なお、側面８Ｓと第１の領域Ｓ１とは、面一でなくともよく、例えば、側面８Ｓの周長が第１の領域Ｓ１の周長より短くなるように埋設層８が形成されていてもよい。
　導電性膜９は、金属薄膜、または樹脂母材中に金属フィラーを分散させた導電性樹脂膜などである。導電性膜９は、埋設層８の側面８Ｓおよび上面８Ｕを含む外表面８Ｏ、第１の領域Ｓ１、および接続領域ＳＣのそれぞれ少なくとも一部を含んだ領域上に形成されている。そして、接続領域ＳＣの少なくとも一部に形成された導電性膜９は、接地用電極３Ａへの導電経路Ｐに含まれるビア導体４Ｖの、接続領域ＳＣにおける露出部に接続されている。なお、導電経路Ｐに含まれるビア導体４Ｖが第１の領域Ｓ１にも露出部を有する場合は、導電性膜９はその露出部とも接続されることになる。
　電子回路モジュール１００では、ビア導体４Ｖの、回路基板１の側面Ｓの接続領域ＳＣにおける露出部は、前述の背景技術で説明した平面的な露出部とは異なり、接続領域ＳＣのベルボトム形状に倣った形状となっている。すなわち、ビア導体４Ｖの接続領域ＳＣにおける露出部は、立体的な形状を有するため、平面的な露出部と比べて導電性膜との接触面積が大きくなり、導電性膜９と接地用電極３Ａとの接続が確実となる。
　なお、前述のように、ビア導体４Ｖの列の途中において、上面視で重なるように形成された少なくとも一組の隣り合うビア導体４Ｖの間に、パターン導体４Ｐが挟まれている場合がある。この場合、接続領域ＳＣの少なくとも一部に形成された導電性膜９は、少なくとも一組の隣り合うビア導体４Ｖ、および隣り合うビア導体４Ｖに挟まれたパターン導体４Ｐの、接続領域ＳＣにおける露出部に接続されることになる。その結果、外部からのノイズと電子部品５～７から発生するノイズとが、共に確実に接地用電極３Ａに流れ、優れた電気的特性を有する電子回路モジュール１００を得ることができる。
　＜電子回路モジュールの第１の変形例＞
　図２では、回路基板１の側面Ｓにおける第１の領域Ｓ１から接続領域ＳＣにかけての形状は、いわゆるベルボトム形状となっているものを図示した。一方、図３に示すように、第１の領域Ｓ１と第２の領域Ｓ２との接続領域ＳＣは、電子回路モジュール１００を上面視したとき、第１の領域Ｓ１から第２の領域Ｓ２に向かって直線的に広がるような形状を有していてもよい。この場合でも、導電性膜との接触面積が十分広くなり、延いては導電性膜と接地用電極との接続を確実にすることができる。
　なお、図３では、接続領域ＳＣは所定の傾きをもって、第１の領域Ｓ１から第２の領域Ｓ２に向かって広がっている。一方、第１の領域Ｓ１の下端と第２の領域Ｓ２の上端が製造上のばらつきを含んで同一平面状にあり、接続領域ＳＣが水平面となるようにしてもよい。
　＜電子回路モジュールの第２の変形例＞
　回路基板１の側面Ｓにおける第１の領域Ｓ１から接続領域ＳＣは、図４に示すように、電子回路モジュール１００を上面視したとき、第１の領域Ｓ１から第２の領域Ｓ２に向かって階段状に広がるような形状を有していてもよい。この場合は、導電性膜との接触面積がさらに広くなり、延いては導電性膜と接地用電極との接続をさらに確実にすることができる。
　＜電子回路モジュールの製造方法＞
　この発明の第１の実施形態に係る電子回路モジュール１００の製造方法の一例について、図５および図６を用いて説明する。図５および図６は、電子回路モジュール１００の製造方法の一例において行なわれる準備工程、実装工程、埋設層形成工程、溝形成工程、導電性膜形成工程、および分離工程をそれぞれ模式的に示す図である。なお、図５および図６の各図は、図１（Ｂ）のＡ－Ａ線を含む面の矢視断面図（図２参照）に相当する。
　また、煩雑化を避けるため、図５および図６において符号を付していないものがあるが、これらについては、図２に示した電子回路モジュール１００の対応する箇所の符号を参照する。
　＜準備工程＞
　図５（Ａ）は、電子回路モジュール１００の製造方法における準備工程を模式的に示す図である。準備工程により、回路基板１の集合体である集合基板１ＭＢ、および電子部品５～７が準備される。回路基板１および電子部品５～７の詳細の説明は、電子回路モジュール１００の構造の説明で既に行なっているためここでは省略する。
　図５（Ａ）では、後述の分離工程で個片化された電子回路モジュール１００とするための、集合基板１ＭＢの分離位置が分離線ＢＬにより示されている。分離線ＢＬは仮想的なものであり、集合基板１ＭＢ内にこのような線があることを示すものではない。
　なお、集合基板１ＭＢの状態において、接地用電極３Ａへの導電経路Ｐに含まれるビア導体４Ｖのうち所定のものは、分離線ＢＬを狙い位置として、後述する溝形成工程後に、その一部が露出するような位置に形成されている。図５（Ａ）では、一例として、そのような位置となるように二組のビア導体４Ｖの列が隣接して形成されており、溝形成工程により、同時に二組のビア導体４Ｖの列の一部が露出するようになっている。
　＜実装工程＞
　図５（Ｂ）は、電子回路モジュール１００の製造方法における実装工程を模式的に示す図である。実装工程により、集合基板１ＭＢの状態にある回路基板１の第１の主面Ｍ１上に設けられている第１の電極２上に、電子部品５～７が電子回路を構成するようにそれぞれ接続される。
　図５（Ｂ）では、電子部品５～７は、例えばはんだなどの接合材料により、回路基板１の第１の電極２上に接続されている。はんだ接合は、電子部品５～７の耐熱性などに合わせて、フロー接合またはリフロー接合のいずれかを選択して行なうことができる。なお、電子部品５～７は、導電性接着剤により第１の電極２上に接続されてもよい。
　＜埋設層形成工程＞
　図５（Ｃ）は、電子回路モジュール１００の製造方法における埋設層形成工程を模式的に示す図である。埋設層形成工程により、集合基板１ＭＢの状態にある回路基板１の第１の主面Ｍ１に、集合埋設層８ＭＢの状態にある埋設層８が設けられる。埋設層８の詳細の説明は、電子回路モジュール１００の構造の説明で既に行なっているためここでは省略する。
　集合埋設層８ＭＢの形成は、電子部品５～７が実装された集合基板１ＭＢの第１の主面に、例えばディスペンサにより、所定の厚みとなるように液状の樹脂を塗布した後、加熱硬化させることにより行なわれる。塗布に用いる装置は、上記のディスペンサに限らず、既存の塗布装置を用いることができる。例えば、カーテンコーターやスピンコーターなどの種々のコーターを用いてもよい。また、集合埋設層８ＭＢの形成は、半硬化状態でシート状のプリプレグを集合基板１ＭＢの一方主面に載置し、電子部品５～７が埋設されるように押圧した後、加熱硬化させることにより行なってもよい。
　＜溝形成工程＞
　図６（Ａ）は、電子回路モジュール１００の製造方法における溝形成工程を模式的に示す図である。溝形成工程により、集合埋設層８ＭＢが第１の主面に形成された集合基板１ＭＢに、集合埋設層８ＭＢの上面から集合基板１ＭＢの所定の深さまで溝Ｔが形成される。したがって、この溝Ｔの形成により、集合埋設層８ＭＢは分離され、電子部品５～７が埋設される個々の埋設層８となる。
　図６（Ａ）では、溝Ｔを平坦部のないＵ字状に形成した場合が示されているが、平坦部を有するＵ字状となるように形成してもよい。また、前述した第１の変形例に対応して、分離線ＢＬを対称面とし、所定の深さ位置から直線的に溝Ｔの幅が変わる五角形状となるように形成してもよい。さらに、前述した第２の変形例に対応して、階段状となるように形成してもよい。
　溝Ｔの内面は、個片化された後の電子回路モジュール１００の、埋設層８の側面８Ｓ、ならびに回路基板１の側面Ｓの第１の領域Ｓ１および接続領域ＳＣに相当する。前述のように、接地用電極３Ａへの導電経路Ｐに含まれるビア導体４Ｖのうち所定のものは、分離線ＢＬを狙い位置として、溝Ｔが形成された際に、その一部が露出するような位置に形成されている。すなわち、この溝Ｔの形成により、集合基板１ＭＢ内部のビア導体４Ｖの列の一部は、接続領域ＳＣのベルボトム形状に倣った形状で露出することになる。図６（Ａ）では、溝Ｔの形成により、同時に二組のビア導体４Ｖの列の一部が露出するようになっている。
　溝Ｔの形成は、例えば、集合埋設層８ＭＢが第１の主面に形成された集合基板１ＭＢを、ダイシングソーによりハーフカットすることにより行なわれる。第１の実施形態に係る電子回路モジュール１００の製造方法の一例については、ダイシングブレードの外周部（ブレード端面）は、いわゆるドレッシングにより断面をＵ字状としたものを用いる。このようなドレッシングが十分行われたダイシングブレードを用いてハーフカットを行なうことにより、前述のような断面がＵ字状の溝Ｔを得ることができる。なお、予め断面がＵ字状となっているダイシングブレードを用いて溝Ｔの形成を行なってもよく、その他の公知の方法を用いてもよい。
　＜導電性膜形成工程＞
　図６（Ｂ）は、電子回路モジュール１００の製造方法における導電性膜形成工程を模式的に示す図である。導電性膜形成工程により、埋設層８の上面８Ｕおよび側面８Ｓ（外表面８Ｏ）、ならびに集合基板１ＭＢの状態にある回路基板１の第１の領域Ｓ１および接続領域ＳＣに、集合導電性膜９ＭＢの状態にある導電性膜９が形成される。導電性膜９の詳細の説明は、電子回路モジュール１００の構造の説明で既に行なっているためここでは省略する。なお、導電性膜９は、埋設層８の外表面８Ｏ、第１の領域Ｓ１、および接続領域ＳＣのそれぞれ少なくとも一部を含んだ領域上に形成されていればよい。
　集合導電性膜９ＭＢの形成は、埋設層８の外表面８Ｏと、回路基板１の第１の領域Ｓ１および接続領域ＳＣとに、例えばスパッタリングや蒸着などのいわゆる薄膜形成法で金属薄膜を付着させることにより行なわれる。また、集合導電性膜９ＭＢの形成は、液状の導電性樹脂を例えばスピンコート法により、埋設層８の外表面８Ｏと、回路基板１の第１の領域Ｓ１および接続領域ＳＣとに濡れ広がらせ、加熱硬化させることにより行なってもよい。
　この工程により、接地用電極３Ａへの導電経路Ｐに含まれるビア導体４Ｖの、接続領域ＳＣにおける露出部は、接続領域ＳＣの少なくとも一部に形成された導電性膜９に接続されることになる。
　＜分離工程＞
　図６（Ｃ）は、電子回路モジュール１００の製造方法における分離工程を模式的に示す図である。分離工程により、集合基板１ＭＢが個々の回路基板１に分離され、個片化された電子回路モジュール１００が得られる。
　分離工程における集合基板１ＭＢの分離は、分離線ＢＬで破断するか、分離線ＢＬを狙い位置として、溝形成工程（図６（Ａ）参照）で用いたダイシングブレードより厚みの薄いダイシングブレードで切断することにより行なわれる。この分離工程により生じる集合基板１ＭＢの破断面または切断面が、回路基板１の側面Ｓの第２の領域Ｓ２となる。このため、回路基板１の第２の領域Ｓ２の周長は、第１の領域Ｓ１の周長より長くなる。
　（電子回路モジュールの第２の実施形態）
　この発明の第２の実施形態に係る電子回路モジュール２００について、図７を用いて説明する。
　電子回路モジュール２００は、接地用電極３Ａへの導電経路Ｐが、二組のビア導体４Ｖの列が一端近傍および他端近傍に接続されたパターン導体４Ｐを含まない点が、第１の実施形態に係る電子回路モジュール１００と異なる。それ以外は電子回路モジュール１００と共通であるため、共通する箇所の説明については省略する。
　図７は、電子回路モジュール２００の、図２に相当する断面図である。電子回路モジュール２００では、接地用電極３Ａは、回路基板１の側面Ｓにおける第２の領域Ｓ２と隣接している。そのため、接地用電極３Ａへの導電経路Ｐは、導電経路Ｐを屈曲させるパターン導体４Ｐを含まず、一組のビア導体４Ｖの列で構成されている。
　また、図７の例では、接地用電極３Ａに接続されているビア導体４Ｖは、第２の領域Ｓ２に露出している。この場合、電子回路モジュール２００を電子機器の回路基板にはんだを用いて実装する際に、第２の領域Ｓ２にもはんだフィレットが形成されることになり、接合強度の向上が見込まれる。
　この一組のビア導体４Ｖの列は、電子回路モジュール２００を上面視したとき、隣り合うビア導体４Ｖ同士が重なるように形成されている。そして、回路基板１の側面Ｓにおける接続領域ＳＣの少なくとも一部に形成された導電性膜９は、少なくとも一組の隣り合うビア導体４Ｖの、接続領域ＳＣにおける露出部に接続されている。すなわち、電子回路モジュール２００は、導電経路Ｐが大きく屈曲していないため、電子回路モジュール１００に比べて導電性膜９から接地用電極３Ａまでの距離が短くなっている。その結果、導電経路Ｐの電気抵抗が低く抑えられる。
　なお、第１の実施形態と同様に、ビア導体４Ｖの列の途中において、上面視で重なるように形成された隣り合うビア導体４Ｖの間に、パターン導体４Ｐが挟まれていてもよい。
　（電子回路モジュールの第３の実施形態）
　この発明の第３の実施形態に係る電子回路モジュール３００について、図８を用いて説明する。
　電子回路モジュール３００は、第２の実施形態に係る電子回路モジュール２００と同様に、接地用電極３Ａへの導電経路Ｐが一組のビア導体４Ｖの列で形成されている。しかしながら、電子回路モジュール３００は、それらのビア導体４Ｖの配列に特徴がある。それ以外は電子回路モジュール２００と共通であるため、共通する箇所の説明については省略する。
　図８（Ａ）は、電子回路モジュール３００の、図２に相当する断面図である。また、図８（Ｂ）は、図８（Ａ）における、接地用電極３Ａへの導電経路Ｐを含む要部Ａの拡大図である。
　電子回路モジュール３００では、導電経路Ｐを構成する複数のビア導体４Ｖが、上面視したときに接続領域ＳＣに沿って各ビア導体４Ｖの中心軸（図８（Ｂ）で一点鎖線により図示）をずらしながら形成されている。そのため、各ビア導体４Ｖの接続領域ＳＣにおける露出部の面積は、各ビア導体４Ｖの中心軸が同じ場合に比べてさらに大きくなっている。
　なお、第１および第２の実施形態と同様に、ビア導体４Ｖの列の途中において、上面視で重なるように形成された隣り合うビア導体４Ｖの間に、パターン導体４Ｐが挟まれていてもよい。
　（電子回路モジュールの第４の実施形態）
　この発明の第４の実施形態に係る電子回路モジュール４００について、図９を用いて説明する。
　＜電子回路モジュールの構造＞
　電子回路モジュール４００は、第３の実施形態に係る電子回路モジュール３００と同様に、導電経路Ｐを構成する複数のビア導体４Ｖが、接続領域ＳＣに沿って中心軸をずらしながら形成されている。しかしながら、電子回路モジュール４００は、ビア導体４Ｖの回路基板１の側面Ｓにおける露出の仕方、および導電性膜９の形状に特徴がある。それ以外は電子回路モジュール３００と共通であるため、共通する箇所の説明については省略する。
　図９は、電子回路モジュール４００の、図２に相当する断面図である。電子回路モジュール４００では、導電経路Ｐを構成する複数のビア導体４Ｖのうち幾つかは、接続領域ＳＣおよび第２の領域Ｓ２のそれぞれ少なくとも一部に露出している。なお、図９の例では、ビア導体４Ｖは、第１の領域Ｓ１にも露出しているが、第１の領域Ｓ１には露出していなくてもよい。
　導電性膜９は、埋設層８の外表面８Ｏ、回路基板１の側面Ｓにおける第１の領域Ｓ１、接続領域ＳＣ、および第２の領域Ｓ２のそれぞれ少なくとも一部を含んだ領域上に形成されている。そして、導電性膜９は、接地用電極３Ａへの導電経路Ｐに含まれるビア導体４Ｖの、側面Ｓにおける露出部に接続されている。上記のように、ビア導体４Ｖが第１の領域Ｓ１には露出していない場合、導電性膜９は、接続領域ＳＣおよび第２の領域Ｓ２のそれぞれにおける露出部に接続されることになる。
　上記の特徴により、電子回路モジュール４００は、導電性膜９と接地用電極３Ａとがさらに確実に接続されている。また、導電性膜９が第２の領域Ｓ２まで到達して形成されているため、電子回路モジュール４００は、第１ないし第３の実施形態にかかる電子回路モジュールに比べて、導電性膜９による被覆面積がさらに広くなっている。
　なお、第１ないし第３の実施形態と同様に、ビア導体４Ｖの列の途中において、上面視で重なるように形成された隣り合うビア導体４Ｖの間に、パターン導体４Ｐが挟まれていてもよい。また、第４の実施形態は、電子回路モジュール４００を第３の実施形態に係る電子回路モジュール３００に上記の特徴を付加したものとして説明した。一方、第４の実施形態に係る電子回路モジュール４００は、第２の実施形態に係る電子回路モジュール２００（図７参照）に上記の特徴を付加したものとしてもよい。
　＜電子回路モジュールの製造方法＞
　この発明の第４の実施形態に係る電子回路モジュール４００の製造方法の一例について、図１０および図１１を用いて説明する。図１０および図１１は、電子回路モジュール４００の製造方法の一例において行なわれる準備工程、実装工程、埋設層形成工程、溝形成工程、分離工程、および導電性膜形成工程をそれぞれ模式的に示す図である。なお、図１０および図１１の各図は、図１（Ｂ）のＡ－Ａ線を含む面の矢視断面図（図２参照）に相当する。
　また、煩雑化を避けるため、図１０および図１１において符号を付していないものがあるが、これらについては、図２に示した電子回路モジュール１００、および図９に示した電子回路モジュール４００の対応する箇所の符号を参照する。
　＜準備工程＞
　図１０（Ａ）は、電子回路モジュール４００の製造方法における準備工程を模式的に示す図である。この準備工程は、第１の実施形態に係る電子回路モジュール１００の製造方法における準備工程と大略は同様であるため、詳細な説明を省略する。
　なお、集合基板１ＭＢの状態において、接地用電極３Ａへの導電経路Ｐに含まれるビア導体４Ｖは、分離線ＢＬを狙い位置として、後述する溝形成工程後および分離工程後に、側面Ｓに露出するような位置に形成されている。図１０（Ａ）では、一例として、そのような位置となるように二組のビア導体４Ｖの列が隣接して形成されており、溝形成工程および分離工程により、同時に二組のビア導体４Ｖの列が露出するようになっている。
　＜実装工程＞
　図１０（Ｂ）は、電子回路モジュール４００の製造方法における実装工程を模式的に示す図である。この実装工程は、第１の実施形態に係る電子回路モジュール１００の製造方法における実装工程と同様であるため、詳細な説明を省略する。
　＜埋設層形成工程＞
　図１０（Ｃ）は、電子回路モジュール４００の製造方法における埋設層形成工程を模式的に示す図である。この埋設層形成工程は、第１の実施形態に係る電子回路モジュール１００の製造方法における埋設層形成工程と同様であるため、詳細な説明を省略する。
　＜溝形成工程＞
　図１１（Ａ）は、電子回路モジュール４００の製造方法における溝形成工程を模式的に示す図である。この溝形成工程は、第１の実施形態に係る電子回路モジュール１００の製造方法における溝形成工程と大略は同様であるため、詳細な説明を省略する。
　前述のように、接地用電極３Ａへの導電経路Ｐに含まれるビア導体４Ｖのうち所定のものは、分離線ＢＬを狙い位置として、溝Ｔが形成された際に、その一部が露出するような位置に形成されている。すなわち、この溝Ｔの形成により、集合基板１ＭＢ内部のビア導体４Ｖの列の一部は、回路基板１の側面Ｓにおける第１の領域Ｓ１および接続領域ＳＣのベルボトム形状に倣った形状で露出することになる。図１１（Ａ）では、溝Ｔの形成により、同時に二組のビア導体４Ｖの列の一部が露出するようになっている。
　＜分離工程＞
　図１１（Ｂ）は、電子回路モジュール４００の製造方法における分離工程を模式的に示す図である。この分離工程は、第１の実施形態に係る電子回路モジュール１００の製造方法における分離工程と大略は同様であるため、詳細な説明を省略する。
　電子回路モジュール４００の製造方法では、電子回路モジュール１００の製造方法と異なり、導電性膜形成工程に先立って分離工程を行なう。そのため、分離工程は、集合基板１ＭＢを不図示の粘着シートなどに貼り付け、個々の回路基板１に分離した後も、乱雑な状態にならないようにした状態で行なうことが好ましい。
　この工程により、導電経路Ｐを構成する複数のビア導体４Ｖが、第１の領域Ｓ１および接続領域ＳＣに加えて、第２の領域Ｓ２の少なくとも一部にも露出することになる。
　＜導電性膜形成工程＞
　図１１（Ｃ）は、電子回路モジュール４００の製造方法における導電性膜形成工程を模式的に示す図である。この導電性膜形成工程は、第１の実施形態に係る電子回路モジュール１００の製造方法における導電性膜形成工程と大略は同様であるため、詳細な説明を省略する。
　導電性膜形成工程により、導電性膜９が埋設層８の外表面８Ｏ、ならびに回路基板１の第１の領域Ｓ１、接続領域ＳＣ、および第２の領域Ｓ２のそれぞれ少なくとも一部を含んだ領域上に形成される。そして、接地用電極３Ａへの導電経路Ｐに含まれるビア導体４Ｖの、側面Ｓにおける露出部は、上記のように形成された導電性膜９に接続されることになる。
　なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。また、この明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
　１　回路基板、２　第１の電極、３　第２の電極、３Ａ　接地用電極、４　内部導体、４Ｐ　パターン導体、４Ｖ　ビア導体、５～７　電子部品、８　埋設層、８Ｏ　埋設層の外表面、８Ｓ　埋設層の側面、８Ｕ　埋設層の上面、９　導電性膜、１００　電子回路モジュール、Ｍ１　第１の主面、Ｍ２　第２の主面、Ｐ　導電経路、Ｓ　側面、Ｓ１　第１の領域、Ｓ２　第２の領域、ＳＣ　接続領域。

Claims (5)

  1. 　第１の電極が設けられた第１の主面と、接地用電極を含む第２の電極が設けられた第２の主面と、前記第１の主面と前記第２の主面とを接続する側面とを有し、内部導体としてパターン導体とビア導体とを有する回路基板と、
    　前記第１の電極に接続された電子部品と、
    　前記回路基板の第１の主面に、前記電子部品を埋設して設けられた埋設層と、
    　前記接地用電極への導電経路に接続された導電性膜と、を備える電子回路モジュールであって、
    　前記回路基板の側面は、前記第１の主面に接続された第１の領域と、前記第２の主面に接続され、周長が前記第１の領域より長い第２の領域と、前記第１の領域と前記第２の領域とに接続された接続領域とを有し、
    　前記接地用電極への導電経路は、ビア導体を含んでなり、
    　前記導電性膜は、前記埋設層の外表面、前記第１の領域、および前記接続領域のそれぞれ少なくとも一部を含んだ領域上に形成されており、
    　前記接続領域の少なくとも一部に形成された前記導電性膜は、前記接地用電極への導電経路に含まれる前記ビア導体の、前記接続領域における露出部に接続されていることを特徴とする、電子回路モジュール。
  2. 　前記接地用電極への導電経路は、複数のビア導体を含み、
    　前記複数のビア導体は、電子回路モジュールを上面視したとき、隣り合うビア導体同士が重なるように形成されており、
    　前記接続領域の少なくとも一部に形成された前記導電性膜は、少なくとも一組の前記隣り合うビア導体の、前記接続領域における露出部に接続されていることを特徴とする、請求項１に記載の電子回路モジュール。
  3. 　前記複数のビア導体は、電子回路モジュールを上面視したとき、前記接続領域に沿って各ビア導体の中心軸をずらしながら形成されていることを特徴とする、請求項２に記載の電子回路モジュール。
  4. 　少なくとも一組の前記隣り合うビア導体は、前記パターン導体を挟んで形成されており、
    　前記接続領域の少なくとも一部に形成された前記導電性膜は、少なくとも一組の前記隣り合うビア導体、および前記隣り合うビア導体に挟まれたパターン導体の、前記接続領域における露出部に接続されていることを特徴とする、請求項２または３に記載の電子回路モジュール。
  5. 　前記導電性膜は、前記埋設層の外表面、前記第１の領域、前記接続領域、および前記第２の領域のそれぞれ少なくとも一部を含んだ領域上に形成されており、
    　前記接続領域および前記第２の領域のそれぞれ少なくとも一部に形成された前記導電性膜は、前記複数のビア導体の、前記接続領域および前記第２の領域のそれぞれにおける露出部に接続されていることを特徴とする、請求項２ないし４のいずれか１項に記載の電子回路モジュール。
PCT/JP2016/050719 2015-01-30 2016-01-12 電子回路モジュール Ceased WO2016121491A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016571914A JP6443458B2 (ja) 2015-01-30 2016-01-12 電子回路モジュール
US15/655,070 US10056311B2 (en) 2015-01-30 2017-07-20 Electronic circuit module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-016269 2015-01-30
JP2015016269 2015-01-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/655,070 Continuation US10056311B2 (en) 2015-01-30 2017-07-20 Electronic circuit module

Publications (1)

Publication Number Publication Date
WO2016121491A1 true WO2016121491A1 (ja) 2016-08-04

Family

ID=56543110

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/050719 Ceased WO2016121491A1 (ja) 2015-01-30 2016-01-12 電子回路モジュール

Country Status (3)

Country Link
US (1) US10056311B2 (ja)
JP (1) JP6443458B2 (ja)
WO (1) WO2016121491A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088219A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 フェライト基板モジュール
US20180286796A1 (en) * 2017-03-30 2018-10-04 Taiyo Yuden Co., Ltd. Electronic component module and method of manufacturing the same
CN108695300A (zh) * 2017-03-30 2018-10-23 太阳诱电株式会社 电子部件组件
WO2018221131A1 (ja) * 2017-06-01 2018-12-06 株式会社村田製作所 電子部品
CN108962845A (zh) * 2016-09-23 2018-12-07 三星电子株式会社 集成电路封装、其制造方法和包括所述封装的可穿戴设备
WO2019045088A1 (ja) * 2017-09-04 2019-03-07 株式会社村田製作所 高周波モジュールおよびその製造方法
WO2020017547A1 (ja) * 2018-07-20 2020-01-23 株式会社村田製作所 モジュール
WO2020067468A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 電子部品モジュールおよび電子部品モジュールの製造方法
CN112805414A (zh) * 2018-09-28 2021-05-14 古河电气工业株式会社 表面处理铜箔、以及使用该表面处理铜箔的覆铜板及电路基板
WO2021251160A1 (ja) * 2020-06-10 2021-12-16 株式会社村田製作所 モジュールおよび部品
CN114981965A (zh) * 2020-01-20 2022-08-30 株式会社村田制作所 半导体装置以及模块
CN116936372A (zh) * 2023-09-04 2023-10-24 日月新半导体(苏州)有限公司 集成电路封装方法以及集成电路封装产品
WO2024101174A1 (ja) * 2022-11-10 2024-05-16 ローム株式会社 半導体装置
WO2024127985A1 (ja) * 2022-12-13 2024-06-20 ローム株式会社 電子装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR102616814B1 (ko) * 2018-03-09 2023-12-21 삼성전자주식회사 반도체 패키지 및 반도체 모듈
WO2020196522A1 (ja) * 2019-03-26 2020-10-01 株式会社村田製作所 モジュール
JP7232123B2 (ja) * 2019-05-14 2023-03-02 新光電気工業株式会社 配線基板、電子装置、及び配線基板の製造方法
WO2021006141A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 モジュールおよびその製造方法
US11756894B2 (en) * 2020-05-20 2023-09-12 Qualcomm Incorporated Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods
CN219066804U (zh) * 2020-06-10 2023-05-23 株式会社村田制作所 模块
KR20220003342A (ko) * 2020-07-01 2022-01-10 삼성전기주식회사 전자 소자 패키지 및 이의 제조방법
DE102021113686A1 (de) 2021-05-27 2022-12-01 Infineon Technologies Ag Halbleitergehäuse, das einen laminierten chipträger mit metallbarrieren aufweist und verfahren zur herstellung desselben
CN115332092A (zh) * 2022-08-29 2022-11-11 江苏卓胜微电子股份有限公司 一种射频模组芯片的制作方法及封装结构
CN116741757B (zh) * 2022-09-20 2024-05-14 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004584A (ja) * 2007-06-22 2009-01-08 Panasonic Corp 部品内蔵モジュールおよびその製造方法
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
JP2010245139A (ja) * 2009-04-02 2010-10-28 Tatsuta Electric Wire & Cable Co Ltd シールドおよび放熱性を有する高周波モジュールおよびその製造方法
JP2011003584A (ja) * 2009-06-16 2011-01-06 Shinko Electric Ind Co Ltd 半導体装置
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP2015012022A (ja) * 2013-06-26 2015-01-19 イビデン株式会社 プリント配線板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69737805T2 (de) * 1996-10-14 2008-02-07 Mitsubishi Materials Corp. LC-Kompositbauteil
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
US7659604B2 (en) * 2004-03-30 2010-02-09 Panasonic Corporation Module component and method for manufacturing the same
JP2006269603A (ja) * 2005-03-23 2006-10-05 Ngk Spark Plug Co Ltd 配線基板および多数個取り用配線基板
TW200721216A (en) * 2005-09-22 2007-06-01 Murata Manufacturing Co Packaging method of electronic component module, method for manufacturing electronic apparatus using it, and electronic component module
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
FI20070415L (fi) * 2007-05-25 2008-11-26 Elcoteq Se Suojamaadoitus
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
CN102550140B (zh) * 2009-10-01 2015-05-27 松下电器产业株式会社 组件及其制造方法
TWI393239B (zh) * 2009-10-16 2013-04-11 日月光半導體製造股份有限公司 具有內屏蔽體之封裝結構及其製造方法
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP5365647B2 (ja) * 2011-02-09 2013-12-11 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール
JP5445884B2 (ja) * 2011-03-16 2014-03-19 株式会社村田製作所 電子部品
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
TW201322316A (zh) * 2011-11-25 2013-06-01 亞旭電子科技（江蘇）有限公司 系統級封裝模組件及其製造方法
US8959757B2 (en) * 2011-12-29 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US20140016293A1 (en) * 2012-07-13 2014-01-16 Wisol Co., Ltd. High frequency module having surface acoustic wave device and method for manufacturing the same
WO2016080333A1 (ja) * 2014-11-21 2016-05-26 株式会社村田製作所 モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004584A (ja) * 2007-06-22 2009-01-08 Panasonic Corp 部品内蔵モジュールおよびその製造方法
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
JP2010245139A (ja) * 2009-04-02 2010-10-28 Tatsuta Electric Wire & Cable Co Ltd シールドおよび放熱性を有する高周波モジュールおよびその製造方法
JP2011003584A (ja) * 2009-06-16 2011-01-06 Shinko Electric Ind Co Ltd 半導体装置
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP2015012022A (ja) * 2013-06-26 2015-01-19 イビデン株式会社 プリント配線板

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962845A (zh) * 2016-09-23 2018-12-07 三星电子株式会社 集成电路封装、其制造方法和包括所述封装的可穿戴设备
CN108962845B (zh) * 2016-09-23 2021-04-20 三星电子株式会社 集成电路封装、其制造方法和包括所述封装的可穿戴设备
JPWO2018088219A1 (ja) * 2016-11-11 2019-04-18 株式会社村田製作所 基板モジュール
WO2018088219A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 フェライト基板モジュール
JP2018170421A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール、及び電子部品モジュールの製造方法
JP2018170419A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
US10756024B2 (en) 2017-03-30 2020-08-25 Taiyo Yuden Co., Ltd. Electronic component module and method of manufacturing the same
CN108695300A (zh) * 2017-03-30 2018-10-23 太阳诱电株式会社 电子部件组件
US10490512B2 (en) 2017-03-30 2019-11-26 Taiyo Yuden Co., Ltd. Method of making plural electronic component modules
US20180286796A1 (en) * 2017-03-30 2018-10-04 Taiyo Yuden Co., Ltd. Electronic component module and method of manufacturing the same
WO2018221131A1 (ja) * 2017-06-01 2018-12-06 株式会社村田製作所 電子部品
JPWO2018221131A1 (ja) * 2017-06-01 2019-11-07 株式会社村田製作所 電子部品
US10971456B2 (en) 2017-06-01 2021-04-06 Murata Manufacturing Co., Ltd. Electronic component
WO2019045088A1 (ja) * 2017-09-04 2019-03-07 株式会社村田製作所 高周波モジュールおよびその製造方法
US11335645B2 (en) 2017-09-04 2022-05-17 Murata Manufacturing Co., Ltd. High-frequency module and manufacturing method thereof
WO2020017547A1 (ja) * 2018-07-20 2020-01-23 株式会社村田製作所 モジュール
US11706905B2 (en) 2018-07-20 2023-07-18 Murata Manufacturing Co., Ltd. Module
JPWO2020067468A1 (ja) * 2018-09-28 2021-08-30 株式会社村田製作所 電子部品モジュール
JP7063390B2 (ja) 2018-09-28 2022-05-09 株式会社村田製作所 電子部品モジュール
WO2020067468A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 電子部品モジュールおよび電子部品モジュールの製造方法
CN112805414B (zh) * 2018-09-28 2022-06-24 古河电气工业株式会社 表面处理铜箔、以及使用该表面处理铜箔的覆铜板及电路基板
US11510311B2 (en) 2018-09-28 2022-11-22 Murata Manufacturing Co., Ltd. Electronic component module and method for manufacturing electronic component module
CN112805414A (zh) * 2018-09-28 2021-05-14 古河电气工业株式会社 表面处理铜箔、以及使用该表面处理铜箔的覆铜板及电路基板
CN114981965A (zh) * 2020-01-20 2022-08-30 株式会社村田制作所 半导体装置以及模块
WO2021251160A1 (ja) * 2020-06-10 2021-12-16 株式会社村田製作所 モジュールおよび部品
US12495485B2 (en) 2020-06-10 2025-12-09 Murata Manufacturing Co., Ltd. Module and component
WO2024101174A1 (ja) * 2022-11-10 2024-05-16 ローム株式会社 半導体装置
WO2024127985A1 (ja) * 2022-12-13 2024-06-20 ローム株式会社 電子装置
CN116936372A (zh) * 2023-09-04 2023-10-24 日月新半导体(苏州)有限公司 集成电路封装方法以及集成电路封装产品

Also Published As

Publication number Publication date
JPWO2016121491A1 (ja) 2017-10-05
US10056311B2 (en) 2018-08-21
JP6443458B2 (ja) 2018-12-26
US20170323838A1 (en) 2017-11-09

Similar Documents

Publication Publication Date Title
JP6443458B2 (ja) 電子回路モジュール
US8809694B2 (en) Circuit module
JP6837432B2 (ja) 高周波モジュール
CN111447736B (zh) 电子设备
JP6669248B2 (ja) 回路モジュール
JP6508333B2 (ja) 電子回路モジュール
JP4930567B2 (ja) 中継基板、プリント基板ユニットおよび中継基板の製造方法
US10468316B2 (en) Electronic component mounting board, electronic device, and electronic module
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
US9613755B2 (en) Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof
TW201503777A (zh) 配線基板
JP2016027642A (ja) 半導体装置および半導体装置の製造方法
JPWO2016117122A1 (ja) 配線板の製造方法、および配線板
JP6806520B2 (ja) 半導体装置および配線基板の設計方法
JP6486251B2 (ja) 複合電子部品及びこれを用いた回路基板
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
WO2020241775A1 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2017034224A (ja) 電子モジュール
JP2015225869A (ja) 半導体装置
US9826632B2 (en) Substrate structure and the process manufacturing the same
WO2019058967A1 (ja) インダクタおよびその製造方法
JP6105517B2 (ja) 配線基板
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
WO2017065028A1 (ja) 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法
US20240063107A1 (en) Crack arrest features for miultilevel package substrate

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16743095

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016571914

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16743095

Country of ref document: EP

Kind code of ref document: A1