[go: up one dir, main page]

CN102403351A - 沟槽型垂直双扩散晶体管 - Google Patents

沟槽型垂直双扩散晶体管 Download PDF

Info

Publication number
CN102403351A
CN102403351A CN2010102800573A CN201010280057A CN102403351A CN 102403351 A CN102403351 A CN 102403351A CN 2010102800573 A CN2010102800573 A CN 2010102800573A CN 201010280057 A CN201010280057 A CN 201010280057A CN 102403351 A CN102403351 A CN 102403351A
Authority
CN
China
Prior art keywords
trench
type
vertical double
doped
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102800573A
Other languages
English (en)
Inventor
王根毅
吴宗宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab1 Co Ltd
Original Assignee
CSMC Technologies Fab1 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab1 Co Ltd filed Critical CSMC Technologies Fab1 Co Ltd
Priority to CN2010102800573A priority Critical patent/CN102403351A/zh
Priority to JP2013527448A priority patent/JP2013539906A/ja
Priority to PCT/CN2011/070950 priority patent/WO2012034372A1/en
Publication of CN102403351A publication Critical patent/CN102403351A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种沟槽型垂直双扩散晶体管，源电极金属层填充在位于相邻两源掺杂区之间的接触孔内，并在接触孔下方形成一重掺杂的体接触区域，此时，该TDMOS结构中金属均通过接触孔内填充的金属层与硅体接触，接触孔侧壁接触的硅体为第一半导体类型掺杂的源区，接触孔底部接触的硅体为第二半导体类型掺杂的体接触区，二者均为重掺杂区域，从而有效防止了金属与轻掺杂硅体接触产生的各种寄生效应，改善TDMOS晶体管性能。

Description

沟槽型垂直双扩散晶体管
技术领域
本发明涉及晶体管结构，具体涉及一种沟槽型垂直双扩散晶体管结构，属于半导体技术领域。
背景技术
双扩散晶体管(DMOS)是采用大规模集成电路精细工艺制造的分立器件，由于DMOS晶体管比双极型功率器件具有许多优良性能，如：高输入阻抗、低驱动电流、开关速度快、具有负的电流温度系数、有良好的电流自调节能力、热稳定性好、没有二次击穿等，目前已广泛应用于各种电子设备中，在高压大电流的电路应用中逐步取代了许多原来为双极型功率器件所占据的领域。
一种特定的DMOS晶体管成为沟槽型双扩散晶体管(TDMOS)，其中的沟道是垂直形成的，而栅极形成于在源和漏之间延伸的沟槽中。内衬栅氧化层并填充多晶硅的沟槽结构相比普通的DMOS晶体管结构，对电流的限制更少，从而提供了较低的导通电阻值。TDMOS晶体管的源极和漏极分别位于半导体衬底的两面，通常其源极位于衬底正面，且各晶体管的源极连接在一起，而漏极位于衬底背面，通过在半导体衬底背面覆盖一金属层直接引出漏电极。TDMOS晶体管结构在美国专利US5541425和US5072266中均有详细描述。
图1所示为传统的TDMOS晶体管结构。
如图1所示，传统的TDMOS晶体管100包括：一N+半导体衬底101以及依次位于其表面的N-外延层102和P型阱区103，多晶硅栅极130位于延伸至外延层102的沟槽内，其与N-外延层102、P型阱区103以及N+掺杂的源区111间有栅氧化层131隔开，该TDMOS晶体管100的漏电极由N+半导体衬底101底面覆盖的漏极金属层120引出，其源电极由覆盖N+掺杂的源区111表面的源极金属层110引出。由图1所示可知，该结构中，源极金属层110位于P型阱区103表面，其与硅体区接触的部分为轻掺杂的P型阱区103，此处金属-半导体接触易引发各种寄生效应，影响晶体管性能。
发明内容
本发明要解决的技术问题是，提供一种沟槽型垂直双扩散晶体管(TDMOS)，改善现有结构中的金属接触，防止各种寄生效应的产生，进一步改善器件性能。
为解决上述技术问题，本发明提供的TDMOS晶体管包括：
第一半导体类型的半导体衬底(201)；
位于半导体衬底(201)表面的第一半导体类型掺杂的外延层(202)；
位于外延层(202)内的、第二半导体类型掺杂的阱区(203)；
若干位于阱区(203)内的第一沟槽(210)，其沟槽深度大于阱区(203)深度，延伸至外延层(202)内，且该第一沟槽(210)内衬栅氧化层(212)并填充多晶硅形成多晶硅栅(211)；
以及：
若干位于阱区(203)内相邻两第一沟槽(210)之间的接触孔(220)，其内填充有第一金属层(230)用以引出源电极；
若干位于接触孔(220)下方的第二半导体类型掺杂的体接触区(204)；
若干位于阱区(203)内第一沟槽(210)和接触孔(220)之间的第一半导体类型掺杂的源区(231)。
进一步的，半导体衬底(201)和第一半导体类型掺杂的源区(231)均为重掺杂，且源区(231)掺杂浓度小于半导体衬底(201)的掺杂浓度；外延层(202)为轻掺杂，且外延层(202)的掺杂浓度小于半导体衬底(201)和源区(231)的掺杂浓度。
进一步的，体接触区(204)为重掺杂，阱区(203)为轻掺杂，即：体接触区(204)的掺杂浓度大于阱区(203)的掺杂浓度。
进一步的，接触孔(220)孔径为0.5μm～1μm，孔深为0.35μm～1μm，该接触孔(220)的孔深大于源区(231)的离子注入深度、且远小于第一沟槽(210)的沟槽深度。
进一步的，第一沟槽(210)内衬的栅氧化层(212)向外延伸至覆盖源区(231)表面。
进一步的，多晶硅栅(211)表面覆盖有氧化层(214)。
进一步的，覆盖源区(231)表面的栅氧化层(212)和覆盖多晶硅栅(211)表面的氧化层(214)表面均覆盖有一绝缘介质层(213)。
可选的，栅氧化层(212)和氧化层(214)表面覆盖的绝缘介质层(213)为硼磷硅玻璃(BPSG)。
进一步的，绝缘介质层(213)表面覆盖有第一金属层(230)，其与接触孔(220)内填充的第一金属层(230)同步形成，且二者连为一体。
进一步的，第一金属层(230)为一叠层结构，包括：粘合层(232)和第二金属层(233)。
可选的，粘合层(232)为Ti/TiN叠层，第二金属层(233)为AlSiCu合金。
作为最佳实施方案，第一半导体类型掺杂为N型掺杂，第二半导体类型掺杂为P型掺杂。
作为又一实施方案，第一半导体类型掺杂为P型掺杂，第二半导体类型掺杂为N型掺杂。
本发明的技术效果是，通过将用以引出源电极的金属层填充在位于相邻两源区(231)之间的接触孔(220)内，并在接触孔(220)下方形成一重掺杂的体接触区域(204)，此时，该TDMOS结构中金属均通过接触孔(220)内填充的第一金属层(230)与硅体接触，接触孔(220)侧壁接触的硅体为第一半导体类型掺杂的源区(231)，接触孔(220)底部接触的硅体为第二半导体类型掺杂的体接触区(204)，二者均为重掺杂区域，即：本发明提供的TDMOS晶体管结构中，源极金属层与硅体接触的区域均为重掺杂区域，有效防止了金属与轻掺杂硅体接触产生的各种寄生效应，改善TDMOS晶体管性能。
附图说明
图1为现有沟槽型垂直双扩散晶体管结构示意图；
图2为本发明提供的沟槽型垂直双扩散晶体管结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
图2为本发明提供的沟槽型垂直双扩散晶体管(TDMOS)结构示意图。
如图2所示，TDMOS晶体管200包括：
第一半导体类型的半导体衬底201；
位于半导体衬底201表面的第一半导体类型掺杂的外延层202；
位于外延层202内的、第二半导体类型掺杂的阱区203；
若干位于阱区203内的第一沟槽210，其沟槽深度大于阱区203深度，延伸至外延层202内，且该第一沟槽210内衬栅氧化层212并填充多晶硅形成多晶硅栅211；
以及：
若干位于阱区203内相邻两第一沟槽210之间的接触孔220，其内填充有第一金属层230用以引出源电极；
若干位于接触孔220下方的第二半导体类型掺杂的体接触区204；
若干位于阱区203内第一沟槽210和接触孔220之间的第一半导体类型掺杂的源区231。
本具体实施方式提供的TDMOS晶体管200结构中，半导体衬底201和源区231均为重掺杂，且源区231掺杂浓度小于半导体衬底201的掺杂浓度，外延层202为轻掺杂，且外延层202的掺杂浓度小于半导体衬底201和源区231的掺杂浓度；体接触区204为重掺杂，阱区203为轻掺杂，即：体接触区204的掺杂浓度大于阱区203的掺杂浓度。
本具体实施方式提供的TDMOS晶体管200结构中，接触孔220孔径为0.5μm～1μm，孔深为0.35μm～1μm，该接触孔220的孔深大于源区231的离子注入深度、且远小于第一沟槽210的沟槽深度。
作为最佳实施例，接触孔220孔径为0.75μm，孔深为0.7μm，且接触孔220位于阱区203内，其孔深小于阱区203的深度。
本具体实施方式提供的TDMOS晶体管200结构中，第一沟槽210内衬的栅氧化层212向外延伸并覆盖源区231表面，多晶硅栅211上表面覆盖有氧化层214。
作为又一实施例，源区231和多晶硅栅211表面均覆盖有一薄层氧化层214。
本具体实施方式提供的TDMOS晶体管200结构中，覆盖源区231表面的栅氧化层212和覆盖多晶硅栅211上表面的氧化层214表面均覆盖有一绝缘介质层213。
作为最佳实施例，栅氧化层212和氧化层214表面覆盖的绝缘介质层213为硼磷硅玻璃(BPSG)。
本具体实施方式提供的TDMOS晶体管200结构中，绝缘介质层213表面覆盖有第一金属层230，其与接触孔220内填充的第一金属层230同步形成，且二者连为一体。在本具体实施方式中，第一金属层230为一叠层结构，包含粘合层232和第二金属层233。
作为最佳实施例，粘合层232为Ti/TiN叠层，用以在有源区(即第一半导体类型掺杂的源区231)和体接触区204、栅极接触区域形成金属接触，由于Ti/TiN具有良好的填充能力，且与硅体间的结合能力强，与绝缘介质层213结合紧密，大大提高了金属结构的稳定性；第二金属层233为AlSiCu合金，作为源电极金属层，用以连接外部源电极。
作为最佳实施方案，第一半导体类型掺杂为N型掺杂，第二半导体类型掺杂为P型掺杂，即：所采用的半导体衬底201为N型衬底，充当TDMOS晶体管200的漏区，位于半导体衬底201表面的外延层202也为N型，且其掺杂浓度小于半导体衬底201的掺杂浓度，源掺杂区231为N型重掺杂区域，该TDMOS晶体管200为一垂直结构的NPN晶体管，其沟道区为N+掺杂的源区231下方至N型外延层202沿沟槽210侧壁的P型轻掺杂的区域。TDMOS晶体管200工作时，其漏电极由位于半导体衬底201底面的金属层引出，栅极211和源区231之间所加正压VGS＞阈值电压Vt时，P型沟道反型成N型成为反型层，源区231和漏区(即：半导体衬底201)之间的结构由N+-P-N+变为了N+-N-N+，在VDS的作用下，N型源区的电子经过沟道区到达漏区，形成由漏流向源的漏源电流。显然，VGS的数值越大，表面处的电子密度越大，相对的沟道电阻越小，在同样的VDS的作用下，漏源电流越大。电子流经沟道后改为垂直方向，由半导体衬底201流出。
作为又一实施方案，第一半导体类型掺杂为P型掺杂，第二半导体类型掺杂为N型掺杂，即：所采用的半导体衬底201为P型衬底，充当TDMOS晶体管200的漏区，位于半导体衬底201表面的外延层202也为P型，且其掺杂浓度小于半导体衬底201的掺杂浓度，源掺杂区231为P型重掺杂区域，该TDMOS晶体管200为一垂直结构的PNP晶体管，其沟道区为P+掺杂的源区231下方至P型外延层202沿沟槽210侧壁的N型轻掺杂的区域。TDMOS晶体管200工作时，其漏电极由位于半导体衬底201底面的金属层引出，栅极211和源区231之间加负压VGS，当|VGS|＞阈值电压|Vt|时，N型沟道反型成P型成为反型层，源区231和漏区(即：半导体衬底201)之间的结构由P+-N-P+变为了P+-P-P+，在相对于源电极端为负的漏源电压的作用下，源端的正电荷空穴经过导通的P型沟道到达漏端，形成从源到漏的源漏电流，VGS越负(绝对值越大)，沟道的导通电阻越小，电流的数值越大。
本具体实施方式提供的TDMOS晶体管200结构中，将用以引出源电极的金属层230填充在位于相邻两源区231之间的接触孔220内，并在接触孔220下方形成一重掺杂的体接触区域204，此时，该TDMOS晶体管200结构中金属均通过接触孔220内填充的金属层230与硅体接触，接触孔220侧壁接触的硅体为第一半导体类型掺杂的源区231，接触孔220底部接触的硅体为第二半导体类型掺杂的体接触区204，二者均为重掺杂区域，即：本具体实施方式提供的TDMOS晶体管200结构中，源极金属层230与硅体接触的区域均为重掺杂区域，有效防止了金属与轻掺杂硅体接触产生的各种寄生效应，改善TDMOS晶体管性能。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (13)

1.一种沟槽型垂直双扩散晶体管，包括：
第一半导体类型的半导体衬底；
第一半导体类型掺杂的外延层，位于所述半导体衬底表面；
第二半导体类型掺杂的阱区，位于所述外延层内；
若干第一沟槽，位于所述阱区内，其内衬薄栅氧化层并填充有多晶硅形成多晶硅栅；
其特征在于，所述沟槽型垂直双扩散晶体管还包括：
若干接触孔，位于所述阱区内相邻两所述第一沟槽之间，其内填充有第一金属层用以引出源电极；
若干第二半导体类型掺杂的体接触区域，位于所述接触孔下方；
若干第一半导体类型掺杂的源区，位于所述阱区内第一沟槽与接触孔之间。
2.根据权利要求1所述的沟槽型垂直双扩散晶体管，其特征在于，所述接触孔孔径为0.5μm～1μm，孔深为0.35μm～1μm，所述接触孔的孔深大于所述源区的离子注入深度、远小于所述第一沟槽的沟槽深度。
3.根据权利要求1所述的沟槽型垂直双扩散晶体管，其特征在于，所述体接触区的掺杂浓度大于所述阱区的掺杂浓度。
4.根据权利要求1所述的沟槽型垂直双扩散晶体管，其特征在于，所述第一沟槽内衬的栅氧化层向外延伸至覆盖所述源区表面。
5.根据权利要求4所述的沟槽型垂直双扩散晶体管，其特征在于，所述多晶硅栅表面覆盖一氧化层。
6.根据权利要求5所述的沟槽型垂直双扩散晶体管，其特征在于，所述覆盖源区表面的栅氧化层以及所述覆盖多晶硅栅表面的氧化层表面均覆盖一绝缘介质层。
7.根据权利要求6所述的沟槽型垂直双扩散晶体管，其特征在于，所述绝缘介质层为硼磷硅玻璃层。
8.根据权利要求6所述的沟槽型垂直双扩散晶体管，其特征在于，所述绝缘介质层表面覆盖第一金属层，其与所述接触孔内填充的第一金属层同步形成，且二者连为一体。
9.根据权利要求8所述的沟槽型垂直双扩散晶体管，其特征在于，所述第一金属层为一叠层结构，包括粘合层和第二金属层。
10.根据权利要求9所述的沟槽型垂直双扩散晶体管，其特征在于，所述粘合层为Ti/TiN叠层结构。
11.根据权利要求9所述的沟槽型垂直双扩散晶体管，其特征在于，所述第二金属层为AlSiCu合金。
12.根据权利要求1～11中任意一项所述的沟槽型垂直双扩散晶体管，其特征在于，所述第一半导体类型掺杂为N型掺杂，第二半导体类型掺杂为P型掺杂。
13.根据权利要求1～11中任意一项所述的沟槽型垂直双扩散晶体管，其特征在于，所述第一半导体类型掺杂为P型掺杂，第二半导体类型掺杂为N型掺杂。
CN2010102800573A 2010-09-14 2010-09-14 沟槽型垂直双扩散晶体管 Pending CN102403351A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010102800573A CN102403351A (zh) 2010-09-14 2010-09-14 沟槽型垂直双扩散晶体管
JP2013527448A JP2013539906A (ja) 2010-09-14 2011-02-12 トレンチ垂直の二重拡散金属酸化物半導体トランジスター
PCT/CN2011/070950 WO2012034372A1 (en) 2010-09-14 2011-02-12 Trench vertical double diffused metal oxide semiconductor transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102800573A CN102403351A (zh) 2010-09-14 2010-09-14 沟槽型垂直双扩散晶体管

Publications (1)

Publication Number Publication Date
CN102403351A true CN102403351A (zh) 2012-04-04

Family

ID=45830961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102800573A Pending CN102403351A (zh) 2010-09-14 2010-09-14 沟槽型垂直双扩散晶体管

Country Status (3)

Country Link
JP (1) JP2013539906A (zh)
CN (1) CN102403351A (zh)
WO (1) WO2012034372A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224164A (zh) * 2021-04-21 2021-08-06 电子科技大学 一种超结mos器件
CN113937746A (zh) * 2021-10-22 2022-01-14 深圳市良标科技有限公司 一种用于电源管理的防倒灌电路
WO2022062941A1 (zh) * 2020-09-24 2022-03-31 江苏宏微科技股份有限公司 一种功率器件及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6577558B2 (ja) * 2012-08-21 2019-09-18 ローム株式会社 半導体装置
CN113990932A (zh) * 2021-10-28 2022-01-28 电子科技大学 一种半导体纵向器件及制备方法
CN116995096A (zh) * 2023-03-14 2023-11-03 安徽芯塔电子科技有限公司 平面型mosfet器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223708A (ja) * 1999-02-04 2000-08-11 Toshiba Corp 半導体装置
US20040021174A1 (en) * 2002-04-24 2004-02-05 Kenya Kobayashi Vertical MOSFET reduced in cell size and method of producing the same
US20080073714A1 (en) * 2002-07-19 2008-03-27 Nobuyuki Shirai Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674766A (en) * 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
JP4632797B2 (ja) * 2005-01-21 2011-02-16 新電元工業株式会社 半導体装置、半導体装置の製造方法
EP1959495B1 (en) * 2005-11-22 2017-09-20 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device
US20090315104A1 (en) * 2008-06-20 2009-12-24 Force Mos Technology Co. Ltd. Trench MOSFET with shallow trench structures
US8193579B2 (en) * 2008-07-29 2012-06-05 Rohm Co., Ltd. Trench type semiconductor device and fabrication method for the same
US8022471B2 (en) * 2008-12-31 2011-09-20 Force-Mos Technology Corp. Trench metal oxide semiconductor field effect transistor (MOSFET) with low gate to drain coupled charges (Qgd) structures
JP2010186760A (ja) * 2009-02-10 2010-08-26 Panasonic Corp 半導体装置および半導体装置の製造方法
US20100200912A1 (en) * 2009-02-11 2010-08-12 Force Mos Technology Co. Ltd. Mosfets with terrace irench gate and improved source-body contact
JP5775268B2 (ja) * 2010-06-09 2015-09-09 ローム株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223708A (ja) * 1999-02-04 2000-08-11 Toshiba Corp 半導体装置
US20040021174A1 (en) * 2002-04-24 2004-02-05 Kenya Kobayashi Vertical MOSFET reduced in cell size and method of producing the same
US20080073714A1 (en) * 2002-07-19 2008-03-27 Nobuyuki Shirai Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022062941A1 (zh) * 2020-09-24 2022-03-31 江苏宏微科技股份有限公司 一种功率器件及其制作方法
CN113224164A (zh) * 2021-04-21 2021-08-06 电子科技大学 一种超结mos器件
CN113224164B (zh) * 2021-04-21 2022-03-29 电子科技大学 一种超结mos器件
CN113937746A (zh) * 2021-10-22 2022-01-14 深圳市良标科技有限公司 一种用于电源管理的防倒灌电路

Also Published As

Publication number Publication date
WO2012034372A1 (en) 2012-03-22
JP2013539906A (ja) 2013-10-28
WO2012034372A8 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
CN103329268B (zh) 半导体器件及制造其的方法
CN113130627B (zh) 一种集成沟道二极管的碳化硅鳍状栅mosfet
CN103715238B (zh) 一种超低比导通电阻的横向高压器件
CN102969358B (zh) 一种横向高压功率半导体器件
JP4028333B2 (ja) 半導体装置
US9018700B2 (en) Direct-drain trench FET with source and drain isolation
CN109166924B (zh) 一种横向mos型功率半导体器件及其制备方法
CN103311304B (zh) 半导体器件
CN111180521B (zh) 一种降低开关损耗的半导体结构及制造方法
CN102403351A (zh) 沟槽型垂直双扩散晶体管
CN107546274A (zh) 一种具有阶梯型沟槽的ldmos器件
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN103022134A (zh) 一种超低比导通电阻的soi横向高压功率器件
CN101656269B (zh) 具有低导通电阻的沟槽dmos器件
CN102403352A (zh) 一种mos晶体管
CN104752512A (zh) 一种具有多电极结构的横向高压器件
CN105489644A (zh) Igbt器件及其制作方法
CN103985744B (zh) 半导体装置
CN106601795B (zh) 一种沟槽式场效应晶体管及其制造方法
CN115050815B (zh) 一种自保护的半导体结构及制造方法
CN110112218A (zh) 一种具有单侧掩蔽层的碳化硅mosfet器件
CN216671637U (zh) 高可靠性mosfet晶体管
CN213366605U (zh) 耐击穿mosfet器件
CN104241341A (zh) 一种高频低功耗的功率mos场效应管器件
CN117425965A (zh) 碳化硅半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120404