[go: up one dir, main page]

CN102403338B - SiC半导体器件及其制造方法 - Google Patents

SiC半导体器件及其制造方法 Download PDF

Info

Publication number
CN102403338B
CN102403338B CN201110281178.4A CN201110281178A CN102403338B CN 102403338 B CN102403338 B CN 102403338B CN 201110281178 A CN201110281178 A CN 201110281178A CN 102403338 B CN102403338 B CN 102403338B
Authority
CN
China
Prior art keywords
source region
region
impurity concentration
source
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110281178.4A
Other languages
English (en)
Other versions
CN102403338A (zh
Inventor
山本敏雅
杉本雅裕
高谷秀史
森本淳
副岛成雅
石川刚
渡边行彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of CN102403338A publication Critical patent/CN102403338A/zh
Application granted granted Critical
Publication of CN102403338B publication Critical patent/CN102403338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/035—Etching a recess in the emitter region 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

一种SiC半导体器件，包括：按下述顺序堆叠的衬底(1)、漂移层(2)和基极区(3)；第一和第二源极区(4a，4b)和基极区中的接触层(5)；穿透所述源极和基极区的沟槽(6)；沟槽中的栅电极(8)；覆盖栅电极，具有接触孔的层间绝缘膜(10)；经由所述接触孔与所述源极区和所述接触层耦合的源电极(9)；衬底上的漏电极(11)；以及金属硅化物膜(30)。高浓度的第二源极区比低浓度的第一源极区更浅，且高浓度的第二源极区具有被层间绝缘膜覆盖的部分，该部分包括表面附近的低浓度的第一部以及比第一部深的高浓度的第二部。第二部上的金属硅化物膜的厚度大于第一部上的金属硅化物膜的厚度。

Description

SiC半导体器件及其制造方法
技术领域
本发明涉及一种具有沟槽栅极结构的碳化硅半导体器件以及制造碳化硅半导体器件的方法。
背景技术
近来，用碳化硅(即SiC)制造功率器件以便获得高的电场击穿强度。由于SiC半导体器件具有高的电场击穿强度，所以器件能够控制大电流。因此，可以将所述器件用于各种领域。例如，在汽车工业领域中，可以使用该器件控制混合动力车辆(即HV)、电动车辆(即EV)、燃料电池车辆(FCV)等中的电动机。
在SiC半导体器件中，为了让大电流流动，增加沟道密度是有效的。在硅晶体管中，沟槽栅极型MOSFET能够流动大电流。SiC半导体器件能够具有沟槽栅极结构。例如，在对应于US2009/0236612的JP-A-2009-231545中，描述了沟槽栅极型SiC半导体器件。
不过，当在SiC衬底中形成沟槽栅极型MOSFET时，出现了如下困难。
在形成栅极氧化物膜时，损伤和/或杂质保留在SiC衬底的表面部(portion)中。在先前的过程期间在衬底中引入了损伤和杂质。具体而言，沟槽蚀刻过程中导致的损伤可能仍然保留在沟槽蚀刻过程中形成的沟槽的侧壁上。在损伤保留在侧壁上时，电流可能通过损伤泄露。因此，为了去除损伤，可以执行氢蚀刻过程和/或牺牲氧化过程。
不过，高杂质浓度区中的氧化速率高，使得高杂质浓度区被迅速氧化。因此，在去除损伤并进行牺牲氧化过程直到完全去除损伤时，具有高杂质浓度并形成于沟槽肩部(即沟槽的开口侧的角落)的源极区中的表面浓度不维持为高浓度。具体而言，与源电极之间的接触部的浓度不维持在高浓度。因此，接触电阻增大。
例如，为了增大源极区的浓度以高于接触部，通过离子注入方法形成深处位置设置的源极区的一部分(part)，使用磷(即，P)，通过离子注入方法形成浅位置处设置的源极区的另一部分，使得浅位置处源极区的浓度高于深位置处源极区的浓度。例如，浅位置处源极区的浓度为1×1020cm-3。在这一制造过程中，浅位置处源极区的接触部的杂质浓度高于深位置处源极区的接触部，从而减小了接触电阻。不过，浅位置处源极区的所述部分被快速氧化效应氧化，之后，在去除牺牲氧化膜后去除浅位置处源极区的所述部分。因此，可以去除源极区中具有高杂质浓度的所述部分。因此，源极区和源电极之间的接触部不提供高杂质浓度部，因此，接触电阻增大。此外，源极区的厚度被减薄，从而减小了电流路径的截面积。因此，进一步减小了电阻。
不仅在通过利用两种不同离子，例如氮和磷的方法形成源极区的情况下，而且在通过利用同一种离子的方法形成源极区(使得源极区在浅位置处的部分杂质浓度高于源极区在深位置处的部分)的情况下，都可能出现类似的困难。此外，不仅在沟槽栅极型MOSFET的情况下，而且在沟槽栅极型IGBT的情况下都出现了类似困难。在这里，通过牺牲氧化方法去除损伤。或者，在通过氢蚀刻方法去除损伤时，迅速蚀刻了高杂质浓度层。因此，出现了类似困难。
发明内容
鉴于上述问题，本公开内容的目的是提供一种SiC半导体器件和SiC半导体器件的制造方法。在半导体器件中，即使在从沟槽内壁去除损伤时也改善了源极区和源电极之间的接触电阻。
根据本公开的第一方面，一种SiC半导体器件包括：具有第一导电类型或第二导电类型并由SiC制成的衬底；设置于所述衬底上，由SiC制成并具有所述第一导电类型的漂移层，其中所述漂移层的杂质浓度低于所述衬底；设置于所述漂移层上，由SiC制成并具有所述第二导电类型的基极区；设置于所述基极区的表面部中，由SiC制成并具有所述第一导电类型的源极区，其中所述源极区的杂质浓度高于所述漂移层；电耦合于所述源极区和所述基极区之间并设置于所述基极区的另一表面部中的接触层；设置于所述源极区的表面上以穿透所述源极区和所述基极区并具有纵向的沟槽；设置于所述沟槽的内壁上的栅极绝缘膜；隔着所述栅极绝缘膜设置于所述沟槽中的栅电极；覆盖所述栅电极并具有接触孔的层间绝缘膜，从所述接触孔暴露所述源极区和所述接触层；经由所述接触孔与所述源极区和所述接触层电耦合的源电极；设置于所述衬底上与所述漂移层相对的背侧上的漏电极；以及金属硅化物薄膜。源极区包括第一源极区和第二源极区。第二源极区的杂质浓度高于第一源极区。第二源极区设置于比第一源极区浅的位置。所述第二源极区的第一部分由所述层间绝缘膜覆盖，所述第二源极区的第二部分设置于所述接触孔下方。所述第二源极区的第一部分包括所述第二源极区表面附近的第一位置处的第一部和比所述第一位置更深的第二位置处的第二部。所述第二源极区的第一部分的第一部的杂质浓度低于所述第二源极区的第一部分的第二部。金属硅化物膜设置于第二源极区的第二部分上。金属硅化物膜由包括与源电极金属相同的金属的金属硅化物制成。所述金属硅化物膜的厚度大于所述第二源极区的第一部分的第一部的厚度。
在以上器件中，在执行损伤去除过程时，第二源极区具有较低杂质浓度且设置于表面附近的部分消失，或者第二源极区具有较低杂质浓度且设置于表面附近的部分有少许剩余。因此，氧化第二源极区具有较低杂质浓度并设置于区域表面附近的部分花费很多时间。因此，第二源极区的高杂质部的被氧化部分较小。即使第二源极区具有较低杂质浓度且设置于表面附近的部分有少许剩余，也在第二源极区的另一部中的源电极下方形成了厚度大于第二源极区具有较低杂质浓度的部分厚度的金属硅化物膜。因此，由于金属硅化物膜与具有较高杂质浓度的第二源极区的部分直接耦合，所以未增大源极区和源电极之间的接触电阻。
根据本公开的第二方面，一种用于制造SiC半导体器件的方法包括：在具有第一导电类型或第二导电类型的SiC衬底上形成具有所述第一导电类型的漂移层，所述漂移层由SiC制成并具有比所述衬底更低的杂质浓度；在所述漂移层上形成所述第二导电类型的基极区，所述基极区由SiC制成；在所述基极区的表面部中注入第一导电类型的杂质，从而在所述基极区的表面部中形成源极区，所述源极区由SiC制成，具有所述第一导电类型，并且杂质浓度高于所述漂移层；形成接触层，其电耦合于所述源极区和所述基极区之间并设置于所述基极区的另一表面部中；在所述源极区的表面上形成沟槽以穿透所述源极区和所述基极区并到达所述漂移层；去除所述沟槽内壁上的损伤层；在所述沟槽的内壁上形成栅极绝缘膜；隔着所述栅极绝缘膜在所述沟槽中形成栅电极；形成层间绝缘膜，其覆盖所述栅电极；在所述层间绝缘膜中形成接触孔，使得所述源极区和所述接触层经由所述接触孔从所述层间绝缘膜部分地暴露；在所述层间绝缘膜上形成源电极，以经由所述接触孔与所述源极区和所述接触层电耦合；以及在所述衬底上与漂移层相反的背侧上形成漏电极。形成所述源极区包括：形成第一源极区；以及形成第二源极区。第二源极区的杂质浓度高于第一源极区。第二源极区设置于比第一源极区浅的位置。形成所述第二源极区包括：在接近所述第二源极区的表面的第一位置形成第一部；以及在比所述第一位置深的第二位置形成第二部；以及所述第二源极区的第一部的杂质浓度低于所述第二源极区的第二部。
在以上方法中，在执行损伤去除过程时，第二源极区具有较低杂质浓度且设置于表面附近的部分消失，或者第二源极区具有较低杂质浓度且设置于表面附近的部分有少许剩余。因此，氧化第二源极区具有较低杂质浓度并设置于区域的表面附近的部分花费很多时间。因此，第二源极区的高杂质部的被氧化部分较小。因此，防止了第二源极区和源电极之间接触部消失。因此，改善了源极区和源电极之间的接触电阻。
附图说明
通过下文参考附图的详细说明，本发明的上述和其他目的、特征和优点将变得更加显见。在附图中：
图1是示出了根据第一实施例的沟槽栅极型垂直MOSFET的图；
图2A到2D是示出了图1中的垂直MOSFET的制造过程的图；
图3A到3D是示出了图2D中的步骤之后的垂直MOSFET的制造过程的图；
图4A到4C是示出了图3D中的步骤之后的垂直MOSFET的制造过程的图；
图5A和5B是示出了常规器件和根据第一实施例的器件中的N+导电类型源极区的特定区域的杂质浓度分布轮廓(profile)的图；
图6是示出了接触部的部分放大截面图的图；
图7是示出了根据第二实施例的沟槽栅极型垂直MOSFET的图；以及
图8A到8B是示出了图7中的垂直MOSFET的制造过程的图。
具体实施方式
(第一实施例)
下文将解释第一实施例。在这里，SiC半导体器件中的元件是具有沟槽栅极结构的反型(reverse type)垂直MOSFET。
图1示出了具有沟槽栅极结构的垂直MOSFET的截面图。图1对应于MOSFET的一个单元。虽然图1仅示出了MOSFET的一个单元，但是沿一个方向布置了类似于图1中单元的多个单元。
MOSFET包括由SiC制成的N+导电类型衬底1作为半导体衬底。衬底1具有N导电类型杂质浓度，例如1.0×1019cm-3的氮和磷。衬底1的厚度大约为300微米。N-导电类型的漂移层2形成于衬底1的表面上。漂移层2由具有N导电类型杂质浓度(例如介于3.0×1015cm-3和7.0×1015cm-3之间的氮和磷)的SiC制成。漂移层2的厚度介于10微米和15微米之间。P导电类型基极区3形成于漂移层2的表面部中。此外，N+导电类型源极区4和P+导电类型接触层5形成于基极区3的表面部中。
基极区3具有P导电类型杂质浓度，例如介于5.0×1016cm-3和2.0×1019cm-3之间的硼和铝。基极区3的厚度大约为2.0微米。
源极区4设置于沟槽栅极结构的两侧上。例如，源极区4的厚度大约为0.3微米。源极区4中的N导电类型杂质主要是氮。源极区4的表面部中的N导电类型杂质为磷。由于氮的重量小于磷，因此可以在比磷更深的位置容易地注入氮离子。因此，在注入氮时，源极区4在深位置处的部分可以具有高杂质浓度。不过，由于注入氮的源极区4中的接触电阻未充分减小到预定值或更低，所以使用磷注入源极区4的浅部中，使得注入磷的源极区4的接触电阻充分低于注入氮的源极区4的接触电阻。例如，源极区4中仅注入氮的部分具有例如1.0×1020cm-3的N导电类型杂质浓度。源极区4中注入磷的部分具有1.0×1020cm-3或更大的N导电类型杂质浓度。例如，源极区4中注入磷的部分的N导电类型杂质浓度介于5.0×1020cm-3和1.0×1021cm-3之间。源极区4的具有较低N导电类型杂质浓度的部分定义为第一源极区4a，源极区4的具有较高N导电类型杂质浓度的部分定义为第二源极区4b。在本实施例中，在第一源极区4a中仅注入氮，在第二源极区4b中注入磷。
通过增大基极区3中的杂质浓度形成接触层5。因此，接触层5对应于基极区3的一部分。接触层5充当基极区3和源电极9之间的接触部。接触层5的表面部具有P导电类型杂质浓度，例如1.0×1020cm-3的硼或铝。接触层5的厚度大约为0.3微米。相对于其间的源极区4，接触层5设置于沟槽栅极结构的相对侧上。
形成沟槽6以穿透基极区3和源极区4并到达漂移层2。例如，沟槽6的宽度介于1.4微米和2.0微米之间。沟槽6的深度大约为2.0微米。例如，沟槽6的深度大约为2.4微米。基极区3和源极区4接触沟槽6的侧壁。
栅极绝缘膜7覆盖沟槽6的内壁。栅电极8形成于栅极绝缘膜7的表面上。栅电极8由掺杂多晶硅制成。因此，栅电极8隔着栅极绝缘膜7填充在沟槽6中。栅极绝缘膜7例如由氧化物膜制成。栅极绝缘膜7的厚度例如为100纳米。具体而言，沟槽6的侧壁处的栅极绝缘膜7的厚度和沟槽6底部的栅极绝缘膜7的厚度相同，均为100纳米。
这样就制备了沟槽栅极结构。沟槽栅极结构具有垂直于图1图面的纵向。沿着图1图面的右-左方向彼此平行地布置多个沟槽栅极结构。
在栅电极8的表面上、源极区4的表面上和接触层5的表面上形成源电极9和栅极线路(未示出)。源电极9和栅极线路由多种金属，例如Ni/Al制成。接触N导电类型SiC(例如在N导电类型杂质掺杂在栅电极8中的情况下，源极区4和栅电极8)的源电极9的至少一部分和栅极线路的一部分，由与N导电类型SiC欧姆接触的金属制成。接触P导电类型SiC(例如在P导电类型杂质掺杂在栅电极8中的情况下，接触层5和栅电极8)的源电极9的至少一部分和栅极线路的一部分，由与P导电类型SiC欧姆接触的金属制成。在这里，源电极9和栅极线路是电绝缘的，因为源电极9和栅极线路形成于层间绝缘膜10上。源电极9经由层间绝缘膜10中的接触孔与源极区4和接触层5电耦合。栅极线路经由层间绝缘膜10中的接触孔与栅电极8电耦合。
漏电极11形成于衬底1的背侧上。漏电极11与衬底1电耦合。因此，制造出具有沟槽栅极结构的反型N沟道垂直MOSFET。
接下来，将解释制造沟槽栅极型垂直MOSFET的方法。图2A到4C示出了制造沟槽栅极型垂直MOSFET的方法。
[图2A中的步骤]
首先，制备N+导电类型衬底1，其具有N导电类型杂质浓度，例如1.0×1019cm-3的氮或磷。衬底1的厚度大约为300微米。N-导电类型的漂移层2形成于衬底1的表面上。漂移层2中诸如氮或磷的N导电类型杂质浓度介于3.0×1015cm-3和7.0×1015cm-3之间。漂移层2的厚度大约为15微米，由SiC制成。在衬底1的表面上外延生长漂移层2。然后，在漂移层2的表面上形成P导电类型基极区3。基极区3的P导电类型杂质浓度介于5.0×1016cm-3和2.0×1019cm-3之间。基极区3的厚度大约为2.0微米。在漂移层2的表面上外延生长基极区3。具体而言，在漂移层2的表面上外延生长包括硼或铝的P导电类型杂质层，从而形成基极区3。
[图2B中的步骤]
在基极区3上沉积掩模20。掩模20例如由LTO膜制成。然后，在掩模20上布置抗蚀剂21。在光刻方法中处理抗蚀剂21，从而在抗蚀剂21上照射光，然后对抗蚀剂21显影。因此，在抗蚀剂21对应于P+导电类型接触层5的部分中形成开口。因此，抗蚀剂21的开口对应于要形成接触层的区域。
[图2C中的步骤]
利用诸如CHF3的蚀刻气体通过抗蚀剂21对掩模20进行构图，该蚀刻气体对于SiC具有高选择率。因此，掩模20具有对应于要形成接触层的区域的开口。然后，去除抗蚀剂21。在掩模20覆盖除了要形成接触层的区域之外的基极区3的条件下，注入P导电类型杂质，例如硼和铝。然后，激活基极区3中的注入离子，从而形成P+导电类型接触层5。接触层5的表面浓度具有P导电类型杂质浓度，例如1.0×1020cm-3的硼或铝。接触层5的厚度大约为0.3微米。然后，利用诸如HF的蚀刻剂去除掩模20。
[图2D中的步骤]
在基极区3和接触层5上沉积由例如LTO膜制成的掩模22。在掩模22上布置抗蚀剂23。在光刻方法中处理抗蚀剂23，从而在抗蚀剂23上照射光，然后对抗蚀剂23显影。因此，在抗蚀剂23对应于N+源极区4的部分中形成开口。因此，抗蚀剂23的开口对应于要形成源极区的区域。
[图3A中的步骤]
利用抗蚀剂23，利用诸如CHF3的蚀刻气体通过抗蚀剂23对掩模22进行构图，该蚀刻气体对于SiC具有高选择率。因此，掩模22具有对应于要形成源极区的区域的开口。然后，去除抗蚀剂23。在掩模22覆盖除了要形成源极区的区域之外的基极区3的条件下，注入N导电类型杂质。在这种情况下，从浅位置向深位置在源极区4中注入氮作为N导电类型杂质，使得源极区4中注入的氮具有箱型分布轮廓(box profile)。因此，形成了杂质浓度为1×1020cm-3的第一源极区4a。接下来，在浅位置处在源极区4中注入磷作为N导电类型杂质。因此，形成了杂质浓度为1×1020cm-3或更大的第二源极区4b。因此，第二源极区4b的杂质浓度高于仅引入氮的第一源极区4a。第二源极区4b充当源电极9的接触部。具体而言，第二源极区4b的杂质浓度介于5.0×1020cm-3和1.0×1021cm-3之间。
在以上情况下，在第二源极区4b中，杂质浓度在距第二源极区4b的表面预定距离处开始增加，使得第二源极区4b的表面部的杂质浓度不高，而第二源极区4b的离表面预定距离的位置处的部分杂质浓度高。图5A和5B示出了常规器件和根据本实施例器件中的第二源极区4b的杂质浓度分布轮廓。下文将解释常规器件和根据本实施例的器件之间的第二源极区4b的杂质浓度差异。在图5A和5B中，仅示出了第二源极区4b的杂质浓度。第一源极区4a的氮浓度大约为1.0×1020cm-3。
如图5A所示，在常规器件中，距第二源极区4b的表面深度小、例如0.01微米深度的位置处的杂质浓度高，即，基本上从区域4b的表面开始第二源极区4b的杂质浓度高。在图5中，几乎在表面处的第二源极区4b的杂质浓度为1.0×1021cm-3。因此，基本上从区域4b的表面开始整个第二源极区4b的杂质浓度高。在这种情况下，第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的部分的厚度非常小。
在进行诸如牺牲氧化过程的损伤去除过程时，在预定温度下将衬底1加热较长时间，从而充分去除损伤部分。因此，在基本上从区域4b的表面开始整个第二源极区4b的杂质浓度高时，在损伤去除过程的较早时间完全氧化了第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的部分。因此，第二源极区4b的高杂质部被迅速氧化。由于迅速氧化过程时间长，所以第二源极区4b和源电极9之间的接触部消失。
如图5B所示，在本实施例中，距区域4b表面预定深度，例如0.05微米深度的第二源极区4b的部分具有较低杂质浓度，而不是1.0×1021cm-3的高杂质浓度。例如，第二源极区4b接近表面的部分的杂质浓度小于1.0×1019cm-3。因此，与图5A中的杂质浓度分布轮廓相比，第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的所述部分的厚度很厚。
因此，在之后执行诸如牺牲氧化过程的损伤去除过程时，第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的部分消失，或者第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的部分有少量剩余。因此，氧化第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的部分花费很多时间。因此，即使可以迅速氧化第二源极区4b的高杂质部，第二源极区4b的高杂质部的被氧化部分也较小。因此，防止了第二源极区4b和源电极9之间的接触部消失。
[图3B中的步骤]
在去除掩模22之后，在基极区3、源极区4等上沉积蚀刻掩模24。蚀刻掩模24由LTO膜等制成。然后，在掩模24上布置抗蚀剂25。在光刻方法中处理抗蚀剂25，从而在抗蚀剂25上照射光，然后对抗蚀剂25显影。因此，在抗蚀剂25对应于沟槽6的部分中形成开口。因此，抗蚀剂25的开口对应于要形成沟槽的区域。利用诸如CHF3的蚀刻气体通过抗蚀剂25对掩模24进行构图，该气体对于SiC具有高选择率。因此，掩模24具有对应于要形成沟槽的区域的开口。
[图3C中的步骤]
在去除抗蚀剂25之后，在掩模24覆盖除要形成沟槽的区域之外的衬底1的表面的条件下，利用诸如SF6气体和Cl2气体的蚀刻气体各向异性蚀刻所述表面，从而形成沟槽6。
[图3D中的步骤]
之后，去除蚀刻掩模24。例如，在蚀刻掩模24由诸如LTO膜的SiO2制成时，利用诸如HF的蚀刻剂去除掩模24。
[图4A中的步骤]
在牺牲氧化过程等中去除损伤部分。例如，在热氧化工艺中，在1080℃下将衬底1加热60分钟。然后，利用氢氟酸去除所形成的氧化物膜。因此，由SiC制成的包括源极区4的表面部和沟槽6的内壁的暴露表面部被牺牲氧化，然后，去除沟槽形成过程等中形成的损伤部分。
在这种情况下，如上所述，第二源极区4b在距区域4b的表面预定深度的部分具有较低杂质浓度，而不是高杂质浓度。因此，与图5A中的杂质浓度分布轮廓相比，第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的部分的厚度很厚。因此，在之后执行损伤去除过程时，第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的部分消失，或者第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的部分有少量剩余。因此，氧化第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的部分花费很多时间。因此，即使可以迅速氧化第二源极区4b的高杂质部，第二源极区4b的高杂质部的被氧化部分也较小。因此，防止了第二源极区4b和源电极9之间接触部消失。
在本实施例中，损伤去除过程为牺牲氧化过程。或者，即使在氢蚀刻过程、CDE(即化学干式蚀刻)过程等中去除损伤部分时，也防止第二源极区4b和源电极9之间的接触部消失。
[图4B中的步骤]
例如，在CVD方法中形成氧化物膜，从而沉积栅极绝缘膜7。或者，可以通过栅极氧化方法形成栅极绝缘膜。在通过CVD方法形成栅极绝缘膜7时，第二源极区4b的表面未被迅速氧化。
然后，在600℃下在栅极绝缘膜7的表面上形成多晶硅层，其中掺杂了N导电类型杂质或P导电类型杂质。多晶硅层厚度为120纳米。然后，在回蚀工艺中处理多晶硅层，使得多晶硅层的表面变平坦。然后，在多晶硅层上布置抗蚀剂。在光刻方法中处理抗蚀剂，从而在抗蚀剂上照射光，然后对抗蚀剂显影。因此，抗蚀剂被构图。然后，利用诸如CF4气体的蚀刻气体蚀刻多晶硅层，从而形成栅电极8。此外，通过CVD方法等形成由氧化物膜制成的层间绝缘膜10。对层间绝缘膜10进行构图，从而在层间绝缘膜10中形成接触孔。接触孔连接到源极区4和接触层5。
[图4C中的步骤]
然后，沉积电极材料膜以填充接触孔。然后，对电极材料膜进行构图，从而形成源电极9与P导电类型SiC材料欧姆接触的金属部。此外，漏电极11形成于衬底1的背侧上。然后，在层间绝缘膜10的另一部分中形成连接到栅电极8的另一接触孔。沉积与N导电类型SiC材料欧姆接触的另一电极材料膜以填充另一接触孔。然后，对电极材料膜进行构图。此外，烧结电极材料膜，从而形成源电极9和栅极线路。因此，制成了沟槽栅极型垂直MOSFET。
因此，在本实施例中，第二源极区4b在距区域4b的表面预定深度的部分具有较低杂质浓度，而不是高杂质浓度。因此，在之后执行损伤去除过程时，第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的部分消失，或者第二源极区4b具有较低杂质浓度并设置于区域4b表面附近的部分有少量剩余。因此，氧化第二源极区4b的具有较低杂质浓度并设置于区域4b表面附近的部分花费很多时间。因此，第二源极区4b的高杂质部的被氧化部分较小。因此，防止了第二源极区4b和源电极9之间的接触部消失。因此，改善了源极区4和源电极9之间的接触电阻。
在执行损伤去除过程之后第二源极区4b具有较低杂质浓度且设置于区域4b表面附近的部分有少量剩余时，可以增大源极区4和源电极9之间的接触电阻。不过，在用于形成源电极9的烧结过程中，源电极9中的金属与SiC材料中的硅反应，从而发生硅化物形成反应。因此，将第二源极区4b的具有较低杂质浓度并设置于区域4b表面附近的部分转换成具有低电阻的金属硅化物。在这种情况下，如图6所示，第二源极区4b中位于层间绝缘膜10和栅极绝缘膜7下方的部分具有较低杂质浓度。在第二源极区4b位于源电极9下方的另一部分中，在源电极9下方形成了厚度大于第二源极区4b中具有较低杂质浓度的部分的厚度的金属硅化物膜30。因此，由于金属硅化物膜30与第二源极区4b的具有较高杂质浓度的部分直接耦合，所以未增大源极区4和源电极9之间的接触电阻。
(第二实施例)
将解释第二实施例。根据第二实施例的源极区4和源电极9之间的接触部被改变。
图7示出了根据本实施例的沟槽栅极型垂直MOSFET的截面图。在图7中，第二源极区4b的表面部的杂质浓度比第一实施例低得多。例如，第二源极区4b的表面部的杂质浓度低于1.0×1018cm-3。此外，如图7所示，源极区4和源电极9之间的接触部具有凹陷40。具体而言，去除源极区4的表面部和接触层5的表面部，从而形成凹陷40。源电极9与凹陷40中的源极区4和接触层5电耦合。
因此，在形成凹陷40且此外源电极9与凹陷40中的源极区4和接触层5电耦合时，第二源极区4b中具有较低杂质浓度且设置于区域4b表面附近的部分未保留在源极区4和源电极9之间的接触部中。因此，可以降低第二源极区4b中具有较低杂质浓度且设置于区域4b表面附近的部分的杂质浓度。在执行损伤去除过程时，第二源极区4b中具有较低杂质浓度的部分的氧化速度非常低。因此，限制了第二源极区4b的具有较高杂质浓度的部分被迅速氧化。因此，改善了源极区4和源电极9之间的接触电阻。
将解释根据本实施例的沟槽栅极型垂直MOSFET的制造方法。具体而言，将仅解释图7的MOSFET和根据第一实施例的MOSFET之间制造方法的差异。
图8A和8B示出了图7中的沟槽栅极型垂直MOSFET的制造方法，与图2A到4C中的根据第一实施例的沟槽栅极型垂直MOSFET的制造方法不同。
执行图2A到4B所示的步骤。然后，如图8A所示，当在层间绝缘膜10中形成接触孔时，利用层间绝缘膜10作为掩模去除从接触孔暴露的源极区4的表面和接触层5的表面。利用诸如CHF3气体的蚀刻气体去除层间绝缘膜10和栅极绝缘膜7。之后，将蚀刻气体切换为另一种蚀刻气体，例如SF6气体或Cl2气体，其相对于SiO2材料以高选择比蚀刻SiC材料，从而形成凹陷40。此时，利用蚀刻时间控制SiC材料的去除量，蚀刻时间是通过计算蚀刻气体的蚀刻速率预先确定的。源极区4和接触层5的厚度的去除量大于损伤去除过程之后第二源极区4b具有较高杂质浓度的剩余部分的厚度。
之后，如图8B所示，执行类似于图4C的步骤，从而完成沟槽栅极型垂直MOSFET。
在本实施例中，在与接触孔对应的位置处形成凹陷40，去除第二源极区4b具有较低杂质浓度且设置于区域4b的表面附近的部分。因此，限制了第二源极区4b具有较高杂质浓度的部分被迅速氧化。因此，限制了源极区4和源电极9之间的接触电阻的增大。
在本实施例中，源电极9填充凹陷40。或者，可以在硅化物形成过程中处理凹陷40中暴露的源极区4的表面部上的源电极9的金属材料，从而在凹陷40中形成金属硅化物膜30。
(其他实施例)
在以上实施例中，利用氮形成第一源极区4a，利用磷形成第二源极区4b。或者，可以利用同样的离子形成第一和第二源极区4a、4b中的每个。在这种情况下，执行离子注入过程，使得浅的第二源极区4b的杂质浓度高于深的第一源极区4a。
在第一实施例中，第二源极区4b的具有较低杂质浓度且设置于区域4b的表面附近的部分的N导电类型杂质浓度等于或低于1.0×1019cm-3。或者，在第一实施例中，第二源极区4b的具有较低杂质浓度且设置于区域4b的表面附近的部分的N导电类型杂质浓度可以等于或低于1.0×1018cm-3，类似于第二实施例。在第二实施例中，第二源极区4b的具有较低杂质浓度且设置于区域4b的表面附近的部分的N导电类型杂质浓度等于或低于1.0×1018cm-3。或者，在第二实施例中，第二源极区4b的具有较低杂质浓度且设置于区域4b的表面附近的部分的N导电类型杂质浓度可以等于或低于1.0×1019cm-3，类似于第一实施例。
在以上实施例中，第一导电类型为N导电类型，第二导电类型为P导电类型。因此，形成了N沟道MOSFET。或者，每个元件的导电类型可以反转，从而可以形成P沟道型MOSFET。此外，在以上实施例中，形成沟槽栅极型MOSFET。或者，可以形成沟槽栅极型IGBT。在这种情况下，在每个实施例中，衬底1的导电类型都从N导电类型切换为P导电类型。
尽管已经参考其优选实施例描述了本发明，但是应当理解，本发明不限于所述优选实施例和构造。本发明旨在覆盖各种修改和等效布置。此外，尽管所述各种组合和构造是优选的，但是其他包括更多、更少或者仅包括单个元件的组合和构造也处于本发明的精神和范围内。

Claims (10)

1.一种SiC半导体器件，包括：
具有第一导电类型或第二导电类型并由SiC制成的衬底（1）；
设置于所述衬底（1）上，由SiC制成并具有所述第一导电类型的漂移层（2），其中所述漂移层（2）的杂质浓度低于所述衬底（1）的杂质浓度；
设置于所述漂移层（2）上，由SiC制成并具有所述第二导电类型的基极区（3）；
设置于所述基极区（3）的表面部中，由SiC制成并具有所述第一导电类型的源极区（4），其中所述源极区（4）的杂质浓度高于所述漂移层（2）的杂质浓度；
电耦合于所述源极区（4）和所述基极区（3）之间并设置于所述基极区（3）的另一表面部中的接触层（5）；
设置于所述源极区（4）的表面上以穿透所述源极区（4）和所述基极区（3）并具有纵向方向的沟槽（6）；
设置于所述沟槽（6）的内壁上的栅极绝缘膜（7）；
隔着所述栅极绝缘膜（7）设置于所述沟槽（6）中的栅电极（8）；
覆盖所述栅电极（8）并具有接触孔的层间绝缘膜（10），从所述接触孔部分地暴露所述源极区（4）和所述接触层（5）；
经由所述接触孔与所述源极区（4）和所述接触层（5）电耦合的源电极（9）；
设置于所述衬底（1）的与所述漂移层（2）相对的背侧上的漏电极（11）；以及
金属硅化物膜（30），其中：
所述源极区（4）包括第一源极区（4a）和第二源极区（4b）；
所述第二源极区（4b）的杂质浓度高于所述第一源极区（4a）的杂质浓度；
所述第二源极区（4b）设置于比所述第一源极区（4a）更浅的位置；
所述第二源极区（4b）的第一部分由所述层间绝缘膜（10）覆盖，所述第二源极区（4b）的第二部分设置于所述接触孔下方；
所述第二源极区（4b）的第一部分包括所述第二源极区（4b）的表面附近的第一位置处的第一部和比所述第一位置更深的第二位置处的第二部；
所述第二源极区（4b）的所述第一部分的第一部的杂质浓度低于所述第二源极区（4b）的所述第一部分的第二部的杂质浓度；
所述金属硅化物膜（30）设置于所述第二源极区（4b）的所述第二部分上；
所述金属硅化物膜（30）由包括与所述源电极（9）的金属相同的金属的金属硅化物制成；并且
所述金属硅化物膜（30）的厚度大于所述第二源极区（4b）的所述第一部分的第一部的厚度。
2.根据权利要求1所述的SiC半导体器件，其中：
所述第二源极区（4b）的第二部分仅包括所述第二部；并且
所述金属硅化物膜（30）接触所述第二源极区（4b）的所述第二部分的第二部，使得所述金属硅化物膜（30）夹置在所述第二源极区（4b）的所述第二部分的第二部和所述源电极（9）之间。
3.根据权利要求1所述的SiC半导体器件，其中：
所述第二源极区（4b）的所述第一部分的第一部的杂质浓度等于或低于1.0×1019cm-3；并且
所述第二源极区（4b）的所述第一部分的第二部的杂质浓度等于或高于1.0×1020cm-3。
4.根据权利要求3所述的SiC半导体器件，其中：
所述第二源极区（4b）的所述第一部分的第一部的杂质浓度等于或低于1.0×1018cm-3。
5.根据权利要求1-4中的任一项所述的SiC半导体器件，其中：
所述第二源极区（4b）和所述接触层（5）具有凹陷（40）；并且
所述金属硅化物膜（30）设置于所述凹陷（40）中。
6.根据权利要求5所述的SiC半导体器件，其中：
形成所述金属硅化物膜（30），使得所述凹陷（40）中的整个源电极（9）或源电极（9）中的金属被转变为金属硅化物。
7.一种制造SiC半导体器件的方法，包括：
在具有第一导电类型或第二导电类型的SiC衬底（1）上形成具有所述第一导电类型的漂移层（2），所述漂移层（2）由SiC制成并具有比所述衬底（1）低的杂质浓度；
在所述漂移层（2）上形成具有所述第二导电类型的基极区（3），所述基极区（3）由SiC制成；
在所述基极区（3）的表面部中注入第一导电类型的杂质，从而在所述基极区（3）的所述表面部中形成源极区（4），所述源极区（4）由SiC制成，具有所述第一导电类型，并且所述源极区（4）的杂质浓度高于所述漂移层（2）的杂质浓度；
形成接触层（5），所述接触层（5）电耦合于所述源极区（4）和所述基极区（3）之间并设置于所述基极区（3）的另一表面部中；
在所述源极区（4）的表面上形成沟槽（6）以穿透所述源极区（4）和所述基极区（3）并到达所述漂移层（2）；
去除所述沟槽（6）的内壁上的损伤层；
在所述沟槽（6）的内壁上形成栅极绝缘膜（7）；
隔着所述栅极绝缘膜（7）在所述沟槽（6）中形成栅电极（8）；
形成层间绝缘膜（10），所述层间绝缘膜（10）覆盖所述栅电极（8）；
在所述层间绝缘膜（10）中形成接触孔，使得所述源极区（4）和所述接触层（5）经由所述接触孔从所述层间绝缘膜（10）部分地暴露；
在所述层间绝缘膜（10）上形成源电极（9），以经由所述接触孔与所述源极区（4）和所述接触层（5）电耦合；以及
在所述衬底（1）的与所述漂移层（2）相对的背侧上形成漏电极（11），其中：
形成所述源极区（4）包括：形成第一源极区（4a）；以及形成第二源极区（4b）；
所述第二源极区（4b）的杂质浓度高于所述第一源极区（4a）的杂质浓度；
所述第二源极区（4b）设置于比所述第一源极区（4a）浅的位置处；
形成所述第二源极区（4b）包括：在所述第二源极区（4b）的表面附近的第一位置处形成第一部；以及在比所述第一位置更深的第二位置处形成第二部；并且
所述第二源极区（4b）的第一部的杂质浓度低于所述第二源极区（4b）的第二部的杂质浓度。
8.根据权利要求7所述的方法，其中：
形成所述源电极（9）包括：使经由所述接触孔而从所述层间绝缘膜（10）暴露的所述第二源极区（4b）的第一部与所述源电极（9）中的金属发生反应，从而在硅化物形成反应中形成金属硅化物膜（30）。
9.根据权利要求8所述的方法，其中：
形成所述源电极（9）还包括：使经由所述接触孔而从所述层间绝缘膜（10）暴露的所述第二源极区（4b）的第二部的一部分与所述源电极（9）中的金属发生反应，从而在硅化物形成反应中形成所述金属硅化物膜（30）；并且
所述金属硅化物膜（30）的厚度大于所述第二源极区（4b）的第一部的厚度。
10.根据权利要求7-9中的任一项所述的方法，还包括：
利用所述层间绝缘膜（10）作为掩模，在经由所述接触孔而从所述层间绝缘膜（10）暴露的所述源极区（4）的表面和所述接触层（5）的表面上形成凹陷（40），从而去除经由所述接触孔而从所述层间绝缘膜（10）暴露的所述第二源极区（4b）的第一部。
CN201110281178.4A 2010-09-14 2011-09-14 SiC半导体器件及其制造方法 Active CN102403338B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010205789A JP5732790B2 (ja) 2010-09-14 2010-09-14 炭化珪素半導体装置およびその製造方法
JP205789/2010 2010-09-14

Publications (2)

Publication Number Publication Date
CN102403338A CN102403338A (zh) 2012-04-04
CN102403338B true CN102403338B (zh) 2014-08-20

Family

ID=45805775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110281178.4A Active CN102403338B (zh) 2010-09-14 2011-09-14 SiC半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US8710586B2 (zh)
JP (1) JP5732790B2 (zh)
CN (1) CN102403338B (zh)
DE (1) DE102011082289B4 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284292B2 (ja) * 2012-04-03 2018-02-28 株式会社デンソー 炭化珪素半導体装置
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP6018501B2 (ja) 2012-12-27 2016-11-02 株式会社東芝 半導体装置及びその製造方法
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
JP2014236120A (ja) * 2013-06-03 2014-12-15 トヨタ自動車株式会社 半導体装置及びその製造方法
US9490328B2 (en) 2013-06-26 2016-11-08 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method of the same
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6256148B2 (ja) * 2014-03-27 2018-01-10 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN106062463B (zh) 2014-03-28 2020-03-17 株式会社东芝 照明装置
US9577073B2 (en) 2014-12-11 2017-02-21 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
JP6623772B2 (ja) * 2016-01-13 2019-12-25 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6470214B2 (ja) * 2016-03-16 2019-02-13 株式会社東芝 半導体装置
JP2017188607A (ja) * 2016-04-07 2017-10-12 トヨタ自動車株式会社 ＳｉＣ基板を利用する半導体装置
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7182850B2 (ja) * 2016-11-16 2022-12-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6797005B2 (ja) * 2016-11-24 2020-12-09 ルネサスエレクトロニクス株式会社 半導体装置
CN108257861B (zh) * 2016-12-28 2021-09-21 全球能源互联网研究院 一种栅氧化层的制备方法及mos功率器件
CN108257859B (zh) * 2016-12-28 2021-09-03 全球能源互联网研究院 一种栅氧化层的制备方法及mosfet功率器件
JP6930113B2 (ja) * 2017-01-20 2021-09-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018085531A (ja) * 2018-01-05 2018-05-31 ローム株式会社 半導体装置
JP7389239B2 (ja) * 2019-09-10 2023-11-29 コリア エレクトロテクノロジー リサーチ インスティテュート トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法
US11563101B2 (en) * 2020-07-07 2023-01-24 Wolfspeed, Inc. Power semiconductor devices having multilayer gate dielectric layers that include an etch stop/field control layer and methods of forming such devices
US11004940B1 (en) * 2020-07-31 2021-05-11 Genesic Semiconductor Inc. Manufacture of power devices having increased cross over current
CN112086361A (zh) * 2020-09-27 2020-12-15 江苏东海半导体科技有限公司 一种SiC沟槽MOSFET及其制造工艺
JP7613670B2 (ja) * 2021-03-19 2025-01-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
EP4071786B1 (en) * 2021-04-06 2025-11-05 Hitachi Energy Ltd Method for forming an ohmic contact on a wide-bandgap semiconductor device and wide-bandgap semiconductor device
CN113658869B (zh) * 2021-08-16 2023-07-25 成都京东方光电科技有限公司 薄膜晶体管及其制作方法、显示器件
JP7787037B2 (ja) * 2022-08-22 2025-12-16 株式会社デンソー 半導体装置とその製造方法
US12381088B2 (en) * 2022-12-20 2025-08-05 Applied Materials, Inc. Method for precision oxidation control by ion implantation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722460A (zh) * 2004-07-15 2006-01-18 电子科技大学 具有基区局部重掺杂功率双极型晶体管
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4568930B2 (ja) * 1998-10-16 2010-10-27 株式会社デンソー 炭化珪素半導体装置の製造方法
US6445037B1 (en) * 2000-09-28 2002-09-03 General Semiconductor, Inc. Trench DMOS transistor having lightly doped source structure
JP4802378B2 (ja) 2001-03-12 2011-10-26 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4024503B2 (ja) * 2001-09-19 2007-12-19 株式会社東芝 半導体装置及びその製造方法
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
EP1661186A2 (en) * 2003-08-27 2006-05-31 Koninklijke Philips Electronics N.V. Electronic device comprising an ldmos transistor
SE0303106D0 (sv) 2003-11-21 2003-11-21 Infineon Technologies Ag Ldmos transistor device, integrated circuit, and fabrication method thereof
US7217976B2 (en) 2004-02-09 2007-05-15 International Rectifier Corporation Low temperature process and structures for polycide power MOSFET with ultra-shallow source
JP2005303010A (ja) 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
JP2007059722A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009182271A (ja) 2008-01-31 2009-08-13 Toshiba Corp 炭化珪素半導体装置
JP5369464B2 (ja) 2008-03-24 2013-12-18 富士電機株式会社 炭化珪素ｍｏｓ型半導体装置
JP2009266871A (ja) * 2008-04-22 2009-11-12 Panasonic Corp 炭化珪素半導体装置およびその製造方法
JP2009302436A (ja) 2008-06-17 2009-12-24 Denso Corp 炭化珪素半導体装置の製造方法
JP4877286B2 (ja) 2008-07-08 2012-02-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5499449B2 (ja) 2008-07-29 2014-05-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5131853B2 (ja) 2008-11-21 2013-01-30 独立行政法人産業技術総合研究所 リサーフ構造を用いた電界効果トランジスタ
US7977743B2 (en) * 2009-02-25 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Alternating-doping profile for source/drain of a FET

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722460A (zh) * 2004-07-15 2006-01-18 电子科技大学 具有基区局部重掺杂功率双极型晶体管
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法

Also Published As

Publication number Publication date
DE102011082289A8 (de) 2012-06-14
DE102011082289A1 (de) 2012-04-05
JP2012064658A (ja) 2012-03-29
US20120061682A1 (en) 2012-03-15
JP5732790B2 (ja) 2015-06-10
US8710586B2 (en) 2014-04-29
DE102011082289B4 (de) 2023-04-06
CN102403338A (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
CN102403338B (zh) SiC半导体器件及其制造方法
JP5246302B2 (ja) 半導体装置
CN104380442B (zh) 碳化硅半导体装置及其制造方法
JP5984282B2 (ja) 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
CN102386100B (zh) 制造碳化硅半导体器件的方法
CN103681354B (zh) 用于产生可控半导体元件的方法
CN103460388B (zh) 碳化硅半导体器件的制造方法
TWI629793B (zh) 包含具溝槽之源極接觸電晶體胞元半導體裝置、製造半導體裝置方法及積體電路
JP6170812B2 (ja) 半導体装置の製造方法
KR20160054408A (ko) 탄화규소 반도체 장치 및 탄화규소 반도체 장치의 제조 방법
US20130221431A1 (en) Semiconductor device and method of manufacture thereof
WO2013132825A1 (ja) 半導体装置およびその製造方法
CN102760768B (zh) 碳化硅半导体器件
JP2011171632A (ja) 半導体装置の製造方法
JP5446297B2 (ja) 半導体装置の製造方法
JP2004363498A (ja) 電力用半導体装置およびその製造方法
JP2005045123A (ja) トレンチゲート型半導体装置およびその製造方法
JP2009016480A (ja) 半導体装置、及び半導体装置の製造方法
JP4383820B2 (ja) トレンチゲート型半導体装置
JP2012199468A (ja) 半導体装置の製造方法
JP2002299618A (ja) 半導体装置とその製造方法
JP2019040923A (ja) 半導体装置およびその製造方法
JP2006351745A (ja) 半導体装置の製造方法
JP4894141B2 (ja) 半導体装置の製造方法
JP5738094B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant