[go: up one dir, main page]

CN102386211B - Ldmos器件及其制造方法 - Google Patents

Ldmos器件及其制造方法 Download PDF

Info

Publication number
CN102386211B
CN102386211B CN201010269279.5A CN201010269279A CN102386211B CN 102386211 B CN102386211 B CN 102386211B CN 201010269279 A CN201010269279 A CN 201010269279A CN 102386211 B CN102386211 B CN 102386211B
Authority
CN
China
Prior art keywords
region
gate
ldmos device
thickness
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010269279.5A
Other languages
English (en)
Other versions
CN102386211A (zh
Inventor
吴孝嘉
罗泽煌
孙贵鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp, Wuxi CSMC Semiconductor Co Ltd filed Critical CSMC Technologies Corp
Priority to CN201010269279.5A priority Critical patent/CN102386211B/zh
Priority to PCT/CN2011/079041 priority patent/WO2012028077A1/en
Publication of CN102386211A publication Critical patent/CN102386211A/zh
Application granted granted Critical
Publication of CN102386211B publication Critical patent/CN102386211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种LDMOS器件，包括源区，栅极区，漏区，体区以及掺杂类型与体区相反的漂移区，体区在衬底区之上，漂移区在漏区和体区之间。LDMOS器件还包括绝缘介质层，所述绝缘介质层位于漂移区之上，栅极区之下。采用本发明的结构，可以提高器件的击穿电压，有利于降低导通电阻，使器件的功耗降低。并且在调整制造过程中，调整绝缘介质层和漂移区的结深对其他器件的较小。

Description

LDMOS器件及其制造方法
【技术领域】
本发明涉及一种LDMOS器件及其制造方法。
【背景技术】
横向双扩散MOS晶体管(LDMOS)，是一种轻掺杂漏的MOS器件。由于LDMOS一般工作在线性区，其电流基本保持不变，所以LDMOS的功耗主要取决于导通电阻的大小。为了增加击穿电压，在有源区和漏区之间有一个漂移区。LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因此，当LDMOS接高压时，漂移区由于是高阻，能够承受更高的电压。
目前传统的器件结构都是用较深的阱做的漂移区来承受器件耐压，由于阱的深度较深，漂移区耗尽较难，因此必须降低漂移区的掺杂浓度来承受耐压。这就导致器件的导通后的电阻较大，在相同的工作电流下器件功耗过高。且器件尺寸较大，使得芯片面积增大，集成度降低，很难满足目前的电路设计需求。
【发明内容】
有鉴于此，有必要针对LDMOS器件通过降低漂移区的掺杂浓度来承受耐压导致导通电阻较大的问题，提供一种击穿电压较高、导通电阻较低的LDMOS器件。
此外，还有必要针对LDMOS器件通过降低漂移区的掺杂浓度来承受耐压导致导通电阻较大的问题，提供一种使LDMOS器件击穿电压较高、导通电阻较低的LDMOS器件的制造方法。
一种LDMOS器件，包括源区，栅极区，漏区，体区以及掺杂类型与体区相反的漂移区，体区在衬底区之上，漂移区在漏区和体区之间，还包括绝缘介质层，所述绝缘介质层位于漂移区之上，栅极区之下。
优选地，还包括缓变沟道掺杂的P-body区，所述P-body区在体区之上，源区之下。
优选地，所述的绝缘介质层为二氧化硅层。
优选地，所述漂移区的掺杂浓度为1017～1018cm-3量级，所述漂移区的结深为0.4微米～2.0微米。
优选地，所述体区的掺杂浓度为1017～1018cm-3量级。
优选地，所述绝缘介质层和栅氧层的厚度不相等。
一种制造LDMOS器件的方法，所述LDMOS器件包括源区，栅极区，漏区，体区以及掺杂类型与体区相反的漂移区，体区在衬底区之上，漂移区在漏区和体区之间，其特征在于包括在漂移区上生长绝缘介质层的步骤。
优选地，所述LDMOS器件还包括衬底引出区，栅氧层，位于栅极区两侧的栅侧墙区，P-body区，包括如下步骤：
步骤一，采用标准工艺的阱注入工艺，形成衬底；
步骤二，利用标准的LOCOS或STI隔离工艺，通过有源区的版图，在将要形成的LDMOS的沟道区和源、漏、衬底以外区域形成隔离区；
步骤三，对漂移区进行低掺杂，再生长所述绝缘介质层，形成LDMOS器件的漂移区；
步骤四，接下来进行栅区的形成和源漏注入工艺，依次形成栅氧层，淀积和刻蚀栅材料，形成栅极区，P-body区注入和退火，低掺杂轻掺杂漏区且靠近漏区引出，形成栅侧墙，然后是进行源漏和衬底引出注入；
步骤五，依次淀积隔离层，光刻接触孔，淀积金属，光刻引线，钝化。
优选地，所述漂移区采用缓变掺杂的方式。
优选地，所述绝缘层形成时，器件除场区和漂移区外的区域被氮化硅覆盖。
通过引入绝缘介质层，可以调整绝缘介质层的厚度提升栅电极对漂移区的增强耗尽作用，因此，可以降低漂移区结深、提高掺杂浓度和优化绝缘介质厚度，使电场更均匀，利于提高器件耐压，减小漂移区长度或提高漂移区浓度，从而降低导通电阻。
【附图说明】
图1是第一种实施例的LDMOS器件结构图。
图2是第二种实施例的实施例的LDMOS器件结构图。
图3是第三种实施例的实施例的LDMOS器件结构图。
【具体实施方式】
基于本发明的结构，可以实现N型LDMOS器件和P型LDMOS器件，现以N型LDMOS为例，若要实现本发明的P型的LDMOS器件结构，本领域技术人员只需要根据本发明实施例做相应改动即可。
如图1所示，一种LDMOS器件，包括衬底101，体区103(P-well)，体区引出105，源区，源区引出107，漏区，漏区引出109，栅氧层111，栅极区113，漂移区115，绝缘介质层117，位于栅极区113两侧的栅侧墙区119，还包括P-body区121。
绝缘介质层117位于漂移区115之上，栅极区113之下。绝缘介质层117采用电绝缘材料如二氧化硅。绝缘介质层117的厚度较薄，提高器件的耐压能力，绝缘介质层117的厚度可根据器件要求确定，厚度一般在栅氧层111厚度到场氧隔离或STI的厚度(几十纳米到几千埃的范围)。通过降低绝缘介质层117厚度提升栅极区113对漂移区115增强耗尽作用。
体区103和体区引出105均采用p型导电类型杂质掺杂，而源区、漏区和漂移区115均采用n型导电类型的杂质掺杂，相应的，对于p型器件，各个区的杂质类型与n型LDMOS相反。
优选地，体区103采用较高的浓度1017～1018cm-3量级，降低体电阻，防止寄生三极管导通。
漂移区115掺杂浓度为1017～1018cm-3量级，漂移区115结深在0.4微米～2.0微米左右。传统的漂移区浓度为7.5×1016cm-3，漂移区结深为2.0微米。
P-body区121可以形成缓变沟道掺杂，调整阈值电压，减小衬底电阻，防止寄生三极管导通，提高体区浓度，缩短沟道长度，降低导通电阻并减小器件面积。P-body区121在体区之上，源区之下。
因此，本发明的上述结构通过绝缘介质层117增强对漂移区115的耗尽，并且漂移区115深度较浅，提高了器件的耐压能力。漂移区的掺杂浓度较高，有利于降低导通电阻。
如图2所示，其为另一实施例的LDMOS器件结构图。本实施例中，省去了图1所示的P-body区121，使结构更加简单。
如图3所示，其为另一实施例的LDMOS器件结构图。本实施例中，体引出掺杂区122结深浅，掺杂浓度高，从而降低体电阻，防止寄生三极管导通。
本发明一种实施例的LDMOS的制造方法包括：
1、采用标准工艺的阱注入工艺，形成衬底。
2、利用标准的LOCOS(局部硅氧化)或STI(浅沟槽隔离)隔离工艺，通过有源区的版图，在将要形成的LDMOS的沟道区和源、漏、衬以外区域形成隔离区；在此过程中，非LOCOS或STI隔离的区域一般是通过二氧化硅和氮化硅作为硅表面的掩蔽层。利用这层掩蔽层，通过漂移区115的光刻刻板对漂移区进行涂胶→曝光→显影→氮化硅刻蚀。
3、对漂移区进行低掺杂，再生长绝缘介质层，形成LDMOS器件的漂移区，漂移区的掺杂方式可以是均匀掺杂，也可以是采用掺杂浓度从漏区向体区103缓变掺杂的方式。
生长的绝缘介质层厚度根据器件耐压需求调整；此时除了场区和漂移区以外的其余区域完全被氮化硅覆盖，调整绝缘介质层对其他器件影响很小。
4、接下来进行栅区的形成和源漏注入工艺，依次形成栅氧层，淀积和刻蚀栅材料，形成栅极区，P-body区注入和退火，低掺杂轻掺杂漏区(LDD)区，且LDMOS只在源端进行LDD掺杂注入，形成栅侧墙。然后是进行源漏和衬底引出注入，形成图1所示结构。
5、依次淀积隔离层，光刻接触孔，淀积金属，光刻引线，钝化。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种LDMOS器件，包括源区，栅极区，漏区，体区以及掺杂类型与体区相反的漂移区，体区在衬底区之上，漂移区在漏区和体区之间，其特征在于：还包括绝缘介质层和缓变沟道掺杂的P-body区，所述绝缘介质层位于漂移区之上，栅极区之下，所述P-body区在体区之上，源区之下；所述漂移区的掺杂浓度为1017～1018cm-3量级，所述漂移区的结深为0.4微米～2.0微米；所述绝缘介质层的厚度在栅氧层厚度到场氧隔离厚度范围内，或栅氧层厚度到浅沟槽隔离厚度范围内。
2.如权利要求1所述的LDMOS器件，其特征在于：所述的绝缘介质层为二氧化硅层。
3.如权利要求1所述的LDMOS器件，其特征在于：所述体区的掺杂浓度为1017～1018cm-3量级。
4.如权利要求1所述的LDMOS器件，其特征在于：所述绝缘介质层和栅氧层的厚度不相等。
5.一种制造LDMOS器件的方法，所述LDMOS器件包括源区，栅极区，漏区，体区以及掺杂类型与体区相反的漂移区，体区在衬底区之上，漂移区在漏区和体区之间，其特征在于包括在漂移区上生长绝缘介质层的步骤；所述LDMOS器件还包括衬底引出区，栅氧层，位于栅极区两侧的栅侧墙区，P-body区，包括如下步骤：
步骤一，采用标准工艺的阱注入工艺，形成衬底；
步骤二，利用标准的LOCOS或STI隔离工艺，通过有源区的版图，在将要形成的LDMOS的沟道区和源、漏、衬底以外区域形成隔离区；
步骤三，对漂移区进行低掺杂，再生长所述绝缘介质层，形成LDMOS器件的漂移区；所述绝缘介质层的厚度在栅氧层厚度到场氧隔离厚度范围内，或栅氧层厚度到浅沟槽隔离厚度范围内；
步骤四，接下来进行栅区的形成和源漏注入工艺，依次形成栅氧层，淀积和刻蚀栅材料，形成栅极区，P-body区注入和退火，低掺杂轻掺杂漏区且靠近漏区引出，形成栅侧墙，然后是进行源漏和衬底引出注入；
步骤五，依次淀积隔离层，光刻接触孔，淀积金属，光刻引线，钝化。
6.如权利要求5所述的制造LDMOS器件的方法，其特征在于：所述漂移区采用缓变掺杂的方式。
7.如权利要求5所述的制造LDMOS器件的方法，其特征在于：所述绝缘层形成时，器件除场区和漂移区外的区域被氮化硅覆盖。
CN201010269279.5A 2010-08-31 2010-08-31 Ldmos器件及其制造方法 Active CN102386211B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010269279.5A CN102386211B (zh) 2010-08-31 2010-08-31 Ldmos器件及其制造方法
PCT/CN2011/079041 WO2012028077A1 (en) 2010-08-31 2011-08-29 Ldmos device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010269279.5A CN102386211B (zh) 2010-08-31 2010-08-31 Ldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102386211A CN102386211A (zh) 2012-03-21
CN102386211B true CN102386211B (zh) 2014-01-08

Family

ID=45772157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010269279.5A Active CN102386211B (zh) 2010-08-31 2010-08-31 Ldmos器件及其制造方法

Country Status (2)

Country Link
CN (1) CN102386211B (zh)
WO (1) WO2012028077A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117841B2 (en) * 2013-10-07 2015-08-25 Freescale Semiconductor, Inc. Mergeable semiconductor device with improved reliability
CN105448725B (zh) * 2014-08-26 2018-11-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN106158972B (zh) * 2015-09-03 2020-04-07 珀尔微斯电子有限公司 制造高压功率场效应管的系统及方法
KR102286013B1 (ko) * 2015-10-07 2021-08-05 에스케이하이닉스 시스템아이씨 주식회사 트랜치 절연 필드플레이트 및 금속 필드플레이트를 갖는 수평형 고전압 집적소자
CN107492497A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN114830352A (zh) * 2019-12-27 2022-07-29 华为技术有限公司 横向扩散金属氧化物半导体晶体管及制造方法
CN112133740B (zh) * 2020-08-06 2024-05-24 互升科技(深圳)有限公司 一种多层外延mos管器件及其制备方法
CN111969038A (zh) * 2020-08-06 2020-11-20 互升科技(深圳)有限公司 一种场效应管制备方法及场效应管
CN112466955B (zh) * 2020-12-04 2022-10-11 重庆邮电大学 一种具有体内导电沟道的薄层soi-ldmos器件
CN113506743A (zh) * 2021-06-21 2021-10-15 上海华力集成电路制造有限公司 一种提高双扩散漏器件击穿电压的方法
CN114744029B (zh) * 2022-04-25 2025-10-28 泰科天润半导体科技（北京）有限公司 一种P型SiC LDMOS功率器件的制造方法
CN115360230B (zh) * 2022-06-10 2024-05-07 广东省大湾区集成电路与系统应用研究院 Ldmos器件的制作方法和ldmos器件
CN117637840A (zh) * 2022-08-15 2024-03-01 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法
CN117276349B (zh) * 2023-11-23 2024-04-12 北京智芯微电子科技有限公司 抗辐射动态阈值调制半导体器件、工艺、电路及芯片
CN118571762B (zh) * 2024-08-01 2024-11-22 杭州积海半导体有限公司 Ldmos器件的形成方法
CN119835974B (zh) * 2024-11-29 2026-01-13 北京智芯微电子科技有限公司 半导体器件及制造方法、芯片、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599782B1 (en) * 2000-01-20 2003-07-29 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating thereof
US6897525B1 (en) * 1998-11-26 2005-05-24 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN101099242A (zh) * 2005-01-06 2008-01-02 英飞凌科技股份公司 Ldmos晶体管
CN101752416A (zh) * 2008-12-09 2010-06-23 上海华虹Nec电子有限公司 一种高压ldmos器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903421B1 (en) * 2004-01-16 2005-06-07 System General Corp. Isolated high-voltage LDMOS transistor having a split well structure
US7683427B2 (en) * 2007-09-18 2010-03-23 United Microelectronics Corp. Laterally diffused metal-oxide-semiconductor device and method of making the same
US7608889B2 (en) * 2007-09-28 2009-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Lateral diffusion metal-oxide-semiconductor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897525B1 (en) * 1998-11-26 2005-05-24 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US6599782B1 (en) * 2000-01-20 2003-07-29 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating thereof
CN101099242A (zh) * 2005-01-06 2008-01-02 英飞凌科技股份公司 Ldmos晶体管
CN101752416A (zh) * 2008-12-09 2010-06-23 上海华虹Nec电子有限公司 一种高压ldmos器件

Also Published As

Publication number Publication date
WO2012028077A1 (en) 2012-03-08
CN102386211A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
CN102386211B (zh) Ldmos器件及其制造方法
US20080164537A1 (en) Integrated complementary low voltage rf-ldmos
CN101257047A (zh) 一种耐高压的横向双扩散mos晶体管
US9443943B2 (en) Semiconductor device and fabrication method thereof
TW201015719A (en) Lateral DMOS transistor and method for fabricating the same
CN109980011A (zh) 一种半导体器件及其制作方法
CN111370491B (zh) 开关ldmos器件及制造方法
US10319827B2 (en) High voltage transistor using buried insulating layer as gate dielectric
CN101916776B (zh) 具有bts结构的soimos器件及其制作方法
CN203351605U (zh) 一种高压半导体器件
CN114464674B (zh) Ldmosfet器件、制作方法及芯片
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
CN100459073C (zh) 横向双扩散金属氧化物半导体元件及其制造方法
TWI455318B (zh) 高壓半導體裝置及其製造方法
KR20000051294A (ko) 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
CN101916783B (zh) 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法
CN112018187A (zh) Ldmos器件及其制造方法
CN105304693B (zh) 一种ldmos器件的制造方法
CN101488524B (zh) 高压n型绝缘体上硅的金属氧化物半导体管
CN107342325A (zh) 一种横向双扩散金属氧化物半导体器件
US20070034895A1 (en) Folded-gate MOS transistor
CN103199109A (zh) 一种nldmos器件及其制造方法
CN103915498A (zh) 隆起源极/漏极mos晶体管及借助植入间隔件及外延间隔件形成所述晶体管的方法
CN104332501B (zh) Nldmos器件及其制造方法
CN111354792B (zh) Ldmos器件及其形成方法、半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171013

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214000 No. 5 Hanjiang Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu, China

Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd.

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.

TR01 Transfer of patent right