CN102299156A

CN102299156A - 一种半导体器件及其制造方法

Info

Publication number: CN102299156A
Application number: CN2010102206867A
Authority: CN
Inventors: 王文武; 韩锴; 王晓磊; 马雪丽; 陈大鹏
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2010-06-28
Filing date: 2010-06-28
Publication date: 2011-12-28
Anticipated expiration: 2030-06-28
Also published as: CN102299156B

Abstract

本发明是在栅极替代工艺(Replacement gate或Gate last)制备CMOS晶体管过程中，在NMOS器件区域和PMOS器件区域形成高k栅介质层后，分别形成属于NMOS区域的第一功函数调节介质层和属于PMOS区域的第二功函数调节介质层，以分别调节NMOS器件、PMOS器件的阈值电压，而且由于采用介质材料形成，其更容易选择性刻蚀，有利于进行工艺控制，而且也缓解了对双金属栅材料研究的压力。

Description

一种半导体器件及其制造方法

技术领域

本发明通常涉及一种半导体器件及其制造方法，具体来说，涉及一种基于栅极替代工艺的高k栅介质/金属栅器件及其制造方法。

背景技术

随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。22纳米及以下工艺集成电路核心技术的应用已经成为集成电路发展的必然趋势，也是国际上主要半导体公司和研究组织竞相研发的课题之一。以“高k栅介质/金属栅”技术为核心的CMOS器件栅工程研究是22纳米及以下技术中最有代表性的核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。目前，针对高k栅介质/金属栅技术的研究可大概分为两个方向，即前栅工艺和栅极替代工艺，前栅工艺的栅极的形成在源、漏极生成之前，栅极替代工艺的栅极的形成则在源、漏极生成之后，此工艺中栅极不需要承受很高的退火温度。

在传统栅极替代工艺中，典型的工艺包括形成多晶硅或氮化硅的假栅，并当源/漏极形成后，将假栅刻蚀掉以形成栅沟槽，之后在栅沟槽中依次沉积高k栅介质和双金属栅电极材料，对于双金属栅电极材料，需要在nMOS和pMOS器件的栅沟槽区域形成不同功函数的金属用以调节器件的阈值电压，但由于金属刻蚀工艺上的复杂性，为CMOS集成工艺集成带来了难度。

因此，需要提出基于后栅工艺的、能有效调节器件的阈值电压，且其工艺集成相对简单的半导体器件。

发明内容

鉴于上述问题，本发明提供了一种半导体器件，所述器件包括：具有NMOS区域和PMOS区域的半导体衬底；形成于所述半导体衬底中分别属于NMOS区域和PMOS区域的源极区和漏极区；形成于所述NMOS区域上的第一栅堆叠和形成于所述PMOS区域上的第二栅堆叠；其中，所述第一栅堆叠包括：第一界面层；形成于所述第一界面层上的第一高k栅介质层；形成于所述第一高k栅介质层上的第一功函数调节介质层；形成于所述第一功函数调节介质层上的第一金属栅电极；所述第二栅堆叠包括：第二界面层；形成于所述第二界面层上的第二高k栅介质层；形成于所述第二高k栅介质层上的第二功函数调节介质层；形成于所述第二功函数调节介质层上的第二金属栅电极；其中所述第一功函数调节介质层和第二功函数调节介质层由不同材料形成，用以分别调节所述NMOS器件和PMOS器件的功函数。

本发明还提供了上述半导体器件的制造方法，所述方法包括：提供具有NMOS区域和PMOS区域的半导体衬底；在所述半导体衬底上，形成属于NMOS区域的第一界面层、假栅及其侧墙，形成属于PMOS区域的第二界面层、假栅及其侧墙，以及在所述半导体衬底中分别形成属于NMOS区域和PMOS区域的源极区和漏极区，并覆盖所述NMOS和PMOS区域的源极区、漏极区形成层间介质层；去除所述NMOS区域和PMOS区域的假栅，以形成第一开口和第二开口；在所述第一开口中形成覆盖所述第一界面层的第一高k栅介质层，并在所述第二开口中形成覆盖所述第二界面层的第二高k栅介质层；在所述第一高k栅介质层上形成第一功函数调节介质层，在第二高k栅介质层上形成第二功函数调节介质层；在所述第一功函数调节介质层上形成填满所述第一开口的第一金属栅电极，在所述第二功函数调节介质层上形成填满所述第二开口的第二金属栅电极；对所述器件进行加工，以分别形成属于NMOS区域的第一栅堆叠和属于PMOS区域的第二栅堆叠，其中所述第一和第二功函数调节介质层由不同材料形成，用以分别调节所述NMOS器件和PMOS器件的功函数。

通过采用本发明所述器件，所述器件分别在NMOS器件区域和PMOS器件区域上形成高k介质层，并在其上引入不同材料的功函数调节介质层，这样不仅有效调节了NMOS器件和PMOS器件的阈值电压，而且功函数调节介质层由不同的介质材料形成，其更容易选择性刻蚀，有利于进行工艺控制，而且也缓解了对双金属栅材料研究的压力，此外，由于高k栅介质层选择高温下较稳定的介质材料，因此其材料中金属原子在一定的退火温度下不会因扩散问题对器件的沟道载流子迁移率产生明显的退化效应。

附图说明

图1-11示出了根据本发明的实施例的半导体器件各个制造阶段的示意图。

具体实施方式

本发明通常涉及一种半导体器件及其制造方法。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

参考图11，图11示出了根据本发明实施例的半导体器件的结构示意图。如图11所示，所述器件包括：具有NMOS区域204和PMOS区域206的半导体衬底202；形成于所述半导体衬底202中分别属于NMOS区域204和PMOS区域206的源极区和漏极区214、216；形成于所述NMOS区域204上的第一栅堆叠300和形成于所述PMOS区域206上的第二栅堆叠400；其中，所述第一栅堆叠300包括：第一界面层208；在所述第一界面层208上的第一高k栅介质层224；在所述第一高k栅介质层224上的第一功函数调节介质层226；形成于所述第一功函数调节介质层226上的第一金属栅电极230；所述第二栅堆叠400包括：第二界面层208；在所述第二界面层208上的第二高k栅介质层224；在所述第二高k栅介质层224上的第二功函数调节介质层228；形成于所述第二功函数调节介质层228上的第二金属栅电极230；其中所述第一226和第二功函数调节介质层228采用不同材料形成，用以分别调节NMOS器件和PMOS器件的功函数。

优选地，所述第一和第二高k栅介质层224选择高温下较稳定的高k介质材料，其材料中的金属原子在一定的退火温度下不会因扩散问题对器件的沟道载流子迁移率产生明显的退化效应，可以从包含下列元素的组中选择元素来形成：HfO₂、HfSiO_x、HfON_x、HfZrO_x、HfSiON_x、HfLaO_x、LaAlO_x或其组合，这仅是示例，本发明不局限于此。所述第一和第二高k栅介质层224的厚度为大约1-3nm。

所述第一功函数调节介质层226与其下面的层224间形成负偶极子或大量带正电的电荷，以起到调节有效功函数的作用，所述第一功函数调节介质层包括：MgO_x，稀土和类稀土金属元素的氧化物或其硅化物、氮化物，或其他们的组合，所述第一功函数调节介质层的例子包括：La₂O₃，Sc₂O₃，Gd₂O₃，MgO_x，或他们的硅化物、氮化物，或其他稀土氧化物或其硅化物、氮化物等，这仅是示例，本发明不局限于此。

所述第二功函数调节介质层228与其下面的层224间形成一个正偶极子或大量带负电的电荷，以起到调节有效功函数的作用，所述第二功函数调节介质层包括：除稀土和类稀土金属元素以外的其他活性金属元素的氧化物或其硅化物、氮化物，所述第二功函数调节介质层228的例子包括：Al₂O₃，TiO₂，ZrO₂，HfAlO_x，HfTiO_x，TaO_x，HfTaO_x，或他们的硅化物、氮化物，或其组合，这仅是示例，本发明不局限于此。所述第一226和第二功函数调节介质层228的厚度为大约0.1-2nm。所述第一和第二金属栅电极230为一层或多层结构。

以下将参考图1-11详细描述所述实施例的制造和实现。

参考图1，提供具有NMOS区域204和PMOS区域206半导体衬底202，并在其上形成界面层208。

具体来说，首先提供半导体衬底202。所述衬底202已做好前期处理操作，所述处理操作包括预清洗、形成阱区及形成浅沟槽隔离区，在本实施例中，所述衬底202为硅衬底，在其他实施例中，所述衬底202还可以包括其他化合物半导体，如碳化硅、砷化镓、砷化铟或磷化铟。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底202可以包括各种掺杂配置。此外，优选地，所述衬底202包括外延层，所述衬底202也可以包括绝缘体上硅(SOI)结构。

而后，在其上形成界面层208。界面层208可直接形成在衬底202上。在本实施例中，界面层208可以为SiO₂、SiON或者Si₃N₄。界面层208的厚度为大约0.5-2nm，可使用原子层沉积、化学气相沉积(CVD)、高密度等离子体CVD、溅射或其他合适的方法。以上仅仅是作为示例，不局限于此。

参考图2，在所述界面层208上形成假栅210。假栅210为牺牲层，可以通过在所述界面层208上沉积多晶硅来形成假栅210，其厚度为大约30-200nm。所述假栅210还可以通过沉积其他材料来形成，例如非晶硅等。

参考图3，将所述界面层208及假栅210图形化。通过在所述假栅210上形成掩膜层(图中未示出)，而后利用干法或湿法刻蚀技术将所述界面层208及假栅210图形化，以形成分别属于第一区域204的第一界面层208及假栅210，属于第二区域206的第二界面层208和假栅210。

参考图4，形成属于NMOS区域204的假栅的侧墙212，形成属于PMOS区域206的假栅的侧墙212，以及在所述半导体衬底202中分别形成属于NMOS区域204和PMOS区域206的源极区和漏极区214、216。

所述侧墙212可以为一层或多层结构，在本发明实施例中为一个三层结构的侧墙。首先在所述第一区域204和第二区域206内，通过化学沉积的方法，例如原子层沉积方法或等离子增强化学气象沉积，沉积氮化物层，例如氮化硅或氮氧化硅，并利用干法刻蚀技术，例如RIE的方法，进行图形化以形成第一侧墙212-1，而后，优选地，可以进行源/漏延伸区和/或halo区的离子注入，可以通过根据期望的晶体管结构，注入p型或n型掺杂物或杂质到第一区域204和第二区域206的衬底202中而形成。而后，在所述器件上沉积氧化物材料，如二氧化硅，并利用干法刻蚀技术，例如RIE的方法，进行图形化以形成第二侧墙212-2。之后，在所述器件上沉积另一氮化物材料层，如氮化硅或氮氧化硅，并利用干法刻蚀技术，例如RIE的方法，进行图形化以形成第三侧墙212-3。以上侧墙结构及其形成材料、方法仅为示例，仅仅是作为示例，不局限于此。为了简化描述，在此后的描述及图例中，包括所述第一侧墙212-1、第二侧墙212-2、第三侧墙212-3的三层结构侧墙均描述为侧墙212。

在形成侧墙212后，进行源极区和漏极区的离子注入，可以通过根据期望的晶体管结构，注入p型或n型掺杂物或杂质到第一区域204和第二区域206的衬底202中而形成，可以由包括光刻、离子注入、扩散和/或其他合适工艺的方法形成。

参考图5，在所述第一区域204的侧墙212与第二区域206的侧墙212之间的衬底202上形成内层介质层(ILD)218。首先，在所述器件上沉积介质材料，例如SiO₂，而后将其平坦化，例如CMP(化学机械抛光)的方法，去除假栅210之上的介质材料，直至暴露出假栅210的上表面。所述内层介质层218可以是但不限于例如未掺杂的氧化硅(SiO₂)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅(Si₃N₄)。所述内层介质层218可以使用例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)及/或其他合适的工艺等方法形成。

参考图6，去除所述NMOS区域和PMOS区域的假栅210，以形成第一开口220和第二开口222。在一个实施例中，利用干法，如RIE，或湿法刻蚀技术，如包括四甲基氢氧化铵(TMAH)、KOH或者其他合适蚀刻剂溶液，将所述假栅210刻蚀去除，从而形成暴露界面层208的第一开口220和第二开口222。在另一个实施例中，可以利用干法或湿法刻蚀技术进一步将界面层208去除，形成暴露第一区域204和第二区域206的衬底的第一开口220和第二开口222(图中未示出)，而后重新沉积介质材料，在第一开口内形成第一界面层、第二开口内形成第二界面层，所述介质材料可以为SiO₂、SiON或者Si₃N₄，以提高界面层的质量，此实施例中第一和第二界面层形成于开口的内壁。

参考图7，在所述器件上形成高k栅介质层224，可以通过在所述器件上沉积高k介质材料(例如，和氧化硅相比，具有高介电常数的材料)来形成，优选地，高k介质材料选择高温下性能稳定的介质材料，其材料中的金属原子在一定的退火温度下不会因扩散问题对器件的沟道载流子迁移率产生明显的退化效应，如HfO₂、HfSiO_x、HfON_x、HfZrO_x、HfSiON_x、HfLaO_x、LaAlO_x其组合和/或者其它适当的材料，可以通过化学气相沉积、原子层沉积(ALD)或其他合适的方法形成，其厚度为大约1-3nm。这仅是示例，本发明不局限于此。

参考图8，在所述NMOS区域204的高k栅介质层224上形成第一功函数调节介质层226，以及在所述PMOS区域206的高k栅介质层226上形成第二功函数调节介质层228。在形成高k栅介质层224之后可以在其上沉积属于NMOS区域204的第一功函数调节介质层226，所述第一功函数调节介质层226与其下面的层224间形成一个负偶极子或大量带正电的电荷，所述负偶极子或正电荷将起到调节有效功函数的作用，所述第一功函数调节介质层可以包括：MgO_x，稀土和类稀土金属元素的氧化物或其硅化物、氮化物，或他们的组合，所述第一功函数调节介质层的例子包括：La₂O₃，Sc₂O₃，Gd₂O₃，MgO_x，或他们的硅化物、氮化物，或其他稀土氧化物及其硅化物和氮化物等，这仅是示例，本发明不局限于此。并在高k栅介质层224上形成属于PMOS区域206的第二功函数调节介质层228，所述第二功函数调节介质层228与其下面的层224间形成一个正偶极子或大量带负电的电荷，所述正偶极子或负电荷将起到调节有效功函数的作用，所述第二功函数调节介质层包括：包含除稀土和类稀土金属元素以外的其他活性金属元素的氧化物或其硅化物、氮化物，所述第二功函数调节介质层228的例子包括：Al₂O₃，TiO₂，ZrO₂，HfAlO_x，HfTiO_x，TaO_x，HfTaO_x，或他们的硅化物、氮化物，或其组合，这仅是示例，本发明不局限于此。所述第一和第二功函数调节介质层的厚度为大约0.1-2nm。功函数调节介质层226、228可以采用溅射、PLD、MOCVD、ALD、PEALD或其他合适的方法。

参考图9-10，在所述器件上形成分别属于NMOS区域204和PMOS区域206金属栅电极230。所述金属栅电极230可以为一层或多层结构，NMOS区域204和PMOS区域206上的金属栅电极可以具有相同或不同的材料，优选相同的材料，在本发明实施例中金属栅电极为一个二层结构，且NMOS区域204和PMOS区域206上的金属栅电极具有相同材料，首先在所述器件上沉积一个金属材料层230-1，例如TiN等，而后在金属材料层230-1之上形成填满所述开口220、222的另一个金属材料层230-2，例如低电阻金属Al、Ti、TiAl、W等，这仅是示例，本发明不局限于此。所述金属栅电极可以从包含下列元素的组中选择元素来形成：TiN、TaN、MoN、HfN、HfC、TaC、TiC、MoC、TiAlN、TaAlN、HfAlN、HfTbN、TaTbN、TaErN、TaYbN、TaSiN、TaHfN、TiHfN、HfSiN、MoSiN、MoAlN、RuTa_x、NiTa_x、多晶硅、金属硅化物或其组合。

参考图11，分别形成属于NMOS区域的第一栅堆叠和属于PMOS区域的第二栅堆叠。对先前形成的层叠层图案化，以形成NMOS区域器件的栅堆叠300，和PMOS区域器件的栅堆叠400。栅堆叠300和栅堆叠400的形成可以对先前的层叠层进行一次或多次刻蚀来完成。进而形成了根据本发明实施例的半导体器件。

本发明是在栅极替代工艺(Replacement gate或Gate last)制备CMOS晶体管过程中，在形成栅NMOS器件区域和PMOS器件区域形成高k栅介质层后，分别形成属于NMOS区域的第一功函数调节介质层和属于PMOS区域的第二功函数调节介质层，其中高k栅介质层选择在一定的退火温度下不会因扩散问题对器件的沟道载流子迁移率产生明显的退化效应的介质材料，而第一功函数调节介质层中包含可以调节NMOS器件阈值电压的元素，如La、Sc、Gd等，第二功函数调节介质层中包含可以调节PMOS器件阈值电压的元素，如Al、Ti等，以分别调节NMOS器件、PMOS器件的阈值电压，而且由于采用介质材料形成，其更容易选择刻蚀，有利于进行工艺控制，而且也缓解了对双金属栅材料研究的压力。

虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。

此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims

1.一种半导体器件，包括：

具有NMOS区域和PMOS区域的半导体衬底；

形成于所述半导体衬底中分别属于NMOS区域和PMOS区域的源极区和漏极区；

形成于所述NMOS区域衬底上的第一栅堆叠和形成于所述PMOS区域衬底上的第二栅堆叠；

其中，所述第一栅堆叠包括：第一界面层；形成于所述第一界面层上的第一高k栅介质层；形成于所述第一高k栅介质层上的第一功函数调节介质层；形成于所述第一功函数调节介质层上的第一金属栅电极；

所述第二栅堆叠包括：第二界面层；形成于所述第二界面层上的第二高k栅介质层；形成于所述第二高k栅介质层上的第二功函数调节介质层；形成于所述第二功函数调节介质层上的第二金属栅电极；

其中所述第一和第二功函数调节介质层由不同材料形成，用以分别调节所述NMOS器件和PMOS器件的功函数。

2.根据权利要求1所述的器件，其中所述第一和第二高k栅介质层其材料中的金属原子在一定的退火温度下不会因扩散问题对器件的沟道载流子迁移率产生明显的退化效应。

3.根据权利要求2所述的器件，其中所述第一和第二高k栅介质层可从包含下列元素的组中选择元素来形成：HfO₂、HfSiO_x、HfON_x、HfZrO_x、HfSiON_x、HfLaO_x、LaAlO_x或其组合。

4.根据权利要求1所述的器件，其中所述第一功函数调节介质层与其下面的层间形成负偶极子或大量带正电的电荷，以起到调节有效功函数的作用。

5.根据权利要求4所述的器件，其中所述第一功函数调节介质层包括：MgO_x，稀土或类稀土金属元素的氧化物或其硅化物、氮化物，或其组合。

6.根据权利要求1所述的器件，其中所述第二功函数调节介质层与其下面的层间形成正偶极子或大量带负电的电荷，以起到调节有效功函数的作用。

7.根据权利要求6所述的器件，其中所述第二功函数调节介质层包括：除稀土和类稀土金属元素以外的其他活性金属元素的氧化物或其硅化物、氮化物，所述第二功函数调节介质层从包含下列元素的组中选择元素来形成：Al₂O₃，TiO₂，ZrO₂，HfAlO_x，HfTiO_x，TaO_x，HfTaO_x，或其硅化物、氮化物，或其组合。

8.根据权利要求1所述的器件，其中所述第一和第二金属栅电极为一层或多层结构。

9.一种制造半导体器件的方法，所述方法包括：

提供具有NMOS区域和PMOS区域的半导体衬底；

在所述半导体衬底上，形成属于NMOS区域的第一界面层、假栅及其侧墙，形成属于PMOS区域的第二界面层、假栅及其侧墙，以及在所述半导体衬底中分别形成属于NMOS区域和PMOS区域的源极区和漏极区，并覆盖所述NMOS和PMOS区域的源极区、漏极区形成层间介质层；

去除所述NMOS区域和PMOS区域的假栅，以形成第一开口和第二开口；

在所述第一开口中形成覆盖所述第一界面层的第一高k栅介质层，并在所述第二开口中形成覆盖所述第二界面层的第二高k栅介质层；

在所述第一高k栅介质层上形成第一功函数调节介质层，在第二高k栅介质层上形成第二功函数调节介质层；

在所述第一功函数调节介质层上形成填满所述第一开口的第一金属栅电极，在所述第二功函数调节介质层上形成填满所述第二开口的第二金属栅电极；

对所述器件进行加工，以分别形成属于NMOS区域的第一栅堆叠和属于PMOS区域的第二栅堆叠；

10.根据权利要求9所述的方法，还包括进一步去除所述第一和第二界面层以形成第一开口和第二开口，并重新在第一开口内形成第一界面层、第二开口内形成第二界面层。

11.根据权利要求9所述的方法，其中所述第一和第二高k栅介质层其材料中的金属原子在一定的退火温度下不会因扩散问题对器件的沟道载流子迁移率产生明显的退化效应。

12.根据权利要求11所述的方法，其中所述第一和第二高k栅介质层可从包含下列元素的组中选择元素来形成：HfO₂、HfSiO_x、HfON_x、HfZrO_x、HfSiON_x、HfLaO_x、LaAlO_x或其组合。

13.根据权利要求9所述的方法，其中所述第一功函数调节介质层与其下面的层间形成负偶极子或大量带正电的电荷，以起到调节有效功函数的作用。

14.根据权利要求13所述的方法，其中所述第一功函数调节介质层包括：MgO_x，稀土或类稀土金属元素的氧化物或其硅化物、氮化物，或其组合。

15.根据权利要求9所述的方法，其中所述第二功函数调节介质层与其下面的层间形成正偶极子或大量带负电的电荷，以起到调节有效功函数的作用。

16.根据权利要求15所述的方法，其中所述第二功函数调节介质层包括：除稀土和类稀土金属元素以外的其他活性金属元素的氧化物或其硅化物、氮化物，所述第二功函数调节介质层从包含下列元素的组中选择元素来形成：Al₂O₃，TiO₂，ZrO₂，HfAlO_x，HfTiO_x，TaO_x，HfTaO_x，或其硅化物、氮化物，或其组合。

17.根据权利要求9所述的方法，其中所述第一和第二金属栅电极为一层或多层结构。