CN102187467A - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN102187467A CN102187467A CN2009801414285A CN200980141428A CN102187467A CN 102187467 A CN102187467 A CN 102187467A CN 2009801414285 A CN2009801414285 A CN 2009801414285A CN 200980141428 A CN200980141428 A CN 200980141428A CN 102187467 A CN102187467 A CN 102187467A
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor film
- film
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管,其特征在于,具有栅电极、栅极绝缘膜、与栅极绝缘膜相接的氧化物半导体膜以及与氧化物半导体膜连接且由沟道部隔开的源电极及漏电极,所述氧化物半导体膜包含含有氢元素的结晶质氧化铟,相对于形成氧化物半导体膜的所有元素,所述氧化物半导体膜中所含的氢元素的含量为0.1at%~5at%。
Description
技术领域
本发明涉及具有包含含有氢元素的氧化铟的结晶质半导体膜的薄膜晶体管及其制造方法。
背景技术
近年来,显示装置的发展非常显著,液晶显示装置或EL显示装置等各种显示装置被积极地导入个人计算机或文字处理机等OA机器中。这些显示装置都具有用透明导电膜夹持显示元件的三明治结构。
在驱动上述的显示装置的薄膜晶体管(TFT)等开关元件中,现在主要使用硅系的半导体膜。这除了因为硅系薄膜的稳定性、加工性优良以外,还因为开关速度快等良好的因素。该硅系薄膜一般来说是利用化学蒸气析出法(CVD)法制作的。
但是,在硅系薄膜为非晶质的情况下,开关速度比较慢,因而具有在显示高速的动画等时无法显示图像的难点。另外,在结晶质的硅系薄膜的情况下,虽然开关速度比较快,然而为了进行结晶化需要800℃以上的高温或借助激光的加热等,在制造时需要很多的能量和工序。另外,虽然硅系的薄膜作为电压元件来说性能也很优异,然而在流过电流的情况下,其特性的经时变化会成为问题。
作为与硅系薄膜相比稳定性优异并且具有与ITO膜同等的光透过率的透明半导体膜的材料等,氧化物半导体受到关注。
但是认为,含有氧化铟的结晶质的膜,特别是多晶膜容易产生氧缺陷,从而提高成膜时的氧分压,即使进行氧化处理等,也很难将载流子密度设为2×10+17cm-3。由此,基本上没有进行过作为半导体膜或TFT的尝试。
此种状况下,专利文献1中,记载过具有包含氧化铟的半导体层的薄膜晶体管。具体来说,记载过通过将氧化铟膜在氧气氛下进行热处理而得到薄膜晶体管的方法。但是,在包含氧化铟的薄膜的情况下,随着热处理条件、或氧化气氛的条件,特别是在空气中进行热处理时的湿度条件不同,所得的薄膜晶体管的性能会发生变化,存在性能不稳定的情况。
另一方面,在专利文献2、3中记载过,通过在非晶质氧化物半导体膜中存在氢元素或重氢元素,可以稳定地获得非晶质氧化物半导体。但是,由于非晶质氧化物半导体膜是非晶质,因此存在于内部的氢元素或重氢元素会向空气中扩散,或从空气中侵入新的水分子,其结果是,膜中的氢元素变得过多,从而会有所得的元件变得不稳定的情况。
而且,在将结晶质的氧化铟用于半导体膜中的情况下,由于不会使半导体膜溶解于草酸、PAN等中,具有耐蚀刻性,因此被认为具有可以很容易地制造沟道蚀刻型的TFT构成的优点。但是,如果只是结晶质氧化铟膜,则将载流子密度充分地降低而半导体化是非常困难的。即,在简单地使氧化铟膜结晶化的情况下,因氧缺陷或共存的作为杂质的正4价的金属氧化物,会产生载流子,从而有可能变成导体。由此,以往没有制作过将结晶质的氧化铟用于半导体膜中的TFT。
专利文献1:日本特开2008-130814号公报
专利文献2:日本特开2007-73697号公报
专利文献3:日本特开2007-103918号公报
发明内容
本发明的目的在于,提供一种薄膜晶体管,即使其制造时的热处理条件,特别是在空气中热处理时的湿度条件等不同,也会具有稳定的性能。
为了达成上述的目的,本发明人等进行了深入研究,结果发现,通过将含有一定的氢元素的氧化铟用于半导体膜中,就可以得到高性能的薄膜晶体管,此外,通过在半导体膜的形成中,形成含有氢元素的非晶质氧化铟膜,其后进行脱氢处理而控制含氢量,就可以稳定地得到所需的半导体膜,从而完成了本发明。
根据本发明,可以提供以下的薄膜晶体管。
1.一种薄膜晶体管,其具有栅电极、栅极绝缘膜、与上述栅极绝缘膜相接的氧化物半导体膜以及与上述氧化物半导体膜连接且由沟道部隔开的源电极及漏电极,其特征在于,上述氧化物半导体膜包含含有氢元素的结晶质氧化铟,相对于形成氧化物半导体膜的所有元素,上述氧化物半导体膜中所含的氢元素的含量为0.1at%~5at%。
2.根据1所述的薄膜晶体管,其特征在于,上述氧化物半导体膜还含有除了氧化铟以外的正3价的金属氧化物。
3.根据2所述的薄膜晶体管,其特征在于,相对于上述氧化物半导体膜中所含的所有金属元素,上述铟以外的正3价的金属元素的含量为0.1~10at%。
4.根据2或3所述的薄膜晶体管,其特征在于,上述氧化铟以外的正3价的金属氧化物是选自氧化硼、氧化铝、氧化镓、氧化钪、氧化钇、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化镱及氧化镥中的一种以上的氧化物。
5.一种1~4中任意一项所述的薄膜晶体管的制造方法,其特征在于,包括:包括:形成包含含有氢元素的氧化铟的半导体膜的成膜工序;对所述半导体膜进行图案化的工序;将所述半导体膜脱氢及结晶化的工序;和与所述半导体膜连接地形成源电极及漏电极的工序。
6.根据5所述的薄膜晶体管的制造方法,其特征在于,上述半导体膜的成膜工序的成膜气氛中的氢分子和/或水分子的体积含量为1%~10%。
7.根据5或6所述的薄膜晶体管的制造方法,其特征在于,上述将半导体膜脱氢及结晶化的工序是将上述半导体膜在150~450℃热处理0.1~1200分钟的工序。
8.根据5~7中任意一项所述的薄膜晶体管的制造方法,其特征在于,是沟道蚀刻型的薄膜晶体管的制造方法。
9.根据5~7中任意一项所述的薄膜晶体管的制造方法,其特征在于,是蚀刻阻挡型的薄膜晶体管的制造方法。
根据本发明,即使制造时的热处理条件变化,也可以稳定地得到高性能的薄膜晶体管。
附图说明
图1是表示本发明的沟道蚀刻型薄膜晶体管的实施方式的简截面图。
图2是表示本发明的蚀刻阻挡型薄膜晶体管的实施方式的简截面图。
图3是实施例1中制作的沟道蚀刻型薄膜晶体管的简截面图。
图4是实施例2中制作的蚀刻阻挡型薄膜晶体管的简截面图。
具体实施方式
本发明的薄膜晶体管是具有栅电极、栅极绝缘膜、与上述栅极绝缘膜相接的氧化物半导体膜以及与氧化物半导体膜连接且由沟道部隔开的源电极及漏电极的薄膜晶体管。进而,其特征在于,氧化物半导体膜具有含有氢元素的结晶质氧化铟半导体膜。
图1是表示本发明的薄膜晶体管的实施方式的简截面图。
薄膜晶体管1在基板10及绝缘膜30之间夹持有栅电极20,在栅极绝缘膜30上层叠有半导体膜40作为活性层。此外,以将半导体膜40的端部附近覆盖的方式分别设有源电极50及漏电极52。在由半导体膜40、源电极50及漏电极52包围的部分形成沟道部60。
另外,图1的薄膜晶体管1是所谓的沟道蚀刻型薄膜晶体管。本发明的薄膜晶体管并不限定于沟道蚀刻型薄膜晶体管,可以采用本技术领域中公知的元件构成。
图2是表示本发明的薄膜晶体管的其他实施方式的简截面图。而且,对于与上述的薄膜晶体管1相同的构成构件使用相同的编号,省略其说明。
薄膜晶体管2是蚀刻阻挡型的薄膜晶体管。薄膜晶体管2除了以将沟道部60覆盖方式形成蚀刻阻挡层70这一点以外,是与上述的薄膜晶体管1相同的构成。以将半导体膜40的端部附近及蚀刻阻挡层70的端部附近覆盖的方式分别设有源电极50及漏电极52。
本发明中,在半导体膜40中使用包含含有氢元素的氧化铟的结晶质氧化铟半导体膜。通过使结晶质氧化铟薄膜含有氢元素,而将薄膜晶体管的性能稳定化。氧化铟是容易产生氧缺陷的化合物,由此被作为透明导电膜的素材使用。可以认为,由于氢元素将氧缺陷中产生的缺陷填平,因此可以抑制载流子产生,从而使半导体稳定化。
另外,可以减少半导体膜的载流子浓度,可以在室温附近的温度下达到小于2×10+17cm-3,显示出良好的薄膜晶体管特性。
而且,室温附近的温度下的半导体膜的载流子密度优选小于2×10+17cm-3。如果载流子密度为2×10+17cm-3以上,则有可能不能作为TFT驱动。另外,即使作为TFT驱动,也会变为常开,或阈值电压在负方向变大,存在On-Off值变小的情况。
相对于半导体膜所含有的所有元素,半导体膜的氢元素的含量优选为0.1~5at%,特别优选为0.5~3at%。如果小于0.1at%,则由于含量少,因此氧化铟薄膜容易变成导电膜,存在无法获得稳定的TFT特性的情况。另一方面,如果超过5at%,则会有使薄膜变成绝缘膜的情况。
在半导体膜中,氢元素既可以以分子状存在,也可以以原子状态存在。另外,也可以与氧结合而作为羟基存在。优选作为羟基存在。
氢的含量可以利用卢瑟福背散射谱(RBS)法、氢前方散射谱(HFS)法、热淀积谱(TDS)法来测定。本申请中是指用氢前方散射谱(HFS)法测定的值。
半导体膜的氢元素的含量例如可以通过调整半导体膜的成膜气氛中的氢浓度、调整成膜后的脱氢工序的温度或处理时间来控制。
另外,本发明中使用作为结晶质的半导体膜。这样,就可以提高TFT的迁移率,另外还可以提高耐久性。另外,在源电极50及漏电极52的蚀刻时,可以抑制半导体膜被蚀刻。
这里所说的“结晶质膜”是指可以利用X射线衍射确认结晶质峰的膜。结晶质膜可以是单晶膜、外延膜及多晶膜的任意一种,由于工业化生产容易并且可以实现大面积化,因此优选为外延膜及多晶膜,特别优选为多晶膜。
在结晶质膜为多晶膜的情况下,该多晶膜优选包含纳米结晶质。根据X射线衍射使用Scherrer公式求出的平均结晶质粒径通常来说为500nm以下,优选为300nm以下,更优选为150nm以下,进一步优选为80nm以下。如果大于500nm,则在将晶体管微细化时的波动就有可能变大。
本发明中,半导体膜优选还含有除去氧化铟以外的正3价的金属氧化物。这样,由于可以很容易地抑制在结晶质氧化铟中产生的氧缺陷,因此可以获得稳定地动作的薄膜晶体管。
作为除去氧化铟以外的正3价的金属氧化物,可以合适地使用氧化硼、氧化铝、氧化镓、氧化钪、氧化钇、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化镱或氧化镥。这些氧化物既可以单独使用1种,也可以组合使用2种以上。
从更为简便地将含有正3价的金属氧化物(除去氧化铟以外)的氧化铟结晶化的观点考虑,最好所添加的正3价的金属氧化物的金属元素的离子半径更接近铟元素的离子半径。具体来说,可以更优选使用与铟元素的离子半径的差为±30%以内者。在与铟元素的离子半径的差超过30%的情况下,会有固溶极限变小或不会固溶的情况。该情况下,也可以在晶格间进行填隙型固溶解。另外,也可以偏析于晶界中地存在。在向这些晶界中偏析的情况下,具有抑制存在于晶界中的氧缺陷的效果。
根据上述的观点,作为正3价的金属氧化物(除去氧化铟以外),特别优选氧化镓、氧化钪、氧化钇、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒及氧化镱。
对于半导体膜中所含的正3价的金属氧化物(除去氧化铟以外)的含量,作为相对于半导体膜的所有金属元素的金属元素量,优选为0.1~10at%,特别优选为0.5~8at%。如果除去氧化铟以外的正3价的金属元素的含量小于0.1at%,则所添加的除去氧化铟以外的正3价的金属氧化物的添加量少,会有其效果小的情况,从而会有无法得到常关(normally off)的薄膜晶体管的情况。另一方面,如果超过10at%则添加量过多,会有无法得到结晶质的氧化铟膜的情况。在半导体膜为非晶质氧化铟的情况下,不能使载流子浓度减少,变为常开(normally on)状态的薄膜晶体管,从而会有所得的晶体管的迁移率不会提高的情况。
金属元素的比率可以通过利用ICP-Mass(Inductively Coupled Plasma Mass)测定来测定各元素的存在量而求出。
本发明中,相对于半导体膜所含有的所有金属元素的正4价以上的金属元素的含量优选为10ppm(本申请中,“ppm”是指原子ppm)以下。正4价以上的金属元素在半导体膜内作为氧化物存在。在正4价的金属氧化物被纳入氧化铟的结晶质中的情况下,由于在氧化铟中产生载流子,因此对半导体膜的性能造成很大的影响。另外,会因半导体膜的热处理的条件而在氧化铟中产生固溶置换,在氧化铟的能带结构中形成杂质能级,对半导体特性造成影响。其结果是,会有无法将室温附近的温度下的载流子密度控制为小于2×10+17cm-3的情况。所以,正4价以上的金属元素的含量越少越好,优选为5ppm以下,更优选为1ppm以下。
作为半导体膜中所含的正4价以上的金属氧化物,可以举出氧化钛、氧化锆、氧化铪、氧化钒、氧化铌、氧化钽、氧化铬、氧化钼、氧化钨、氧化锰等正4价以上的重金属氧化物及氧化硅、氧化锗、氧化锡、氧化铅、氧化锑、氧化铋及氧化铈。
上述金属氧化物当中,尤其是对氧化钛、氧化锆及氧化锡优选加以严格的控制。
另外,本发明中相对于半导体膜所含有的所有金属元素的正2价以下的金属元素的含量优选为50ppm以下。正2价以下的金属元素也是以氧化物的形式存在于半导体膜内。在正2价以下的金属氧化物被纳入氧化铟的结晶质中的情况下,就会在氧化铟中产生载流子陷阱,其结果是,会有导致迁移率的降低的情况,对半导体膜的性能造成很大的影响。另外,因热处理中的条件而在氧化铟中产生固溶置换,在氧化铟的能带结构中形成杂质能级,对半导体特性造成影响。所以,正2价以下的金属元素的含量越少越好,优选为10ppm以下,更优选为5ppm以下。
作为半导体膜中所含的正2价以下的金属氧化物,可以举出氧化锂、氧化钠、氧化钾、氧化铷、氧化铯、氧化镁、氧化钙、氧化锶及氧化钡等碱金属氧化物或碱土类金属氧化物以及氧化锌。
上述金属氧化物当中,尤其是对氧化钠、氧化钾、氧化镁、氧化钙及氧化锌优选加以严格地控制。
本发明的薄膜晶体管中,基板、栅电极、栅极绝缘膜、源电极及漏电极等构成构件可以使用公知的构件,没有特别限定。
例如,在各电极中可以使用Al、Cu、Au等金属薄膜,在栅极绝缘膜中可以使用氧化硅膜、氧化铪膜等氧化物薄膜。
另外,在蚀刻阻挡层中,可以使用绝缘性的正3价的金属氧化物膜。例如,优选氧化硼、氧化铝、氧化镓、氧化钪、氧化钇、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化镱或氧化镥。在这些膜上,也可以层叠氧化硅或氮化硅等。如果考虑干式蚀刻性或成本,则优选氧化铝或氧化钇等。
而且,如果除正3价的金属氧化物以外,例如还将氧化硅等用于蚀刻阻挡层中,则会有对半导体膜造成影响的情况,具体来说,在成为半导体膜的非晶质氧化铟上,利用溅射或热CVD、等离子体CVD等形成氧化硅膜,其后将其加热结晶化的情况下,会有硅元素向氧化铟膜扩散并固溶的情况。该情况下,由于会有在半导体膜中产生载流子而导电化的情况,因此出现off电流变大、on/off值变小的情况。所以,优选在蚀刻阻挡层的与半导体膜相接触的面中,使用绝缘性的正3价的金属氧化物膜。
接下来,对本发明的薄膜晶体管的制造方法进行说明。
本发明的制造方法包括:形成包含含有氢元素的氧化铟的半导体膜的成膜工序、对半导体膜进行图案处理的工序、将半导体膜脱氢及结晶化的工序、与半导体膜连接地形成源电极及漏电极的工序。
而且,栅电极、栅极绝缘膜、源电极及漏电极等构成构件可以利用公知的方法形成。
例如,在基板上形成由Al、Cu、Au等金属薄膜构成的栅电极,在其上形成包含氧化硅膜、氧化铪膜等的氧化物薄膜作为栅极绝缘膜。在其上安装金属掩模而仅在必需的部分形成包含氧化铟膜的半导体膜。其后,通过使用金属掩模,在必需部分形成源电极及漏电极,就可以制造薄膜晶体管。
下面,对作为本发明的特征部分的半导体膜的成膜工序进行说明。
包含含有氢元素的氧化铟的半导体膜可以利用溅射法、蒸镀法、离子镀法、脉冲激光淀积(PLD)法等方法来形成。优选为溅射法。
在溅射中,优选使用烧结靶的方法。特别是,优选高纯度(例如纯度为99.99at%以上)氧化铟的烧结靶。在形成含有上述的正3价的金属氧化物(除去氧化铟以外)的半导体膜时,例如只要使用在氧化铟中含有这些金属氧化物的烧结靶即可。而且,烧结靶可以利用本技术领域中公知的方法来制造。
溅射的条件可以与所用的靶子、半导体膜的膜厚等匹配地适当调整。溅射方法可以使用RF溅射法、DC溅射法、AC溅射法。尤其是DC溅射法、AC溅射法的成膜速度也很快,因而优选。
通过向借助上述的方法的成膜的气氛中注入氢元素,就可以得到含有氢元素的氧化铟半导体膜。具体来说,只要在将氢分子(氢气)或水注入成膜气氛中的状态下成膜即可。
成膜气氛中的氢分子和/或水分子的体积含量优选为1%~10%,特别优选为2%~8%。
作为使氢分子和/或水分子存在于成膜气氛中的方法,有将含有氢气的氩气作为成膜气体使用、或将水利用柱塞泵等向成膜室直接送入的方法。而且,在气体的情况下,体积含量可以利用各气体成分的分压来控制。
本发明中,优选在半导体膜的成膜中存在氧。通过在溅射中存在氧,就可以在脱氢处理工序中有效地脱氢。
对所得的半导体膜进行图案处理。图案处理有湿式蚀刻、干式蚀刻等方法。而且,在半导体膜的形成时,在使用了借助掩模的图案形成、借助揭离(lift-off)的图案形成等方法的情况下,就不需要图案处理。本发明中,优选借助湿式蚀刻或掩模的图案形成。
对半导体膜进行脱氢处理及结晶化。
脱氢及结晶化工序具有将在成膜工序中多余地添加到氧化铟中的氢元素控制为恒定的值的效果。这样就可以得到一直稳定的性能的氧化物半导体膜。另外,利用脱氢处理(氧化处理),氧化铟膜发生结晶化,可以获得稳定的性能的薄膜晶体管。
作为将半导体膜脱氢处理的工序以及将半导体膜结晶化的工序,有借助氧的对氢的氧化处理、或借助热的对氢分子、水分子的脱离的方法。具体来说,可以使用在空气中加热、或在非氧化气氛中(氮气中或氩气等惰性气体中)加热、或在真空下加热等方法。
本发明中,优选真空下的脱氢处理、非氧化气氛中的脱氢处理。
而且,所谓真空下是将空气排出的状态,为500Pa以下,优选为300Pa以下,更优选为100Pa以下。也优选阶段性地提高真空度的方法。
作为热处理的方法,可以使用烤炉加热、与加热板的接触(接触加热)、借助红外线灯等的灯加热、借助激光等光的加热、借助热等离子体等的加热等。
脱氢工序中的加热温度优选为150~450℃。如果小于150℃,则会有半导体膜不能充分地结晶化的情况,如果超过450℃,则会有对基板或半导体膜造成损伤的情况。热处理温度更优选为180℃~350℃,特别优选为200℃~300℃。
另外,加热时间优选为0.1~1200分钟。如果热处理时间小于0.1分钟,则处理时间过短而会有膜的结晶化变得不充分的情况,如果超过1200分钟,则会过度花费时间,生产性不佳。热处理时间更优选为0.5分钟~600分钟。
从控制半导体膜中的氢浓度的方面考虑,优选上述的温度及时间的条件。如果脱离上述条件,则会有半导体膜中的氢浓度不满足本发明的规定范围的情况,薄膜晶体管的迁移率有可能减少。
而且,半导体膜的脱氢处理及结晶化既可以在半导体膜的形成后立即实施,另外,也可以在源电极及漏电极等其他的构成构件的形成后实施。
本发明中,通过使半导体膜含有氢元素,半导体特性的稳定性提高。由此,即使制造时的热处理条件,特别是在空气中热处理时的湿度条件等不同,也可以制造具有稳定的性能的薄膜晶体管。
本发明的制造方法特别适于沟道蚀刻型的薄膜晶体管的制造方法。由于本发明的半导体膜为结晶质,因此作为由Al等金属薄膜形成源电极及漏电极及沟道部的方法,可以采用使用了光刻的蚀刻工序。即,利用除去金属薄膜的蚀刻液,可以不蚀刻半导体膜,而选择性地蚀刻金属薄膜。而且,也可以是蚀刻阻挡型的薄膜晶体管的制造方法。
实施例
实施例1
(A)薄膜晶体管的制作
制作出图3所示的沟道蚀刻型的薄膜晶体管。
使用带有200nm厚的热氧化膜(SiO2膜)的导电性硅基板10。热氧化膜作为栅极绝缘膜30发挥作用,导电性硅部作为栅电极20发挥作用。
在栅极绝缘膜30上,使用包含高纯度氧化铟的靶子(湘南电子材料研究所制,正4价以上的金属氧化物:作为代表例,Sn、Ti、Zr的总计:0.09ppm,正2价以下的金属氧化物:作为代表例,Na、K、Mg、Zn的总计:0.8ppm),利用溅射法形成40nm的半导体膜40。溅射是在真空排气至背压达到5×10-4Pa后,一边流过含有8体积%氢的氩气9.0sccm、氧1.0sccm(即成膜气氛中的氢浓度为7.2体积%),一边将压力调整为0.6Pa,以100W的溅射功率,在150℃的基板温度下进行。
其后,为了将半导体膜脱氢处理及结晶化,利用氩气将装置内的压力设定为30Pa,在250℃保持30分钟。
将基板温度恢复到室温后,在半导体膜40上,形成钼金属膜(200nm)。
在钼金属膜上涂布抗蚀剂,在80℃预烘烤15分钟。其后,穿过掩模向抗蚀剂膜照射UV光(光强度:300mJ/cm2),其后,用3wt%的四甲基氢氧化铵(TMAH)显影。用纯水清洗后,将抗蚀剂膜在130℃下后烘烤15分钟,形成所需的形状的源电极及漏电极形状的抗蚀剂图案。
通过将带有抗蚀剂图案的基板用磷酸·乙酸·硝酸的混合酸处理,而蚀刻钼金属膜。其后将抗蚀剂剥离,用纯水清洗,进行送风而使之干燥,形成源电极50、漏电极52,制作出薄膜晶体管(沟道部60的源电极及漏电极间间隙(L)为10μm,宽度(W)为50μm)。
该薄膜晶体管的场效应迁移率为82cm2/V·sec,On-Off比为108,阈值电压(Vth)为0.5V,S值为0.7V/dec,是显示出常关的特性的薄膜晶体管。另外,输出特性显示出清楚的夹断。
(B)半导体膜的评价
在石英玻璃基板上,利用与上述(A)的溅射相同的条件形成半导体膜。将所得的半导体膜(脱氢处理及结晶化前)进行X射线衍射(XRD)测定后,未观察到氧化铟的红绿柱石结构的峰,是非晶质。另外,在测定半导体膜的氢的含量后,其结果是3.53at%。而且,氢的含量是利用氢前方散射谱法测定的。
其后,利用氩气将装置内的压力设定为30Pa,在250℃下保持30分钟。进行了所得的半导体膜的X射线衍射(XRD)测定后,观察到氧化铟的红绿柱石结构的峰。另外,氢的含量为3.13at%。
实施例2
利用光致抗蚀剂法制作出图4所示的蚀刻阻挡型的薄膜晶体管。
在带有热氧化膜(SiO2膜)的导电性硅基板10上,与实施例1相同地使用包含高纯度氧化铟的靶子,利用溅射法形成40nm的半导体膜40。
而且,溅射是在真空排气至背压达到5×10-4Pa后,一边流过含有3体积%氢的氩气9.0sccm、氧1.0sccm,一边将压力调整为0.5Pa,将溅射功率设为100W,将基板温度设为室温。
其后,将氧化铝作为靶子使用,利用RF溅射法,以10nm的厚度成膜,继而,在其上使用氧化硅靶子,以190nm的厚度成膜。
在半导体膜40上的氧化铝-氧化硅膜上涂布抗蚀剂,在80℃下预烘烤15分钟。其后,穿过掩模向抗蚀剂膜照射UV光(光强度:300mJ/cm2),其后,用3wt%的四甲基氢氧化铵(TMAH)显影。用纯水清洗后,将抗蚀剂膜在130℃下后烘烤15分钟,形成所需的形状的源电极及漏电极形状的抗蚀剂图案。
将带有抗蚀剂图案的基板移至干式蚀刻装置,利用CF4气体进行干式蚀刻,继而,使用含有9%氢气的氩气,利用等离子体对表面进行清洗·还原处理。其后将抗蚀剂剥离,用纯水清洗,进行送风而使之干燥,形成蚀刻阻挡层70。
其后,在半导体膜40与蚀刻阻挡层70上,形成300nm的钼金属膜。
在钼金属膜上涂布抗蚀剂,在80℃下进行15分钟预烘烤。其后,穿过掩模向抗蚀剂膜照射UV光(光强度:300mJ/cm2),其后,用3wt%的四甲基氢氧化铵(TMAH)显影。用纯水清洗后,将抗蚀剂膜在130℃下后烘烤15分钟,形成所需的形状的源电极及漏电极形状的抗蚀剂图案。
通过将带有抗蚀剂图案的基板用磷酸·乙酸·硝酸的混合酸处理,而对钼金属膜进行了蚀刻。同时,对氧化铟膜也同时地进行了蚀刻。其后,将抗蚀剂剥离,用纯水清洗,进行送风而使之干燥,形成源电极50、漏电极52,制作出薄膜晶体管(沟道部60的源电极及漏电极间间隙(L)为10μm,宽度(W)为50μm)。
其后,为了对半导体膜进行脱氢处理及结晶化,将薄膜晶体管在热风加热炉内,在空气中以300℃进行30分钟热处理。
该薄膜晶体管的场效应迁移率为86cm2/V·sec,On-Off比为108,Vth为0.1V,S值为0.2V/dec,是显示出常关的特性的薄膜晶体管。另外,输出特性显示出清楚的夹断。对栅电极施加100分钟的20V电压后的漂移电压(Vth)为0.1V。
(B)半导体膜的评价
在石英玻璃基板上,利用与上述的溅射相同的条件形成半导体膜。进行了所得的半导体膜(脱氢处理及结晶化前)的X射线衍射(XRD)测定后,未观察到氧化铟的红绿柱石结构的峰,是非晶质。氢的含量是1.34at%。
其后,将半导体膜在热风加热炉内、在空气中以300℃进行30分钟热处理,进行所得的半导体膜的X射线衍射(XRD)测定后,观察到氧化铟的红绿柱石结构的峰。氢的含量为0.11at%。
实施例3
除了取代包含高纯度氧化铟的靶子,使用了分别总计含有2at%的氧化硼、氧化铝、氧化镓、氧化钪、氧化钇、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化镱或氧化镥的氧化铟靶子(正4价以上的金属氧化物:作为代表例,Sn、Ti、Zr的总计<0.1ppm,正2价以下的金属氧化物:作为代表例,Na、K、Mg、Zn的总计:1ppm)以外,与实施例2相同地制作出薄膜晶体管。
所得的薄膜晶体管的场效应迁移率为60cm2/V·sec以上,On-Off比为108左右,Vth为0.3V左右,S值为0.5V/dec以下,是显示出常关的特性的薄膜晶体管。另外,输出特性显示出清楚的夹断。对栅电极施加100分钟的20V电压后的漂移电压(Vth)为0.2V以下。
另外,任何一种半导体膜都是结晶质,氢的含量为1.2at%~2.7at%。
比较例1
除了作为溅射靶,使用了包含纯度99.9%的氧化铟的靶子(正4价以上的金属氧化物:作为代表例,Sn、Ti、Zr的总计:200ppm,正2价以下的金属氧化物:作为代表例,Na、K、Mg、Zn的总计:60ppm),作为溅射气氛使用纯度100%的氩气及纯度100%的氮气,将氧浓度设为10体积%以外,与实施例1相同地制作出薄膜晶体管。
该薄膜晶体管的场效应迁移率为3.1cm2/V·sec,On-Off比为104,Vth为-5.1V,S值为7.3V/dec是显示出常开的特性的薄膜晶体管。另外,输出特性显示出清楚的夹断。对栅电极施加100分钟的20V电压后的漂移电压(Vth)为1.4V。
半导体膜都是结晶质,氢的含量小于0.01at%。
比较例2
除了作为溅射靶,使用了包含纯度99.9%的氧化铟-氧化镓-氧化锌的靶子(In∶Ga∶Zn=1∶1∶1(原子比)),作为溅射气氛使用含有1体积%的氢的氩气及纯度100%的氧气,将氢浓度调整为0.96体积%,将氧浓度调整为4体积%以外,与实施例1相同地尝试了薄膜晶体管的制作。
但是,由于在蚀刻钼金属膜的阶段,半导体膜发生了溶解,因此无法获得薄膜晶体管。
比较例2中形成的半导体膜在进行了脱氢及结晶化处理后也是非晶质膜。由此,在蚀刻钼金属膜的阶段,半导体膜发生了溶解。
工业上的利用可能性
本发明的薄膜晶体管可以适用于显示器用面板、RFID标签、X射线检测器平板、指纹传感器、光传感器等传感器等中。
本发明的薄膜晶体管的制造方法特别适于沟道蚀刻型的薄膜晶体管的制造方法中。
虽然在上述部分对本发明的实施方式和/或实施例进行了一些详细说明,然而对于本领域技术人员来说,很容易在不实质上脱离本发明的新的示范及效果地对这些作为例示的实施方式和/或实施例加以很多变更。所以,这些很多的变更包含于本发明的范围中。
对该说明书中记载的文献的内容全都引用到本文中。
Claims (9)
1.一种薄膜晶体管,其特征在于,具有栅电极、栅极绝缘膜、与所述栅极绝缘膜相接的氧化物半导体膜、以及与所述氧化物半导体膜连接且由沟道部隔开的源电极及漏电极,
所述氧化物半导体膜包含含有氢元素的结晶质氧化铟,
相对于形成氧化物半导体膜的所有元素,所述氧化物半导体膜中所含的氢元素的含量为0.1at%~5at%。
2.根据权利要求1所述的薄膜晶体管,其特征在于,
所述氧化物半导体膜还含有氧化铟以外的正3价的金属氧化物。
3.根据权利要求2所述的薄膜晶体管,其特征在于,
相对于所述氧化物半导体膜中所含的所有金属元素,所述铟以外的正3价的金属元素的含量为0.1~10at%。
4.根据权利要求2或3所述的薄膜晶体管,其特征在于,
所述氧化铟以外的正3价的金属氧化物是选自氧化硼、氧化铝、氧化镓、氧化钪、氧化钇、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化镱及氧化镥中的一种以上的氧化物。
5.一种制造权利要求1~4中任意一项所述的薄膜晶体管的方法,其特征在于,包括:
形成包含含有氢元素的氧化铟的半导体膜的成膜工序;
对所述半导体膜进行图案化的工序;
将所述半导体膜脱氢及结晶化的工序;和
与所述半导体膜连接地形成源电极及漏电极的工序。
6.根据权利要求5所述的薄膜晶体管的制造方法,其特征在于,
所述半导体膜的成膜工序的成膜气氛中的氢分子和/或水分子的体积含量为1%~10%。
7.根据权利要求5或6所述的薄膜晶体管的制造方法,其特征在于,
所述将半导体膜脱氢及结晶化的工序是将所述半导体膜在150~450℃热处理0.1~1200分钟的工序。
8.根据权利要求5~7中任意一项所述的薄膜晶体管的制造方法,其特征在于,
是沟道蚀刻型的薄膜晶体管的制造方法。
9.根据权利要求5~7中任意一项所述的薄膜晶体管的制造方法,其特征在于,
是蚀刻阻挡型的薄膜晶体管的制造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008-273421 | 2008-10-23 | ||
| JP2008273421 | 2008-10-23 | ||
| PCT/JP2009/005446 WO2010047077A1 (ja) | 2008-10-23 | 2009-10-19 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102187467A true CN102187467A (zh) | 2011-09-14 |
Family
ID=42119132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801414285A Pending CN102187467A (zh) | 2008-10-23 | 2009-10-19 | 薄膜晶体管及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8445903B2 (zh) |
| JP (1) | JPWO2010047077A1 (zh) |
| KR (1) | KR101612147B1 (zh) |
| CN (1) | CN102187467A (zh) |
| TW (1) | TWI475697B (zh) |
| WO (1) | WO2010047077A1 (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102024842A (zh) * | 2009-09-22 | 2011-04-20 | 三星移动显示器株式会社 | 显示器及其制造方法 |
| CN104685634A (zh) * | 2012-10-11 | 2015-06-03 | 住友金属矿山株式会社 | 氧化物半导体薄膜以及薄膜晶体管 |
| US9275875B2 (en) | 2010-05-21 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd | Method for manufacturing semiconductor device |
| WO2016179952A1 (zh) * | 2015-05-11 | 2016-11-17 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制备方法、显示装置 |
| CN108269854A (zh) * | 2016-12-30 | 2018-07-10 | 乐金显示有限公司 | 薄膜晶体管基板及其制造方法和显示装置 |
| CN113614276A (zh) * | 2019-03-28 | 2021-11-05 | 出光兴产株式会社 | 晶体氧化物薄膜、层叠体以及薄膜晶体管 |
| CN114163216A (zh) * | 2021-12-15 | 2022-03-11 | 先导薄膜材料(广东)有限公司 | 一种氧化铟钛镱粉体及其制备方法与应用 |
| CN117486584A (zh) * | 2023-11-02 | 2024-02-02 | 洛阳晶联光电材料有限责任公司 | 一种陶瓷靶材及其制备方法和应用 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101048996B1 (ko) * | 2009-01-12 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그를 구비하는 평판 표시 장치 |
| JP5640478B2 (ja) | 2009-07-09 | 2014-12-17 | 株式会社リコー | 電界効果型トランジスタの製造方法及び電界効果型トランジスタ |
| KR101809759B1 (ko) * | 2009-09-24 | 2018-01-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 소자 및 그 제조 방법 |
| CN105161543A (zh) * | 2009-09-24 | 2015-12-16 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR20120106786A (ko) * | 2009-12-08 | 2012-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR101812467B1 (ko) * | 2010-03-08 | 2017-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2011122299A1 (en) | 2010-03-31 | 2011-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of liquid crystal display device |
| DE112011101410B4 (de) * | 2010-04-23 | 2018-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung |
| WO2011135987A1 (en) * | 2010-04-28 | 2011-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR101611418B1 (ko) * | 2010-05-06 | 2016-04-12 | 삼성전자주식회사 | 광터치 패널 및 그 제조 방법 |
| KR101806271B1 (ko) * | 2010-05-14 | 2017-12-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| WO2011145634A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102906882B (zh) * | 2010-05-21 | 2015-11-25 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| WO2011145484A1 (en) | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2011145633A1 (en) | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8552425B2 (en) * | 2010-06-18 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102765169B1 (ko) * | 2010-07-02 | 2025-02-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR101850567B1 (ko) * | 2010-07-16 | 2018-04-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2012256819A (ja) * | 2010-09-08 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8871565B2 (en) | 2010-09-13 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20120045178A (ko) * | 2010-10-29 | 2012-05-09 | 삼성전자주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
| US9799773B2 (en) * | 2011-02-02 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
| TWI491047B (zh) * | 2011-03-31 | 2015-07-01 | Chunghwa Picture Tubes Ltd | 薄膜電晶體及其製造方法 |
| KR101854197B1 (ko) * | 2011-05-12 | 2018-06-21 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| JP5740270B2 (ja) * | 2011-09-27 | 2015-06-24 | 株式会社東芝 | 薄膜トランジスタ、その製造方法、および表示装置 |
| KR102447866B1 (ko) * | 2011-09-29 | 2022-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20140056392A (ko) * | 2011-09-29 | 2014-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20130040706A (ko) * | 2011-10-14 | 2013-04-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| DE112012004307B4 (de) * | 2011-10-14 | 2017-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| CN103137701B (zh) | 2011-11-30 | 2018-01-19 | 株式会社半导体能源研究所 | 晶体管及半导体装置 |
| JP6107085B2 (ja) | 2012-11-22 | 2017-04-05 | 住友金属鉱山株式会社 | 酸化物半導体薄膜および薄膜トランジスタ |
| KR20140106977A (ko) * | 2013-02-27 | 2014-09-04 | 삼성전자주식회사 | 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법 |
| JP6108898B2 (ja) * | 2013-03-19 | 2017-04-05 | 株式会社東芝 | 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法 |
| WO2014181777A1 (ja) | 2013-05-09 | 2014-11-13 | 独立行政法人物質・材料研究機構 | 薄膜トランジスタおよびその製造方法 |
| US20180026104A1 (en) * | 2016-07-20 | 2018-01-25 | Electronics And Telecommunications Research Institute | P-type oxide semiconductor, method for forming p-type oxide semiconductor, and transistor with the p-type oxide semiconductor |
| US10205008B2 (en) | 2016-08-03 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP7126823B2 (ja) | 2016-12-23 | 2022-08-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN107195659B (zh) * | 2017-05-27 | 2020-07-24 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN116240630A (zh) * | 2018-08-01 | 2023-06-09 | 出光兴产株式会社 | 晶体化合物、氧化物烧结体、溅射靶、晶质及无定形氧化物薄膜、薄膜晶体管及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1806322A (zh) * | 2003-06-20 | 2006-07-19 | 夏普株式会社 | 半导体装置及其制造方法以及电子设备 |
| US20080067508A1 (en) * | 2006-09-15 | 2008-03-20 | Canon Kabushiki Kaisha | Field-effect transistor and method for manufacturing the same |
| WO2008096768A1 (ja) * | 2007-02-09 | 2008-08-14 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス |
| WO2008117810A1 (ja) * | 2007-03-26 | 2008-10-02 | Idemitsu Kosan Co., Ltd. | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8138364B2 (en) * | 2001-08-27 | 2012-03-20 | Northwestern University | Transparent conducting oxide thin films and related devices |
| JP4108633B2 (ja) * | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| JP4560502B2 (ja) | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP4981282B2 (ja) | 2005-09-06 | 2012-07-18 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
| JP5000290B2 (ja) * | 2006-01-31 | 2012-08-15 | 出光興産株式会社 | Tft基板及びtft基板の製造方法 |
| JP5116290B2 (ja) | 2006-11-21 | 2013-01-09 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
| KR101612130B1 (ko) * | 2007-03-20 | 2016-04-12 | 이데미쓰 고산 가부시키가이샤 | 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스 |
| KR101614789B1 (ko) * | 2008-01-31 | 2016-04-22 | 노오쓰웨스턴 유니버시티 | 용액-처리된 높은 이동도 무기 박막 트랜지스터 |
| US8240270B2 (en) * | 2008-09-01 | 2012-08-14 | Ricoh Company, Limited | Impact detecting apparatus and package device |
-
2009
- 2009-10-19 KR KR1020117009117A patent/KR101612147B1/ko not_active Expired - Fee Related
- 2009-10-19 WO PCT/JP2009/005446 patent/WO2010047077A1/ja not_active Ceased
- 2009-10-19 US US13/125,577 patent/US8445903B2/en not_active Expired - Fee Related
- 2009-10-19 JP JP2010534680A patent/JPWO2010047077A1/ja active Pending
- 2009-10-19 CN CN2009801414285A patent/CN102187467A/zh active Pending
- 2009-10-22 TW TW098135771A patent/TWI475697B/zh not_active IP Right Cessation
-
2013
- 2013-04-23 US US13/868,307 patent/US20130234134A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1806322A (zh) * | 2003-06-20 | 2006-07-19 | 夏普株式会社 | 半导体装置及其制造方法以及电子设备 |
| US20080067508A1 (en) * | 2006-09-15 | 2008-03-20 | Canon Kabushiki Kaisha | Field-effect transistor and method for manufacturing the same |
| WO2008096768A1 (ja) * | 2007-02-09 | 2008-08-14 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス |
| WO2008117810A1 (ja) * | 2007-03-26 | 2008-10-02 | Idemitsu Kosan Co., Ltd. | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102024842A (zh) * | 2009-09-22 | 2011-04-20 | 三星移动显示器株式会社 | 显示器及其制造方法 |
| US9275875B2 (en) | 2010-05-21 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd | Method for manufacturing semiconductor device |
| CN104685634A (zh) * | 2012-10-11 | 2015-06-03 | 住友金属矿山株式会社 | 氧化物半导体薄膜以及薄膜晶体管 |
| WO2016179952A1 (zh) * | 2015-05-11 | 2016-11-17 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制备方法、显示装置 |
| US9917157B2 (en) | 2015-05-11 | 2018-03-13 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate, their manufacturing methods, and display device |
| CN108269854A (zh) * | 2016-12-30 | 2018-07-10 | 乐金显示有限公司 | 薄膜晶体管基板及其制造方法和显示装置 |
| CN108269854B (zh) * | 2016-12-30 | 2021-06-29 | 汉阳大学校产学协力团 | 薄膜晶体管基板及其制造方法和显示装置 |
| CN113614276A (zh) * | 2019-03-28 | 2021-11-05 | 出光兴产株式会社 | 晶体氧化物薄膜、层叠体以及薄膜晶体管 |
| CN113614276B (zh) * | 2019-03-28 | 2022-10-11 | 出光兴产株式会社 | 晶体氧化物薄膜、层叠体以及薄膜晶体管 |
| US12205992B2 (en) | 2019-03-28 | 2025-01-21 | Idemitsu Kosan Co., Ltd. | Crystalline oxide thin film, multilayer body and thin film transistor |
| CN114163216A (zh) * | 2021-12-15 | 2022-03-11 | 先导薄膜材料(广东)有限公司 | 一种氧化铟钛镱粉体及其制备方法与应用 |
| CN117486584A (zh) * | 2023-11-02 | 2024-02-02 | 洛阳晶联光电材料有限责任公司 | 一种陶瓷靶材及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110198586A1 (en) | 2011-08-18 |
| TW201027753A (en) | 2010-07-16 |
| JPWO2010047077A1 (ja) | 2012-03-22 |
| WO2010047077A1 (ja) | 2010-04-29 |
| US20130234134A1 (en) | 2013-09-12 |
| KR101612147B1 (ko) | 2016-04-12 |
| TWI475697B (zh) | 2015-03-01 |
| US8445903B2 (en) | 2013-05-21 |
| KR20110073536A (ko) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102187467A (zh) | 薄膜晶体管及其制造方法 | |
| CN102916052B (zh) | 具有结晶质氧化铟半导体膜的薄膜晶体管 | |
| JP5966840B2 (ja) | 酸化物半導体薄膜および薄膜トランジスタ | |
| KR101052421B1 (ko) | 산화물 반도체를 이용한 박막 트랜지스터의 제조 방법 | |
| TWI400806B (zh) | A semiconductor thin film, and a method for manufacturing the same, and a thin film transistor | |
| JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
| TWI482275B (zh) | Thin film transistor having a high purity crystalline indium oxide semiconductor film, and a method for manufacturing the same | |
| TW200908333A (en) | Field-effect transistor and process for producing field-effect transistor | |
| WO2007058248A1 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ | |
| CN102742015A (zh) | 无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法 | |
| CN104798205B (zh) | 氧化物半导体薄膜及其制造方法以及薄膜晶体管 | |
| JP6036984B2 (ja) | 酸窒化物半導体薄膜 | |
| JP2014056945A (ja) | アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ | |
| JP2010123836A (ja) | In−Sn−Ln系半導体膜を有する薄膜トランジスタ | |
| JP2019024058A (ja) | 酸化物半導体薄膜及び薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110914 |