[go: up one dir, main page]

CN102164464A - 多层布线基板的制造方法及多层布线基板 - Google Patents

多层布线基板的制造方法及多层布线基板 Download PDF

Info

Publication number
CN102164464A
CN102164464A CN2011100403051A CN201110040305A CN102164464A CN 102164464 A CN102164464 A CN 102164464A CN 2011100403051 A CN2011100403051 A CN 2011100403051A CN 201110040305 A CN201110040305 A CN 201110040305A CN 102164464 A CN102164464 A CN 102164464A
Authority
CN
China
Prior art keywords
layer
resin insulating
metal
main surface
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100403051A
Other languages
English (en)
Other versions
CN102164464B (zh
Inventor
前田真之介
铃木哲夫
平野训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102164464A publication Critical patent/CN102164464A/zh
Application granted granted Critical
Publication of CN102164464B publication Critical patent/CN102164464B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H10W70/60
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component
    • Y10T428/24339Keyed

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种多层布线基板的制造方法及多层布线基板,防止树脂绝缘层产生裂纹而提高可靠性。在构成多层布线基板(10)的布线层叠部(30)的下表面(32)一侧的树脂绝缘层(20)上,形成多个开口部(37),对应于各开口部(37)配置多个主基板连接端子(45)。多个主基板连接端子(45)以铜层为主体而构成,铜层的端子外表面(45a)的外周部由最外层的树脂绝缘层(20)覆盖。最外层的树脂绝缘层(20)的内侧主面(20a)与端子外表面(45a)的外周面的边界面上,形成有由蚀刻率低于铜的金属构成的异种金属层(48)。

Description

多层布线基板的制造方法及多层布线基板
技术领域
本发明涉及一种多层布线基板及其制造方法,该多层布线基板具有将以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层交替层叠而多层化的层叠结构体,作为产品不具有在双面上依次形成组合层的所谓芯基板。
背景技术
作为计算机的微处理器等使用的半导体集成电路元件(IC芯片)近年来越来越高速化、高功能化,随之出现端子个数增加、端子间的间距变小的趋势。一般情况下,在IC芯片的底面上,多个端子密集配置为阵列状,这种端子组以倒装芯片的方式连接到主板一侧的端子组。但在IC芯片一侧的端子组和主板一侧的端子组中,因端子之间的间距存在较大的差异,所以难于将IC芯片直接连接到主板上。因此通常采用以下方法:制成将IC芯片配置到IC芯片配置用布线基板上而构成的半导体封装,将该半导体封装配置到主板上。
作为构成这种封装的IC芯片配置用布线基板,在芯基板的表面及背面形成有组合层的多层布线基板已经得以实用。在该多层布线基板中,作为芯基板例如使用通过使树脂浸渗加强纤维而形成的树脂基板(玻璃环氧基板等)。并且,利用该芯基板的刚性,将树脂绝缘层和导体层交替层叠到芯基板的表面及背面上,从而形成组合层。即,在该多层布线基板中,芯基板起到加强的效果,和组合层相比,非常厚。并且,在芯基板上,贯通形成用于实现表面及背面上所形成的组合层之间的导通的布线(具体而言是贯通孔导体等)。
但近些年来,随着半导体集成电路元件的高速化,使用的信号频率逐渐成为高频带域。此时,贯通芯基板的布线产生较大的阻抗,导致发生高频信号的传送损失及电路错误动作,妨碍高速化。为解决这一问题,提出了将多层布线基板制作成不具有芯基板的基板的方案(例如参照专利文献1、2)。专利文献1、2所公开的多层布线基板通过省略较厚的芯基板,缩短了整体布线长度,因此可降低高频信号的传送损失,使半导体集成电路元件高速动作。
在专利文献1公开的制造方法中,在临时基板的单面配置金属箔,在该金属箔上形成交替层叠多个导体层及多个树脂绝缘层而构成的组合层。之后,从临时基板分离金属箔,获得在金属箔上形成了组合层的结构体。并且,通过蚀刻去除金属箔,使组合层的最外层的表面(树脂绝缘层的表面、多个连接端子的表面)露出,从而制造出多层布线基板。
并且,在专利文献1中,公开了在组合层的最外层形成了阻焊剂的多层布线基板。此外,阻焊剂上形成露出IC芯片连接端子的表面的开口部。在专利文献2公开的多层布线基板中,也在IC芯片的配置面一侧的最外层设置阻焊剂,在该阻焊剂上形成露出IC芯片连接端子的上表面的开口部。阻焊剂以具有光固化性的树脂绝缘材料的固化物为主体,阻焊剂的开口部通过在配置了预定的掩模的状态下进行曝光及显影而形成。并且,在阻焊剂的开口部内露出的IC芯片连接端子的上表面上形成焊锡凸块,经由该焊锡凸块配置IC芯片。
专利文献1:日本特开2007-158174号公报
专利文献2:日本特开2004-111544号公报
而在上述专利文献1中,公开了如下形成的多层布线基板:面积较大的连接端子(例如连接到主板的主基板连接端子)的表面与最外层的树脂绝缘层成为同一面。在该多层布线基板中,存在应力施加到主基板连接端子和树脂绝缘层的边界部分的情况。因此如图25所示,产生以主基板连接端子101和树脂绝缘层102的边界部分为起点,在树脂绝缘层102一侧产生裂纹103的问题。
其对策是,在多层布线基板中形成阻焊剂以覆盖主基板连接端子的表面一侧外周部时,施加到主基板连接端子和树脂绝缘层的边界部分的应力减小。但在多层布线基板中,在最外层形成阻焊剂时,因该阻焊剂和内层的各树脂绝缘层的热膨胀系数不同,所以根据这些热膨胀系数差,产生基板翘曲。此时,另外需要抑制该翘曲的结构(例如加强板等),结果多层布线基板的制造成本上升。
发明内容
本发明是鉴于以上问题而提出的,其目的在于提供一种可制造出可靠性强的多层布线基板的多层布线基板的制造方法。并且,本发明的另一目的在于,提供一种防止树脂绝缘层中产生裂纹而提高可靠性的多层布线基板。
并且,作为解决上述课题的手段(手段1),一种多层布线基板的制造方法,该多层布线基板具有交替层叠以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而多层化的层叠结构体,在上述层叠结构体的第1主面侧配置有多个第1主面侧连接端子,在上述层叠结构体的第2主面侧配置有多个第2主面侧连接端子,上述多个导体层形成在上述多个树脂绝缘层中,并通过随着靠近上述第1主面侧或上述第2主面侧而直径扩大的通孔导体而连接,上述多层布线基板的制造方法的特征在于,包括以下工序:金属导体部下层形成工序,准备以可剥离的状态层叠配置金属箔而形成的基材,并且进行镀铜而在上述金属箔上形成构成金属导体部的一部分的金属导体部下层;树脂绝缘层形成工序,在上述金属导体部下层形成工序后,将以树脂绝缘材料为主体的组合材料层叠到上述金属箔及上述金属导体部下层上,形成上述第2主面侧的最外层的树脂绝缘层;金属导体部下层露出工序,从上述第2主面侧的最外层的树脂绝缘层露出上述金属导体部下层的上端面;异种金属层形成工序,在上述金属导体部下层露出工序之后,在上述金属导体部下层的上端面及上述第2主面侧的最外层的树脂绝缘层上形成由蚀刻率低于铜的一种以上的金属构成的异种金属层;金属导体部上层形成工序,在上述异种金属层上,在与上述上端面对应的位置形成面积大于上述上端面的面积并构成上述金属导体部的一部分的金属导体部上层;组合工序,在上述金属导体部上层形成工序之后,将由上述组合材料构成的多个树脂绝缘层及多个导体层交替层叠而多层化,从而形成层叠结构体;基材去除工序,在上述组合工序之后,去除上述基材而露出上述金属箔;以及连接端子形成工序,蚀刻去除露出的上述金属箔及上述金属导体部的至少一部分,从而形成上述多个第2主面侧连接端子。
因此,根据手段1所述的发明,通过金属箔上形成的金属导体部下层、金属导体部下层的上端面上形成的异种金属层、经由异种金属层形成在金属导体部下层的上端面侧的金属导体部上层,形成之后成为第2主面侧连接端子的金属导体部。在该金属导体部中,异种金属层由蚀刻率比铜低的金属构成,因此发挥蚀刻阻止层的作用。即,在连接端子形成工序中,可控制蚀刻,以使金属导体部下层的部分逐渐被蚀刻去除,在异种金属层的部分蚀刻去除停止。这样一来,可防止金属导体部被过度蚀刻去除,充分确保树脂绝缘层和第2主面侧连接端子的密接性。并且,通过蚀刻去除金属导体部下层,在最外层的树脂绝缘层上形成开口部,面积大于该开口部的金属导体部上层残留在树脂绝缘层的内层一侧。并且,残留在树脂绝缘层的内层一侧的金属导体部上层的部分成为第2主面侧连接端子。这样形成第2主面侧连接端子时,成为端子外表面的外周部被最外层的树脂绝缘层覆盖的结构,可充分提高第2主面侧连接端子的强度。并且,可缓和施加到第2主面侧连接端子和树脂绝缘层的边界部分的应力,减少树脂绝缘层发生裂纹的可能性。进一步,最外层的树脂绝缘层由和内层一侧相同的组合材料形成,因此与最外层的树脂绝缘层由其他树脂绝缘材料形成时相比,减轻了层叠结构体的热膨胀系数差造成的影响。结果可抑制多层布线基板翘曲。
也可以在异种金属层形成工序之后、且金属导体部上层形成工序之前,进行抗镀剂形成工序,在与金属导体部下层的上端面对应的位置,在异种金属层上形成具有面积大于上端面的面积的开口部的抗镀剂,在金属导体部上层形成工序之后、且组合工序之前,进行去除抗镀剂的抗镀剂去除工序、及蚀刻异种金属层的露出部位而局部去除异种金属层的异种金属层去除工序。这样一来,在抗镀剂的开口部内,可切实形成面积大于金属导体部下层的上端面的面积的金属导体部上层。并且,金属导体部上层形成后去除抗镀剂、异种金属层的露出部位,因此在组合工序中可切实形成层叠结构体。
也可以在连接端子形成工序中,蚀刻去除露出的金属箔及金属导体部下层,在第2主面侧的最外层的树脂绝缘层中形成多个开口部,并且在多个开口部内露出的异种金属层上形成保护金属层,从而形成多个第2主面侧连接端子。这样一来,通过保护金属层可切实保护第2主面侧连接端子,可提高多层布线基板的可靠性。
也可以在连接端子形成工序中,蚀刻去除露出的金属箔及金属导体部下层,在第2主面侧的最外层的树脂绝缘层中形成多个开口部,并且蚀刻去除在多个开口部内露出的异种金属层,在露出的金属导体部上层上形成保护金属层,从而形成多个第2主面侧连接端子。此时,因异种金属层被去除,所以在金属导体部上层上可切实形成保护金属层。并且,通过保护金属层可切实保护第2主面侧连接端子,提高多层布线基板的可靠性。
作为异种金属层,可列举由从金、镍、铬、钛、钴、钯、锡及银中选择的至少一种金属构成的金属层。并且,作为金属导体部上层,优选以铜层为主体,进一步优选通过电解镀铜形成的镀铜层。
并且,作为解决上述课题的其他手段(手段2),一种多层布线基板,具有将以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层交替层叠而多层化的层叠结构体,在上述层叠结构体的第1主面侧配置有多个第1主面侧连接端子,在上述层叠结构体的第2主面侧配置有多个第2主面侧连接端子,上述多个导体层形成在上述多个树脂绝缘层中,并通过随着靠近上述第1主面侧或上述第2主面侧而直径扩大的通孔导体而连接,上述多层布线基板的特征在于,在上述层叠结构体的上述第2主面侧处于露出状态的最外层的树脂绝缘层中,形成有露出上述多个第2主面侧连接端子的端子外表面的一部分的多个开口部,上述多个第2主面侧连接端子以铜层为主体而构成,上述铜层的上述端子外表面的外周部被上述最外层的树脂绝缘层覆盖,在上述最外层的树脂绝缘层的内侧主面与上述铜层的至少上述端子外表面的外周部的边界面上,形成有由蚀刻率低于铜的一种以上的金属构成的异种金属层。
因此,根据上述手段2所述的发明,以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层交替层叠,多层布线基板形成为不含有芯基板的无芯布线基板。在该多层布线基板中,构成层叠结构体的多个树脂绝缘层使用不具有光固化性的树脂绝缘材料的固化物形成。此时,与最外层的树脂绝缘层由其他树脂绝缘材料形成时相比,减轻了因层叠结构体的热膨胀系数差造成的影响。结果可抑制多层布线基板翘曲。进一步,形成了各连接端子的最外层的树脂绝缘层由组合材料构成,该组合材料具有和内层的树脂绝缘层相同的良好的绝缘性,因此可缩小各连接端子的间隔,实现多层布线基板的高集成化。并且,在层叠结构体的第2主面侧处于露出状态的最外层的树脂绝缘层中,形成露出多个第2主面侧连接端子的端子外表面的一部分的多个开口部。并且,第2主面侧连接端子的端子外表面的外周部被最外层的树脂绝缘层覆盖。即,第2主面侧连接端子的外周部是埋入到最外层的树脂绝缘层的状态。因此,可充分提高第2主面侧连接端子的强度。这样形成第2主面侧连接端子时,可缓解施加到连接端子和树脂绝缘层的边界部分的应力,减少树脂绝缘层产生裂纹的可能性。进一步,在第2主面侧连接端子中,在最外层的树脂绝缘层的内侧主面和端子外表面的外周部的边界面上,形成由蚀刻率低于铜的一种以上的金属构成的异种金属层。该异种金属层的蚀刻率低于铜,因此通过铜层的蚀刻形成开口部及第2主面侧连接端子时,发挥蚀刻阻止层的作用。因此,可防止构成第2主面侧连接端子的铜层被过度蚀刻去除,充分确保了树脂绝缘层和第2主面侧连接端子的密接性。
第2主面侧连接端子可设置在连接主基板的主面侧,也可设置在该主面的相反侧,例如配置IC芯片的主面侧。
作为树脂绝缘层的形成材料的优选例,包括环氧树脂、酚树脂、聚氨酯树脂、硅酮树脂、聚酰亚胺树脂等热固化性树脂,聚碳酸酯树脂、丙烯树脂、聚缩醛树脂、聚丙烯树脂等热可塑性树脂等。此外,也可使用这些树脂和玻璃纤维(玻璃纺布、玻璃无纺布)、聚酰胺纤维等有机纤维的复合材料,或者连续多孔质PTFE等三维网眼状氟类树脂基材中含有环氧树脂等热固化性树脂的树脂-树脂复合材料等。
此外在本发明中,“以相同树脂绝缘材料为主体的多个树脂绝缘层”是指,例如热固化性树脂中所含有的上述有机纤维等添加物有所不同,但只要作为主体的热固化性树脂相同,则也属于其具体例。
附图说明
图1是表示一个实施方式的多层布线基板的概要结构的剖视图。
图2是表示多层布线基板的概要结构的俯视图。
图3是表示多层布线基板的概要结构的俯视图。
图4是表示多层布线基板的制造方法的说明图。
图5是表示多层布线基板的制造方法的说明图。
图6是表示多层布线基板的制造方法的说明图。
图7是表示多层布线基板的制造方法的说明图。
图8是表示多层布线基板的制造方法的说明图。
图9是表示多层布线基板的制造方法的说明图。
图10是表示多层布线基板的制造方法的说明图。
图11是表示多层布线基板的制造方法的说明图。
图12是表示多层布线基板的制造方法的说明图。
图13是表示多层布线基板的制造方法的说明图。
图14是表示多层布线基板的制造方法的说明图。
图15是表示多层布线基板的制造方法的说明图。
图16是表示多层布线基板的制造方法的说明图。
图17是表示多层布线基板的制造方法的说明图。
图18是表示多层布线基板的制造方法的说明图。
图19是表示多层布线基板的制造方法的说明图。
图20是表示多层布线基板的制造方法的说明图。
图21是表示多层布线基板的制造方法的说明图。
图22是表示其他实施方式的多层布线基板的概要结构的剖视图。
图23是表示其他实施方式的多层布线基板的概要结构的剖视图。
图24是表示其他实施方式的多层布线基板的概要结构的剖视图。
图25是表示现有的多层布线基板的放大剖视图。
具体实施方式
以下根据附图详细说明将本发明具体化为多层布线基板的一个实施方式。图1是表示本实施方式的多层布线基板的概要结构的剖视图。此外,图2是从上表面一侧观察到的多层布线基板的俯视图,图3是从下表面一侧观察到的多层布线基板的俯视图。
如图1所示,多层布线基板10是不含有芯基板而形成的无芯布线基板,具有将以相同树脂绝缘材料为主体的多个树脂绝缘层20、21、22、23、24和由铜构成的多个导体层26交替层叠而多层化的布线层叠部30(层叠结构体)。各树脂绝缘层20~24使用以不具备光固化性的树脂绝缘材料、具体为热固化性环氧树脂的固化物为主体的组合材料来形成。在多层布线基板10中,在布线层叠部30的上表面31一侧(第1主面侧),配置多个连接端子41、42(第1主面侧连接端子)。
如图1及图2所示,在本实施方式的多层布线基板10中,作为配置在布线层叠部30的上表面31一侧的多个连接端子41、42,存在连接对象是IC芯片的IC芯片连接端子41、及连接对象是芯片电容器的电容器连接端子42。在布线层叠部30的上表面31一侧,多个IC芯片连接端子41在基板中央部上所设置的芯片配置区域43中被配置为阵列状。并且,电容器连接端子42是面积大于IC芯片连接端子41的连接端子,和芯片配置区域43相比,配置在外周一侧。
另一方面,如图1及图3所示,在布线层叠部30的下表面32一侧(第2主面侧),连接对象是主板(主基板)的LGA(矩栅阵列)用的多个连接端子45(作为第2主面侧连接端子的主基板连接端子)被配置为阵列状。这些主基板连接端子45是面积大于上表面31一侧的IC芯片连接端子41及电容器连接端子42的连接端子。
在树脂绝缘层21、22、23、24上分别设有通孔33及填充的通孔导体34。各通孔导体34均具有向同一方向(图1中是从下表面一侧朝向上表面一侧)直径扩大的形状,将各导体层26、IC芯片连接端子41、电容器连接端子42、及主基板连接端子45相互电连接。
在布线层叠部30的上表面31一侧处于露出状态的最外层的树脂绝缘层24上,形成多个开口部35、36,对应于这些开口部35、36,配置IC芯片连接端子41及电容器连接端子42。具体而言,IC芯片连接端子41在端子外表面41a的高度低于树脂绝缘层24的表面的状态下配置在开口部35内,端子外表面41a的外周部被最外层的树脂绝缘层24覆盖。即,IC芯片连接端子41大于开口部35,端子外表面41a的外周部埋入到树脂绝缘层24内。
并且,电容器连接端子42在端子外表面42a的高度低于树脂绝缘层24的表面的状态下配置在开口部36内,端子外表面42a的外周部被最外层的树脂绝缘层24覆盖。即,电容器连接端子42大于开口部36,端子外表面42a的外周部埋入到树脂绝缘层24内。IC芯片连接端子41及电容器连接端子42以铜层为主体而构成。进一步,IC芯片连接端子41及电容器连接端子42具有以下结构:用铜以外的镀层46、47(具体而言是镍镀层46a、47a及金镀层46b、47b)仅覆盖露出到开口部35、36内的铜层的上表面。
在布线层叠部30的下表面32一侧处于露出状态的最外层的树脂绝缘层20上,形成多个开口部37,对应于这些多个开口部37,配置主基板连接端子45。具体而言,主基板连接端子45在端子外表面45a的高度低于树脂绝缘层20的表面的状态下配置在开口部37内,端子外表面45a的外周部被最外层的树脂绝缘层20覆盖。即,主基板连接端子45大于开口部37,端子外表面45a的外周部埋入到树脂绝缘层20内。并且,主基板连接端子45中,端子内表面45c的边缘45d变圆。
主基板连接端子45以铜层为主体而构成,在位于面向开口部37的一侧的端子外表面45a上,覆盖整个面地形成异种金属层48。异种金属层48由蚀刻率低于铜的金属(例如镍)构成。进一步,在主基板连接端子45中,在开口部37内露出的异种金属层48上,形成作为保护金属层的镀层49(具体而言是镍镀层49a及金镀层49b)。在本实施方式中,在开口部37内,在构成异种金属层48的镍镀层上,形成构成镀层49的镍镀层49a,该镍镀层的厚度大于端子外表面45a的外周部。开口部37内的异种金属层48也发挥保护金属层的作用。并且,主基板连接端子45上,通过未图示的焊锡连接主板。
上述结构的多层布线基板10例如通过以下工序制造。
首先,准备具有足够强度的支撑基板(玻璃环氧基板等),在该支撑基板上组合树脂绝缘层20~24及导体层26,形成布线层叠部30。
具体而言,如图4所示,在支撑基板50上粘贴由环氧树脂构成的片状绝缘树脂基材,形成衬底树脂绝缘层51,从而获得由支撑基板50及衬底树脂绝缘层51构成的基材52。并且如图5所示,在基材52的衬底树脂绝缘层51的上表面上配置层叠金属片体54(基材准备工序)。其中,通过在衬底树脂绝缘层51上配置层叠金属片体54,来确保在之后的制造工序中金属片体54不会从衬底树脂绝缘层51剥离的程度的密接性。层叠金属片体54通过将两张铜箔55、56(一对金属箔)以可剥离的状态贴紧而形成。具体而言,形成通过金属镀(例如镀铬、镀镍、镀钛、或它们的复合镀)配置有铜箔55、铜箔56的层叠金属片体54。
基材准备工序之后,进行金属导体部下层形成工序。具体而言,进行非电解镀铜,形成覆盖层叠金属片体54、基材52的整面镀层57(参照图6)。并且,在层叠金属片体54的上表面上层叠用于形成抗镀剂的干膜,对该干膜进行曝光及显影。结果形成在与主基板连接端子45对应的位置上具有开口部71a的预定图案的抗镀剂71(参照图7)。并且,在形成了抗镀剂71的状态下选择性地进行电解镀铜,在层叠金属片体54上形成了构成金属导体部的一部分的金属导体部下层58a后,剥离抗镀剂71(参照图8)。并且,为了提高与树脂绝缘层20的密接性,进行金属导体部下层58a表面的粗化(CZ处理)。
之后如图9所示,在基材52上,包围形成了金属导体部下层58a的层叠金属片体54地配置片状的树脂绝缘层20,粘贴树脂绝缘层20(树脂绝缘层形成工序)。其中,树脂绝缘层20与层叠金属片体54及金属导体部下层58a贴紧,并且在层叠金属片体54的周围区域与衬底树脂绝缘层51贴紧,从而密封层叠金属片体54。
并且如图10所示,例如通过进行抛光研磨,使金属导体部下层58a的上端面从树脂绝缘层20露出(金属导体部下层露出工序)。之后,进行使用高锰酸钾溶液等蚀刻液去除金属导体部下层58a上的污渍的去污工序。去污工序之后,如图11所示,进行非电解镀镍,形成覆盖树脂绝缘层20、金属导体部下层58a的上端面的异种金属层(异种金属层形成工序)。
在异种金属层形成工序之后,进行金属导体部上层形成工序。具体而言,在树脂绝缘层20的上表面上层叠用于形成抗镀剂的干膜,对该干膜进行曝光及显影。结果如图12所示,形成在和金属导体部下层58a的上端面对应的位置上具有面积更大的开口部72a的预定图案的抗镀剂72(抗镀剂形成工序)。并且,在形成了抗镀剂72的状态下选择性地进行电解镀铜,在开口部72a内形成构成金属导体部58的一部分的金属导体部上层58b(参照图13)之后,剥离抗镀剂72(抗镀剂去除工序)。
进一步,进行蚀刻,在树脂绝缘层20的表面中,局部去除异种金属层48的露出部位(异种金属层去除工序)。通过以上工序,形成由金属导体部下层58a及金属导体部上层58b构成的金属导体部58。
形成金属导体部58之后,为提高与树脂绝缘层21的密接性,进行金属导体部58表面的粗化(CZ处理)(参照图14)。此时,金属导体部58表面被粗化,并且金属导体部58的边缘变圆。之后,在形成了金属导体部58的树脂绝缘层20的上表面配置片状的树脂绝缘层21,粘贴树脂绝缘层21(参照图15)。
并且如图16所示,例如使用准分子激光、UV激光、CO2激光等实施激光加工,从而在树脂绝缘层21的预定位置(金属导体部58的上部的位置)形成通孔33。接着,进行使用高锰酸钾溶液等蚀刻液去除各通孔33内的污渍的去污工序。此外,作为去污工序,除了使用蚀刻液的处理外,例如也可进行O2等离子体的等离子体灰化处理。
去污工序之后,通过现有的公知方法进行非电解镀铜及电解镀铜,从而在各通孔33内形成通孔导体34。进一步,通过现有的公知方法(例如半加成法)进行蚀刻,从而在树脂绝缘层21上形成导体层26的图案(参照图17)。
并且,对其他树脂绝缘层22~24及导体层26,通过和上述树脂绝缘层21及导体层26相同的方法形成,并层叠到树脂绝缘层21上。并且,通过对最外层的树脂绝缘层24实施激光孔加工,形成多个开口部35、36(参照图18)。接着,进行通过高锰酸钾溶液、O2等离子体等去除各开口部35、36内的污渍的去污工序。
通过上述组合工序,基材52上形成层叠了层叠金属片体54、树脂绝缘层20~24及导体层26的布线层叠体60。并且如图18所示,在布线层叠体60中,位于层叠金属片体54上的区域是成为多层布线基板10的布线层叠部30的部分。并且,在布线层叠体60中,通过多个开口部35露出的导体层26的一部分成为IC芯片连接端子41,通过多个开口36露出的导体层26的一部分成为电容器连接端子42。
组合工序之后,用切割装置(省略图示)切断布线层叠体60,去除布线层叠部30的周围区域(切断工序)。此时,如图18所示,在布线层叠部30和其周围部64的边界(图18中是箭头所示的边界)处,连同处于布线层叠部30下方的基材52(支撑基板50及衬底树脂绝缘层51)一起进行切断。通过该切断,在树脂绝缘层20中密封的层叠金属片体54的外边缘部变为露出的状态。即,通过周围部64的去除,失去衬底树脂绝缘层51和树脂绝缘层20的密接部分。结果,布线层叠部30和基材52成为仅通过层叠金属片体54连接的状态。
其中如图19所示,在层叠金属片体54中的一对铜箔55、56的边边界面进行剥离,从而从布线层叠部30去除基材52,使位于布线层叠部30(树脂绝缘层20)的下表面32上的铜箔55露出(基材去除工序)。
之后,在布线层叠部30的下表面32一侧,通过蚀刻去除露出的铜箔55及金属导体部58的一部分,形成主基板连接端子45(连接端子形成工序)。具体而言,在布线层叠部30的上表面31上,层叠用于形成抗蚀剂的干膜,对该干膜进行曝光及显影,形成覆盖上表面31表面整体的抗蚀剂。在该状态下,通过对布线层叠部30进行蚀刻,整体去除铜箔55,并且去除构成金属导体部58的一部分的金属导体部下层58a。结果,在树脂绝缘层20上形成开口部37。并且此时金属导体部上层58b的表面上形成的异种金属层48的蚀刻率小于铜,因此发挥蚀刻阻止层的作用。因此在开口部37的内层一侧残留金属导体部上层58b,该金属导体部上层58b成为主基板连接端子45(参照图20)。
之后,对IC芯片连接端子41的表面、电容器连接端子42的表面、主基板连接端子45的表面依次实施非电解镀镍、非电解镀金,从而形成由镍镀层46a、47a、49a及金镀层46b、47b、49b构成的镀层46、47、49(镀敷工序)。通过以上工序制造出图1的多层布线基板10。并且在本实施方式中,在连接端子形成工序之后,在主基板连接端子45的表面残留异种金属层48(镍镀层)。当该异种金属层48具有足够厚度时,可省略非电解镀镍,通过仅实施非电解镀金,形成镀层49。
因此,根据本实施方式可获得以下效果。
(1)在本实施方式中,通过层叠金属片体54的铜箔55上形成的金属导体部下层58a、金属导体部下层58a的上端面上形成的异种金属层48、经由异种金属层48形成在金属导体部下层58a的上端面侧的金属导体部上层58b,形成之后成为主基板连接端子45的金属导体部58。异种金属层48由蚀刻率比构成金属导体部58的主体的铜层低的金属构成,因此发挥蚀刻阻止层的作用。即,在连接端子形成工序中,可控制蚀刻,以使金属导体部下层58a的部分逐渐被蚀刻去除,在异种金属层48的部分蚀刻去除停止。这样一来,可防止金属导体部58被过度蚀刻去除,因此可充分确保树脂绝缘层20和主基板连接端子45的密接性。并且,通过蚀刻去除金属导体部下层58a,在最外层的树脂绝缘层20上形成开口部37,面积大于该开口部37的金属导体部上层58b残留在树脂绝缘层20的内层一侧。并且,残留在树脂绝缘层20的内层一侧的金属导体部上层58b的部分成为主基板连接端子45。这样形成主基板连接端子45时,端子外表面45a的外周部被最外层的树脂绝缘层20覆盖,可充分提高主基板连接端子45的强度。并且,可缓和施加到主基板连接端子45和树脂绝缘层20、21的边界部分的应力。进一步,因边界部分是非直线的,所以各种药液等难于通过边界部分侵入到基板内部。因上述原因,树脂绝缘层20、24中发生裂纹的可能性减少,和现有技术相比,提高了多层布线基板10的可靠性。
(2)在本实施方式的多层布线基板10中,最外层的树脂绝缘层20由和内层一侧相同的组合材料形成,因此与最外层的树脂绝缘层20由其他树脂绝缘材料形成时相比,减轻了布线层叠部30中的热膨胀系数差造成的影响。结果可抑制多层布线基板10翘曲。
(3)在本实施方式中,在连接端子形成工序中,蚀刻去除露出的铜箔55及金属导体部下层58a,在下表面32一侧的最外层的树脂绝缘层20上形成多个开口部37,并且在多个开口部37内露出的异种金属层48上形成作为保护金属层的镀层49。这样形成主基板连接端子45时,通过镀层49可切实保护主基板连接端子45,提高多层布线基板10的可靠性。
(4)在本实施方式的多层布线基板10中,主基板连接端子45的端子内表面45c的边缘45d变圆。这样一来,避免了应力集中于主基板连接端子45的边缘部分,因此减少了树脂绝缘层20中产生裂纹的可能性,和现有技术相比,提高了多层布线基板10的可靠性。
(5)在本实施方式的多层布线基板10中,在布线层叠部30的上表面31一侧,连接对象是IC芯片的IC芯片连接端子41及连接对象是芯片电容器且面积大于IC芯片连接端子41的电容器连接端子42这两种连接端子作为多个第1主面侧连接端子。此时,IC芯片可切实连接到面积小的IC芯片连接端子41上,并且芯片电容器可切实连接到面积大的电容器连接端子42上。并且,在布线层叠部30的下表面32一侧,存在面积大于上表面31一侧的各连接端子41、42的主基板连接端子45,因此可将该连接端子45切实连接到主基板上。
(6)在本实施方式中,先形成应作为主基板连接端子45的金属导体部58的图案后,层叠布线层叠部30中的内层的导体层26,因此可防止主基板连接端子45和内层的导体层26的位置偏差。进一步,无需在基材去除工序之后形成主基板连接端子45的图案,因此可较容易地制造多层布线基板10。
此外,本发明的各实施方式也可如下变更。
·在上述实施方式中,通过进行非电解镀镍形成异种金属层48,但不限于此。作为异种金属层48,也可使用镍以外的金属、例如金、铬、钛、钴等金属来形成。并且,也可通过镀敷以外的方法,例如溅射法等形成异种金属层48。具体而言,例如通过铬的溅射形成异种金属层48时,在连接端子形成工序中,可使用专用蚀刻液去除在开口部37内露出的异种金属层48(参照图21)。之后如图22所示,对在开口部37内露出的主基板连接端子45的铜层表面依次实施非电解镀镍、非电解镀金,从而形成镀层49,制造出多层布线基板10A。在该多层布线基板10A中,也在最外层的树脂绝缘层20的内侧主面20a、和主基板连接端子45的铜层的端子外表面45a的外周部的边界上,形成异种金属层48。作为异种金属层48的铬和铜相比,与树脂的密接性强。因此,通过在端子外表面45a的外周部和树脂绝缘层20之间设置异种金属层48,密封性增强,各种药液难以通过边界部分进入到基板内部。并且,在主基板连接端子45的铜层表面可切实形成镀层49,因此提高了多层布线基板10A的可靠性。
·在上述各实施方式的多层布线基板10、10A中,作为第1主面侧连接端子的IC芯片连接端子41和电容器连接端子42被最外层的树脂绝缘层24覆盖,各连接端子41、42形成为相同高度,但不限于此。例如如图23的多层布线基板10B所示,也可使电容器连接端子42高于最外层的树脂绝缘层24。此外,在多层布线基板10B中,电容器连接端子42具有以镀层47覆盖上表面及侧面的结构。并且,如图24的多层布线基板10C所示,也可使IC芯片连接端子41高于最外层的树脂绝缘层24。在该多层布线基板10C中,IC芯片连接端子41具有用镀层46覆盖上表面及侧面的结构。如图23及图24的多层布线基板10B、10C所示,通过使IC芯片连接端子41及电容器连接端子42的高度不同,可将种类不同的部件(IC芯片、芯片电容器)切实连接到各连接端子41、42。
·在上述实施方式中,在金属导体部下层露出工序中,通过进行抛光研磨,使金属导体部下层58a的上端面从树脂绝缘层20露出,但不限于此。也可通过进行抛光研磨以外的表面研磨、或利用了激光、等离子体的加工,使金属导体部下层58a的上端面从树脂绝缘层20露出。
·在上述各实施方式中,多个树脂绝缘层21~24上形成的多个导体层26通过随着从下表面32一侧靠近上表面31一侧而直径扩大的通孔导体34彼此连接,但不限于此。多个树脂绝缘层21~24上形成的通孔导体34只要是向同一方向直径扩大的形状即可,也可通过随着从上表面31一侧靠近下表面32一侧而直径扩大的通孔导体来彼此连接多个导体层26。
·在上述各实施方式中,覆盖各连接端子41、42、45的镀层46、47、48是镍-金镀层,但只要是铜以外的镀层即可,例如也可变更为镍-钯-金镀层等其他镀层。

Claims (6)

1.一种多层布线基板的制造方法,该多层布线基板具有交替层叠以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而多层化的层叠结构体,在上述层叠结构体的第1主面侧配置有多个第1主面侧连接端子,在上述层叠结构体的第2主面侧配置有多个第2主面侧连接端子,上述多个导体层形成在上述多个树脂绝缘层中,并通过随着靠近上述第1主面侧或上述第2主面侧而直径扩大的通孔导体而连接,
上述多层布线基板的制造方法的特征在于,包括以下工序:
金属导体部下层形成工序,准备以能够剥离的状态层叠配置金属箔而形成的基材,并且进行镀铜而在上述金属箔上形成构成金属导体部的一部分的金属导体部下层;
树脂绝缘层形成工序,在上述金属导体部下层形成工序之后,将以树脂绝缘材料为主体的组合材料层叠到上述金属箔及上述金属导体部下层上,以形成上述第2主面侧的最外层的树脂绝缘层;
金属导体部下层露出工序,使上述金属导体部下层的上端面从上述第2主面侧的最外层的树脂绝缘层露出;
异种金属层形成工序,在上述金属导体部下层露出工序之后,在上述金属导体部下层的上端面及上述第2主面侧的最外层的树脂绝缘层上形成由蚀刻率低于铜的一种以上金属构成的异种金属层;
金属导体部上层形成工序,在上述异种金属层上,在与上述上端面对应的位置形成面积大于上述上端面的面积并构成上述金属导体部的一部分的金属导体部上层;
组合工序,在上述金属导体部上层形成工序之后,交替层叠由上述组合材料构成的多个树脂绝缘层及多个导体层而多层化,从而形成层叠结构体;
基材去除工序,在上述组合工序之后,去除上述基材而使上述金属箔露出;以及
连接端子形成工序,蚀刻去除露出的上述金属箔及上述金属导体部的至少一部分,从而形成上述多个第2主面侧连接端子。
2.根据权利要求1所述的多层布线基板的制造方法,其特征在于,
在上述异种金属层形成工序之后、且在上述金属导体部上层形成工序之前进行抗镀剂形成工序,以在上述异种金属层上、在与上述上端面对应的位置形成具有面积大于上述上端面的面积的开口部的抗镀剂,
在上述金属导体部上层形成工序之后、且在组合工序之前,进行去除上述抗镀剂的抗镀剂去除工序及蚀刻上述异种金属层的露出部位而局部去除上述异种金属层的异种金属层去除工序。
3.根据权利要求1或2所述的多层布线基板的制造方法,其特征在于,
在上述连接端子形成工序中,蚀刻去除露出的上述金属箔及上述金属导体部下层,在上述第2主面侧的最外层的树脂绝缘层上形成多个开口部,并且在露出到上述多个开口部内的上述异种金属层上形成保护金属层,从而形成上述多个第2主面侧连接端子。
4.根据权利要求1或2所述的多层布线基板的制造方法,其特征在于,
在上述连接端子形成工序中,蚀刻去除露出的上述金属箔及上述金属导体部下层,在上述第2主面侧的最外层的树脂绝缘层上形成多个开口部,并且蚀刻去除露出到上述多个开口部内的上述异种金属层,在露出的上述金属导体部上层上形成保护金属层,从而形成上述多个第2主面侧连接端子。
5.根据权利要求1所述的多层布线基板的制造方法,其特征在于,
上述异种金属层由从金、镍、铬、钛、钴、钯、锡及银中选择的至少一种金属构成。
6.一种多层布线基板,具有交替层叠以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而多层化的层叠结构体,在上述层叠结构体的第1主面侧配置有多个第1主面侧连接端子,在上述层叠结构体的第2主面侧配置有多个第2主面侧连接端子,上述多个导体层形成在上述多个树脂绝缘层中,并通过随着靠近上述第1主面侧或上述第2主面侧而直径扩大的通孔导体而连接,
上述多层布线基板的特征在于,
在上述层叠结构体的上述第2主面侧处于露出状态的最外层的树脂绝缘层中,形成有使上述多个第2主面侧连接端子的端子外表面的一部分露出的多个开口部,
上述多个第2主面侧连接端子以铜层为主体而构成,上述铜层的上述端子外表面的外周部被上述最外层的树脂绝缘层覆盖,
在上述最外层的树脂绝缘层的内侧主面与上述铜层的至少上述端子外表面的外周部的边界面上,形成有由蚀刻率低于铜的一种以上金属构成的异种金属层。
CN201110040305.1A 2010-02-16 2011-02-16 多层布线基板的制造方法及多层布线基板 Expired - Fee Related CN102164464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010031865A JP5436259B2 (ja) 2010-02-16 2010-02-16 多層配線基板の製造方法及び多層配線基板
JP2010-031865 2010-02-16

Publications (2)

Publication Number Publication Date
CN102164464A true CN102164464A (zh) 2011-08-24
CN102164464B CN102164464B (zh) 2014-03-12

Family

ID=44369833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110040305.1A Expired - Fee Related CN102164464B (zh) 2010-02-16 2011-02-16 多层布线基板的制造方法及多层布线基板

Country Status (5)

Country Link
US (1) US8859077B2 (zh)
JP (1) JP5436259B2 (zh)
KR (1) KR101215246B1 (zh)
CN (1) CN102164464B (zh)
TW (1) TWI507107B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103796451A (zh) * 2012-10-26 2014-05-14 揖斐电株式会社 印刷布线板及印刷布线板的制造方法
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN103547079B (zh) * 2013-10-24 2017-05-24 中国电子科技集团公司第四十一研究所 一种软介质电路的制作方法
CN106898583A (zh) * 2015-12-18 2017-06-27 上海申和热磁电子有限公司 一种便于激光切割的覆铜陶瓷基板
CN108235558A (zh) * 2016-12-14 2018-06-29 欣兴电子股份有限公司 线路板结构及其制作方法
CN110349927A (zh) * 2018-04-06 2019-10-18 Tdk株式会社 多层配线结构体及其制造方法
CN110462825A (zh) * 2017-03-29 2019-11-15 日本电产株式会社 半导体封装装置及其制造方法
CN110797174A (zh) * 2018-08-01 2020-02-14 株式会社村田制作所 线圈部件、线圈部件的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2015144150A (ja) * 2014-01-31 2015-08-06 京セラサーキットソリューションズ株式会社 配線基板の製造方法
WO2015118951A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 樹脂多層基板および部品モジュール
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
KR102882135B1 (ko) * 2020-12-08 2025-11-05 삼성전기주식회사 인쇄회로기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481658A (zh) * 2001-10-31 2004-03-10 �¹������ҵ��ʽ���� 半导体器件用多层电路基板的制造方法
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
CN101288350A (zh) * 2005-10-14 2008-10-15 揖斐电株式会社 多层印刷线路板及其制造方法
US20090242245A1 (en) * 2008-03-28 2009-10-01 Toshiya Asano Multi-layer wiring board and method of manufacturing the same
US20090242262A1 (en) * 2008-03-28 2009-10-01 Toshiya Asano Multi-layer wiring board and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111544A (ja) 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
US20040108217A1 (en) * 2002-12-05 2004-06-10 Dubin Valery M. Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
JP5324051B2 (ja) 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5172404B2 (ja) * 2008-03-13 2013-03-27 日本特殊陶業株式会社 多層配線基板の製造方法、及び多層配線基板の中間製品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481658A (zh) * 2001-10-31 2004-03-10 �¹������ҵ��ʽ���� 半导体器件用多层电路基板的制造方法
CN101288350A (zh) * 2005-10-14 2008-10-15 揖斐电株式会社 多层印刷线路板及其制造方法
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
US20090242245A1 (en) * 2008-03-28 2009-10-01 Toshiya Asano Multi-layer wiring board and method of manufacturing the same
US20090242262A1 (en) * 2008-03-28 2009-10-01 Toshiya Asano Multi-layer wiring board and method of manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103796451A (zh) * 2012-10-26 2014-05-14 揖斐电株式会社 印刷布线板及印刷布线板的制造方法
CN103796451B (zh) * 2012-10-26 2017-01-04 揖斐电株式会社 印刷布线板及印刷布线板的制造方法
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN103547079B (zh) * 2013-10-24 2017-05-24 中国电子科技集团公司第四十一研究所 一种软介质电路的制作方法
CN106898583B (zh) * 2015-12-18 2019-06-21 江苏富乐德半导体科技有限公司 一种便于激光切割的覆铜陶瓷基板
CN106898583A (zh) * 2015-12-18 2017-06-27 上海申和热磁电子有限公司 一种便于激光切割的覆铜陶瓷基板
CN108235558A (zh) * 2016-12-14 2018-06-29 欣兴电子股份有限公司 线路板结构及其制作方法
CN108235558B (zh) * 2016-12-14 2020-12-01 欣兴电子股份有限公司 线路板结构及其制作方法
CN110462825A (zh) * 2017-03-29 2019-11-15 日本电产株式会社 半导体封装装置及其制造方法
CN110349927A (zh) * 2018-04-06 2019-10-18 Tdk株式会社 多层配线结构体及其制造方法
CN110349927B (zh) * 2018-04-06 2022-11-11 Tdk株式会社 多层配线结构体及其制造方法
CN110797174A (zh) * 2018-08-01 2020-02-14 株式会社村田制作所 线圈部件、线圈部件的制造方法
US11749443B2 (en) 2018-08-01 2023-09-05 Murata Manufacturing Co., Ltd. Coil component and manufacturing method for the same

Also Published As

Publication number Publication date
JP2011171398A (ja) 2011-09-01
JP5436259B2 (ja) 2014-03-05
US8859077B2 (en) 2014-10-14
TW201206294A (en) 2012-02-01
TWI507107B (zh) 2015-11-01
KR101215246B1 (ko) 2012-12-24
US20110200788A1 (en) 2011-08-18
KR20110095154A (ko) 2011-08-24
CN102164464B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN102164464B (zh) 多层布线基板的制造方法及多层布线基板
CN102164451B (zh) 多层布线基板及其制造方法
TWI423754B (zh) 多層配線基板及其製造方法
TWI479973B (zh) 多層配線基板之製造方法
CN102111968B (zh) 多层布线基板的制造方法及多层布线基板
KR101290471B1 (ko) 다층 배선 기판 및 그 제조방법
KR101323541B1 (ko) 다층 배선기판
KR101281410B1 (ko) 다층 배선기판
KR101580343B1 (ko) 다층 배선기판의 제조방법
JP2011243714A (ja) 多層配線基板
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP5638269B2 (ja) 多層配線基板
CN102686024B (zh) 多层配线基板
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
JP5269757B2 (ja) 多層配線基板
JP4549691B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140312

Termination date: 20180216

CF01 Termination of patent right due to non-payment of annual fee