[go: up one dir, main page]

JP2004111544A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2004111544A
JP2004111544A JP2002270323A JP2002270323A JP2004111544A JP 2004111544 A JP2004111544 A JP 2004111544A JP 2002270323 A JP2002270323 A JP 2002270323A JP 2002270323 A JP2002270323 A JP 2002270323A JP 2004111544 A JP2004111544 A JP 2004111544A
Authority
JP
Japan
Prior art keywords
layer
wiring
metal pad
main surface
build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002270323A
Other languages
English (en)
Inventor
Rokuro Kanbe
神戸 六郎
Satoshi Hirano
平野 訓
Shinya Miyamoto
宮本 慎也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2002270323A priority Critical patent/JP2004111544A/ja
Publication of JP2004111544A publication Critical patent/JP2004111544A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】コア基板を有さず、ビルドアップ層を多層配線層とする多層配線基板において、そのビルドアップ層の電気的特性などの品質向上に適した多層配線基板を提供することを目的とする。
【解決手段】配線層11および絶縁体層10からなるビルドアップ層50において、その第一主表面PF側の最表層に絶縁体層10に属する第一レジスト層5を形成する。また、第一レジスト層5の直下に位置する配線層11に属する第一配線層には、電子部品搭載のための搭載部をなす第一金属パッド層6が形成されるとともに、第一金属パッド層6の第一レジスト層5側の主表面は、第一レジスト層5に被覆される被覆領域と、該被覆領域を除く領域が表面露出した形の露出領域とからなるようにする。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、電子部品が搭載されるパッケージ基板に適した多層配線基板に関し、詳細には、コア基板を有さず、ビルドアップ層の一方の主表面上に金属支持枠体が形成されてなる多層配線基板に関する。
【0002】
【従来の技術】
近年、デジタル製品の高速化は目覚しい遍歴で加速しており、それに伴い、デジタル製品に用いられるパッケージ基板においても、搭載するLSIやICチップあるいはチップコンデンサなどの電子部品の高集積化および高密度化を図るために、小型化や接続端子数(ピン数)の多ピン化が進められている。このことは、パッケージ基板における配線密度も、高密度化することを意味する。そこで、このようなパッケージ基板の配線密度の高密度化を可能とする製造方法として、近年注目されているものに、ビルドアップ法がある。これは、コア基板上に、樹脂材からなる層間絶縁体膜を用いて絶縁体層を積層形成し、その上に配線層を形成することで多層化がなされ、最終的にビルドアップ層とする方法である。コア基板上にビルドアップ層を形成した配線基板については、例えば、特開H11−233937号公報、特開H11−289025号公報にて提案されている。
【0003】
上記ビルドアップ法を用いて形成されるビルドアップ層においては、高密度配線化が可能とされるが、現況において、もはや上記デジタル製品の高速化の要請速度に追随できない側面がある。それは、ビルドアップ層の機械的強度を補償する部材であるコア基板に関する。該コア基板をパッケージ基板に組み入れることを前提とすると、このコア基板の形成領域相当分が、パッケージ基板の高密配線化を図る際、設計上使用できない領域であるために、パッケージ基板の更なる高密度配線化に対して足かせとなってしまう。また、デジタル製品の高速化を図るために、使用する電気信号の周波数もG(ギガ)Hz帯に突入し、さらなる高周波化がなされている。このように使用する電気信号が高周波化すると、パッケージ基板に搭載される電子部品の動作電源と電子部品とを繋ぐ配線がインダクタンスとして寄与するため、その配線長が無視できなくなる。つまり、コア基板の層厚が無視できなくなる。
【0004】
そこで、コア基板を形成することなく、高密度配線化を可能とするビルドアップ層の特質を生かした新しいタイプのパッケージ基板が提案されている。例えば、図5の模式図に示すようなものである。配線層110および絶縁体層90からなるビルドアップ層80が形成されており、コア基板を形成しないがためのビルドアップ層80の機械的強度の補償は、ビルドアップ層80の第一主表面(図面上面)上に形成されてなる金属支持枠体70が担う。また、ビルドアップ層80の両主表面には、表面露出した形で配線層110に属する金属パッド層40、60が形成されてなる。そして、ビルドアップ層80において図面上面の第一主表面側に位置する金属パッド層60は、電子部品を搭載するための搭載部の役割を担い、他方、図面下面の主表面側に位置する金属パッド層40は、例えば、マザーボードに搭載するための搭載部の役割を担う。このような、コア基板を有さず、ビルドアップ層を多層配線層として機能させるパッケージ基板を、本明細書においては、多層配線基板と総称する。なお、図5の模式図に示すような多層配線基板は、例えば、特開2000−174159号公報、特開2002−26171号公報にて、提案されている。
【0005】
【特許文献1】特開H11−233937号公報
【特許文献2】特開H11−289025号公報
【特許文献3】特開2000−174159号公報
【特許文献4】特開2002−26171号公報
【0006】
【発明が解決しようとする課題】
上述のように、多層配線基板のタイプをパッケージ基板に採用することで、さらなる高密度配線化を図ることが可能とされる。しかしながら、次のような問題がある。ビルドアップ層の機械的強度を補償するために金属支持枠体が形成されてなるが、従来のコア基板のように、ビルドアップ層の層面内領域に対して全面被覆する形でないので、外力を受けた際、ビルドアップ層における配線層と絶縁体層との界面付近に応力が集中しやすくなる。特に、図5の模式図に示すように、金属パッド層が表面露出した形であると、絶縁体層との接着面積が少ないがために、応力集中した際、特にハガレ等の欠陥が発生しやすい領域となる。
【0007】
上記のように、ビルドアップ層における配線層と絶縁体層との界面近傍にハガレ等の欠陥が発生すると、ビルドアップ層に求められる電気的特性などの品質を所望のものとできず、その欠陥が過大なものとなれば、製品化された多層配線基板は不良品として取り扱われることになる。本発明は、かかる問題を考慮してなされたものである。すなわち本発明は、コア基板を有さず、ビルドアップ層を多層配線層とする多層配線基板を対象とし、そのビルドアップ層の電気的特性などの品質向上に適した多層配線基板を提供することを目的とする。
【0008】
【課題を解決するための手段および作用・効果】
上記課題を解決するための本発明の多層配線基板は、
コア基板を有さず、配線層および絶縁体層からなるビルドアップ層を有し、該ビルドアップ層の第一主表面上に金属支持枠体が形成されてなる多層配線基板であって、
前記ビルドアップ層の第一主表面側の最表層には、前記絶縁体層に属する第一レジスト層が形成されてなり、
該最表層の直下に位置する前記配線層に属する第一配線層には、電子部品を搭載するための搭載部をなす第一金属パッド層が形成されてなり、かつ、該第一金属パッド層の前記第一レジスト層側の主表面は、前記第一レジスト層に被覆される被覆領域と、該被覆領域を除く領域が表面露出した形の露出領域とからなることを特徴とする。
【0009】
上記本発明において第一に特質すべき特徴は、電子部品を搭載するための搭載部をなす第一金属パッド層に係わるものであり、該第一金属パッド層の第一レジスト層側の主表面が、第一レジスト層に被覆される被覆領域と、該被覆領域を除く領域が表面に露出した形の露出領域とからなる点である。一般的に電子部品は、多層配線基板の第一主表面側の概ね中央部分に搭載されるが、それに応じる形で第一金属パッド層も中央部分に高密度に密集した形で形成されることになる。そのため、第一金属パッド層においては、外力によって受ける圧力も他の配線層に比べて大きくなりやすく、それに起因して第一金属パッド層と絶縁体層(第一レジスト層も含む)との界面近傍に応力が集中しやすい。つまりは、第一金属パッド層と絶縁体層との界面にハガレ等の欠陥が生じやすくなる。このことを、図6の模式図を用いて説明する。図6(a)における領域Aの部材100は、図6(b)における領域Bの部材100よりも高密度に形成されている。そして、領域Aおよび領域Bに同じ外力Fを印加させると、当然、図6(a)の部材100の方が受ける圧力は大きくなる。そのため、図6(a)の例えば領域A1近傍には、応力が集中しやすくなる。
【0010】
上記内容を踏まえて、実際の系にて考えた場合、図4(b)の模式図のように、第一金属パッド層6’におけるビルドアップ層の第一主表面PF側の主表面が、全域表面露出した形態であると、さらに第一金属パッド層6’と絶縁体層10との界面に外力に対する応力が集中しやすく、例えば領域A1近傍にハガレ等の欠陥が誘起されやすくなる。しかしながら、本発明においては、図4(a)のように、まず、絶縁体層10に属する第一レジスト層5をビルドアップ層の第一主表面PF側の最表層として形成するとともに、第一レジスト層5の直下に位置する第一配線層を構成する第一金属パッド層6の第一レジスト層5側の主表面は、第一レジスト層5に被覆される被覆領域と、該被覆領域を除く領域が表面露出した形の露出領域とからなる。その結果、外力に対する応力が第一金属パッド層6と絶縁体層10(第一レジスト層5も含む)との界面に集中することを緩和できる。ひいては、第一金属パッド層6と絶縁体層10との界面でのハガレ等の欠陥発生を効果的に抑制することが可能である。つまり、第一金属パッド層6の絶縁体層10との接着面積が、図4(b)の第一金属パッド層6’に比べて大きく確保されているためである。
【0011】
上記のようにして、本発明においては、第一金属パッド層と絶縁体層との界面での外力起因のハガレ等の欠陥発生を効果的に抑制することができる。その結果、ビルドアップ層の電気的特性などの品質を優れたものとすることができ、ひいては、多層配線基板の品質の向上を可能とする。また、ここで、第一金属パッド層に発生する不可避的な外力を挙げるとすれば、例えば、第一金属パッド層に対して行なわれるハンダバンプやハンダボールの形成時に発生する外力や、電子部品の搭載時に発生する外力などである。なお、本明細書のビルドアップ層においては、その第一主表面側を上側とする。
【0012】
次に、本発明の多層配線基板における第一配線層には、第一金属パッド層を除いて、さらに配線層に属する配線パターンが形成されてなることを特徴とする。本発明においては、上記のようにビルドアップ層の第一主表面側の最表層には絶縁体層に属する第一レジスト層が形成されてなる。そのため、第一金属パッド層に対するハンダバンプやハンダボール形成時のハンダ付着など、配線層のそれぞれ層間における絶縁性の確保を困難とする問題がない。よって、第一配線層には、第一金属パッド層以外にも配線層に属する配線パターンを形成することが可能となる。このことは、配線密度の向上を可能とするとともに、配線層の設計上の自由度も高めることを可能とする。また、図7の模式図に示すように、第一配線層を構成する第一金属パッド層6を除く配線パターン20においては、第一金属パッド層6の層間に形成することも勿論、可能である。
【0013】
上記した第一配線層に形成される、第一金属パッド層以外の配線パターンとしては、電源層および接地導体層の少なくとも一方を含むのが望ましい。取り扱う電気信号が高周波化していく現状にておいて、この電気信号の損失や発生するノイズをいかに抑えるかは1つの重要な問題とされている。そこで、マイクロストリップライン、ストリップラインやコンデンサなどを基板に作りこむことがなされている。その際、電源層や接地導体層を必要とする。第一配線層においては、第一金属パッド層以外の配線パターンを設計することが可能とされるので、特には、該配線パターンを電源層および接地導体層の少なくとも一方を含むようにすることで、電子部品の高速化とともに、その動作電源電圧の安定供給に対応した形で、電気的特性に優れたビルドアップ層とすることができる。
【0014】
次に、本発明の多層配線基板におけるビルドアップ層の第一主表面とは反対側の第二主表面側の最表層には、絶縁体層に属する第二レジスト層が形成されてなり、該最表層の直上に位置する配線層に属する第二配線層には、第二金属パッド層が形成されてなり、かつ、該第二金属パッド層の第二レジスト層側の主表面は、第二レジスト層に被覆される被覆領域と、該被覆領域を除く領域が表面露出した形の露出領域とからなることを特徴とする。
【0015】
上記のようにビルドアップ層の第一主表面側には、電子部品搭載の際の搭載部とされる第一金属パッド層が形成されている。そこで、ビルドアップ層の第一主表面とは反対側の第二主表面側には、多層配線基板をマザーボードや他の配線基板に搭載する際に、搭載部の役割を担う第二金属パッド層が形成されることになる。また、多層配線基板の第二主表面側の最表層には、絶縁体層に属する第二レジスト層が形成されてなり、該第二レジスト層の直上に第二金属パッド層が位置する形態となる。そして、図8の模式図に示すように、第二レジスト層3の直上に位置する第二配線層を構成する第二金属パッド層4の第二レジスト層3側の主表面は、第二レジスト層3に被覆される被覆領域と、該被覆領域を除く領域が表面露出した形の露出領域とからなる。第二金属パッド層が形成される領域における、その形成密度は、一般的に第一金属パッド層の場合に比べて小さく、第二金属パッド層と第一金属パッド層とでは、第二金属パッド層の方がパッド面積、つまりは主表面の面積は大きい。よって、同じ外力を受けたと仮定した際、当然、受ける圧力は、第二金属パッド層の方が小さいものとされる。しかしながら、第二金属パッド層は、多層配線基板をマザーボードや他の配線基板に搭載するための搭載部となるので、例えば、第二金属パッド層に対してハンダボールなどを形成する際や、多層配線基板をマザーボードなどに搭載する際に、不可避的な外力が第二金属パッド層に発生する。つまり、外力による影響が大きい配線層であることには違いない。そこで、図8のように第二金属パッド層の第二レジスト層側の主表面において、第二レジスト層に被覆される被覆領域を形成することは効果的である。つまり、上述同様の理由により、第二金属パッド層と絶縁体層(第二レジスト層も含む)との界面での外力起因のハガレ等の欠陥発生を効果的に抑制することができる。その結果、ビルドアップ層の電気的特性などの品質をさらに優れたものとすることができる。
【0016】
次に、本発明のビルドアップ層における第二配線層には、第二金属パッド層を除いて、さらに配線層に属する配線パターンが形成されてなることを特徴とする。上記の第一配線層と同様にして、第二配線層にも第二金属パッド層を除いて、さらに配線層に属する配線パターンを形成することが可能であり、配線密度の向上を可能とするとともに、配線層の設計上の自由度も高めることを可能とする。また、第二配線層における第二金属パッド層を除いた配線パターンにおいても、勿論、第二金属パッド層の層間に形成することができる。ここで、該配線パターンは、特には、電源層および接地導体層の少なくとも一方を含むことが望ましい。その結果、電子部品の高速化とともに、その動作電源電圧の安定供給に対応した形で、電気的特性に優れたビルドアップ層とすることができる。
【0017】
上記第二金属パッド層における、その第二レジスト層側の主表面の大きさは、例えば、49000μm以上600000μm以下とするのがよい。該主表面が略円形状とされる場合は、その直径を250μm以上870μm以下とする範囲に対応する(但し、円面積に用いる全ての数値は有効数字2桁とし、それらの四捨五入の数値範囲を含有するものとしている)。この主表面の大きさの範囲は、現況のマザーボードなど、多層配線基板を搭載する側の端子間距離や設計上可能とされる大きさなどを考慮して決定される範囲である。そこで、該主表面の大きさが、600000μmを超えると、第二金属パッド層間の最隣接距離を十分にとれず、電気的短絡が生じる場合が想定される。一方、49000μm未満となると、第二金属パッド層の主表面に対して十分に第二レジスト層にて被覆される被覆領域を確保できない場合が想定される。また、このように第二金属パッド層における第二レジスト層側の主表面の大きさを限定した場合、第二開口工程にて形成される第二金属パッド層の露出領域の大きさは、30000μm以上400000μm以下とするのがよい。該露出領域が略円形状とされる場合は、その直径を200μm以上710μm以下とする範囲に対応する(但し、円面積に用いる全ての数値は有効数字2桁とし、それらの四捨五入の数値範囲を含有するものとしている)。該露出領域の大きさが、400000μmを超えると、第二金属パッド層の主表面に対して十分に第二レジスト層にて被覆される被覆領域を確保できない場合がある。一方、30000μm未満となると、ハンダボール等を介してビルドアップ層を搭載する際の電気的接続の信頼性を十分に確保できない場合がある。
【0018】
次に、第一金属パッド層における、その第一レジスト層側の主表面の大きさは、例えば2800μm以上32000μm以下とするのがよい。該主表面が略円形状とされる場合は、その直径を60μm以上200μm以下とする範囲に対応する(但し、円面積に用いる全ての数値は有効数字2桁とし、それらの四捨五入の数値範囲を含有するものとしている)。この主表面の大きさの範囲も、現況の電子部品の端子間距離や設計上可能とされる大きさなどを考慮して決定される範囲である。そこで、該主表面の大きさが、32000μmを超えると、第一金属パッド層間の最隣接距離を十分にとれず、電気的短絡が生じる場合が想定される。一方、2800μm未満となると、第一金属パッド層の主表面に対して十分に第一レジスト層にて被覆される被覆領域を確保できない場合が想定される。また、このように第一金属パッド層における第一レジスト層側の主表面の大きさを限定した場合、第一金属パッド層の露出領域の大きさは、1900μm以上26000μm以下とするのがよい。該露出領域が略円形状とされる場合は、その直径を50μm以上180μm以下とする範囲に対応する(但し、円面積に用いる全ての数値は有効数字2桁とし、それらの四捨五入の数値範囲を含有するものとしている)。該露出領域の大きさが、26000μmを超えると、第一金属パッド層の主表面に対して十分に第一レジスト層にて被覆される被覆領域を確保できない場合がある。一方、1900μm未満となると、ハンダバンプ等を介して電子部品を搭載する際の電気的接続の信頼性を十分に確保できない場合がある。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について述べる。
図1は本発明の多層配線基板の一実施形態を示す概略断面図である。多層配線基板1においては、以下のような構造をなすものである。ビルドアップ層50の第二主表面SF側の最表層に、レジスト層の機能を担う絶縁体層10に属する第二レジスト層3(例えば厚さ30μm)が形成されている。また、配線層11に属する第二配線層を構成する第二金属パッド層4(例えば厚さ15μm)が、ビルドアップ層50の第二主表面SF側における主表面の全領域を表面露出する形で、形成されている。本実施形態では、第二配線層は、第二金属パッド層4のみからなる。そして、第二金属パッド層4の直上には、絶縁体層10(例えば厚さ30μm)が形成され、さらにその直上に配線層11(例えば厚さ15μm)が形成されている。また、第二金属パッド層4と配線層11とは、配線層11に属するビア導体により層間接続されている。このようにして、絶縁体層10および配線層11が順次積層形成された形で、ビルドアップ層50が形成されている。ただし、ビルドアップ層50の第一主表面PF側の最表層には、絶縁体層10に属する第一レジスト層5(例えば厚さ30μm)が形成され、また、その直下には、配線層11に属する第一配線層を構成する第一金属パッド層6(例えば厚さ15μm)が、自身の第一レジスト層5側の主表面が第一レジスト層5に被覆される被覆領域と該被覆領域を除く領域が表面露出した形の露出領域とからなるように、形成されている。ここでも、第一配線層は、第一金属パッド層6のみからなる。なお、第一金属パッド層6および第二金属パッド層4の表面露出した主表面には、図示しない無電解Ni−PメッキおよびAuメッキが施された状態とされる。
【0020】
上記のような構造とされるビルドアップ層50の第一主表面PF上には、金属支持枠体7が形成されており、ビルドアップ層50の機械的強度の補償がなされている。また、第一金属パッド層6は、電子部品を搭載する際の搭載部の役割をなし、第二金属パッド層4は、多層配線基板1をマザーボードや他の配線基板に搭載する際の搭載部の役割をなす。ハンダバンプやハンダボールなどを介して、電子部品が搭載される第一金属パッド層6は、外力に起因した圧力を特に受けやすく、第一金属パッド層6と絶縁体層10(第一レジスト層5も含む)との界面に誘起される応力集中によりハガレ等の欠陥が発生しやすい領域とされていた。しかしながら、図1に示すように、本発明においては、第一金属パッド層6の第一レジスト5側の主表面は、第一レジスト層5により被覆される被覆領域を有するので、そのような不具合の発生を効果的に抑制することができる。
【0021】
また、多層配線基板は、図1に示すような実施形態以外にも、図2、図3のような形態とすることもできる。図2は、図1の実施形態と異なる要部のみを拡大した、多層配線基板の第二実施形態の概略要部拡大図である。図2においては、第一レジスト層5の直下に位置する第一配線層が、第一金属パッド層6を除いて、さらに配線パターン20にて構成されている。本発明においては、第一レジスト層5が必須要件とされるので、このように、第一配線層に種々の配線パターン20を形成することが可能となり、高密度配線化を図る上で有効でもある。さらに、図2における配線パターン20を、例えば、接地導体層22や電源層21などを含むようにすることで、取り扱う電気信号の高周波化に有用に対応した形で、配線層の設計を行なうことが可能となる。
【0022】
図3は、図1の実施形態と異なる要部のみを拡大した、多層配線基板の第三実施形態の概略要部拡大図である。図3においては、絶縁体層10に属する第二レジスト層3を、ビルドアップ層の第二主表面SF側の最表層となるように形成するとともに、その直上に位置する第二金属パッド層4の第二レジスト層3側の主表面が、第二レジスト層3にて被覆される被覆領域と、該被覆領域を除く領域が表面露出した形の露出領域とからなるように形成されてなる。このような形態とすることで、第二金属パッド層4と絶縁体層10(第二レジスト層3も含む)との界面にて、外力に起因したハガレ等の欠陥が発生することを効果的に抑制することが可能となる。その結果、図1の形態よりもさらに、ビルドアップ層の電気的特性などの品質向上を図ることが可能となる。さらに、図3においても、第二レジスト層3の直上に位置する第二配線層を、第二金属パッド層4を除いて、さらに配線パターン23を含む形で構成することが可能となる。ここで、配線パターン23を、例えば、電源層24や接地導体層25を含む形とすることもできる。
【0023】
次に、図1から図3に示した多層配線基板も含め、その製造方法の一例を以下に説明する。
図9は、本発明に係わる多層配線基板の製造方法の基本的な実施形態を説明するものである。工程▲1▼にて、金属支持板2の第一主表面PFの直上に層間絶縁体膜をラミネート(貼り合わせ)して硬化処理を施すことで、第二レジスト層となるべき第一絶縁体層30(例えば厚さ30μm)を形成する(第一絶縁体層形成工程)。ここで、金属支持板2を形成する金属材料としては、Cu、Cu合金、SUS(JIS規格)、Fe−Ni合金、Al、Al合金、インバー、インバー合金などを用いることができる。第一絶縁体層30を形成するために用いる層間絶縁体膜としては、感光性樹脂や熱硬化性樹脂を用いた公知のものであればよいが、第一絶縁体層30を開口する工程である第一開口工程(後述)を特にレーザを用いて行なうことを考慮すると、層間絶縁膜としては熱硬化性樹脂を用いるのがよい。また、この熱硬化性樹脂としては、例えば、ポリイミド系樹脂やエポキシ系樹脂を挙げることができる。次に工程▲1▼に示すように、第一絶縁体層30の第一主表面PFの所定位置に第二金属パッド層4(例えば厚さ15μm)がCuメッキにより形成されている。
【0024】
次に工程▲2▼に示すように、第二金属パッド層4の上層に、層間絶縁体膜をラミネートし硬化処理を施すことで絶縁体層10(例えば厚さ30μm)を形成する。そして、該絶縁体層10の表面の所定位置にCuメッキにより配線層11(例えば厚さ15μm)を形成する。また、絶縁体層10の所定位置に例えばレーザを用いて穿孔し、Cuメッキにより配線層11に属するビア導体を形成することで、絶縁体層10の表面に形成された配線層11と第一金属パッド層とは層間接続がなされる。このようにして順次、絶縁体層10および配線層11を形成して多層化することにより工程▲2▼に示す積層体を形成する。また、該積層体における図面最表層は、第一レジスト層となるべき第二絶縁体層5’(例えば厚さ30μm)とし、その直下には第一金属パッド層6(例えば厚さ15μm)を形成する。
【0025】
次に、工程▲3▼にて、第二絶縁体層5’の所定位置を、レーザを用いて穿孔し、第一金属パッド層6の第二絶縁体層5’側の主表面が、第二絶縁体層5’に被覆される被覆領域と、該被覆領域を除く領域は表面露出した形の露出領域とからなるようにする(第二開口工程)。また、この第二開口工程は、レーザを用いずフォトビア法を用いても行なうことができる。その場合、工程▲2▼において第二絶縁体層5’は、少なくと感光性樹脂とされる層間樹脂材を用いて、かつ硬化処理を行なわないこととする。そして、工程▲3▼にて、マスク処理を施した第二絶縁体層5’の所定位置に、紫外線を照射し露光、現像することで、第一金属パッド層6の第二絶縁体層5’側の主表面が、第二絶縁体層5に被覆される被覆領域と、該被覆領域を除く領域は表面露出した形の露出領域とからなるようにすることができる。また、フォトビア法を用いた場合は、第二絶縁体層5’を穿孔した後、またはその際に硬化処理を行なうことになる。また、工程▲3▼にて、第二絶縁体層5’に基づく第一レジスト層5が形成される。
【0026】
次に工程▲4▼にて、金属支持板2を、エッチング液を用いたウエットエッチングにて、選択的にエッチング除去する(エッチング工程)。この際、第一絶縁体層30は、エッチストップ層として機能する。尚、第一レジスト層5の表面に図示しないエッチレジストを形成し、第一金属パッド層6をエッチング液から保護する。また、このエッチング工程に使用されるエッチング液は、金属支持板2と第一絶縁体層30とのそれぞれ材料間にてエッチング選択比が異なるもの、特には大きいものを適宜用いればよい。
【0027】
次に工程▲5▼にて、第一絶縁体層30の所定位置を、レーザを用いて穿孔し、第二金属パッド層4の第一絶縁体層30側の主表面が、第一絶縁体層30に被覆された被覆領域と、該被覆領域を除く領域は表面露出した形の露出領域とからなるようにする(第一開口工程)。そして、この第一開口工程の後、第一金属パッド層6および二金属パッド層4の露出領域の表面に図示しない無電解Ni−PメッキおよびAuメッキを施す。このようにして配線層11(第一金属パッド層6および第二金属パッド層4を含む)と絶縁体層10(第一レジスト層5および第二レジスト層3を含む)とを有するビルドアップ層50が形成される。また、工程▲5▼にて、第一絶縁体層30に基づく第二レジスト層3が形成されることなる。
【0028】
続いて、工程▲6▼にて第一レジスト層5の所定の位置に金属支持枠体7を形成する。金属支持枠体7の金属材料としては、Cu、Cu合金、SUS(JIS規格)、Fe−Ni合金、Al、Al合金、インバー、インバー合金などを用いることができる。そして工程▲6▼を経ることで、多層配線基板1が作製される。
【0029】
上記図9を用いて説明した製造方法はあくまで例示的に示したものであって、これに限定されない。また、上記した実施形態に本発明は限定されるのではなく、請求項の記載に基づく技術的範囲を逸脱しない限り、種々の変形ないし改良を付加することができる。
【図面の簡単な説明】
【図1】本発明の多層配線基板に係わる一実施形態を示す概略断面図。
【図2】本発明の多層配線基板に係わる第二実施形態の要部を示す概略要部拡大図。
【図3】本発明の多層配線基板に係わる第三実施形態の要部を示す概略要部拡大図。
【図4】本発明における第一レジスト層の形成効果を説明するための模式図。
【図5】従来の多層配線基板の形態を説明するための模式図。
【図6】本発明における第一レジスト層の形成効果を説明するための模式図。
【図7】本発明における第一配線層の形成形態を説明するための模式図。
【図8】本発明における第二レジスト層の形成形態を説明するための模式図。
【図9】本発明の多層配線基板に係わる製造方法の一例を示す工程説明図。
【符号の説明】
1 多層配線基板
3 第二レジスト層
4 第二金属パッド層
5 第一レジスト層
6 第一金属パッド層
7 金属支持枠体
10 絶縁体層
11 配線層
20、23 配線パターン
50 ビルドアップ層

Claims (6)

  1. コア基板を有さず、配線層および絶縁体層からなるビルドアップ層を有し、該ビルドアップ層の第一主表面上に金属支持枠体が形成されてなる多層配線基板であって、
    前記ビルドアップ層の第一主表面側の最表層には、前記絶縁体層に属する第一レジスト層が形成されてなり、
    該最表層の直下に位置する前記配線層に属する第一配線層には、電子部品を搭載するための搭載部をなす第一金属パッド層が形成されてなり、かつ、該第一金属パッド層の前記第一レジスト層側の主表面は、前記第一レジスト層に被覆される被覆領域と、該被覆領域を除く領域が表面露出した形の露出領域とからなることを特徴とする多層配線基板。
  2. 前記第一配線層には、前記第一金属パッド層を除いて、さらに前記配線層に属する配線パターンが形成されてなることを特徴とする請求項1記載の多層配線基板。
  3. 前記配線パターンは、電源層および接地導体層の少なくとも一方を含むものとされることを特徴とする請求項2記載の多層配線基板。
  4. 前記ビルドアップ層の第一主表面とは反対側の第二主表面側の最表層には、前記絶縁体層に属する第二レジスト層が形成されてなり、
    該最表層の直上に位置する前記配線層に属する第二配線層には、第二金属パッド層が形成されてなり、かつ、該第二金属パッド層の前記第二レジスト層側の主表面は、前記第二レジスト層に被覆される被覆領域と、該被覆領域を除く領域が表面露出した形の露出領域とからなることを特徴とする請求項1ないし3のいずれか1項に記載の多層配線基板
  5. 前記第二配線層には前記第二金属パッド層を除いて、さらに前記配線層に属する配線パターンが形成されてなることを特徴とする請求項4記載の多層配線基板。
  6. 前記配線パターンは、電源層および接地導体層の少なくとも一方を含むものとされることを特徴とする請求項5記載の多層配線基板。
JP2002270323A 2002-09-17 2002-09-17 多層配線基板 Pending JP2004111544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002270323A JP2004111544A (ja) 2002-09-17 2002-09-17 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002270323A JP2004111544A (ja) 2002-09-17 2002-09-17 多層配線基板

Publications (1)

Publication Number Publication Date
JP2004111544A true JP2004111544A (ja) 2004-04-08

Family

ID=32267988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002270323A Pending JP2004111544A (ja) 2002-09-17 2002-09-17 多層配線基板

Country Status (1)

Country Link
JP (1) JP2004111544A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8707554B2 (en) 2009-12-28 2014-04-29 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate
US8772643B2 (en) 2010-02-16 2014-07-08 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of manufacturing the same
US8859077B2 (en) 2010-02-16 2014-10-14 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US11848263B2 (en) 2018-09-20 2023-12-19 Lg Chem, Ltd. Multilayered printed circuit board, method for manufacturing the same, and semiconductor device using the same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057072A (ja) * 1991-06-27 1993-01-14 Matsushita Electric Ind Co Ltd プリント配線板
JPH07226452A (ja) * 1994-02-10 1995-08-22 Toshiba Corp 薄膜多層配線基板
JPH10145032A (ja) * 1996-11-11 1998-05-29 Kokusai Electric Co Ltd 電子部品実装用印刷回路板
JP2000312068A (ja) * 1999-04-27 2000-11-07 Kyocera Corp 配線基板およびその製造方法
JP2000323613A (ja) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置用多層基板及びその製造方法
JP2001177010A (ja) * 1999-10-05 2001-06-29 Nec Corp 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
JP2001237338A (ja) * 2000-02-21 2001-08-31 Nippon Circuit Kogyo Kk フリップチップボールグリッドアレイ基板及びその製造法
JP2001332851A (ja) * 2000-03-15 2001-11-30 Sony Corp プリント配線板のランド部、プリント配線板の製造方法、及び、プリント配線板実装方法
JP2002026171A (ja) * 2000-07-06 2002-01-25 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
JP2002151853A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 多層配線基板とその製造方法
JP2002223077A (ja) * 2001-01-29 2002-08-09 Kyocera Corp 多層配線基板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057072A (ja) * 1991-06-27 1993-01-14 Matsushita Electric Ind Co Ltd プリント配線板
JPH07226452A (ja) * 1994-02-10 1995-08-22 Toshiba Corp 薄膜多層配線基板
JPH10145032A (ja) * 1996-11-11 1998-05-29 Kokusai Electric Co Ltd 電子部品実装用印刷回路板
JP2000323613A (ja) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置用多層基板及びその製造方法
JP2000312068A (ja) * 1999-04-27 2000-11-07 Kyocera Corp 配線基板およびその製造方法
JP2001177010A (ja) * 1999-10-05 2001-06-29 Nec Corp 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
JP2001237338A (ja) * 2000-02-21 2001-08-31 Nippon Circuit Kogyo Kk フリップチップボールグリッドアレイ基板及びその製造法
JP2001332851A (ja) * 2000-03-15 2001-11-30 Sony Corp プリント配線板のランド部、プリント配線板の製造方法、及び、プリント配線板実装方法
JP2002026171A (ja) * 2000-07-06 2002-01-25 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
JP2002151853A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 多層配線基板とその製造方法
JP2002223077A (ja) * 2001-01-29 2002-08-09 Kyocera Corp 多層配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8707554B2 (en) 2009-12-28 2014-04-29 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate
US8772643B2 (en) 2010-02-16 2014-07-08 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of manufacturing the same
US8859077B2 (en) 2010-02-16 2014-10-14 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US11848263B2 (en) 2018-09-20 2023-12-19 Lg Chem, Ltd. Multilayered printed circuit board, method for manufacturing the same, and semiconductor device using the same

Similar Documents

Publication Publication Date Title
JP3670917B2 (ja) 半導体装置及びその製造方法
JP3983146B2 (ja) 多層配線基板の製造方法
JP4248761B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US6192581B1 (en) Method of making printed circuit board
CN1768559B (zh) 多层印刷电路板
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
US20090301766A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
KR100702018B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6851184B2 (en) Method for manufacturing a printed circuit board
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP5141084B2 (ja) 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法
JP4192772B2 (ja) 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
JP2004111544A (ja) 多層配線基板
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP2005072085A (ja) 配線基板の製造方法、及び配線基板
JP2008263234A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2005244124A (ja) 配線基板の製造方法
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
JP3834305B2 (ja) 多層配線基板の製造方法
JP3922995B2 (ja) 半導体実装用プリント配線板およびその製造方法
JPH11233917A (ja) 積層基板の製造方法
JP2005142267A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080514

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080529

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101103