CN102164451A - 多层布线基板及其制造方法 - Google Patents
多层布线基板及其制造方法 Download PDFInfo
- Publication number
- CN102164451A CN102164451A CN2011100403117A CN201110040311A CN102164451A CN 102164451 A CN102164451 A CN 102164451A CN 2011100403117 A CN2011100403117 A CN 2011100403117A CN 201110040311 A CN201110040311 A CN 201110040311A CN 102164451 A CN102164451 A CN 102164451A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- resin insulating
- interarea side
- layer
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H10W70/60—
-
- H10W70/687—
-
- H10W90/701—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0588—Second resist used as pattern over first resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H10W70/635—
-
- H10W70/685—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/30—Foil or other thin sheet-metal making or treating
- Y10T29/301—Method
- Y10T29/302—Clad or other composite foil or thin metal making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种多层布线基板及其制造方法,可提高防止树脂绝缘层中产生裂纹的可靠性。在上述多层布线基板中,在布线层叠部(30)的上表面(31)一侧的树脂绝缘层(24)上形成多个开口部(35、36),在下表面(32)一侧的树脂绝缘层(20)上形成多个开口部(37)。对应各开口部(35、36、37),配置多个连接端子(41、42、45)连接端子(41、42)的端子外表面(41a、42a)的外周部被树脂绝缘层(24)覆盖,连接端子(45)的端子外表面(45a)的外周部被树脂绝缘层(20)覆盖。第2主面侧连接端子(45)在端子外表面(45a)的中央部具有凹部(45b),该凹部(45b)的最深部比端子外表面(45a)的外周部靠近内层一侧。
Description
技术领域
本发明涉及一种多层布线基板及其制造方法,该多层布线基板具有交替层叠以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而多层化的层叠结构体,但作为产品不具有在双面上依次形成组合层的所谓芯基板。
背景技术
作为计算机的微处理器等使用的半导体集成电路元件(IC芯片)近年来越来越高速化、高功能化,随之出现端子个数增加、端子间的间距变小的趋势。一般情况下,在IC芯片的底面上,多个端子密集配置为阵列状,这种端子组以倒装芯片的方式连接到主板一侧的端子组。但在IC芯片一侧的端子组和主板一侧的端子组中,因端子之间的间距存在较大的差异,所以难于将IC芯片直接连接到主板上。因此通常采用以下方法:制成将IC芯片搭载到IC芯片搭载用布线基板上而构成的半导体封装,将该半导体封装搭载到主板上。
作为构成这种封装的IC芯片搭载用布线基板,在芯基板的表面及背面形成有组合层的多层布线基板已经得以实用。在该多层布线基板中,作为芯基板例如使用通过使树脂浸渗加强纤维而形成的树脂基板(玻璃环氧基板等)。并且,利用该芯基板的刚性,将树脂绝缘层和导体层交替层叠到芯基板的表面及背面上,从而形成组合层。即,在该多层布线基板中,芯基板起到加强的效果,和组合层相比,非常厚地形成。并且,在芯基板上,贯通形成用于实现表面及背面上所形成的组合层之间的导通的布线(具体而言是贯通孔导体等)。
但近些年来,随着半导体集成电路元件的高速化,使用的信号频率变为高频带域。此时,贯通芯基板的布线产生较大阻抗,导致发生高频信号的传送损失及电路错误动作,妨碍高速化的实现。为解决这一问题,提出了将多层布线基板制成不具有芯基板的基板的方案(例如参照专利文献1、2)。专利文献1、2所公开的多层布线基板通过省略较厚的芯基板,缩短了整体的布线长度,因此可降低高频信号的传送损失,使半导体集成电路元件高速动作。
在专利文献1公开的制造方法中,在临时基板的单面配置金属箔,在该金属箔上形成交替层叠多个导体层及多个树脂绝缘层而构成的组合层。之后,从临时基板分离金属箔,获得在金属箔上形成了组合层的结构体。并且,通过蚀刻去除金属箔,使组合层的最外层的表面(树脂绝缘层的表面、多个连接端子的表面)露出,从而制造出多层布线基板。
并且,在专利文献1中,公开了在组合层的最外层形成了阻焊剂的多层布线基板。此外,阻焊剂上形成使IC芯片连接端子的表面露出的开口部。在专利文献2公开的多层布线基板中,也在IC芯片的搭载面一侧的最外层设置阻焊剂,在该阻焊剂上,形成使IC芯片连接端子的上表面露出的开口部。阻焊剂以赋予了光固化性的树脂绝缘材料的固化物为主体形成,阻焊剂的开口部通过在配置了规定掩模的状态下进行曝光及显影而形成。并且,在露出到阻焊剂的开口部内的IC芯片连接端子的上表面上形成焊锡凸块,通过该焊锡凸块搭载IC芯片。
专利文献1:日本特开2007-158174号公报
专利文献2:日本特开2004-111544号公报
而在上述专利文献1中,公开了如下形成的多层布线基板:面积较大的连接端子(例如连接到主板的主基板连接端子)的表面与最外层的树脂绝缘层处于同一面地形成。在该多层布线基板中,存在应力施加到主基板连接端子和树脂绝缘层的边界部分的情况。因此,如图28所示,产生以主基板连接端子101和树脂绝缘层102的边界部分为起点而在树脂绝缘层102一侧产生裂纹103的问题。
其对策是,在多层布线基板中为了覆盖主基板连接端子的表面侧外周部而形成阻焊剂时,则施加到主基板连接端子和树脂绝缘层的边界部分的应力减小。但在多层布线基板中,在最外层形成阻焊剂时,因该阻焊剂和内层的各树脂绝缘层的热膨胀系数不同,所以根据这些热膨胀系数差产生基板的翘曲。此时,另外需要抑制该翘曲的构造(例如加强板等),结果使多层布线基板的制造成本上升。
发明内容
本发明是鉴于以上问题而提出的,其目的在于提供一种防止树脂绝缘层中产生裂纹的可靠性强的多层布线基板。
并且,作为解决上述课题的手段(手段1),提供一种多层布线基板,具有交替层叠以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而多层化的层叠结构体,在上述层叠结构体的第1主面侧配置多个第1主面侧连接端子,在上述层叠结构体的第2主面侧配置多个第2主面侧连接端子,上述多个导体层形成在上述多个树脂绝缘层上,通过随着靠近上述第1主面侧或上述第2主面侧而直径扩大的通孔导体连接,其特征在于,上述多个树脂绝缘层使用未赋予光固化性的树脂绝缘材料的固化物形成,在上述层叠结构体的上述第1主面侧处于露出状态的最外层的树脂绝缘层上形成多个第1开口部,上述多个第1主面侧连接端子具有端子外表面并且对应上述多个第1开口部配置,上述端子外表面的外周部被上述最外层的树脂绝缘层覆盖,在上述层叠结构体的上述第2主面侧处于露出状态的最外层的树脂绝缘层上形成多个第2开口部,上述多个第2主面侧连接端子具有端子外表面并且对应上述多个第2开口部配置,上述端子外表面的外周部被上述最外层的树脂绝缘层覆盖,上述多个第2主面侧连接端子在上述端子外表面的中央部具有凹部。
因此,根据上述手段1所述的发明,交替层叠以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层,作为不含有芯基板的无芯布线基板,形成多层布线基板。在该多层布线基板中,构成层叠结构体的多个树脂绝缘层使用以未赋予光固化性的树脂绝缘材料的固化物为主体的相同组合材料形成。此时,最外层的树脂绝缘层与通过其他树脂绝缘材料形成时相比,减轻了因层叠结构体的热膨胀系数差造成的影响。结果可抑制多层布线基板的翘曲。进一步,形成了各连接端子的最外层的树脂绝缘层由组合材料构成,该组合材料具有和内层的树脂绝缘层相同的良好的绝缘性,因此可缩小各连接端子的间隔,实现多层布线基板的高集成化。并且,在层叠结构体的第1主面侧处于露出状态的最外层的树脂绝缘层上形成多个第1开口部,对应这些第1开口部,配置多个第1主面侧连接端子。并且,第1主面侧连接端子的端子外表面的外周部被最外层的树脂绝缘层覆盖。即,变为第1主面侧连接端子的外周部埋入到最外层的树脂绝缘层的状态。因此,可充分提高第1主面侧连接端子的强度。并且,在层叠结构体的第2主面侧处于露出状态的最外层的树脂绝缘层上形成多个第2开口部,对应这些第2开口部配置第2主面侧连接端子。并且,第2主面侧连接端子的端子外表面的外周部被最外层的树脂绝缘层覆盖。即,变为第2主面侧连接端子的外周部埋入到最外层的树脂绝缘层的状态。因此,可充分提高第2主面侧连接端子的强度。这样形成各连接端子时,可缓和施加到连接端子和树脂绝缘层的边界部分的应力,减少树脂绝缘层中产生裂纹的可能性。进一步,在第2主面侧连接端子中,在端子外表面的中央部形成凹部。尤其是当形成球面上的凹部时,缓和了应力集中到第2主面侧连接端子的端部的情况,可防止树脂绝缘层产生裂纹,提高可靠性。该端子外表面的凹部优选最深部比端子外表面的外周部靠近内层一侧。这样形成凹部时,焊接对端子外表面的接触面积增加,因此可提高焊锡连接的强度。
优选:第2主面侧连接端子具有边缘变圆的端子内表面。这样一来,避免了端子内表面的边缘部分的应力集中,因此树脂绝缘层中发生裂纹的可能性降低,和现有技术相比提高了多层布线基板的可靠性。此外,第2主面侧连接端子可设置在连接了主基板的主面侧,也可设置在该主面侧的相反一侧,例如搭载了IC芯片的主面侧。
优选:在第1主面侧,连接对象是IC芯片的IC芯片连接端子和连接对象是受动部件且面积大于IC芯片连接端子的受动部件连接端子这二种连接端子作为多个第1主面侧连接端子存在;并且,在第2主面侧,连接对象是主基板且面积大于上述IC芯片连接端子及受动部件连接端子的主基板连接端子作为多个第2主面侧连接端子存在。这样一来,在层叠结构体的第1主面侧,可将IC芯片切实连接到面积小的IC芯片连接端子上,并且可将受动部件切实连接到面积大的受动部件连接端子上。并且,在层叠结构体的第2主面侧,可将主基板连接端子切实连接到主基板上。
优选:在第1主面侧,连接对象是IC芯片的IC芯片连接端子,作为多个第1主面侧连接端子存在,并且,在第2主面侧,连接对象是受动部件且面积大于IC芯片连接端子的受动部件连接端子、及连接对象是主基板且面积大于IC芯片连接端子及受动部件连接端子的主基板连接端子这二种,作为多个第2主面侧连接端子存在。这样一来,在层叠结构体的第1主面侧,可将IC芯片切实连接到IC芯片连接端子。并且在层叠结构体的第2主面侧,可将受动部件切实连接到受动部件连接端子,同时将主基板连接端子切实连接到主基板上。
也可是,多个树脂绝缘层上形成的通孔导体均具有从第2主面侧到第1主面侧直径扩大的形状。并且相反也可是,多个树脂绝缘层上形成的通孔导体均具有从第1主面侧到第2主面侧直径扩大的形状。这样一来,可较容易地制造不具有芯基板的无芯布线基板。
主基板连接端子、IC芯片连接端子及受动部件连接端子中的至少任意一个可具有以铜以外的镀层仅覆盖构成主体的铜层的上表面的构造。并且,主基板连接端子、IC芯片连接端子及受动部件连接端子也可具有以铜以外的镀层仅覆盖构成主体的铜层的上表面的构造。尤其是对于面积较小的IC芯片连接端子,优选是以铜以外的镀层仅覆盖构成主体的铜层的上表面的构造。这样一来,可防止各连接端子的上表面上形成的焊锡横向膨胀。因此,可在各连接端子的上表面通过形成焊锡。
作为树脂绝缘层的形成材料的优选例,包括环氧树脂、酚树脂、聚氨酯树脂、硅树脂、聚酰亚胺树脂等热固化性树脂,聚碳酸酯树脂、丙烯树脂、聚缩醛树脂、聚丙烯树脂等热可塑性树脂等。此外,也可使用这些树脂和玻璃纤维(玻璃纺布、玻璃无纺布)、聚酰胺纤维等有机纤维的复合材料、或者通过使环氧树脂等热固化性树脂浸渗连续多孔质PTFE等三维网眼状氟系树脂基材而形成的树脂-树脂复合材料等。
此外在本发明中,“以相同树脂绝缘材料为主体的多个树脂绝缘层”是指,例如即使是使热固化性树脂浸渗的上述有机纤维等添加物存在不同,但只要作为主体的热固化性树脂相同,即符合该具体例。
并且,作为解决上述课题的其他手段(手段2),提供一种多层布线基板的制造方法,该多层布线基板具有交替层叠以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而多层化的层叠结构体,在上述层叠结构体的第1主面侧配置多个第1主面侧连接端子,在上述层叠结构体的第2主面侧配置多个第2主面侧连接端子,上述多个导体层形成在上述多个树脂绝缘层上,通过随着靠近上述第1主面侧或上述第2主面侧而直径扩大的通孔导体连接,其特征在于包括以下工序:基材准备工序,准备在可剥离金属箔的状态下层叠配置的基材;绝缘层及导体部形成工序,将以未赋予光固化性的树脂绝缘材料为主体的组合材料层叠到上述金属箔上,形成上述第2主面侧的最外层的树脂绝缘层,并且在上述第2主面侧的最外层的树脂绝缘层中存在的开口部的内部及开口边缘部,形成金属导体部;组合工序,交替层叠由相同绝缘材料构成的多个树脂绝缘层及多个导体层而多层化,从而形成层叠结构体,并且在上述第1主面侧预先形成上述第1主面侧连接端子;基材去除工序,在上述组合工序后,去除上述基材,使上述金属箔露出;连接端子形成工序,通过去除上述金属箔及上述金属导体部的至少一部分,形成具有凹部的上述第2主面侧连接端子。
因此,根据手段2所述的发明,可切实形成端子外表面的外周部被最外层的树脂绝缘层覆盖的第2主面侧连接端子。并且,在第2主面侧连接端子的端子外表面,可形成凹部,以使最深部比端子外表面的外周部靠近内层一侧。这样形成第2主面侧连接端子时,可缓和施加到第2主面侧连接端子和树脂绝缘层的边界部分的应力,树脂绝缘层产生裂纹的可能性减少。并且,焊锡对端子外表面的接触面积增加,因此可提高焊锡连接强度。进一步,在本发明的制造方法中,在组合工序后,无需形成第2主面侧连接端子的图案,因此可较容易地制造多层布线基板。
也可在绝缘层及导体部形成工序中,依次进行以下工序:将以未赋予光固化性的树脂绝缘材料为主体的组合材料层叠到金属箔上,形成第2主面侧的最外层的树脂绝缘层的工序;通过对第2主面侧的最外层的树脂绝缘层实施激光孔加工,形成使金属箔的一部分露出的开口部的工序;在第2主面侧的最外层的树脂绝缘层上形成抗镀剂,并且在和开口部对应的位置上形成面积比上述开口部大的另一开口部的工序;进行电解镀,将金属导体部形成在二个开口部内的工序;以及去除抗镀剂的工序。这样一来,可切实形成作为第2主面侧连接端子的金属导体部。
并且,也在绝缘层及导体部形成工序中,依次进行以下工序:进行镀铜,使构成金属导体部的一部分的金属导体部下层形成在金属箔上的工序;将以未赋予光固化性的树脂绝缘材料为主体的组合材料层叠到金属箔及金属导体部下层上,形成第2主面侧的最外层的树脂绝缘层的工序;使金属导体部下层的上端面从第2主面侧的最外层的树脂绝缘层露出的工序;在第2主面侧的最外层的树脂绝缘层上形成抗镀剂,并且在和金属导体部下层的上端面对应的位置上形成面积比它大的开口部的工序;进行镀铜,在开口部内形成构成金属导体部的一部分的金属导体部上层的工序;以及去除抗镀剂的工序。这样一来,也可切实形成作为第2主面侧连接端子的金属导体部。
附图说明
图1是表示第1实施方式中的多层布线基板的概要结构的剖视图。
图2是表示第1实施方式中的多层布线基板的概要结构的俯视图。
图3是表示第1实施方式中的多层布线基板的概要结构的俯视图。
图4是表示第1实施方式中的多层布线基板的制造方法的说明图。
图5是表示第1实施方式中的多层布线基板的制造方法的说明图。
图6是表示第1实施方式中的多层布线基板的制造方法的说明图。
图7是表示第1实施方式中的多层布线基板的制造方法的说明图。
图8是表示第1实施方式中的多层布线基板的制造方法的说明图。
图9是表示第1实施方式中的多层布线基板的制造方法的说明图。
图10是表示第1实施方式中的多层布线基板的制造方法的说明图。
图11是表示第1实施方式中的多层布线基板的制造方法的说明图。
图12是表示第1实施方式中的多层布线基板的制造方法的说明图。
图13是表示第1实施方式中的多层布线基板的制造方法的说明图。
图14是表示第1实施方式中的多层布线基板的制造方法的说明图。
图15是表示第1实施方式中的多层布线基板的制造方法的说明图。
图16是表示第1实施方式中的多层布线基板的制造方法的说明图。
图17是表示第2实施方式中的多层布线基板的制造方法的说明图。
图18是表示第2实施方式中的多层布线基板的制造方法的说明图。
图19是表示第2实施方式中的多层布线基板的制造方法的说明图。
图20是表示第2实施方式中的多层布线基板的制造方法的说明图。
图21是表示第2实施方式中的多层布线基板的制造方法的说明图。
图22是表示第2实施方式中的多层布线基板的制造方法的说明图。
图23是表示第2实施方式中的多层布线基板的制造方法的说明图。
图24是表示其他实施方式中的多层布线基板的概要结构的剖视图。
图25是表示其他实施方式中的多层布线基板的概要结构的剖视图。
图26是表示其他实施方式中的多层布线基板的概要结构的剖视图。
图27是表示其他实施方式中的多层布线基板的概要结构的俯视图。
图28是表示现有的多层布线基板的放大剖视图。
具体实施方式
(第1实施方式)
以下根据附图详细说明将本发明具体化为多层布线基板的第1实施方式。图1是表示本实施方式中的多层布线基板的概要结构的剖视图。并且图2是从上表面一侧观察到的多层布线基板的俯视图,图3是从下表面一侧观察到的多层布线基板的俯视图。
如图1所示,多层布线基板10是不含有芯基板而形成的无芯布线基板,具有交替层叠以相同树脂绝缘材料为主体的多个树脂绝缘层20、21、22、23、24和由铜构成的多个导体层26而多层化的布线层叠部30(层叠结构体)。各树脂绝缘层20~24使用以未赋予光固化性的树脂绝缘材料、具体而言是以热固化性环氧树脂的固化物为主体的组合材料来形成。在多层布线基板10中,在布线层叠部30的上表面31一侧(第1主面侧),配置多个连接端子41、42(第1主面侧连接端子)。
如图1及图2所示,在本实施方式的多层布线基板10中,作为配置在布线层叠部30的上表面31一侧的多个连接端子41、42,存在连接对象是IC芯片的IC芯片连接端子41和连接对象是芯片电容的电容器连接端子42。在布线层叠部30的上表面31一侧,多个IC芯片连接端子41在设置于基板中央部的芯片搭载区域43中以阵列状配置。并且,电容器连接端子42是面积大于IC芯片连接端子41的连接端子,配置得比芯片搭载区域43靠近外周一侧。
另一方面,如图1及图3所示,在布线层叠部30的下表面32一侧(第2主面侧),连接对象是主板(主基板)的LGA(焊区阵列)用的多个连接端子45(作为第2主面侧连接端子的主基板连接端子)以阵列状配置。这些主基板连接端子45是面积大于上表面31一侧的IC芯片连接端子41及电容器连接端子42的连接端子。
在树脂绝缘层21、22、23、24上分别设有通孔33及填充的通孔导体34。各通孔导体34均具有向同一方向(图1中是从下表面一侧朝向上表面一侧)直径扩大的形状,使各导体层26、IC芯片连接端子41、电容器连接端子42及主基板连接端子45相互电连接。
在布线层叠部30的上表面31一侧处于露出状态的最外层的树脂绝缘层24上,形成多个开口部35、36(第1开口部),对应这些开口部35、36配置IC芯片连接端子41及电容器连接端子42。具体而言,IC芯片连接端子41在端子外表面41a的高度低于树脂绝缘层24的表面的状态下配置在开口部35内,端子外表面41a的外周部被最外层的树脂绝缘层24覆盖。即,IC芯片连接端子41大于开口部35,端子外表面41a的外周部埋入到树脂绝缘层24内。
并且,电容器连接端子42在端子外表面42a的高度低于树脂绝缘层24的表面的状态下,配置在开口部36内,端子外表面42a的外周部被最外层的树脂绝缘层24覆盖。即,电容器连接端子42大于开口部36,端子外表面42a的外周部埋入到树脂绝缘层24内。IC芯片连接端子41及电容器连接端子42以铜层为主体构成。进一步,IC芯片连接端子41及电容器连接端子42具有以下构造:用铜以外的镀层46、47(具体而言是镍-金镀层)仅覆盖在开口部35、36内露出的铜层的上表面。
在布线层叠部30的下表面32一侧处于露出状态的最外层的树脂绝缘层20上,形成多个开口部37(第2开口部),对应这些开口部37,配置主基板连接端子45。具体而言,主基板连接端子45在端子外表面45a的高度低于树脂绝缘层20的表面的状态下,配置在开口部37内,端子外表面45a的外周部被最外层的树脂绝缘层20覆盖。即,主基板连接端子45大于开口部37,端子外表面45a的外周部埋入到树脂绝缘层20内。并且,主基板连接端子45在端子外表面45a的中央部具有凹部45b,凹部45b的最深部比端子外表面45a的外周部靠近内层一侧。在本实施方式中,主基板连接端子45中的端子外表面45a形成为,凹部45b的最深部比树脂绝缘层20的内侧主面20a靠近内层一侧。其中,凹部45b的外端侧与内侧主面20基本是同一位置,但也可是凹部45b的外端侧比内侧主面20a靠近外层一侧地形成凹部45b。
并且,主基板连接端子45中,端子内表面45c的边缘45d变圆。进一步,主基板连接端子45以铜层为主体构成,具有通过铜以外的镀层48(具体而言是镍-金镀层)仅覆盖在开口部37中露出的铜层的上表面的构造。并且,主基板连接端子45上,通过未图示的焊锡连接主基板。
上述构造的多层布线基板10例如通过以下工序制造。
首先,在组合工序中,准备具有足够强度的支撑基板(玻璃环氧基板等),在该支撑基板上组合树脂绝缘层20~24及导体层26,形成布线层叠部30。
具体而言,如图4所示,在支撑基板50上粘贴由环氧树脂构成的片状绝缘树脂基材,形成衬底树脂绝缘层51,从而获得由支撑基板50及衬底树脂绝缘层51构成的基材52。并且,如图5所示,在基材52的衬底树脂绝缘层51的上表面上配置层叠金属片体54(基材准备工序)。其中,通过在衬底树脂绝缘层51上配置层叠金属片体54,来确保在之后的制造工序中金属片体54不会从衬底树脂绝缘层51剥离的程度的密接性。层叠金属片体54通过使二块铜箔55、56(一对金属箔)在可剥离的状态下贴紧而形成。具体而言,形成通过金属镀(例如镀铬、镀镍、镀钛、或它们的复合镀)配置了铜箔55、铜箔56的层叠金属片体54。
基材准备工序之后,进行绝缘层及导体部形成工序。具体而言,如图6所示,在基材52上,包围层叠金属片体54地配置片状的树脂绝缘层20,并粘贴树脂绝缘层20。其中,树脂绝缘层20与层叠金属片体54贴紧,并且在该层叠金属片体54的周围区域中通过与衬底树脂绝缘层51贴紧,密封层叠金属片体54。
并且,如图7所示,例如使用准分子激光、UV激光、CO2激光等实施激光加工,从而在树脂绝缘层20的规定位置上形成使铜箔55部分露出的开口部37。之后进行非电解镀铜,形成覆盖开口部37内及树脂绝缘层20的整面镀层(省略图示)。
并且,在树脂绝缘层20的上表面层叠用于形成抗镀剂的干膜,对该干膜进行曝光及显影。结果,在树脂绝缘层20上形成抗镀剂57,并且在抗镀剂57中,在和树脂绝缘层20的开口部37对应的位置上形成面积比开口部37大的另一开口部57a(参照图8)。进一步,在形成了抗镀剂57的状态下选择性地进行电解镀铜,在层叠金属片体54的铜箔55上形成了金属导体部58后,剥离抗镀剂57(参照图9)。其中,金属导体部58覆盖开口部37的内部及开口边缘地形成。
绝缘层及导体部形成工序之后,为提高与树脂绝缘层21的密接性,进行金属导体部58表面的粗化(CZ处理)(参照图10)。此时,对金属导体部58的表面进行粗化的同时,金属导体部58的边缘变圆。之后,在形成了金属导体部58的树脂绝缘层20的上表面上配置片状的树脂绝缘层21,并粘贴树脂绝缘层21(参照图11)。
并且如图12所示,例如使用准分子激光、UV激光、CO2激光等实施激光加工,从而在树脂绝缘层21的规定位置(金属导体部58的上部的位置)形成通孔33。接着,使用高锰酸钾溶液等蚀刻液,进行去除各通孔33内的污渍的去污工序。此外,作为去污工序,除了使用蚀刻液的处理外,例如也可进行利用O2等离子体的等离子体灰化处理。
去污工序之后,通过现有的公知方法进行非电解镀铜及电解镀铜,从而在各通孔33内形成通孔导体34。进一步,通过现有的公知方法(例如半加成法)进行蚀刻,从而在树脂绝缘层21上形成导体层26的图案(参照图13)。
并且,对其他树脂绝缘层22~24及导体层26,通过和上述树脂绝缘层21及导体层26相同的方法形成,并层叠到树脂绝缘层21上。并且,通过对最外层的树脂绝缘层24实施激光加工,形成多个开口部35、36(参照图14)。接着,进行利用高锰酸钾溶液、O2等离子体等去除各开口部35、36内的污渍的去污工序。
通过上述组合工序,形成在基材52上层叠了层叠金属片体54、树脂绝缘层20~24及导体层26的布线层叠体60。并且如图14所示,布线层叠体60中位于层叠金属片体54上的区域是作为多层布线基板10的布线层叠部30的部分。并且,在布线层叠体60中通过多个开口部35露出的导体层26的一部分成为IC芯片连接端子41,通过多个开口部36露出的导体层26的一部分成为电容器连接端子42。
组合工序之后,用切割装置(省略图示)切断布线层叠体60,去除布线层叠部30的周围区域(切断工序)。此时,如图14所示,在布线层叠部30和其周围部64的边界(图14中是箭头所示边界)处,连同处于布线层叠部30下方的基材52(支撑基板50及衬底树脂绝缘层51)一起进行切断。通过该切断,在树脂绝缘层20中密封的层叠金属片体54的外边缘部变为露出的状态。即,通过周围部64的去除,失去了衬底树脂绝缘层51和树脂绝缘层20的贴紧部分。结果是,布线层叠部30和基材52仅通过层叠金属片体54变为连接的状态。
其中如图15所示,在层叠金属片体54中的一对铜箔55、56的边界面进行剥离,从而从布线层叠部30去除基材,使位于布线层叠部30(树脂绝缘层20)的下表面32上的铜箔55露出(基材去除工序)。
之后,在布线层叠部30的下表面32一侧,通过去除铜箔55及金属导体部58的一部分,形成具有凹部45b的主基板连接端子45(连接端子形成工序)。具体而言,在布线层叠部30的上表面31上,层叠用于形成抗蚀剂的干膜,对该干膜进行曝光及显影,形成覆盖上表面31的整个表面的抗蚀剂。在该状态下,通过对布线层叠部30进行蚀刻,整体去除铜箔55的同时,去除金属导体部58的下侧的一部分。结果在树脂绝缘层24上形成开口部37的同时,残留在开口部37内的金属导体部58变为主基板连接端子45(参照图16)。并且此时,在开口部37内,比金属导体部58的端部侧靠近中央部一侧的部分被高效地蚀刻去除,在主基板连接端子45的端子外表面45a上形成凹部45b。此外,通过改变蚀刻液的浓度、温度、处理时间等蚀刻条件而调整端子外表面45a中的凹部45b的形成程度。
之后,对IC芯片连接端子41的表面、电容器连接端子42的表面、主基板连接端子45的表面依次实施非电解镀镍、非电解镀金,从而形成镍-金镀层46、47、48(镀敷工序)。通过进行以上工序,制造出图1的多层布线基板10。
因此,根据本实施方式,可获得以下效果。
(1)在本实施方式的多层布线基板10中,构成布线层叠部30的多个树脂绝缘层20~24,使用以未赋予光固化性的树脂绝缘材料的固化物为主体的相同组合材料形成。此时,与最外层的树脂绝缘层20、24通过其他树脂绝缘材料形成时相比,减轻了因布线层叠部30的热膨胀系数差造成的影响。结果可抑制多层布线基板10的翘曲。进一步,形成各连接端子41、42、45的最外层的树脂绝缘层20、24由与内层的树脂绝缘层21~23相同的具有良好绝缘性的组合材料形成,因此可缩小各连接端子41、42、45的间隔,可实现多层布线基板10的高集成化。
(2)在本实施方式的多层布线基板10中,在布线层叠部30的上表面31一侧处于露出状态的最外层的树脂绝缘层24上形成多个开口部35、36,对应这些开口部35、36配置多个IC芯片连接端子41及电容器连接端子42。并且,各连接端子41、42的端子外表面41a、42a的外周部被最外层的树脂绝缘层24覆盖。即,各连接端子41、42处于埋入到最外层的树脂绝缘层24中的状态。因此,可充分提高各连接端子41、42的强度。并且,在布线层叠部30的下表面32一侧处于露出状态的最外层的树脂绝缘层20上也形成多个开口部37,对应这些开口部37配置主基板连接端子45。并且,主基板连接端子45的端子外表面45a的外周部被最外层的树脂绝缘层20覆盖。即,主基板连接端子45处于埋入到最外层的树脂绝缘层20的状态。因此,可充分提高主基板连接端子45的强度。这样形成各连接端子41、42、45时,可缓和施加到连接端子41、42、45和树脂绝缘层20、24的边界部分的应力。并且,因边界部分是非直线的,所以各种药液等难于通过边界部分进入到基板内部。由于上述原因,树脂绝缘层20、24中发生裂纹的可能性减小,和现有技术相比,提高了多层布线基板10的可靠性。
(3)在本实施方式的多层布线基板10中,多个主基板连接端子45在端子外表面45a的中央部具有凹部45b,该凹部45b的最深部比端子外表面45a的外周部靠近内层一侧。这样形成主基板连接端子45时,焊锡与端子外表面45a的接触面积增加,因此可提高焊锡连接的强度。
(4)在本实施方式的多层布线基板10中,主基板连接端子45的端子内表面45c的边缘45d变圆。这样一来,避免了主基板连接端子45的边缘部分的应力集中,因此减小了树脂绝缘层20中产生裂纹的可能性,和现有技术相比,提高了多层布线基板10的可靠性。
(5)在本实施方式的多层布线基板10中,在布线层叠部30的上表面31一侧,连接对象是IC芯片的IC芯片连接端子41和连接对象是芯片电容且面积大于IC芯片连接端子41的电容器连接端子42这二种连接端子作为多个第1主面侧连接端子存在。此时,IC芯片可切实连接到面积小的IC芯片连接端子41上,并且芯片电容可切实连接到面积大的电容器连接端子42上。并且,在布线层叠部30的下表面32一侧,存在面积大于上表面31一侧的各连接端子41、42的主基板连接端子45,因此可将该连接端子45切实连接到主基板上。
(6)在本实施方式中,先形成应作为主基板连接端子45的金属导体部58的图案后,再层叠布线层叠部30中的内层的导体层26,因此可防止主基板连接端子45和内层的导体层26的位置偏差。进一步,在基材去除工序后无需形成主基板连接端子45的图案,因此可较容易地制造多层布线基板10。
(第2实施方式)
接着根据附图说明将本实施方式具体化的第2实施方式。在本实施方式中,多层布线基板10的制造方法中的绝缘层及导体部形成工序和第1实施方式不同。此外,多层布线基板10的构成和第1实施方式相同。
以下说明本实施方式的制造方法。
在本实施方式的绝缘层及导体部形成工序中,对应作为主基板连接端子45的金属导体部58,在面积小的下层侧和面积大的上层侧以不同的工序形成。
具体而言,首先和第1实施方式一样,在基材准备工序(参照图5)后进行非电解镀铜,形成覆盖层叠金属片体54、基材52的整面镀层(省略图示)。
并且,在层叠金属片体54的上表面层叠用于形成抗镀剂的干膜,对该干膜进行曝光及显影。结果在与主基板连接端子45对应的位置上,形成具有开口部71a的预定图案的抗镀剂71(参照图17)。并且,在形成了抗镀剂71的状态下选择性地进行电解镀铜,在层叠金属片体54上形成了构成金属导体部58的一部分的金属导体部下层58a后,剥离抗镀剂71(参照图18)。并且,为了提高与树脂绝缘层20的密接性,进行金属导体部下层58a的表面的粗化(CZ处理)。
之后,包围形成了金属导体部下层58a的层叠金属片体54地配置片状的树脂绝缘层20,粘贴树脂绝缘层20(参照图19)。其中,树脂绝缘层20与层叠金属片体54及金属导体部下层58a贴紧,并且在层叠金属片体54的周围区域与衬底树脂绝缘层51贴紧,从而密封层叠金属片体54。
并且,例如通过进行抛光研磨,使金属导体部下层58a的上端面从树脂绝缘层20露出(参照图20)。之后,进行使用高锰酸钾溶液等蚀刻液去除金属导体部下层58a上的污渍的去污工序。
去污工序之后,进行非电解镀铜,形成覆盖树脂绝缘层20、金属导体部下层58a的上端面的整面镀层(省略图示)。并且,在树脂绝缘层20的上表面层叠用于形成抗镀剂的干膜,对该干膜进行曝光及显影。结果,在金属导体部下层58a的上端面对应的位置上,形成具有面积比上述上端面大的开口部74a的预定图案的抗镀剂74(参照图21)。
并且,在形成了抗镀剂74的状态下选择性地进行电解镀铜,在开口部74a内形成构成金属导体部58的一部分的金属导体部上层58b后,剥离抗镀剂74(参照图22)。之后进行蚀刻,去除整面镀层(省略图示)。通过以上工序,形成由金属导体部下层58a及金属导体部上层58b构成的金属导体部58。
在绝缘层及导体部形成工序之后,进行表面粗化,使金属导体部58的表面粗化的同时,使金属导体部58(金属导体部上层58b的上端面)的边缘变圆。之后,和第1实施方式一样,进行组合工序,进一步进行切断工序,从而获得层叠多个树脂绝缘层20~24及多个导体层26而多层化的布线层叠部30(参照图23)。
在切断工序之后,在布线层叠部30的下表面32一侧,蚀刻去除铜箔55及金属导体部58的一部分,从而形成具有凹部45b的主基板连接端子45(连接端子形成工序)。其中,完全去除金属导体部下层58a的同时,去除金属导体部上层58b的一部分。结果,最深部比树脂绝缘层20的内侧主面20a靠近内层一侧地形成凹部45b,并且残存的金属导体部上层58b的一部分变为主基板连接端子45。之后,在镀敷工序中,通过在IC芯片连接端子41的表面、电容器连接端子42的表面、主基板连接端子45的表面形成镀层46、47、48,制造出图1的多层布线基板10。
如本实施方式一样制造多层布线基板10时,也可获得和第1实施方式一样的效果。
此外,本发明的各实施方式也可如下变更。
*在上述各实施方式的多层布线基板10中,在主基板连接端子45的端子外表面45a中,最深部比树脂绝缘层20的内侧主面20a靠近内层一侧地形成凹部45b,但不限于此。如图24所示的多层布线基板10A所示,也可是最深部比树脂绝缘层20的内侧主面20a靠近外侧地形成凹部45b。
*在上述各实施方式的多层布线基板10中,作为第1主面侧连接端子的IC芯片连接端子41和电容器连接端子42被最外层的树脂绝缘层24覆盖、处于相同高度地形成各连接端子41、42,但不限于此。例如,如图25所示的多层布线基板10B所示,也可使电容器连接端子42高于最外层的树脂绝缘层24地形成。此外,在多层布线基板10B中,电容器连接端子42具有以镀层47覆盖上表面及侧面的构造。并且,如图26所示的多层布线基板10C所示,也可使IC芯片连接端子41高于最外层的树脂绝缘层24地形成。在该多层布线基板10C中,IC芯片连接端子41具有用镀层46覆盖上表面及侧面的构造。如图25及图26的多层布线基板10B、10C所示,通过使IC芯片连接端子41及电容器连接端子42的高度不同,可将种类不同的部件(IC芯片、芯片电容)切实连接到各连接端子41、42上。
*在上述各实施方式的多层布线基板10、10A~10C中,在布线层叠部30的上表面31一侧,IC芯片连接端子41和电容器连接端子42这二种连接端子作为多个第1主面侧连接端子存在,在布线层叠部30的下表面32一侧,主基板连接端子45作为第2主面侧连接端子存在,但不限于此。具体而言,如图27的多层布线基板10D所示,在布线层叠部30的下表面32一侧,电容器连接端子42和主基板连接端子45这二种连接端子也可作为第2主面侧连接端子存在。此外,在该多层布线基板10D中,布线层叠部30的上表面31上,仅IC芯片连接端子41作为第1主面侧连接端子存在。
*在上述第2实施方式中,在绝缘层及导体部形成工序中,通过进行抛光研磨,使金属导体部下层58a的上端面从树脂绝缘层20露出,但不限于此。也可通过进行抛光研磨以外的表面研磨、或利用了激光、等离子体的加工,使金属导体部下层58a的上端面从树脂绝缘层20露出。
*在上述各实施方式中,多个树脂绝缘层21~24上形成的多个导体层26通过随着从下表面32一侧靠近上表面31一侧而直径扩大的通孔导体34彼此连接,但不限于此。多个树脂绝缘层21~24上形成的通孔导体34只要是向同一方向直径扩大的形状即可,也可通过从上表面31一侧靠近下表面32一侧而直径扩大的通孔导体,来彼此连接多个导体层26。
*在上述各实施方式中,覆盖各连接端子41、42、45的镀层46、47、48是镍-金镀层,但只要是铜以外的镀层即可,例如也可变更为镍-钯-金镀层等其他镀层。
接着列举通过上述各实施方式可获得的技术思想。
(1)一种多层布线基板,具有交替层叠以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而多层化的层叠结构体,在上述层叠结构体的第1主面侧配置多个第1主面侧连接端子,在上述层叠结构体的第2主面侧配置多个第2主面侧连接端子,上述多个导体层形成在上述多个树脂绝缘层上,通过随着靠近上述第1主面侧或上述第2主面侧而直径扩大的通孔导体连接,其特征在于,上述多个树脂绝缘层使用未赋予光固化性的树脂绝缘材料的固化物形成,在上述层叠结构体的上述第1主面侧处于露出状态的最外层的树脂绝缘层上形成多个第1开口部,上述多个第1主面侧连接端子具有端子外表面并且对应上述多个第1开口部配置,上述端子外表面的外周部被上述最外层的树脂绝缘层覆盖,在上述层叠结构体的上述第2主面侧处于露出状态的最外层的树脂绝缘层上形成多个第2开口部,上述多个第2主面侧连接端子具有端子外表面并且对应上述多个第2开口部配置,上述端子外表面的外周部被上述最外层的树脂绝缘层覆盖,上述多个第2主面侧连接端子在上述端子外表面的中央部具有凹部,该凹部的最深部比上述端子外表面的外周部靠近内层一侧,作为上述第2主面侧连接端子的主基板连接端子、作为上述第1主面侧连接端子的IC芯片连接端子及上述受动部件连接端子中的至少任意一个,具有以铜以外的镀层仅覆盖构成主体的铜层上表面的构造。
(2)根据技术思想(1)中所述的多层布线基板,其特征在于,上述主基板连接端子、上述IC芯片连接端子及上述受动部件连接端子具有以铜以外的镀层仅覆盖构成主体的铜层上表面的构造。
(3)根据技术思想(1)或(2)中所述的多层布线基板,其特征在于,上述第2主面侧连接端子中的端子外表面形成为,上述凹部的最深部比最外层的树脂绝缘层的内侧主面靠近内层一侧。
Claims (9)
1.一种多层布线基板,具有交替层叠以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而多层化的层叠结构体,在上述层叠结构体的第1主面侧配置多个第1主面侧连接端子,在上述层叠结构体的第2主面侧配置多个第2主面侧连接端子,上述多个导体层形成在上述多个树脂绝缘层上,并通过随着靠近上述第1主面侧或上述第2主面侧而直径扩大的通孔导体连接,其特征在于,
上述多个树脂绝缘层使用未赋予光固化性的树脂绝缘材料的固化物形成,
在上述层叠结构体的上述第1主面侧处于露出状态的最外层的树脂绝缘层上形成多个第1开口部,上述多个第1主面侧连接端子具有端子外表面并且对应上述多个第1开口部配置,上述端子外表面的外周部被上述最外层的树脂绝缘层覆盖,
在上述层叠结构体的上述第2主面侧处于露出状态的最外层的树脂绝缘层上形成多个第2开口部,上述多个第2主面侧连接端子具有端子外表面并且对应上述多个第2开口部配置,上述端子外表面的外周部被上述最外层的树脂绝缘层覆盖,
上述多个第2主面侧连接端子在上述端子外表面的中央部具有凹部。
2.根据权利要求1所述的多层布线基板,其特征在于,上述端子外表面的凹部的最深部比上述端子外表面的外周部靠近内层一侧。
3.根据权利要求1或2所述的多层布线基板,其特征在于,上述多个第2主面侧连接端子具有边缘变圆的端子内表面。
4.根据权利要求1至3中任一项所述的多层布线基板,其特征在于,
在上述第1主面侧,连接对象是IC芯片的IC芯片连接端子和连接对象是受动部件且面积大于上述IC芯片连接端子的受动部件连接端子这二种连接端子作为上述多个第1主面侧连接端子存在,并且,
在上述第2主面侧,连接对象是主基板且面积大于上述IC芯片连接端子及上述受动部件连接端子的主基板连接端子作为上述多个第2主面侧连接端子存在。
5.根据权利要求1至3中任一项所述的多层布线基板,其特征在于,
在上述第1主面侧,连接对象是IC芯片的IC芯片连接端子作为上述多个第1主面侧连接端子存在,并且,
在上述第2主面侧,连接对象是受动部件且面积大于上述IC芯片连接端子的受动部件连接端子和连接对象是主基板且面积大于上述IC芯片连接端子及上述受动部件连接端子的主基板连接端子这二种连接端子作为上述多个第2主面侧连接端子存在。
6.根据权利要求1至3中任一项所述的多层布线基板,其特征在于,上述多个树脂绝缘层上形成的上述通孔导体均具有随着从上述第2主面侧靠近上述第1主面侧而直径扩大的形状。
7.一种多层布线基板的制造方法,该多层布线基板具有交替层叠以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而多层化的层叠结构体,在上述层叠结构体的第1主面侧配置多个第1主面侧连接端子,在上述层叠结构体的第2主面侧配置多个第2主面侧连接端子,上述多个导体层形成在上述多个树脂绝缘层上,并通过随着靠近上述第1主面侧或上述第2主面侧而直径扩大的通孔导体连接,上述多层布线基板的制造方法的特征在于,包括以下工序:
基材准备工序,准备以能够剥离的状态层叠配置金属箔而形成的基材;
绝缘层及导体部形成工序,将以未赋予光固化性的树脂绝缘材料为主体的组合材料层叠到上述金属箔上,以形成上述第2主面侧的最外层的树脂绝缘层,并且存在于上述第2主面侧的最外层的树脂绝缘层上的开口部的内部及开口边缘部形成金属导体部;
组合工序,交替层叠由相同绝缘材料构成的多个树脂绝缘层及多个导体层而多层化,从而形成层叠结构体,并且在上述第1主面侧预先形成上述第1主面侧连接端子;
基材去除工序,在上述组合工序后,去除上述基材而使上述金属箔露出;以及
连接端子形成工序,通过去除上述金属箔及上述金属导体部的至少一部分而形成具有凹部的上述第2主面侧连接端子。
8.根据权利要求7所述的多层布线基板的制造方法,其特征在于,
在上述绝缘层及导体部形成工序中,依次进行以下工序:
将以未赋予光固化性的树脂绝缘材料为主体的组合材料层叠到上述金属箔上,以形成上述第2主面侧的最外层的树脂绝缘层的工序;
通过对上述第2主面侧的最外层的树脂绝缘层实施激光孔加工,形成使上述金属箔的一部分露出的开口部的工序;
在上述第2主面侧的最外层的树脂绝缘层上形成抗镀剂,并且在和上述开口部对应的位置上形成面积比上述开口部大的另一开口部的工序;
进行电解镀以在两个上述开口部内形成上述金属导体部的工序;以及
去除上述抗镀剂的工序。
9.根据权利要求7所述的多层布线基板的制造方法,其特征在于,
在上述绝缘层及导体部形成工序中,依次进行以下工序:
进行镀铜,以在上述金属箔上形成构成上述金属导体部的一部分的金属导体部下层的工序;
将以未赋予光固化性的树脂绝缘材料为主体的组合材料层叠到上述金属箔及上述金属导体部下层上,以形成上述第2主面侧的最外层的树脂绝缘层的工序;
使上述金属导体部下层的上端面从上述第2主面侧的最外层的树脂绝缘层露出的工序;
在上述第2主面侧的最外层的树脂绝缘层上形成抗镀剂,并且在和上述金属导体部下层的上端面对应的位置上形成面积比上述上端面大的开口部的工序;
进行镀铜,以在上述开口部内形成构成上述金属导体部的一部分的金属导体部上层的工序;以及
去除上述抗镀剂的工序。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010031864A JP5566720B2 (ja) | 2010-02-16 | 2010-02-16 | 多層配線基板及びその製造方法 |
| JP2010-031864 | 2010-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102164451A true CN102164451A (zh) | 2011-08-24 |
| CN102164451B CN102164451B (zh) | 2014-07-30 |
Family
ID=44368848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110040311.7A Expired - Fee Related CN102164451B (zh) | 2010-02-16 | 2011-02-16 | 多层布线基板及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8772643B2 (zh) |
| JP (1) | JP5566720B2 (zh) |
| KR (1) | KR101329896B1 (zh) |
| CN (1) | CN102164451B (zh) |
| TW (1) | TWI451825B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104766850A (zh) * | 2014-01-06 | 2015-07-08 | 台湾积体电路制造股份有限公司 | 用于迹线上接合工艺的凸块焊盘 |
| CN106488644A (zh) * | 2015-08-26 | 2017-03-08 | 京瓷株式会社 | 集合基板 |
| US10014270B2 (en) | 2014-01-06 | 2018-07-03 | Taiwan Semiconductor Manufacturing Company | Protrusion bump pads for bond-on-trace processing |
| US10020276B2 (en) | 2014-01-06 | 2018-07-10 | Taiwan Semiconductor Manufacturing Company | Protrusion bump pads for bond-on-trace processing |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5504149B2 (ja) * | 2009-12-28 | 2014-05-28 | 日本特殊陶業株式会社 | 多層配線基板 |
| JP5742957B2 (ja) | 2011-10-11 | 2015-07-01 | 日立化成株式会社 | 導体回路を有する構造体及びその製造方法並びに熱硬化性樹脂組成物 |
| JP5964658B2 (ja) * | 2012-05-29 | 2016-08-03 | 京セラ株式会社 | 薄膜配線基板 |
| JP6266907B2 (ja) * | 2013-07-03 | 2018-01-24 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| JP6223909B2 (ja) * | 2013-07-11 | 2017-11-01 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| CN205726710U (zh) * | 2014-02-07 | 2016-11-23 | 株式会社村田制作所 | 树脂多层基板及元器件模块 |
| JP6298722B2 (ja) * | 2014-06-10 | 2018-03-20 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| JP6324876B2 (ja) | 2014-07-16 | 2018-05-16 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| KR20170067426A (ko) * | 2015-12-08 | 2017-06-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지 |
| US10714448B2 (en) * | 2017-05-09 | 2020-07-14 | Unimicron Technology Corp. | Chip module with porous bonding layer and stacked structure with porous bonding layer |
| US10685922B2 (en) | 2017-05-09 | 2020-06-16 | Unimicron Technology Corp. | Package structure with structure reinforcing element and manufacturing method thereof |
| US10178755B2 (en) | 2017-05-09 | 2019-01-08 | Unimicron Technology Corp. | Circuit board stacked structure and method for forming the same |
| TWI685284B (zh) * | 2018-12-11 | 2020-02-11 | 欣興電子股份有限公司 | 封裝結構及其製造方法 |
| US10950535B2 (en) | 2017-05-09 | 2021-03-16 | Unimicron Technology Corp. | Package structure and method of manufacturing the same |
| US11404310B2 (en) * | 2018-05-01 | 2022-08-02 | Hutchinson Technology Incorporated | Gold plating on metal layer for backside connection access |
| JP6701261B2 (ja) * | 2018-05-08 | 2020-05-27 | 矢崎総業株式会社 | 筐体、電気接続箱及びワイヤハーネス |
| JP7289620B2 (ja) * | 2018-09-18 | 2023-06-12 | 新光電気工業株式会社 | 配線基板、積層型配線基板、半導体装置 |
| JP7198154B2 (ja) * | 2019-05-22 | 2022-12-28 | 新光電気工業株式会社 | 配線基板、及び配線基板の製造方法 |
| TWI720847B (zh) * | 2020-03-17 | 2021-03-01 | 欣興電子股份有限公司 | 晶片封裝結構及其製作方法 |
| KR20230054466A (ko) * | 2020-09-28 | 2023-04-24 | 교세라 가부시키가이샤 | 배선 기판 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217551A (ja) * | 2000-11-16 | 2002-08-02 | Toppan Printing Co Ltd | 多層配線基板及びその製造方法、並びにレーザードリル装置 |
| JP2003133711A (ja) * | 2001-10-23 | 2003-05-09 | Matsushita Electric Ind Co Ltd | プリント配線板とその製造方法および電子部品の実装方法 |
| CN101286456A (zh) * | 2007-04-13 | 2008-10-15 | 新光电气工业株式会社 | 布线板制造方法、半导体器件制造方法以及布线板 |
| JP2009239224A (ja) * | 2008-03-28 | 2009-10-15 | Ngk Spark Plug Co Ltd | 多層配線基板 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674017B1 (en) * | 1998-12-24 | 2004-01-06 | Ngk Spark Plug Co., Ltd. | Multilayer-wiring substrate and method for fabricating same |
| DE60234281D1 (de) * | 2001-03-14 | 2009-12-17 | Ibiden Co Ltd | Mehrschichtige Leiterplatte |
| JP2002290022A (ja) * | 2001-03-27 | 2002-10-04 | Kyocera Corp | 配線基板およびその製造方法ならびに電子装置 |
| EP1915041A1 (en) * | 2001-09-28 | 2008-04-23 | Ibiden Co., Ltd. | Printed wiring board and printed wiring board manufacturing method |
| US8076782B2 (en) * | 2002-04-01 | 2011-12-13 | Ibiden Co., Ltd. | Substrate for mounting IC chip |
| JP2004111544A (ja) | 2002-09-17 | 2004-04-08 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP3983146B2 (ja) * | 2002-09-17 | 2007-09-26 | Necエレクトロニクス株式会社 | 多層配線基板の製造方法 |
| JP3811680B2 (ja) * | 2003-01-29 | 2006-08-23 | 富士通株式会社 | 配線基板の製造方法 |
| US7070207B2 (en) * | 2003-04-22 | 2006-07-04 | Ibiden Co., Ltd. | Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication |
| WO2005052666A1 (ja) * | 2003-11-27 | 2005-06-09 | Ibiden Co., Ltd. | Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法 |
| JP4108643B2 (ja) * | 2004-05-12 | 2008-06-25 | 日本電気株式会社 | 配線基板及びそれを用いた半導体パッケージ |
| JP2006086219A (ja) * | 2004-09-14 | 2006-03-30 | Nitto Denko Corp | 配線回路基板 |
| CN1873935B (zh) * | 2005-05-31 | 2010-06-16 | 新光电气工业株式会社 | 配线基板的制造方法及半导体器件的制造方法 |
| JP2007109902A (ja) * | 2005-10-14 | 2007-04-26 | Ibiden Co Ltd | 多層プリント配線板の製造方法およびそれに用いる感光性ドライフィルム |
| JP4334005B2 (ja) * | 2005-12-07 | 2009-09-16 | 新光電気工業株式会社 | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
| JP5324051B2 (ja) * | 2007-03-29 | 2013-10-23 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
| JP5172404B2 (ja) * | 2008-03-13 | 2013-03-27 | 日本特殊陶業株式会社 | 多層配線基板の製造方法、及び多層配線基板の中間製品 |
| US8263878B2 (en) * | 2008-03-25 | 2012-09-11 | Ibiden Co., Ltd. | Printed wiring board |
| TWI475932B (zh) * | 2008-09-29 | 2015-03-01 | 日本特殊陶業股份有限公司 | 帶有補強材之配線基板 |
| JP5289996B2 (ja) * | 2009-02-16 | 2013-09-11 | 日本特殊陶業株式会社 | 補強材付き配線基板 |
| JP5350830B2 (ja) * | 2009-02-16 | 2013-11-27 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
| JP2011138869A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法及び多層配線基板 |
| JP5504149B2 (ja) * | 2009-12-28 | 2014-05-28 | 日本特殊陶業株式会社 | 多層配線基板 |
| JP2011138868A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP5436259B2 (ja) * | 2010-02-16 | 2014-03-05 | 日本特殊陶業株式会社 | 多層配線基板の製造方法及び多層配線基板 |
| JP5623308B2 (ja) * | 2010-02-26 | 2014-11-12 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
| JP5638269B2 (ja) * | 2010-03-26 | 2014-12-10 | 日本特殊陶業株式会社 | 多層配線基板 |
-
2010
- 2010-02-16 JP JP2010031864A patent/JP5566720B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-10 KR KR1020110011913A patent/KR101329896B1/ko not_active Expired - Fee Related
- 2011-02-15 TW TW100104842A patent/TWI451825B/zh not_active IP Right Cessation
- 2011-02-16 US US13/028,545 patent/US8772643B2/en not_active Expired - Fee Related
- 2011-02-16 CN CN201110040311.7A patent/CN102164451B/zh not_active Expired - Fee Related
-
2014
- 2014-03-28 US US14/229,144 patent/US20140215782A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217551A (ja) * | 2000-11-16 | 2002-08-02 | Toppan Printing Co Ltd | 多層配線基板及びその製造方法、並びにレーザードリル装置 |
| JP2003133711A (ja) * | 2001-10-23 | 2003-05-09 | Matsushita Electric Ind Co Ltd | プリント配線板とその製造方法および電子部品の実装方法 |
| CN101286456A (zh) * | 2007-04-13 | 2008-10-15 | 新光电气工业株式会社 | 布线板制造方法、半导体器件制造方法以及布线板 |
| JP2009239224A (ja) * | 2008-03-28 | 2009-10-15 | Ngk Spark Plug Co Ltd | 多層配線基板 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104766850A (zh) * | 2014-01-06 | 2015-07-08 | 台湾积体电路制造股份有限公司 | 用于迹线上接合工艺的凸块焊盘 |
| CN104766850B (zh) * | 2014-01-06 | 2018-04-17 | 台湾积体电路制造股份有限公司 | 用于迹线上接合工艺的凸块焊盘 |
| US10014270B2 (en) | 2014-01-06 | 2018-07-03 | Taiwan Semiconductor Manufacturing Company | Protrusion bump pads for bond-on-trace processing |
| US10020276B2 (en) | 2014-01-06 | 2018-07-10 | Taiwan Semiconductor Manufacturing Company | Protrusion bump pads for bond-on-trace processing |
| US10163774B2 (en) | 2014-01-06 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company | Protrusion bump pads for bond-on-trace processing |
| US10522495B2 (en) | 2014-01-06 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protrusion bump pads for bond-on-trace processing |
| US10700034B2 (en) | 2014-01-06 | 2020-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protrusion bump pads for bond-on-trace processing |
| US10804192B2 (en) | 2014-01-06 | 2020-10-13 | Taiwan Semiconductor Manufacturing Company | Protrusion bump pads for bond-on-trace processing |
| CN106488644A (zh) * | 2015-08-26 | 2017-03-08 | 京瓷株式会社 | 集合基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140215782A1 (en) | 2014-08-07 |
| US8772643B2 (en) | 2014-07-08 |
| TW201206293A (en) | 2012-02-01 |
| TWI451825B (zh) | 2014-09-01 |
| US20110198114A1 (en) | 2011-08-18 |
| KR20110095146A (ko) | 2011-08-24 |
| KR101329896B1 (ko) | 2013-11-15 |
| JP2011171397A (ja) | 2011-09-01 |
| JP5566720B2 (ja) | 2014-08-06 |
| CN102164451B (zh) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102164451B (zh) | 多层布线基板及其制造方法 | |
| CN102164464B (zh) | 多层布线基板的制造方法及多层布线基板 | |
| CN102111951B (zh) | 多层布线基板 | |
| KR101475109B1 (ko) | 다층배선기판 및 그의 제조방법 | |
| CN102170745B (zh) | 多层布线板及其制造方法 | |
| KR101281410B1 (ko) | 다층 배선기판 | |
| US8847082B2 (en) | Multilayer wiring substrate | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| US8450622B2 (en) | Multilayer wiring substrate and method of manufacturing the same | |
| US8658905B2 (en) | Multilayer wiring substrate | |
| JP5269757B2 (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140730 Termination date: 20180216 |