CN102130063B

CN102130063B - 半导体器件及其制作方法

Info

Publication number: CN102130063B
Application number: CN201010034166.7A
Authority: CN
Inventors: 钟汇才; 梁擎擎
Original assignee: Institute of Microelectronics of CAS
Current assignee: Zhuhai Chuangfeixin Technology Co Ltd
Priority date: 2010-01-13
Filing date: 2010-01-13
Publication date: 2014-03-12
Anticipated expiration: 2030-01-13
Also published as: CN102130063A

Abstract

本申请公开了一种半导体器件及其制作方法。该方法包括：提供第一半导体衬底，该第一半导体衬底包括彼此相对的第一表面和第二表面；在第二表面上形成沟槽，并通过该沟槽制作电容器；提供第二半导体衬底，使其从第一半导体衬底的第二表面一侧与第一半导体衬底相接合；以及在第一表面上形成该半导体器件的其他部件。根据本发明的方法，能够容易地在半导体衬底中形成沟槽，从而制作大电容的电容器。

Description

半导体器件及其制作方法

技术领域

本申请一般地涉及半导体制造工艺，更为具体地，涉及一种半导体器件特别是动态随机存取存储器(DRAM)单元及其制作方法。

背景技术

动态随机存取存储器(DRAM)是一种能够保存信息的半导体存储器件。通常，典型的DRAM单元包括至少一个晶体管以及存储电容器。由于其高密度、低成本等优点，DRAM得到了广泛的应用。

但是，人们对于DARM存储密度的需求在日益增长，这对DRAM的设计和制造提出了新的挑战。一方面，为了增加密度，希望减小器件尺寸；另一方面，为了确保存储信息的正确性以及读取信息时的信噪比，希望存储电容器的电容尽可能大。为了在小特征尺寸的前提下制造大电容，例如，可以使用高介电常数的材料作为电容器的电介质，另外还可以增加电容器极板的面积。

在DRAM单元中应用的一种电容器结构的例子是沟槽型电容器。通过在有限的芯片面积上向芯片深度方向延伸而实现较大的极板面积，沟槽型电容器可以以较小的芯片面积为代价来获得较大的电容。然而，随着器件尺寸的日益减小，要在相对小的芯片面积上形成深沟槽变得越来越困难。这限制了DRAM单元中电容器的性能。

因此，希望提供一种制作半导体器件特别是DRAM单元的方法，使得能够容易地形成沟槽以便于制作电容器。

发明内容

鉴于上述问题，本发明的目的在于提供一种半导体器件制作方法以及通过该方法制作的半导体器件，其中容易地在半导体衬底中形成沟槽，从而制作大电容的电容器。

根据本发明的一个方面，提供了一种制作半导体器件的方法，包括：提供第一半导体衬底，该第一半导体衬底包括彼此相对的第一表面和第二表面；在第二表面上形成沟槽，并通过该沟槽制作电容器；提供第二半导体衬底，使其从第一半导体衬底的第二表面一侧与第一半导体衬底相接合；以及在第一表面上形成该半导体器件的其他部件。

优选地，在第二半导体衬底上先形成绝缘层，然后该第二半导体衬底通过该绝缘层与第一半导体衬底相接合。

优选地，在制作电容器之后且在将第一半导体衬底与第二半导体衬底相接合之前，该方法还包括：在第一半导体衬底的第二表面上沉积绝缘保护层。

优选地，在制作电容器之后且在将第一半导体衬底与第二半导体衬底相接合之前，该方法还包括：在第一半导体衬底的第二表面上形成另外的沟槽；以及在第一半导体衬底的第二表面上沉积绝缘层，以填充所形成的另外的沟槽。进一步优选地，在第二半导体衬底上先形成绝缘层，然后该第二半导体衬底通过该绝缘层与第一半导体衬底相接合。以及进一步优选地，在第一表面上形成该半导体器件的其他部件之前，从第一半导体衬底的第一表面开始减小第一半导体衬底的厚度，直至露出所述另外的沟槽中沉积的绝缘层。

根据本发明的另一方面，提供了一种根据前述方法制作的半导体器件。

在根据本发明的半导体器件制作方法及半导体器件中，由于在与部件形成面(上述第一表面)不同的表面(上述第二表面)上来形成沟槽，因此较少受到芯片表面面积的限制，可以容易地形成沟槽，并可以选择电容器的电介质，从而可以形成大电容的电容器。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1～6示出了根据本发明实施例的制作方法流程中的中间结构图；

图7示出了根据本发明实施例的制作方法得到的半导体器件的示意图；

图8示出了根据本发明实施例的形成电容器连接部的示意图；

图9示出了根据本发明实施例的可选沟槽的示意图；

图10～11示出了根据本发明另一实施例的制作方法流程中的中间结构图；以及

图12示出了根据本发明另一实施例的半导体器件的示意图。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

在附图中示出了根据本发明实施例的半导体器件的各种结构图及截面图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

根据本发明的实施例，提供了一种新颖的半导体器件制作方法。该方法包括：提供第一半导体衬底，该第一半导体衬底包括彼此相对的第一表面和第二表面；在第二表面上形成沟槽，并通过该沟槽制作电容器；提供第二半导体衬底，使其从第一半导体衬底的第二表面一侧与第一半导体衬底相接合；以及在第一表面上形成该半导体器件的其他部件。所述半导体器件特别是动态随机存取存储器(DRAM)单元。由于在第一表面上形成其他部件，因此在第二表面上形成(例如，刻蚀)沟槽时，无需过多考虑晶片表面上其他部件的布局对沟槽形成的影响，从而可以更为容易地形成更深的沟槽，并且可以灵活地控制沟槽的形状以及向沟槽中填充的电介质。

图1～6示出了根据本发明实施例的制作方法流程中的中间结构图。

如图1所示，提供一半导体衬底1001，如Si衬底。该半导体衬底1001包括彼此相对的第一表面(图中上表面)以及第二表面(图中下表面)，其中第一表面是部件形成面，而第二表面是沟槽形成面。具体地，如图1所示，在第二表面上例如通过刻蚀形成沟槽1002。虽然图中仅示出了单个沟槽1002，但是应该理解，可以形成两个乃至更多的沟槽，这取决于器件设计。

在形成了沟槽1002之后，例如可以利用该沟槽1002来制作电容器。本领域普通技术人员可以想到多种方法来制作沟槽型电容器，这里仅举一例以详细说明本发明的实施。但是需要指出的是，下面描述的电容器制作步骤并非是对本发明的限制。

首先，如图2所示，在半导体衬底1001的第二表面上沉积一金属层1003，并对该金属层进行构图(例如，通过光刻)，使得其留在沟槽1002的内壁包括底部。该金属层1003例如充当将要形成的电容器的第一极板。

然后，如图3所示，在半导体衬底1001的第二表面上依次沉积电介质层1004和另一金属层1005。接着，如图4所示，对电介质层1004和金属层1005进行构图，使得它们处于沟槽处的部分得以保留，而其他部分去除。留下的电介质层1004和金属层1005例如分别充当所形成的电容器的电介质和第二极板。

这样，由金属层1003、电介质层1004和金属层1005构成了一沟槽电容器。常规技术中可用来形成电容器的金属材料、电介质材料可分别用来形成金属层1003、1005和电介质层1004。

需要指出的是，本领域技术人员可以想到多种方法来形成这种电容器。而且，电容器的形式也不限于图中所示。例如，电容器的极板形状可以不同于图中所示的形状，或者还可以形成多层的极板以便进一步增加电容(例如参见附图12)。

优选地，在形成了电容器之后，可以如图5所示在第二表面上进一步沉积一绝缘保护层1006例如SiO₂，用以保护所形成的电容器结构。

接着，如图6所示，提供另一半导体衬底1007。该半导体衬底1007例如可以是Si衬底。将该半导体衬底1007与形成有电容器的半导体衬底1001如图6中箭头所示相接合。此时，从整体上看，相当于在一半导体衬底(第一半导体衬底1001+第二半导体衬底1007)中形成了一较深的沟槽型电容器。

优选地，在该半导体衬底1007上还形成一绝缘层1008例如SiO₂。在该情况下，使得绝缘层1008与半导体衬底1001的第二表面一侧相接触，从而在结合之后形成绝缘体上硅(SOI)的结构，以进一步改善器件性能。

图7示出了根据本发明实施例的制作方法得到的半导体器件的示意图。如图7所示，在如上所述将两个半导体衬底接合之后，就可以在第一半导体衬底1001的第一表面上形成该半导体器件的其他部件。例如，在制作DRAM单元的情况下，可以在第一半导体衬底1001的第一表面上制作晶体管1009(图中仅示意性示出了该晶体管)。晶体管1009的源极或漏极可以与电容的一极板通过导线连接。晶体管1009与电容的排列可以通过现代光刻对准技术实现。

可选地，在第一表面上制作部件之前，可以按需从第一半导体衬底的第一表面开始削薄第一半导体衬底，例如通过化学机械抛光(CMP)，使得第一半导体衬底1001具有适当的厚度。

在如上所述得到了图7所示的半导体器件之后，还可以制作各个部件(如晶体管1009、电容器)之间的互连(图中未示出)等。这样，就完成了该半导体器件的制作。

至于如上所述形成的电容器部件与其他部件之间的连接部，可以有多种方式来制作。例如，图8示出了根据本发明一实施例的形成电容器连接部的示意图。如图8所示，形成了与电容器的第一极板1003相接触的第一连接部1010以及与电容器的第二极板1005相接触的第二连接部1011。具体地，例如，第二连接部1011通过在以上制作流程中对图5所示的结构中绝缘保护层1006进行刻蚀并沉积导电材料(例如，金属)来形成；第一连接部1010通过在以上制作流程中对图7所示的结构中第一半导体衬底1001的第一表面进行刻蚀并沉积导电材料(例如，多晶硅)来形成。当然，本发明不限于此，本领域的普通技术人员可以设想多种形式的电容器连接部以及形成它们的多种方式。

根据本发明的实施例，从第一半导体衬底与第一表面(部件形成面)相对的第二表面形成沟槽，从而大大方便了沟槽的制作。图9示出了根据本发明实施例的可选沟槽的示意图。如图9所示，因为在第二表面上并不形成其他部件，相当于第二表面上的芯片面积几乎是“自由”的，从而可以形成各种形状的沟槽1002′，以便增加电容器的电容。特别是，可以将第二表面上沟槽的开口形成的较大，这样可以形成在深度方向上更大的沟槽，克服了常规技术中不容易刻蚀深沟槽的缺点。

此外，由于在第二表面上并不形成其他部件，因此可以容易地选择电容器中所要使用的电介质，而不必考虑这些电介质与用来形成其他部件的工艺之间的兼容性。

优选地，根据本发明的实施例，还可以形成浅沟槽隔离(STI)结构。图10示出了根据本发明实施例的制作方法流程中的中间结构图。如图10所示，在如图4所示形成电容器结构之后，在需要形成STI的部位形成沟槽1012。该沟槽1012也是在第二表面上形成，从而同样可以获得与上述效果相似的效果。

图11示出了根据本发明实施例的制作方法流程中的中间结构图。如图11所示，在第一半导体衬底1001的第二表面上沉积绝缘层1013例如SiO₂，以填充所形成的沟槽，以形成STI。之后，可以按照图6～7所示的流程进行处理，直至得到最终的半导体器件。其中，在第一半导体衬底1001的第一表面上制作其他部件之前，可以从该第一表面开始削薄第一半导体衬底1001(例如，CMP)，直至露出沟槽1012中所形成的绝缘层1013，以便形成最终的STI结构。沟槽1012的深度确保CMP过程中不会破坏所形成的电容器结构。

在这一实施例中，首先形成了STI(参见图11)，然后再形成SOI(参见图8)。这样，在整个工艺流程中对STI中绝缘层的腐蚀作用较小，从而不会在半导体衬底1001与绝缘层之间形成凹槽。

需要指出的是，本发明的特征主要在于在半导体衬底上与器件形成面相对的另一表面上形成沟槽并据此来形成电容器部件(和/或STI)，而并不在于电容器的具体形式和/或具体形成方法。本领域的普通技术人员可以设想多种形式的电容器以及形成它们的多种方式。例如，参见图12，其中示出了根据本发明另一实施例的可选半导体器件的示意图。在该结构中，电容器形成为包括多层极板。具体地，该电容器的第一极板包括由形成在沟槽一侧的纵向部分1003a连接起来的多个横向部分1003b，第二极板包括由形成在沟槽另一侧的纵向部分1005a连接起来的多个横向部分1005b；在第一极板的横向部分1003b和第二极板的横向部分1005b之间填充了电介质1004a，且第一极板的横向部分1003a/纵向部分1003b与第二极板的纵向部分1005b/横向部分1005a之间通过绝缘物1004b相互间隔开。此外，第一极板和第二极板分别通过连接部1010′和1011′与其他部件相连接。这种电容器结构可以通过在沟槽中逐层沉积各极板层、绝缘层来形成。通过这种结构，可以大大增加电容器的电容量。

需要指出的是，尽管在以上描述中以DRAM单元为例来对本发明进行说明，但是本发明同样可以用于其他需要形成沟槽电容器的半导体器件。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。

以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。

Claims

1.一种制作半导体器件的方法，包括：

提供第一半导体衬底，该第一半导体衬底包括彼此相对的第一表面和第二表面；

在第二表面上形成沟槽，并在该沟槽中制作沟槽型电容器，该沟槽型电容器包括第一极板、绝缘层和第二极板，其中绝缘层夹于第一极板和第二极板之间，且第一极板、绝缘层和第二极板容纳于沟槽中；

在第一半导体衬底的第二表面上形成另外的沟槽；

在第一半导体衬底的第二表面上沉积绝缘层，以填充所形成的另外的沟槽；

提供第二半导体衬底，使其从第一半导体衬底的第二表面一侧与第一半导体衬底相接合；以及

在第一表面上形成该半导体器件的其他部件。

2.如权利要求1所述的方法，其中，在第二半导体衬底上先形成绝缘层，然后该第二半导体衬底通过该绝缘层与第一半导体衬底相接合。

3.如权利要求1所述的方法，其中，在制作电容器之后且在将第一半导体衬底与第二半导体衬底相接合之前，该方法还包括：

在第一半导体衬底的第二表面上沉积绝缘保护层。

4.如权利要求1所述的方法，其中，在第一表面上形成该半导体器件的其他部件之前，从第一半导体衬底的第一表面开始减小第一半导体衬底的厚度，直至露出所述另外的沟槽中沉积的绝缘层。

5.一种半导体器件，根据权利要求1～4中任一项所述的方法制作。

6.如权利要求5所述的半导体器件，其中，所述半导体器件是动态随机存取存储器单元。