[go: up one dir, main page]

CN111326478A - 半导体元器件及其制备方法 - Google Patents

半导体元器件及其制备方法 Download PDF

Info

Publication number
CN111326478A
CN111326478A CN201911252917.XA CN201911252917A CN111326478A CN 111326478 A CN111326478 A CN 111326478A CN 201911252917 A CN201911252917 A CN 201911252917A CN 111326478 A CN111326478 A CN 111326478A
Authority
CN
China
Prior art keywords
nitride layer
trench
layer
groove
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911252917.XA
Other languages
English (en)
Inventor
南昌铉
吕寅准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xia Tai Xin Semiconductor Qing Dao Ltd
Original Assignee
Xia Tai Xin Semiconductor Qing Dao Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xia Tai Xin Semiconductor Qing Dao Ltd filed Critical Xia Tai Xin Semiconductor Qing Dao Ltd
Publication of CN111326478A publication Critical patent/CN111326478A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10W20/081—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H10W10/0143—
    • H10W10/17—
    • H10W20/059—
    • H10W20/071—
    • H10W20/076—
    • H10W20/435—
    • H10W20/47—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一种半导体元器件，包括：半导体基体，所述半导体基体的表面向内凹设有沟槽；氧化硅层，设置于所述沟槽的内壁；氮化钛层，设置于所述氧化硅层远离所述半导体基体的表面的区域，以覆盖所述沟槽的部分内壁；金属层，填充于所述沟槽，并与所述氮化钛层平齐，其中，所述金属层的材质选自钌和钴中的至少一种；氮化硅层，设置于所述金属层背离所述沟槽的底部的一侧以填充所述沟槽。所述半导体元器件有利于提高使用寿命。本申请还提供一种半导体元器件的制备方法。

Description

半导体元器件及其制备方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体元器件及其制备方法。
背景技术
半导体存储设备用于为存储数据或程序命令。常见的存储设备包括动态随机存取存储器(DRAM)，它广泛用于数字电子产品中。随着对高度集成的半导体存储器件的需求增加，半导体器件的尺寸减小(例如，减小到20nm尺寸)，提出了先进的半导体结构和半导体制造工艺。例如，将字线掩埋在形成于半导体衬底中的沟槽中来减小存储单元面积。然而，常规的制造工艺在沟槽中沉积钨时，容易产生孔隙导致产品不良或使用寿命缩短。
发明内容
有鉴于此，本发明提供一种提高良率以及产品使用寿命的半导体元器件的制备方法。
另，还有必要提供一种半导体元器件。
一种半导体元器件的制备方法，其包括以下步骤：
由一半导体基体的表面向内开设沟槽；
在所述沟槽的内壁上形成氧化硅层；
在所述氧化硅层和所述自所述半导体基体的表面形成氮化钛层；
在所述氮化钛层上形成旋涂掩膜，且所述旋涂掩膜填充所述沟槽；
回蚀去除对应所述半导体基体的表面的旋涂掩膜以及部分填充与所述沟槽中的旋涂掩膜；
湿式蚀刻去除未被余下的旋涂掩膜覆盖的氮化钛层；
灰化去除余下的旋涂掩膜；以及
在所述沟槽中依次沉积金属与氧化硅，以依次形成金属层及第一氮化硅层，从而填满所述沟槽；其中，所述金属层填充于所述沟槽中，且每一沟槽中的金属层背离该沟槽的底部的一侧与该沟槽中的氮化钛层背离该沟槽的底部的一侧平齐；所述金属层的材质选自钌及钴中的至少一种；所述第一氮化硅层沉积于所述金属层背离所述沟槽的底部的一侧以填充所述沟槽。
一种半导体元器件，包括：
半导体基体，所述半导体基体的表面向内凹设有沟槽；
氧化硅层，设置于所述沟槽的内壁；
氮化钛层，设置于所述氧化硅层远离所述半导体基体的表面的区域，以覆盖所述沟槽的部分内壁；
金属层，填充于所述沟槽，并与所述氮化钛层平齐，其中，所述金属层的材质选自钌和钴中的至少一种；
氮化硅层，设置于所述金属层背离所述沟槽的底部的一侧以填充所述沟槽。
相较于现有技术，本申请的半导体元器件的制备方法工艺简单，容易操作，并且上述半导体元器件的制备方法中，在对应所述氮化钛层选择性的形成金属层时可减少甚至避免缝隙的产生，从而提高产品的良率以及使用寿命。
附图说明
图1为本发明一实施例的半导体基体的剖面示意图。
图2为在图1所示的半导体基体上形成第二氮化硅层的剖面示意图。
图3为在图2所示的第二氮化硅层上设置氧化物掩膜的剖面示意图。
图4为去除图3所示的部分沟槽中的第二氮化硅层后的剖面示意图。
图5为在图4所示的裸露的沟槽内壁、所述第二氮化硅层和所述氧化物掩膜的开口的侧壁上形成氧化硅层的剖面示意图。
图6为在图5的氧化物掩膜上和所述氧化硅层上形成氮化钛层的剖面示意图。
图7为在图6所示的氮化钛层上设置旋涂掩膜的剖面示意图。
图8为回蚀去除图7中的部分旋涂掩膜后的剖面示意图。
图9为去除图8中未被余下的旋涂掩膜覆盖的氮化钛层后的剖面示意图。
图10为去除图9中余下的旋涂掩膜后的剖面示意图。
图11为在图10所示的沟槽中形成金属层和第一氮化硅层的剖面示意图。
图12为去除图11中的所述氧化物掩膜后的剖面示意图。
图13为本发明一实施例的半导体元器件的剖面示意图。
主要元件符号说明
半导体基体 10
表面 101
沟槽 13
第一沟槽 131
第二沟槽 133
内壁 130
第二氮化硅层 20
氧化物掩膜 30
开口 301
氧化硅层 40
氮化钛层 50
旋涂掩膜 60
表面 305
金属层 70
第一氮化硅层 80
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图1至图12，本发明实施方式提供一种半导体元器件的制备方法，其包括以下步骤：
步骤S1，请参阅图1，提供一半导体基体10，并自所述半导体基体10的表面101向内开设沟槽13。
在本实施例中，所述沟槽13包括第一沟槽131及第二沟槽133，所述第一沟槽131与所述第二沟槽133间隔设置。所述第一沟槽131可作为埋字线沟槽(buried word linetrench)，所述第二沟槽133可作为浅沟槽隔离沟槽(STI trench)。
在一些实施例中，所述第一沟槽131的深度约为1500埃，所述第二沟槽133的深度约为2800埃。在其他实施例中，所述第一沟槽131的深度及所述第二沟槽133的深度不仅限于上述数值，可根据需要进行调整。
步骤S2，请参阅图2，在所述半导体基体10的表面101上及所述沟槽13的内壁130上形成第二氮化硅层20。
在本实施例中，所述第二氮化硅层20的厚度约为250埃。在其他实施例中，所述第二氮化硅层20的厚度还可根据需要进行调整。
步骤S3，请参阅图3，在所述半导体基体10的表面101上的第二氮化硅层20上设置氧化物掩膜30。其中，所述氧化物掩膜30上对应所述沟槽13设有开口301。
在本实施例中，所述氧化物掩膜30的厚度约为200埃。在其他实施例中，所述氧化物掩膜30的厚度还可根据需要进行调整。
步骤S4，请参阅图4，去除所述第一沟槽131中的第二氮化硅层20。
在本实施例中，所述第一沟槽131中的第二氮化硅层20通过蚀刻的方式去除。
步骤S5，请参阅图5，在所述第一沟槽131的内壁130上、所述第二沟槽133中的第二氮化硅层20上，以及所述开口301的侧壁303上形成氧化硅层40。
在本实施例中，所述氧化硅层40的厚度可为60埃～70埃。
步骤S6，请参阅图6，在所述氧化物掩膜30背离所述半导体基体10的表面305上以及所述氧化硅层40上形成氮化钛层50。
在本实施例中，所述氮化钛层50的厚度可为10埃～20埃。
步骤S7，请参阅图7，在所述氮化钛层50上形成旋涂掩膜60，且所述旋涂掩膜60填充所述沟槽13。
步骤S8，请参阅图8，回蚀去除位于所述氧化物掩膜30背离所述半导体基体10的表面305上的旋涂掩膜60以及部分填充于所述沟槽13中的旋涂掩膜60。
在本实施例中，所述第一沟槽131中余下的旋涂掩膜60背离相应第一沟槽131的底部的一侧至相应第一沟槽131的底部的高度为700埃～1000埃。所述第二沟槽133中余下的旋涂掩膜60背离相应第二沟槽133的底部的一侧至相应第二沟槽133的底部的高度为2000埃～2300埃。在其他实施例中，所述余下的旋涂掩膜60背离相应沟槽13的底部的一侧至相应沟槽13的底部的高度可根据需要进行调整。
步骤S9，请参阅图9，湿式蚀刻去除未被余下的旋涂掩膜60覆盖的氮化钛层50，使得余下的氮化钛层50与余下的旋涂掩膜60平齐。
在本实施例中，未被余下的旋涂掩膜60覆盖的氮化钛层50可通过双氧水去除。
步骤S10，请参阅图10，灰化去除余下的旋涂掩膜60。
步骤S11，请参阅图11，在所述沟槽13中依次沉积金属与氧化硅，以依次形成金属层70及第一氮化硅层80，从而填满所述沟槽13和所述开口301。其中，所述金属层70填充于所述沟槽13中，且每一沟槽13中的金属层70背离该沟槽13的底部的一侧与该沟槽13中的氮化钛层50背离该沟槽13的底部的一侧平齐。所述金属层70的材质选自钌及钴中的至少一种。所述第一氮化硅层80沉积于所述金属层70背离所述沟槽13的底部的一侧，以填充所述沟槽13及所述开口301。
在本实施例中，所述金属层70的厚度(即沿所述沟槽13径向方向的宽度)可为300埃。
所述金属层70背离所述沟槽13的底部的一侧至所述半导体基体10的表面101的距离可为500埃～800埃。
步骤S12，请参阅图12，去除所述氧化物掩膜30。
在一些实施例中，所述沟槽13可仅包含第一沟槽131，此时，步骤S2～S4可省略。
在一些实施例中，所述沟槽13还可仅包含第二沟槽133，此时，步骤S4可省略。
请参阅图13，本发明一实施方式还提供一种半导体元器件。所述半导体元器件包括半导体基体10、氧化硅层40、氮化钛层50、金属层70以及第一氮化硅层80。所述半导体基体10的表面101向内凹设有沟槽13。所述氧化硅层40设置于所述沟槽13的内壁130上。所述氮化钛层50形成所述氧化硅层40靠近所述沟槽13的底部的区域，以覆盖部分所述沟槽13的内壁130。所述金属层70填充所述沟槽130，并与所述氮化钛层50平齐。所述金属层70的材质选自钌和钴中的至少一种。所述第一氮化硅层80设置于所述金属层70背离所述沟槽13的底部的一侧以填充所述沟槽13。
在本实施例中，所述氧化硅层40的厚度可为60埃～70埃。所述氮化钛层50的厚度可为10埃～20埃。所述金属层70的厚度(即沿所述沟槽13径向方向的宽度)可为300埃。所述金属层70背离所述沟槽13的底部的一侧至所述半导体基体10的表面101的距离可为500埃～800埃。
在一些实施例中，所述导体元器件100还可包括第二氮化硅层20，所述第二氮化硅层20设置于至少一所述沟槽13的内壁130与所述氧化硅层40之间。
在一些实施例中，所述第二氮化硅层20还可进一步地设置于所述半导体基体10的表面101。
所述第二氮化硅层20的厚度可约为250埃。在其他实施例中，所述第二氮化硅层20的厚度还可根据需要进行调整。
相较于现有技术，本申请的半导体元器件的制备方法工艺简单，容易操作，并且上述半导体元器件的制备方法中，在对应所述氮化钛层50选择性的形成金属层70时可减少甚至避免缝隙的产生，从而提高产品的良率以及使用寿命。进一步地，所述氮化钛层50的厚度为10埃～20埃，便于所述金属层70沉积于所述沟槽13中。
可以理解的是，以上实施例仅用来说明本发明，并非用作对本发明的限定。对于本领域的普通技术人员来说，根据本发明的技术构思做出的其它各种相应的改变与变形，都落在本发明权利要求的保护范围之内。

Claims (10)

1.一种半导体元器件的制备方法，其包括以下步骤：
由一半导体基体的表面向内开设沟槽；
在所述沟槽的内壁上形成氧化硅层；
在所述氧化硅层和所述自所述半导体基体的表面形成氮化钛层；
在所述氮化钛层上形成旋涂掩膜，且所述旋涂掩膜填充所述沟槽；
回蚀去除对应所述半导体基体的表面的旋涂掩膜以及部分填充与所述沟槽中的旋涂掩膜；
湿式蚀刻去除未被余下的旋涂掩膜覆盖的氮化钛层；
灰化去除余下的旋涂掩膜；以及
在所述沟槽中依次沉积金属与氧化硅，以依次形成金属层及第一氮化硅层，从而填满所述沟槽；其中，所述金属层填充于所述沟槽中，且每一沟槽中的金属层背离该沟槽的底部的一侧与该沟槽中的氮化钛层背离该沟槽的底部的一侧平齐；所述金属层的材质选自钌及钴中的至少一种；所述第一氮化硅层沉积于所述金属层背离所述沟槽的底部的一侧以填充所述沟槽。
2.如权利要求1所述的半导体元器件的制备方法，其特征在于，所述氧化硅层的厚度为60埃～70埃，所述氮化钛层的厚度为10埃～20埃，所述金属层的厚度为300埃。
3.如权利要求1所述的半导体元器件的制备方法，其特征在于，通过双氧水去除所述氮化钛层。
4.如权利要求1所述的半导体元器件的制备方法，其特征在于，步骤“在所述沟槽的内壁上形成氧化硅层”具体包括：
所述沟槽的内壁上形成第二氮化硅层；以及
在所述第二氮化硅层上形成氧化硅层。
5.如权利要求1所述的半导体元器件的制备方法，其特征在于，步骤“在所述沟槽的内壁上形成氧化硅层”具体包括：
在所述半导体基体的表面和所述沟槽的内壁上形成第二氮化硅层；
在所述半导体基体的表面上的第二氮化硅层上设置氧化物掩膜，所述氧化物掩膜对应所述沟槽设有开口；
在所述沟槽的第二氮化硅层上以及所述开口的侧壁上设置氧化硅层；
步骤“在所述氧化硅层和所述自所述半导体基体的表面形成氮化钛层”具体包括：
在所述氧化硅层和所述氧化物掩膜上形成氮化钛层。
6.如权利要求1所述的半导体元器件的制备方法，其特征在于，所述沟槽包括间隔设置的第一沟槽和第二沟槽，步骤“在所述沟槽的内壁上形成氧化硅层”具体包括：
在所述半导体基体的表面、所述第一沟槽的内壁上和所述第二沟槽的内壁上形成第二氮化硅层；
在所述半导体基体的表面上的第二氮化硅层上设置氧化物掩膜，所述氧化物掩膜对应所述沟槽设有开口；
去除所述第一沟槽的内壁上的所述第二氮化硅层；
在所述第一沟槽的内壁上、所述第二沟槽内壁上的第二氮化硅层上以及所述开口的侧壁上设置氧化硅层；
步骤“在所述氧化硅层和所述自所述半导体基体的表面形成氮化钛层”具体包括：
在所述氧化硅层和所述氧化物掩膜上形成氮化钛层。
7.如权利要求4-6任意一项所述的半导体元器件的制备方法，其特征在于，所述第二氮化硅层的厚度为250埃。
8.如权利要求1所述的半导体元器件的制备方法，其特征在于，所述金属层背离所述沟槽的底部的一侧至所述半导体基体的表面的距离可为500埃～800埃。
9.一种半导体元器件，其特征在于，包括：
半导体基体，所述半导体基体的表面向内凹设有沟槽；
氧化硅层，设置于所述沟槽的内壁；
氮化钛层，设置于所述氧化硅层远离所述半导体基体的表面的区域，以覆盖所述沟槽的部分内壁；
金属层，填充于所述沟槽，并与所述氮化钛层平齐，其中，所述金属层的材质选自钌和钴中的至少一种；
氮化硅层，设置于所述金属层背离所述沟槽的底部的一侧以填充所述沟槽。
10.如权利要求9所述的半导体元器件，其特征在于，所述氧化硅层的厚度为60埃～70埃，所述氮化钛层的厚度为10埃～20埃，所述金属层的厚度为300埃，所述金属层背离所述沟槽的底部的一侧至所述半导体基体的表面的距离可为500埃～800埃。
CN201911252917.XA 2018-12-13 2019-12-09 半导体元器件及其制备方法 Pending CN111326478A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862778988P 2018-12-13 2018-12-13
US62/778988 2018-12-13

Publications (1)

Publication Number Publication Date
CN111326478A true CN111326478A (zh) 2020-06-23

Family

ID=71171270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911252917.XA Pending CN111326478A (zh) 2018-12-13 2019-12-09 半导体元器件及其制备方法

Country Status (2)

Country Link
US (1) US11031476B2 (zh)
CN (1) CN111326478A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334791A (zh) * 2020-09-30 2022-04-12 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN115942740A (zh) * 2021-08-16 2023-04-07 长鑫存储技术有限公司 半导体器件、其制备方法及半导体存储装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137561A (zh) * 2011-12-01 2013-06-05 南亚科技股份有限公司 埋入式字线及其制作方法
CN108109917A (zh) * 2017-12-06 2018-06-01 睿力集成电路有限公司 场效应晶体管的隔离结构及其制作方法
CN108389837A (zh) * 2018-05-08 2018-08-10 睿力集成电路有限公司 晶体管结构、存储器结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102527904B1 (ko) * 2016-11-18 2023-04-28 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137561A (zh) * 2011-12-01 2013-06-05 南亚科技股份有限公司 埋入式字线及其制作方法
CN108109917A (zh) * 2017-12-06 2018-06-01 睿力集成电路有限公司 场效应晶体管的隔离结构及其制作方法
CN108389837A (zh) * 2018-05-08 2018-08-10 睿力集成电路有限公司 晶体管结构、存储器结构及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334791A (zh) * 2020-09-30 2022-04-12 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN114334791B (zh) * 2020-09-30 2024-10-25 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN115942740A (zh) * 2021-08-16 2023-04-07 长鑫存储技术有限公司 半导体器件、其制备方法及半导体存储装置

Also Published As

Publication number Publication date
US11031476B2 (en) 2021-06-08
US20200219984A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
US8492818B2 (en) High capacitance trench capacitor
CN102881658B (zh) 制作具有埋入式位线与埋入式字线的内存装置的方法
US8441057B2 (en) Embedded memory device having MIM capacitor formed in excavated structure
CN102473709B (zh) 形成具有带内陷电极的电容器的存储器设备的方法
CN110299360B (zh) 半导体结构及其制作方法
CN100533708C (zh) 使用改进自动校准接触工艺在半导体中形成电接触的方法
TW201740510A (zh) 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法
US11398392B2 (en) Integrated circuit device and method of manufacturing the same
CN103681452B (zh) 沟渠绝缘工艺
CN112864097B (zh) 半导体结构及其制作方法
US10090287B1 (en) Deep high capacity capacitor for bulk substrates
CN104617096B (zh) 硅埋入式数位线存取装置及其形成方法
CN102339797B (zh) 动态随机存取存储器的电容器下电极的制造方法
CN111900166A (zh) 半导体结构及其制作方法
US7666792B2 (en) Method for fabricating a deep trench in a substrate
TWI591767B (zh) 形成記憶胞接觸結構的方法
CN111326478A (zh) 半导体元器件及其制备方法
CN113223949B (zh) 屏蔽栅功率器件制造方法及其功率器件
WO2022062717A1 (zh) 半导体结构形成方法以及半导体结构
WO2022033100A1 (zh) 半导体结构及半导体结构的制造方法
CN106128996A (zh) 一种无缝多晶硅插塞的形成方法
KR20100077617A (ko) 티타늄질화막 형성 방법 및 그를 이용한 매립게이트 제조 방법
JPWO2021050400A5 (zh)
CN119095372B (zh) 半导体结构及半导体结构的制作方法
US20060154435A1 (en) Method of fabricating trench isolation for trench-capacitor dram devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200623

WD01 Invention patent application deemed withdrawn after publication