CN102103979B - 一种制作利用硅通孔构成的三维硅基无源电路的方法 - Google Patents
一种制作利用硅通孔构成的三维硅基无源电路的方法 Download PDFInfo
- Publication number
- CN102103979B CN102103979B CN 200910242759 CN200910242759A CN102103979B CN 102103979 B CN102103979 B CN 102103979B CN 200910242759 CN200910242759 CN 200910242759 CN 200910242759 A CN200910242759 A CN 200910242759A CN 102103979 B CN102103979 B CN 102103979B
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- silicon wafer
- dimensional
- based passive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种制作利用硅通孔构成的三维硅基无源电路的方法，该方法包括：在减薄后的硅片上形成介质层；在硅片上大面积刻蚀出深的硅通孔；在硅片中部的电容区域进行离子扩散，形成PN结；将用于制作硅通孔的孔二次刻蚀至贯通，并在贯通的硅通孔表面制作绝缘层，在贯通的硅通孔中淀积金属铜；在金属铜的上下表面位置制作凸点，并在硅片表面形成相应的电气连接，形成电容；以及将制作好的电容与另一硅基无源器件通过键合相连，完成三维硅基无源电路的制作。利用本发明，摆脱了传统的在硅片上集成电路，大大减少了芯片的面积，节省成本，使得在工艺实现上更为方便，可替代传统的表面贴装器件或者无源电路，特别是在全硅封装领域得到重要应用。
Description
技术领域
本发明涉及微电子封装技术领域，特别涉及一种利用硅通孔(throughsilicon vias，TSV)构成的三维硅基无源电路的制作方法。
背景技术
近年来，便携式发展和系统小型化的趋势，要求芯片上集成更多不同类型的元器件，如RFIC、各类无源元件、光机电器件、天线、连接器和传感器等。单一材料和标准工艺的SOC受到了限制，在其基础上，快速发展的系统级封装SiP(System-in-Package)和SoP(System-on-Package)在一个封装内不仅可以组装多个芯片，还可以将上述不同类型的器件和电路芯片叠在一起，构建成更为复杂、完整的系统。SiP技术的优越性包括：可提供更多新功能，多种工艺兼容性好，灵活性和适应性强，成本低，易于分块测试，以及开发周期较短等。系统封装通常将多种不同芯片，器件集成在基板上，基板按照材料分可分为陶瓷基本，有机基板以及硅基板。其中硅基板运用越来越得到重视，在硅载片上直接堆叠多层存储器和摄像头传感器的技术已经大范围的应用于商业产品中。
使用硅基板，一是可以采用薄膜工艺来集成无源元件及增加互联密度，二是可以避免基板与集成电路芯片之间的热膨胀系数失配。采用硅基版的另一优点是加工工具和工艺都能得到很好的控制。设备是已可提供的，重复性好，线宽和间距可做到20微米。既使不采用激光微调，元件误差可在3％之内，而统一标称值的元件相对误差在1％之内。此外，硅基板表面及其平滑，这在无线应用高Q值设计中很重要。基板表面性对电感和引线的交流响应应有显著影响，表面平滑使这种影响减小并对其影响可以进行预估。
系统级模块封装硅是一种可作为几乎所有半导体器件和集成电路基板的材料。单晶硅具有平滑研磨面，在150μm跨度内，平整度为60μm。硅作为基板材料，引人注目的综合性能是热导率高、成本低、化学惰性和不透水性好、理想的机械性能、良好的一致性和可控性。硅基板的主要优点包括：和IC芯片的热膨胀匹配良好；较高的热导率，在85～135W/(K·m)之间；通过热氧化硅，表面形成二氧通过热氧化硅，表面形成二氧化硅，将隔离电容成批制作，并集成在硅基板中，从而使互连数量减少，改善了可靠性；电阻和有源器件也可在硅中单独制作；通过高掺杂(高导电性硅基板)，硅基板可以起接地层的作用，免去金属化；硅易于用铝或其他金属进行金属化，在个别情况下，必须粘接媒介材料。
而以硅为基板的无源器件的集成，因为无源元件在集成电路中的用量日益增加，例如，在手机中无源元件和有源器件之比约为50∶1。如何将芯片上占据很大一部分面积的无源器件放在硅基上集成，同时减少外部的表面贴装器件，这对于节省芯片面积和成本等有重大意义。
发明内容
(一)要解决的技术问题
本发明的主要目的在于提供一种制作利用硅通孔构成的三维硅基无源电路的方法，利用硅基无源集成技术，通过TSV技术形成高密度电容，并且在Z方向上集成其他无源器件，以此形成无源电路。
(二)技术方案
为达到上述目的，本发明提供了一种制作利用硅通孔构成的三维硅基无源电路的方法，该方法包括：
步骤1：在减薄后的硅片上形成介质层；
步骤2：在硅片上大面积刻蚀出深的硅通孔；
步骤3：在硅片中部的电容区域进行离子扩散，形成PN结；
步骤4：将用于制作硅通孔的孔二次刻蚀至贯通，并在贯通的硅通孔表面制作绝缘层，在贯通的硅通孔中淀积金属铜；
步骤5：在金属铜的上下表面位置制作凸点，并在硅片表面形成相应的电气连接，形成电容；以及
步骤6：将制作好的电容与另一硅基无源器件通过键合相连，完成三维硅基无源电路的制作。
上述方案中，所述步骤1之前进一步包括：对硅片进行减薄处理，将硅片减薄至200微米至250微米。
上述方案中，步骤1中所述在减薄后的硅片上形成介质层，是在硅片的表面形成用于工艺中所需的掩模以及器件的物理保护及电学绝缘的第一介质层，该第一介质层采用氧化硅，其厚度为2微米，形成方法是在摄氏850～950℃的温度下进行热氧化程序。
上述方案中，所述步骤2包括：利用第一介质层做掩模层，通过深度反应离子刻蚀方法刻蚀硅片，形成高深宽比的硅通孔。
上述方案中，所述通过深度反应离子刻蚀方法刻蚀硅片是采用Bosch工艺，其等离子体气体可以选择SF6和C2H4的混合气体，边刻蚀边保护，最后在硅片中形成直径为10微米、深度为100微米到150微米的硅通孔。
上述方案中，所述步骤3包括：通过扩散法在硅片中部电容区域的硅通孔表面掺入一定厚度的杂质形用于工艺中所需的掩模以及器件的物理保护及电学绝缘的第二介质层，并将第二介质层作为n+区，在其表面形成PN结；该第二介质层为重掺杂N型硅层，其厚度为1微米。
上述方案中，所述步骤4包括：将硅片反转，对准硅片的背面，对没有位于硅片中部电容区域的多个硅通孔进行二次刻蚀，直到该多个硅通孔上下贯通；在贯通的硅通孔表面形成一层SiO2作为物理保护层以及电学绝缘层，然后在硅通孔中通过化学气相沉积和电镀的方法填充金属铜，使硅通孔电气连接完整。
上述方案中，所述在硅通孔中通过化学气相沉积和电镀的方法填充金属铜使硅通孔电气连接完整，是先在贯通的硅通孔表面形成一层SiO2作为物理保护层以及电学绝缘层，然后在硅通孔中采用化学气相沉积沉积一层铜作为种子层，然后再电镀铜，可在种子层上电镀上一层铜，直到填满贯通的硅通孔。
上述方案中，所述步骤5包括：在填充了金属铜的硅通孔的上下表面分别制作金凸点，利用该金凸点将其他无源芯片进行对准键合集成；然后通过复制掩模版，在硅片表面电镀金属铝，形成P、N两极，并与通孔形成相应的电气连接。
上述方案中，所述步骤6包括：将另一无源器件与电容芯片对准后，通过金属键合在一起，形成上下电气相连通的通路；将键合好的硅片以倒装焊方式焊接到硅基板上，然后进行塑封、切割、检测程序完成三维硅基无源电路的制作。
(三)有益效果
本发明提供的制作利用硅通孔构成的三维硅基无源电路的方法，与普通的电路集成相比有以下优点：
1)、本发明摆脱了传统的在硅片上集成电路，大大减少了芯片的面积，节省成本。
2)、利用先进封装的关键技术，所有的基材都以硅为材料，使得在工艺实现上更为方便。
3)、可替代传统的表面贴装器件或者无源电路，特别是在全硅封装领域得到重要应用。
附图说明
图1a至图1c是硅基高密度半导体多孔电容的示意图，其中：
图1a为半导体多孔电容的剖面图，
图1b为圆形半导体多孔电容俯视图，
图1c为方形半导体多孔电容俯视图；其中：
101-本发明中的低阻P型硅基片；
102-本发明中刻蚀出的用于形成PN结的深通孔；
图2a至图2i是依照本发明实施例制作硅基无源电路的工艺流程图，其中：
201-P型低阻硅衬底；
202-介质层；
203-通过扩散掺杂形成的n+区；
204-通过刻蚀电镀制作的导电硅通孔；
205-与硅通孔相连接的金Au凸点；
206-金属Al电极层；
207-与电容集成的另一无源器件
208-用于封装中的硅载片
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提出无源器件在硅基上集成的概念，利用3D封装以硅通孔为代表的关键技术，形成电容器、电感器、滤波器、移相器等无源器件或电路。其中以电容器为例，在以硅为基材上制造出半导体多孔电容并刻蚀微型硅通孔，使可集成成为可能，从而达到以简单工序在硅基上实现大电容密度的同时可集成其他无源器件，这一过程也符合全硅封装的新型概念。
本发明所述的硅基无源集成的工艺包括两个部分，一是制作高密度半导体电容器，二是在制作的电容器上集成其他器件。而该半导体电容器是利用半导体PN结电容制成的多孔电容，其侧面示意图为1a。可通过大面积刻蚀出深孔增大结面积从而获得高密度电容，孔的形状可以为圆形如1b，或者方形的1c孔状。通过计算，相同面积和间距下方形孔可产生更大的表面积，但是由于圆孔的一致性和均匀性较好，一般选择圆孔来实现。
以下是本发明制作利用硅通孔构成的三维硅基无源电路的具体工艺步骤，包括：
步骤1：在减薄后的硅片上形成介质层；
步骤2：在硅片上大面积刻蚀出深的硅通孔；
步骤3：在硅片中部的电容区域进行离子扩散，形成PN结；
步骤4：将用于制作硅通孔的孔二次刻蚀至贯通，并在贯通的硅通孔表面制作绝缘层，在贯通的硅通孔中淀积金属铜；
步骤5：在金属铜的上下表面位置制作凸点，并在硅片表面形成相应的电气连接，形成电容；
步骤6：将制作好的电容与另一硅基无源器件通过键合相连，完成三维硅基无源电路的制作。
图2a至图2i是依照本发明实施例制作硅基无源电路的工艺流程图，本实施例是将多个硅基无源器件进行集成，其中主要以一高密度半导体电容为例，再集成其他的硅基器件，形成相应的功能电路，具体包括以下步骤：
步骤21：如图2a所示，在减薄至200微米至250微米的硅片201的表面形成第一介质层202，用于工艺中所需的掩模以及器件的物理保护及电学绝缘。其中该第一介质层202，例如可为氧化硅层，其厚度可大约为2微米，形成方法例如是在摄氏850～950的温度下进行热氧化程序。
步骤22：如图2b所示，利用第一介质层202做掩模层，通过深度反应离子刻蚀(DRIE)方法刻蚀硅片201，形成高深宽比的硅通孔。可采用Bosch工艺，其等离子体气体可以选择SF6，C2H4的混合气体，边刻蚀边保护，最后在硅片201中形成直径大约为10微米、深度为180微米到200微米的硅通孔。
步骤23：如图2c所示，通过扩散法在硅片201中部电容区域的硅通孔表面掺入一定厚度的杂质形第二介质层203，第二介质层203作为n+区，在其表面形成PN结。在硅片201中部电容区域的硅通孔表面形成的第二介质层203，为n+硅介质层，是在热氧化炉内高温摄氏975度下热扩散杂质磷形成，其厚度可大约为1微米。
步骤24：如图2d所示，将硅片201反转，对准硅片201的背面，对没有位于硅片201中部电容区域的多个硅通孔进行二次刻蚀，直到该多个硅通孔上下贯通。
步骤25：如图2e所示，在贯通的硅通孔表面形成一层薄的SiO2作为物理保护层以及电学绝缘层，然后在硅通孔中通过化学气相沉积和电镀的方法填充金属铜204，使硅通孔电气连接完整；
本步骤先在贯通的硅通孔表面形成一层薄的SiO2作为物理保护层以及电学绝缘层，然后在硅通孔中采用化学气相沉积沉积一层铜作为种子层，然后再电镀铜，即可在种子层上迅速电镀上一层厚的铜，直到填满贯通的硅通孔。
步骤26：如图2f所示，在填充了金属铜204的硅通孔的上下表面分别制作金凸点205，利用该金凸点205可将其他无源芯片对准键合形成电气连接及集成；
步骤27：如图2g所示，通过复制掩模版，在硅片表面电镀金属铝206，形成P、N两极，并与通孔形成相应的电气连接；
步骤28：如图2h所示，将另一无源器件与电容芯片对准后，通过金属键合在一起，形成上下电气相连通的通路。
步骤29：如图2i所示，将键合好的硅片以倒装焊方式焊接到硅基板或其他基板208上，然后进行塑封、切割、检测等程序完成整个无源电路的制作。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种制作利用硅通孔构成的三维硅基无源电路的方法，其特征在于，该方法包括：
步骤1：在减薄后的硅片上形成介质层；
步骤2：在硅片上大面积刻蚀出深的硅通孔；
步骤3：在硅片中部的电容区域进行离子扩散，形成PN结；
步骤4：将用于制作硅通孔的孔二次刻蚀至贯通，并在贯通的硅通孔表面制作绝缘层，在贯通的硅通孔中淀积金属铜；
步骤5：在金属铜的上下表面位置制作凸点，并在硅片表面形成相应的电气连接，形成电容；
步骤6：将制作好的电容与另一硅基无源器件通过所述凸点键合相连，完成三维硅基无源电路的制作。
2.根据权利要求1所述的制作利用硅通孔构成的三维硅基无源电路的方法，其特征在于，所述步骤1之前进一步包括：
对硅片进行减薄处理，将硅片减薄至200微米至250微米。
3.根据权利要求1所述的制作利用硅通孔构成的三维硅基无源电路的方法，其特征在于，步骤1中所述在减薄后的硅片上形成介质层，是在硅片的表面形成用于工艺中所需的掩模以及器件的物理保护及电学绝缘的第一介质层，该第一介质层采用氧化硅，其厚度为2微米，形成方法是在摄氏850～950℃的温度下进行热氧化程序。
4.根据权利要求3所述的制作利用硅通孔构成的三维硅基无源电路的方法，其特征在于，所述步骤2包括：
利用第一介质层做掩模层，通过深度反应离子刻蚀方法刻蚀硅片，形成高深宽比的硅通孔；
其中，所述通过深度反应离子刻蚀方法刻蚀硅片是采用Bosch工艺，其等离子体气体可以选择SF6和C2H4的混合气体，边刻蚀边保护，最后在硅片中形成直径为10微米、深度为100微米到150微米的硅通孔。
5.根据权利要求1所述的制作利用硅通孔构成的三维硅基无源电路的方法，其特征在于，所述步骤3包括：
通过扩散法在硅片中部电容区域的硅通孔表面掺入一定厚度的杂质形成第二介质层，并将第二介质层作为n+区，在其表面形成PN结；该第二介质层为重掺杂的N型硅层，其厚度为1微米。
6.根据权利要求1所述的制作利用硅通孔构成的三维硅基无源电路的方法，其特征在于，所述步骤4包括：
将硅片反转，对准硅片的背面，对没有位于硅片中部电容区域的多个硅通孔进行二次刻蚀，直到该多个硅通孔上下贯通；在贯通的硅通孔表面形成一层SiO2作为物理保护层以及电学绝缘层，然后在硅通孔中通过化学气相沉积和电镀的方法填充金属铜，使硅通孔电气连接完整。
7.根据权利要求6所述的制作利用硅通孔构成的三维硅基无源电路的方法，其特征在于，所述在硅通孔中通过化学气相沉积和电镀的方法填充金属铜使硅通孔电气连接完整，是先在贯通的硅通孔表面形成一层SiO2作为物理保护层以及电学绝缘层，然后在硅通孔中采用化学气相沉积沉积一层铜作为种子层，然后再电镀铜，可在种子层上电镀上一层铜，直到填满贯通的硅通孔。
8.根据权利要求1所述的制作利用硅通孔构成的三维硅基无源电路的方法，其特征在于，所述步骤5包括：
在填充了金属铜的硅通孔的上下表面分别制作金凸点，利用该金凸点将其他无源芯片进行对准键合集成；然后通过复制掩模版，在硅片表面电镀金属铝，形成P、N两极，并与通孔形成相应的电气连接。
9.根据权利要求1所述的制作利用硅通孔构成的三维硅基无源电路的方法，其特征在于，所述步骤6包括：
将另一无源器件与电容芯片对准后，通过凸点键合在一起，形成上下电气相连通的通路；将键合好的硅片以倒装焊方式焊接到硅基板上，然后进行塑封、切割、检测程序完成三维硅基无源电路的制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910242759 CN102103979B (zh) | 2009-12-16 | 2009-12-16 | 一种制作利用硅通孔构成的三维硅基无源电路的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910242759 CN102103979B (zh) | 2009-12-16 | 2009-12-16 | 一种制作利用硅通孔构成的三维硅基无源电路的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102103979A CN102103979A (zh) | 2011-06-22 |
| CN102103979B true CN102103979B (zh) | 2013-01-02 |
Family
ID=44156656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910242759 Active CN102103979B (zh) | 2009-12-16 | 2009-12-16 | 一种制作利用硅通孔构成的三维硅基无源电路的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102103979B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412228B (zh) * | 2011-10-31 | 2014-04-02 | 中国科学院微电子研究所 | 同轴硅通孔互连结构及其制造方法 |
| CN103094068B (zh) * | 2011-10-31 | 2015-11-18 | 成都锐华光电技术有限责任公司 | 高密度嵌入式电容器及其制作方法 |
| CN103295915B (zh) * | 2012-03-05 | 2016-02-10 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Tsv转接板的制作方法及tsv转接板 |
| JP5456129B1 (ja) * | 2012-09-28 | 2014-03-26 | 田中貴金属工業株式会社 | めっき処理のための触媒粒子を担持する基板の処理方法 |
| US10468381B2 (en) * | 2014-09-29 | 2019-11-05 | Apple Inc. | Wafer level integration of passive devices |
| CN111653488A (zh) * | 2020-06-15 | 2020-09-11 | 上海先方半导体有限公司 | 微流道散热系统及其制造方法 |
| CN112018096B (zh) * | 2020-07-31 | 2022-05-24 | 复旦大学 | 一种用于能量缓冲的纳米电容三维集成系统及其制备方法 |
| CN112151535B (zh) * | 2020-08-17 | 2022-04-26 | 复旦大学 | 一种硅基纳米电容三维集成结构及其制备方法 |
| CN112071935B (zh) * | 2020-09-04 | 2022-02-01 | 复旦大学 | 一种基于太阳能的三维集成系统及制备方法 |
| CN112071974A (zh) * | 2020-09-04 | 2020-12-11 | 复旦大学 | 一种三维集成系统及制备方法 |
-
2009
- 2009-12-16 CN CN 200910242759 patent/CN102103979B/zh active Active
Non-Patent Citations (3)
| Title |
|---|
| Bing Wang等.3D chip stack with integrated decoupling capacitors.《Electronic Components and Technology Conference,2009.ECTC 2009. 59TH》.2009,第1-5页. * |
| JP昭63-291450A 1988.11.29 |
| 吕垚.利用半导体pn 结结电容构成的沟道式电容器.《电子元件与材料》.2009,第28卷(第10期),第11-14页. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102103979A (zh) | 2011-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102103979B (zh) | 一种制作利用硅通孔构成的三维硅基无源电路的方法 | |
| JP5274004B2 (ja) | 半導体基板内に導電性ビア構造体を製造する方法 | |
| TWI511248B (zh) | 多孔基材中之通路 | |
| CN102104009B (zh) | 一种三维硅基电容器的制作方法 | |
| CN106783847A (zh) | 针对射频微系统器件的三维键合堆叠互连集成制造方法 | |
| TW201907493A (zh) | 在氧化物接合晶圓堆疊中的晶粒封裝 | |
| WO2010123691A1 (en) | Three dimensional integrated circuit integration using dielectric bonding first and through via formation last | |
| CN110400781B (zh) | 基于玻璃衬底的三维集成封装转接板及其制作方法 | |
| CN106935563A (zh) | 电子封装件及其制法与基板结构 | |
| TW569416B (en) | High density multi-chip module structure and manufacturing method thereof | |
| CN105470225B (zh) | 基于穿硅电容的三维容性耦合互连结构的制作方法 | |
| JP2012074672A (ja) | チップスタック構造及びチップスタック方法 | |
| CN108063097A (zh) | 一种三层芯片集成方法 | |
| CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
| CN102208362B (zh) | 一种穿透硅通孔背部连接端的制备方法 | |
| US20140377892A1 (en) | Method of forming an integrated inductor by dry etching and metal filling | |
| CN119495648A (zh) | 用于将eic组装到pic以构建光学引擎的方法 | |
| WO2022261806A1 (zh) | 芯片堆叠结构以及制作方法、晶圆堆叠结构、电子设备 | |
| CN117766492A (zh) | 一种集成无源器件的硅桥模块及其制造方法 | |
| CN109065498B (zh) | 一种三维系统封装集成应用的硅转接板制作方法 | |
| TW202315144A (zh) | 基於高密度矽的電容器 | |
| CN210272322U (zh) | 基于玻璃衬底的三维集成封装转接板 | |
| US20240071823A1 (en) | Semiconductor device circuitry formed through volumetric expansion | |
| CN111769075A (zh) | 一种用于系统级封装的tsv无源转接板及其制造方法 | |
| CN106711121B (zh) | 一种硅柱通孔互连结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: CHENGDU RHOPTICS OPTOELECTRONIC TECHNOLOGY CO., LT Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20140801 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 610041 CHENGDU, SICHUAN PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140801 Address after: 610041, Sichuan, Chengdu hi tech Development Zone, 188 Rui Rui Road, No. 6, No. 2 building Patentee after: CHENGDU RUIHUA OPTOELECTRONIC TECHNOLOGY Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210218 Address after: 214028 building D1, China Sensor Network International Innovation Park, No. 200, Linghu Avenue, New District, Wuxi City, Jiangsu Province Patentee after: National Center for Advanced Packaging Co.,Ltd. Address before: 2 / F, no.188-6, Zirui Avenue, Chengdu hi tech Development Zone, Sichuan 610041 Patentee before: CHENGDU RUIHUA OPTOELECTRONIC TECHNOLOGY Co.,Ltd. |