[go: up one dir, main page]

CN101911266B - 半导体装置的制造方法、半导体制造装置及存储介质 - Google Patents

半导体装置的制造方法、半导体制造装置及存储介质 Download PDF

Info

Publication number
CN101911266B
CN101911266B CN200980101621.6A CN200980101621A CN101911266B CN 101911266 B CN101911266 B CN 101911266B CN 200980101621 A CN200980101621 A CN 200980101621A CN 101911266 B CN101911266 B CN 101911266B
Authority
CN
China
Prior art keywords
layer
manganese
module
substrate
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980101621.6A
Other languages
English (en)
Other versions
CN101911266A (zh
Inventor
佐藤浩
伊藤仁
松本贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101911266A publication Critical patent/CN101911266A/zh
Application granted granted Critical
Publication of CN101911266B publication Critical patent/CN101911266B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P72/0468
    • H10P70/234
    • H10P70/27
    • H10W20/033
    • H10W20/043
    • H10W20/052
    • H10W20/054
    • H10W20/0552
    • H10W20/056
    • H10W20/081
    • H10W20/425
    • H10W20/47
    • H10P72/0604
    • H10P72/3302
    • H10W20/049
    • H10W20/076
    • H10W20/077

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体装置的制造方法,其特征在于,含有如下工序:在形成于基板表面的层间绝缘膜,形成用于嵌入与下层侧导电路电连接的以铜作为主成分的上层侧导电路的凹部的工序;供给含有锰的有机化合物的气体,以覆盖层间绝缘膜的露出面的方式,形成用于抑制铜向所述层间绝缘膜扩散的由锰化合物构成的屏蔽层的工序;在形成所述屏蔽层后,为了提高构成屏蔽层的锰化合物中的锰的比率而向该屏蔽层供给有机酸的工序;在有机酸供给工序之后,在所述屏蔽层的表面形成以铜作为主成分的种子层的工序;在种子层形成工序之后,为了使屏蔽层的表面或层中的锰向种子层的表面析出而将所述基板加热处理的工序;为了除去因加热而在种子层的表面析出的锰而向该种子层供给清洗液的工序;在清洗液供给工序之后,在所述凹部内形成以铜作为主成分的上层侧导电路的工序。

Description

半导体装置的制造方法、半导体制造装置及存储介质
技术领域
本发明涉及用于在形成于层间绝缘膜的凹部的内面形成屏蔽层,从该屏蔽层上形成以铜作为主成分的导电路的半导体装置的制造方法、半导体制造装置及存储介质。
背景技术
半导体装置的多层配线结构是通过在层间绝缘膜中嵌入金属配线而形成的,而作为该金属配线的材料,由于电迁移小且电阻低,因此使用Cu(铜),作为其形成工艺,一般采用镶嵌(damascene)工序。特别是,在层间绝缘膜预先形成连接孔和配线槽而同时地进行Cu的嵌入的双镶嵌法由于工序数少,因而是有效的方法。
在该双镶嵌工序中,在基板的层间绝缘膜形成用于嵌入在层内环绕的配线的沟槽、和用于嵌入连接上下的配线的连接配线的通孔,利用CVD法、电镀法等向这些凹部嵌入Cu。另外,有时在向凹部嵌入铜之前,为了良好地进行Cu的嵌入,沿着凹部内面形成成为电极的Cu种子层。另外,由于Cu容易向层间绝缘膜中扩散,因此需要在凹部形成例如由Ta/TaN的层叠体构成的屏蔽层,所以,在层间绝缘膜表面及其凹部内面例如利用溅射法形成屏蔽层,另外有时还在其上再形成Cu种子层。
另外,近年来,作为形成屏蔽层的方法,如下的方法被认为是有希望的,即,在形成于由SiO2膜或作为低介电常数膜的SiOCH膜等构成的层间绝缘膜的凹部,利用溅射形成由CuMn合金构成的种子层,使CuMn合金中的Mn原子与层间绝缘膜中的氧(O)原子反应,在层间绝缘膜的表面自形成由氧化锰构成的屏蔽层(例如日本特开2007-221103)。
该方法与形成由Ta/TaN的层叠体构成的屏蔽层的方法相比,在可以使夹设于层间绝缘膜与Cu配线之间的屏蔽层薄层化的方面更为优异,然而利用溅射法形成CuMn合金种子层的方法对微细的凹部的内面的覆盖性差,其结果是,Mn的覆盖性变差,因此Cu向层间绝缘膜内扩散,从而会有层间绝缘膜的绝缘性降低的问题。
所以,本发明人等为了实现上述凹部内的屏蔽层的覆盖性的提高,开发出如下的方法,即,供给含有锰的有机化合物的气体,在形成于层间绝缘膜的凹部内直接形成由锰化合物构成的屏蔽层。具体来说,使锰的有机化合物的蒸气与作为层间绝缘膜中所含的成分的一部分的氧或碳或硅反应,在上述凹部内形成由锰化合物构成的屏蔽层,或者使锰的有机化合物的蒸气与氧气反应,在上述凹部内形成由氧化锰构成的屏蔽层。但是,在该方法中存在如下所示的问题。在利用该方法形成屏蔽层,继而在其上形成Cu种子层后,当在上述凹部内形成Cu配线时,由于屏蔽层与介由Cu种子形成的Cu配线的密合性差,因此形成于上述凹部内的Cu配线剥落而在配线中产生缺陷,从而会有引起配线切断的问题。另外,在屏蔽层上直接形成Cu配线的情况下,也是上述屏蔽层与Cu配线的密合性差,产生与上述相同的问题。
另外,在形成屏蔽层时,层间绝缘膜中所含的成分的一部分或未与氧气反应的剩余的锰被纳入屏蔽层的表面或层中,该剩余的锰向Cu配线内扩散,由于Mn与Cu相比电导率极低,因此还会有Cu配线的电阻上升的问题。
发明内容
本发明是鉴于此种情况而完成的,其目的在于,提供一种技术,其在形成于层间绝缘膜的凹部的内面形成由锰化合物构成的屏蔽层,从该屏蔽层上形成以铜作为主成分的导电路时,可以实现屏蔽层与导电路的密合性的提高,另外可以抑制导电路的电阻的上升。
本发明的半导体装置的制造方法的特征在于,含有如下工序:
在形成于基板表面的层间绝缘膜,形成用于嵌入与下层侧导电路电连接的以铜作为主成分的上层侧导电路的凹部的工序;
供给含有锰的有机化合物的气体,以覆盖层间绝缘膜的露出面的方式,形成用于抑制铜向上述层间绝缘膜扩散的由锰化合物构成的屏蔽层的工序;
在形成上述屏蔽层后,为了提高构成屏蔽层的锰化合物中的锰的比率而向该屏蔽层供给有机酸的工序;
在有机酸供给工序之后,在上述屏蔽层的表面形成以铜作为主成分的种子层的工序;
在种子层形成工序之后,为了使屏蔽层的表面或层中的锰向种子层的表面析出而将上述基板加热处理的工序;
为了除去因加热而在种子层的表面析出的锰而向该种子层供给清洗液的工序;
在清洗液供给工序之后,在上述凹部内形成以铜作为主成分的上层侧导电路的工序。
另外,本发明的半导体的制造方法的特征在于,含有如下工序:
在形成于基板表面的层间绝缘膜,形成用于嵌入与下层侧导电路电连接的以铜作为主成分的上层侧导电路的凹部的工序;
供给含有锰的有机化合物的气体,以覆盖层间绝缘膜的露出面的方式,形成用于抑制铜向上述层间绝缘膜扩散的由锰化合物构成的屏蔽层的工序;
在形成上述屏蔽层后,为了提高构成屏蔽层的锰化合物中的锰的比率而向该屏蔽层供给有机酸的工序;
在有机酸供给工序之后,在上述凹部内形成以铜作为主成分的上层侧导电路的工序;
在上层侧导电路形成工序之后,为了使屏蔽层的表面或层中的锰向上层侧导电路的表面析出而将上述基板加热处理的工序;
在加热处理工序之后,将向上层侧导电路的表面析出的锰除去的工序。
另外,上述的半导体装置的制造方法也可以是如下的构成,即,在将向上层侧导电路的表面析出的锰除去后,还含有使锰的有机化合物的蒸气与用于形成锰的氧化物的含有氧的气体反应而在该上层侧导电路上形成由锰的氧化物构成的屏蔽层的工序,另外也可以是如下的构成,即,在形成上述屏蔽层之前,还含有将在上述凹部的底部露出的下层侧导电路的表面的铜的氧化物除去的工序。
另外,上述除去氧化物的工序优选为对上述凹部供给有机酸的工序。作为该有机酸例如优选羧酸。另外,作为用于抑制铜向上述层间绝缘膜扩散的锰化合物,例如可以举出锰氧化物。
另外,本发明提供一种半导体制造装置,用于在形成于基板表面的层间绝缘膜并在底部露出以铜作为主成分的下层侧导电路的凹部内形成上层侧导电路,其特征在于,设有:
真空搬送室模块,其具有基板被搬入的真空环境的搬送室、和设于该搬送室内的基板搬送机构,
屏蔽层形成模块,其具备与该真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和供给含有锰的有机化合物的气体而以覆盖上述层间绝缘膜的露出面的方式形成用于抑制铜向上述层间绝缘膜扩散的由锰化合物构成的屏蔽层的机构,
有机酸供给模块,其具备与上述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和为了提高构成上述屏蔽层的锰化合物中的锰的比率而向该屏蔽层供给有机酸的机构,
种子层形成模块,其具备与上述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和在上述屏蔽层的表面形成以铜作为主成分的种子层的种子层形成机构,
加热模块,其具备与上述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和为了使上述屏蔽层的表面或层中的锰向种子层的表面析出而将上述基板加热的加热机构,
清洗液供给模块,其具备与上述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和为了除去因加热而在上述种子层的表面析出的锰而向该种子层供给清洗液的机构,
导电路形成模块,其具备与上述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和在上述凹部内形成以铜作为主成分的上层侧导电路的机构;
还具备控制机构,其按照将搬入到上述真空搬送室模块的基板依次向屏蔽层形成模块、有机酸供给模块、种子层形成模块、加热模块、清洗液供给模块及导电路形成模块搬送的方式,来控制上述基板搬送机构。
此外,本发明提供一种半导体制造装置,用于在形成于基板表面的层间绝缘膜并在底部露出以铜作为主成分的下层侧导电路的凹部内形成上层侧导电路,其特征在于,设有:
真空搬送室模块,其具有基板被搬入的真空环境的搬送室、和设于该搬送室内的基板搬送机构,
屏蔽层形成模块,其具备与该真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和供给含有锰的有机化合物的气体而以覆盖上述层间绝缘膜的露出面的方式形成用于抑制铜向上述层间绝缘膜扩散的由锰化合物构成的屏蔽层的机构,
有机酸供给模块,其具备与上述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和为了提高构成上述屏蔽层的锰化合物中的锰的比率而向该屏蔽层供给有机酸的机构,
导电路形成模块,其具备与上述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和在上述凹部内形成以铜作为主成分的上层侧导电路的机构,
加热模块,其具备与上述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和为了使上述屏蔽层的表面或层中的锰向上述上层侧导电路的表面析出而将上述基板加热的加热机构;
还具备控制机构,其按照将搬入到上述真空搬送室模块的基板依次向屏蔽层形成模块、有机酸供给模块、导电路形成模块及加热模块搬送的方式,来控制上述基板搬送机构。
另外,在上述的半导体制造装置中,也可以是如下的构成,即,还设有铜的氧化物除去模块,其具备与上述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和将向上述凹部的底部露出的下层侧导电路的表面的铜的氧化物除去的机构,
上述控制机构按照将搬入到真空搬送室模块的基板搬入上述铜的氧化物除去模块,然后向上述屏蔽层形成模块搬送的方式,来控制上述基板搬送机构。
上述除去铜的氧化物的机构优选为对上述基板供给有机酸的机构。作为该有机酸例如优选为羧酸。另外,作为用于抑制铜向上述层间绝缘膜扩散的锰化合物,例如可以举出锰氧化物。
另外,本发明提供一种存储介质,其特征在于,用于对基板进行处理的半导体制造装置,存入了在计算机上工作的计算机程序,
上述计算机程序编写有步骤组以实施上述的半导体装置的制造方法。
根据本发明,在形成由锰化合物构成的屏蔽层后,向基板供给有机酸而将构成屏蔽层的锰化合物的一部分还原,产生锰化合物中的化学计算法的组成比的不均衡,通过提高锰化合物中的锰的比率,而在屏蔽层与介由以铜作为主成分的种子层形成的以铜作为主成分的上层侧导电路之间获得高密合性。这样,就不可能使上层侧导电路剥落而在该导电路中产生缺陷。
另外,由于通过供给有机酸,锰的浓度升高,此外还残存有在形成屏蔽层时未能用于该屏蔽层的形成而剩余的锰,因此其结果是,屏蔽层的表面或层中的锰的浓度升高,然而由于屏蔽层的表面或层中的锰在形成种子层后,通过进行加热处理而向上述种子层的表面析出,此后通过在上述凹部内形成上层侧导电路之前进行清洗处理而被除去,因此就不可能使上层侧导电路的电阻上升。
附图说明
图1是表示本发明的半导体装置的制造过程的工序图。
图2是表示本发明的半导体装置的制造过程的工序图。
图3是表示本发明的半导体装置的制造过程的工序图。
图4是表示本发明的半导体装置的制造过程的工序图。
图5是表示向锰的氧化物供给甲酸时的吉布斯自由能与反应温度的关系的说明图。
图6是表示本发明的半导体装置的其他的制造过程的工序图。
图7是表示本发明的半导体装置的其他的制造过程的工序图。
图8是表示本发明的实施方式的半导体制造装置的平面图。
图9是上述半导体制造装置中所含的甲酸处理模块的纵剖侧视图。
图10是上述半导体制造装置中所含的氧化锰CVD模块的纵剖侧视图。
图11是表示本发明的实施方式的其他的半导体制造装置的平面图。
图12是表示本发明的实施方式的其他的半导体制造装置的平面图。
具体实施方式
(第一实施方式)
在参照图1~图4的同时,对本发明的半导体装置的制造方法的实施方式进行说明。图1(a)中,示出在作为基板的半导体晶片(以下称作晶片)上形成的下层侧的电路层10,该电路层10如下构成,即,在由作为低介电常数膜的SiCOH膜构成的层间绝缘膜11中,夹隔着屏蔽层12嵌入以铜作为主成分的作为下层侧导电路的铜配线13。而且,图1中的14是在层间绝缘膜11中形成凹部时的由SiCN膜构成的硬掩模。另外,在上述层间绝缘膜11上,夹隔着例如由SiC或SiCN构成的蚀刻阻止层15,层叠有由SiCOH膜构成的层间绝缘膜20。而且,蚀刻阻止层15具备下层侧的铜配线13的沟槽部分的上面的屏蔽层的功能。在该层间绝缘膜20上,为了相对于该层间绝缘膜20形成后述的凹部21,依次层叠有由SiCN膜构成的硬掩模22和例如由作为有机物的光刻胶掩模等构成的牺牲层23。针对该晶片如下所示地形成以铜作为主成分的作为上层侧导电路的铜配线32。
首先,如图1(b)所示,利用硬掩模22及牺牲层23,利用蚀刻形成由横宽例如为70nm的沟槽21a和口径例如为50nm的通孔21b构成的凹部21。该蚀刻是将处理气体例如CF系的气体及O2气等等离子体化而进行的。利用该蚀刻,下层侧的电路层10的铜配线13的表面露出。然后,通过向晶片供给O2气等等离子体而进行灰化处理等,将牺牲层23除去。由于在这些等离子体处理中所用的气体中含有O2气,因此当该蚀刻气体的等离子体接触铜配线13的露出面时,该露出面就被氧化而生成铜氧化物13a。其后,为了利用上述的蚀刻处理或灰化处理将附着于凹部21内的残渣除去,进行例如使用氩气(Ar)的等离子体的干式清洁。另外,由于在该晶片的侧面及里面同样地附着有残渣,因此例如将该晶片暂时从蚀刻装置搬出到大气气氛中,例如浸渍于氢氟酸(HF)溶液中而进行湿式清洗。此时由于晶片被进行大气搬送,因此铜配线13的表面的氧化进一步加剧。
此后,将晶片搬入真空处理装置内,如图1(c)所示向加热到规定的温度的晶片供给例如作为有机酸的羧酸例如甲酸(HCOOH)的蒸气与稀释气体的混合气体,进行铜氧化物13a的除去处理。通过利用该处理依照下述的(1)式所示的反应式将铜氧化物13a还原,或者利用甲酸的物理的蚀刻作用,而在上述凹部21的底部生成金属铜。
Cu2O+HCOOH→2Cu+H2O+CO2…(1)
而且,铜氧化物13a的除去处理例如也可以通过供给将氢气等离子体化了的等离子体而将铜氧化物13a还原来进行。
然后,如图2(a)所示,在凹部21的整个内面形成由锰的氧化物构成的屏蔽层30。该屏蔽层30的形成是如下所示地进行的。将后述的锰的有机化合物的蒸气、作为载气的氢气(H2)及用于形成锰的氧化物的含有氧的气体例如氧气(O2)以规定的流量供给,在晶片温度例如为100~200℃、处理气氛的压力例如为13.3~133Pa(0.1~1torr)的条件下向处理容器供给。此后在处理容器内利用热使蒸气中的Mn原子与氧气中的O原子反应,在含有上述蚀刻阻止层15的端面的凹部21的整个内面形成锰的氧化物的膜。该由锰的氧化物构成的屏蔽层30的厚度例如为2.0nm。另外,由于Mn原子及O原子难以进入上述凹部21的深部,因此该锰的氧化物的膜厚与形成于上述凹部21的开口部附近的锰的氧化物相比极薄。也就是说,该锰的氧化物的膜厚可以作为对后述的上层侧的铜配线32与下层侧的铜配线13之间的电连接不造成影响的程度的厚度来形成。
接下来,如图2(b)所示,对加热到规定的温度的晶片供给作为有机酸的羧酸例如甲酸(HCOOH)的蒸气与稀释气体的混合气体。这里对于表示向锰的氧化物供给甲酸时的吉布斯自由能与反应温度的关系的数据表示于图5中。由于构成屏蔽层30的锰的氧化物为氧化锰(MnO),因此在400℃的温度下,从图5中可以看到,ΔG略微为正,因此MnO无法还原到Mn,然而一部分被还原而产生MnO的源自化学计算法的不均衡,构成屏蔽层30的锰的氧化物中的锰的比率变高。此外,由于通过对屏蔽层30进行甲酸处理,锰的浓度变高,另外还残存在形成屏蔽层30时未与氧气反应的剩余的锰,因此其结果是,该屏蔽层30的表面或层中的锰的浓度变高。
接下来,如图2(c)所示,在屏蔽层30的表面利用溅射法形成以铜作为主成分的种子层31。而且,虽然在该例中种子层31、下层侧的铜配线13及后述的上层侧的铜配线32由铜构成,然而并不限定于此,例如也可以使用电阻率的上升少的CuAg合金等。
之后,如图3(a)所示,在供给氧的同时在规定的温度下进行作为加热处理的退火。利用该退火,屏蔽层30的表面或层中的锰向种子层31的表面侧移动,在种子层31的表面析出。该析出的锰被所供给的氧氧化,如图3(b)所示在种子层31的表面形成MnO层110。接下来,如图3(c)所示,向晶片供给清洗液例如硫酸,进行MnO膜110的除去处理。作为该清洗液并不限于硫酸,也可以使用氢氟酸、硫酸与过氧化氢的混合液、氢氟酸与过氧化氢的混合液。在晶片的清洗后,例如如图4(a)所示,在上述种子层31上,例如利用电镀按照嵌入上述凹部21内的方式形成以铜作为主成分的作为上层侧导电路的铜配线32。
其后,如图4(b)所示,利用CMP除去从凹部21中伸出的铜配线32。此时,由于屏蔽层30具有绝缘性,因此即使夹杂在层间绝缘膜20中,对于介电常数的上升这样的问题也没有影响,因此可以原样不动地残留,然而也可以除去。之后,如图4(c)所示,在与已述相同的温度及压力条件下,以规定的流量供给锰的有机化合物的蒸气、作为载气的氢气、以及用于形成锰的氧化物的含有氧的气体如氧气,在上述铜配线32及层间绝缘膜20上形成由锰的氧化物构成的屏蔽层(盖层)101,形成上层侧的电路层2。
根据上述的实施方式,通过在形成由锰的氧化物构成的屏蔽层30后,向晶片供给有机酸而将构成屏蔽层30的锰的氧化物的一部分还原,产生锰的氧化物中的化学计算法的组成比的不均衡,提高锰的氧化物中的锰的比率,从而在屏蔽层30与隔着铜种子层31形成的铜配线32之间获得高密合性。这样,就不可能使铜配线32剥落而在该配线32中产生缺陷。
另外,由于通过供给有机酸而使锰的浓度变高,此外还残存有在形成屏蔽层30时未与氧气反应的剩余的锰,因此其结果是,屏蔽层30的表面或层中的锰的浓度变高,然而由于该屏蔽层30的表面或层中的锰在形成铜种子层31后,通过进行加热处理而向上述种子层31的表面析出,此外在上述凹部21内形成铜配线32之前,通过进行清洗处理而被除去,因此不可能使铜配线32的电阻上升。
另外,在上述的实施方式中,由于在凹部21内形成上层侧的铜配线32之前,将屏蔽层30的表面或层中的锰向该层30的体系外除去,因此不必担心在上层侧的铜配线32中残存有锰,或者可以将锰的含量抑制到很少。
另外,根据上述的实施方式,由于使锰的有机化合物的蒸气与用于形成锰的氧化物的含有氧的气体反应,而按照将上述层间绝缘膜20的上面及上述凹部21的整个内面覆盖的方式,形成由锰的氧化物构成的屏蔽层30,因此上述凹部21内的屏蔽层30的覆盖性提高,对于铜从上层侧的铜配线32向层间绝缘膜20的扩散可以获得高屏蔽性。
另外,在作为屏蔽层使用了Ta/TaN的层叠体的情况下,由于该层叠体是导体,因此需要利用CMP处理除去形成于层间绝缘膜20上的屏蔽层30,然而由于由锰的氧化物构成的屏蔽层30是绝缘体,因此就不需要利用CMP处理除去形成于层间绝缘膜20上的屏蔽层30,可以实现工艺的简化及成本的削减。
另外,虽然在上述的实施方式中,使锰的有机化合物的蒸气与氧气反应,而按照将上述层间绝缘膜20的上面及上述凹部21的整个内面覆盖的方式,形成由MnO构成的屏蔽层30,然而并不限定于此,也可以供给含有锰而不含有氧的作为前驱体(precursor)的有机金属化合物,例如(EtCp)2Mn(双乙基环戊二烯基锰)的蒸气,使之与作为层间绝缘膜20及蚀刻阻止层15中所含的成分的一部分的氧或碳或硅反应,例如形成由氧化锰(MnOx(x:任意的正数))或碳化锰(MnCx(x:任意的正数))或氧化碳化锰(MnCxOy(x、y:任意的正数))或氧化硅化锰(MnSixOy(x、y:任意的正数))或碳化硅化锰(MnSixCy(x、y:任意的正数))或氧化碳化硅化锰(MnSixCyOz(x、y、z:任意的正数))构成的屏蔽层,向该屏蔽层与已述相同地供给有机酸而将构成该屏蔽层的这些锰化合物的一部分还原,产生锰化合物中的化学计算法的组成比的不均衡,提高这些锰化合物中的锰的比率,提高屏蔽层与隔着铜种子层31形成的铜配线32的密合性。
(第二实施方式)
对本发明的半导体装置的制造方法的其他实施方式进行说明。该实施方式作为向凹部21内嵌入铜的方法使用CVD法。在该实施方式中,如果对在下层侧的电路层10上形成上层侧的电路层2的工艺进行叙述,则经过与第一实施方式相同的工艺而形成上述屏蔽层30的晶片如图6(a)所示,与已述相同地对屏蔽层30进行甲酸处理(对锰的氧化物中的Mn作比率增大处理)。之后,如图6(b)所示,在上述屏蔽层30上,利用CVD法向上述凹部21内嵌入上层侧的铜配线32。此后,如图6(c)所示,与已述相同地进行退火处理。利用该退火处理,屏蔽层30的表面或层中的锰向上层侧的铜配线32的表面侧移动,在该铜配线32的表面析出。该析出的锰被所供给的氧氧化,如图7(a)所示在上层侧的铜配线32的表面形成MnO层100。
其后,如图7(b)所示,利用CMP除去从凹部21伸出的铜配线32。由此形成于铜配线32的表面的MnO层100也被除去。其后,如图7(c)所示,与已述相同地在上述铜配线32及层间绝缘膜20上形成屏蔽层(盖层)101。
根据该实施方式,由于在向凹部21内嵌入铜时利用CVD法进行,因此不用在屏蔽层30上形成种子层31,而可以直接形成上层侧的铜配线32,可以实现工艺的简化及成本的削减。
(装置构成)
将实施上述的第二实施方式的半导体制造装置示于图8。如图8所示,半导体制造装置40形成多腔室系统,从图8中近前侧开始,依次将作为大气气氛的第一搬送室41;用于切换真空环境与大气气氛而使晶片待机的例如沿左右并排的真空进样室42a、42b;以及作为真空搬送室模块的第二搬送室43借助门G气密性地连接。该第二搬送室43内为了不使已述的铜配线13氧化,例如被设定为真空环境。在上述第一搬送室41的正面,沿横向例如在3处设有装载口44,其载放着收纳有多片例如25片晶片的密闭型的承载架C。另外,在上述第一搬送室41的正面壁处,连接着载放于上述装载口44中的承载架C,设有与承载架C的盖子一起开闭的闸门GT。另外,在上述第一搬送室41的侧面设有进行晶片的朝向或偏心的调整的校准室45。此外,在上述第二搬送室43处夹隔着门G分别气密性地连接着兼作有机酸供给模块的作为铜的氧化物除去模块的甲酸处理模块5a、5b;作为屏蔽层形成模块的氧化锰CVD模块6a、6b;作为导电路形成模块的Cu-CVD模块7;以及作为加热模块的退火模块8。
另外,在上述第一搬送室41及第二搬送室43中,分别设有第一搬送机构46及第二搬送机构47a、47b。上述第一搬送机构46是用于在承载架C与真空进样室42a、42b之间以及第一搬送室41与校准室45之间进行晶片的交接的搬送臂。上述第二搬送机构47a、47b是用于在真空进样室42a、42b与甲酸处理模块5a、5b与氧化锰CVD模块6a、6b与Cu-CVD模块7与退火模块8之间进行晶片的交接的搬送臂。
接下来,使用图9对半导体制造装置40中所包含的甲酸处理模块5(5a、5b)的构成进行说明。图9中的51是形成真空腔室的处理容器,在该处理容器51的底部设有载放晶片的载放台52。在该载放台52的表面,设有静电卡盘55,从未图示的电源部施加卡盘电压。
另外,在上述载放台52的内部设有加热器56,可以将晶片加热到规定的温度。另外,在上述载放台52中设有用于使晶片升降而与第二搬送机构47a、47b进行交接的升降栓57,该升降栓57借助支持构件58由驱动部59升降。
另外,在上述处理容器51的上部与载放台52相对地设有气体喷头60,在该气体喷头60的下面,形成有多个气体供给孔61。另外,在上述气体喷头60处,连接着用于供给作为有机酸的羧酸例如甲酸的蒸气的第一气体供给路62,上述有机酸用于将已述的铜氧化物13a除去以及用于提高构成已述的屏蔽层30的锰的氧化物中的锰的比率,另外还连接着用于供给稀释气体的第二气体供给路63,从这些气体供给路62、63分别送来的有机酸的蒸气及稀释气体被混合而从气体供给孔61向处理容器51内供给。
上述第一气体供给路62介由阀V1、作为气体流量调整部的质量流控制器M1及阀V2与原料供给源64连接。该原料供给源64具有不锈钢制的贮留容器65和贮留于其内部的有机酸。另外,上述第二气体供给路63介由阀V3、质量流控制器M2及阀V4与用于供给稀释气体例如氩气(Ar)的稀释气体供给源66连接。
另外,在上述处理容器51的底面连接着排气管67A的一端侧,在该排气管67A的另一端侧连接着作为真空排气机构的真空泵67B。这样,就可以利用未图示的压力调整机构在甲酸处理中将处理容器51内的压力维持为规定的压力。
接下来,在参照图10的同时对氧化锰CVD模块6(6a、6b)进行说明。图10中的80是形成真空腔室的处理容器,在该处理容器80内设有用于水平地载放晶片的载放部81。在上述载放台81内设有成为晶片的调温机构的加热器81c。另外,在上述载放部81中设有利用升降机构81a自由升降的3根升降栓81b(为了方便仅图示了2根),借助该升降栓81b在第二搬送机构47a、47b与载放部81之间进行晶片的交接。在上述处理容器80的底部连接着排气管82的一端侧,在该排气管82的另一端侧连接着真空泵83。另外,在上述处理容器80的侧壁,形成有利用门阀G开闭的搬送口84。
此外,在上述处理容器80的顶板部设有与载放台81相对的气体喷头85。上述气体喷头85具备被相互划分开的气体室86A、86B,向气体室86A、86B供给的气体被分别从气体供给孔87A、87B向处理容器80内供给。
在上述气体喷头85处连接着用于向气体室86A中导入用于形成锰的氧化物的含有氧的气体例如氧气(O2)的氧气供给配管系统88A。上述氧气供给配管系统88A具备氧气供给路89A,在该氧气供给路89A的上游侧连接着氧气供给源97。而且,图10中的96是如下的流量调整部,其接收来自控制部75的控制信号,调整上述氧气的流量,控制向气体室86A的氧气的供给切断。
另外,在上述气体喷头85处连接着用于将锰的有机化合物的蒸气导入气体室86B的Mn原料气体供给配管系统88B。上述Mn原料气体供给配管系统88B具备原料气体供给路89B,在该原料气体供给路89B的上游侧连接着原料贮留部90。在上述原料贮留部90中以液体的状态贮留有锰的有机化合物例如(EtCp)2Mn(双乙基环戊二烯基锰)。另外,在上述原料贮留部90处连接着加压部91,通过利用从该加压部91供给的He或Ar气等将原料贮留部90内加压,就可以将(EtCp)2Mn向气体喷头85压出。
另外,在原料气体供给路89B中从上游侧起依次夹设有含有液体质量流控制器或阀的流量调整部92以及用于将(EtCp)2Mn气化的蒸发器93。上述蒸发器93起到如下的作用,即,使(EtCp)2Mn与从载气供给源94供给的作为载气的H2气接触混合而气化,向气体室86B供给。而且,图10中的95是如下的流量调整部,其接收来自后述的控制部75的控制信号,调整上述载气的流量,控制锰的有机化合物的蒸气向气体室86的供给切断。
另外,上述Cu-CVD装置7除了在图10所示的CVD装置中,在原料贮留部90中贮留有铜的有机化合物例如Cu(hfac)(tmvs)以外,属于相同的构成。另外,上述退火模块8由处理容器、在该处理容器的内部载放晶片的载放台、嵌设于该载放台中的作为加热机构的加热器、和供给氧气的气体供给机构构成。
另外,如已述的图8所示,在该半导体制造装置40中设有例如由计算机构成的控制部75。该控制部75具备由程序、存储器、CPU构成的数据处理部等,在上述程序中,按照从控制部75向半导体制造装置的各部发送控制信号,使已述的各步骤进行的方式,编写有命令(各步骤)。另外,例如在存储器中具备写入处理压力、处理温度、处理时间、气体流量或电力值等处理参数的值的区域,在CPU执行程序的各命令时,这些处理参数被读出,与该参数值对应的控制信号被向该半导体装置的各部位发送。该程序(也含有有关处理参数的输入操作或显示的程序)被存放于计算机存储介质例如软盘、CD、硬盘、MO(光磁盘)等存储部75A中而安装到控制部75中。
接下来,对直到在上述的半导体制造装置40中在下层侧的电路层10上形成上层侧的电路层2的晶片的流程进行说明。首先,利用未图示的搬送机构将承载架C搬送到半导体制造装置40中,载放于装载口44,与第一搬送室41连接。然后,闸门GT及承载架C的盖子被同时打开,承载架C内的晶片由第一搬送机构46搬入第一搬送室41内。然后,搬送到校准室45,进行了晶片的朝向或偏心的调整后,搬送到真空进样室42a(或42b)。在调整了该真空进样室42a(或42b)内的压力后,晶片由第二搬送机构47a(或47b)从真空进样室42a(或42b)介由第二搬送室43搬送到甲酸处理模块5a(或5b)。此后,利用真空泵67B将处理容器51内抽真空而设定为规定的压力,并且利用载放台52的加热器56将晶片加热到规定的温度。另外,通过打开阀V1及V2,将处理容器51内与贮留容器65内连通,贮留容器65内的甲酸的蒸气介由第一气体供给路62在由质量流控制器M1调整了流量的状态下进入气体喷头60内。另一方面,通过打开阀V3及V4,作为稀释气体的Ar气从稀释气体供给源66介由第二气体供给路63在由质量流控制器M2调整了流量的状态下进入气体喷头60内,在这里甲酸的蒸气与Ar气被混合,从气体喷头60的气体供给孔61向晶片供给,进行上述的铜氧化物13a的除去处理。
在结束了除去处理后,晶片被介由第二搬送室43搬入氧化锰CVD模块6a(或6b)的处理容器80内。此后利用真空泵83将处理容器80内抽真空而设定为规定的压力,并且利用载放台81的加热器81c将晶片加热为规定的温度。另外,将调整了流量的(EtCp)2Mn与调整了流量的作为载气的H2气在蒸发器93中混合,通过将该混合气体介由原料气体供给路89B从气体喷头85的气体供给孔87B向晶片供给,并且将调整了流量的O2气介由原料气体供给路89A从气体喷头85的气体供给孔87A向晶片供给,从而形成上述的屏蔽层30。而且,在如前所述地形成由MnOx(x:任意的正数)或MnCx(x:任意的正数)或MnCxOy(x、y:任意的正数)或MnSixOy(x、y:任意的正数)或MnSixCy(x、y:任意的正数)或MnSixCyOz(x、y、z:任意的正数)构成的屏蔽层的情况下,不向晶片供给O2气而仅向晶片供给(EtCp)2Mn与作为载气的H2气的混合气体。
在上述屏蔽层30的形成结束后,晶片被介由第二搬送室43向甲酸处理模块5b(或5a)搬送。此后与已述相同地将甲酸的蒸气与Ar气的混合气体从气体喷头60的气体供给孔61向晶片供给,进行提高上述的构成屏蔽层30的锰的氧化物中的锰的比率的处理。之后,晶片被介由第二搬送室43向Cu-CVD模块7搬送。此后,利用真空泵83将处理容器80内抽真空而设定为规定的压力,并且利用载放台81的加热器81c将晶片加热到规定的温度。另外,将调整了流量的铜的有机化合物与调整了流量的作为载气的H2气在蒸发器93中混合,通过将该混合气体介由原料气体供给路89B从气体喷头85的气体供给孔87B向晶片供给,从而形成由Cu构成的上层侧的配线层32。
在上述铜配线32的形成结束后,介由第二搬送室43向退火模块8搬送,进行已述的退火处理。之后,晶片被介由第二搬送室43向真空进样室42a(或42b)交接。在该真空进样室42a(或42b)内的压力恢复到大气压后,晶片由第一搬送机构46介由第一搬送室41送回承载架C。当各晶片被送回承载架C时,承载架C即由未图示的搬送机构搬送到CMP装置。此后从承载架C中取出各晶片,在此处接受CMP处理。之后,再次利用未图示的搬送机构将承载架C向半导体制造装置40搬送,利用氧化锰CVD模块6a(或6b)在上述铜配线32及层间绝缘膜20上形成屏蔽层(盖层)101,形成上层侧的电路层2。
作为上述的半导体制造装置40的其他例子,也可以是在图8所示的半导体制造装置40中不设置Cu-CVD模块7,而具有作为种子层形成模块的Cu-PVD模块9和清洗液供给模块200。将该方式的半导体制造装置40表示于图11中。在该情况下,在像第一实施方式中所述那样对种子层31进行退火处理后,利用清洗液供给模块200进行MnO膜110的除去处理。此后,在半导体制造装置40外例如进行电镀,其后用CMP装置处理。即,晶片的流程为:甲酸处理模块5(铜氧化物除去)→氧化锰CVD模块6→甲酸处理模块5(锰的氧化物中的Mn的比率增大处理)→Cu-PVD模块9→退火模块8→清洗液供给模块200→电镀装置→CMP装置。
另外,作为上述的半导体制造装置40的其他例子,也可以在图8所示的半导体制造装置40中具有作为种子层形成模块的Cu-PVD模块9和清洗液供给模块200。将该方式的半导体制造装置40表示于图12中。在该情况下,在对种子层31进行退火处理后,用清洗液供给模块200进行MnO膜110的除去处理,其后利用Cu-CVD模块进行铜的嵌入。即,晶片的流程为:甲酸处理模块5(铜氧化物除去)→氧化锰CVD模块6→甲酸处理模块5(锰的氧化物中的Mn的比率增大处理)→Cu-PVD模块9→退火模块8→清洗液供给模块200→Cu-CVD模块6→CMP装置。
另外,虽然在上述的实施方式中利用一边向晶片供给锰的有机化合物的蒸气及氧气一边加热晶片的所谓热CVD法来形成屏蔽层30,然而也可以利用等离子体CVD法或光CVD法来形成。另外,也可以利用作为这些CVD法的变形的向晶片断续地供给锰的有机化合物的蒸气及氧气的ALD(Atomic Layer Deposition)法,层叠极薄的层而形成屏蔽层30。此外,在向上述凹部21中嵌入铜时除了电镀法以外也可以使用无电解镀膜法。

Claims (14)

1.一种半导体装置的制造方法,其特征在于,含有如下工序:
在形成于基板表面的层间绝缘膜,形成用于嵌入与下层侧导电路电连接的以铜作为主成分的上层侧导电路的凹部的工序;
供给含有锰的有机化合物的气体,以覆盖层间绝缘膜的露出面的方式,形成用于抑制铜向所述层间绝缘膜扩散的由锰化合物构成的屏蔽层的工序;
在形成所述屏蔽层后,为了提高构成屏蔽层的锰化合物中的锰的比率而向该屏蔽层供给有机酸的工序;
在有机酸供给工序之后,在所述屏蔽层的表面形成以铜作为主成分的种子层的工序;
在种子层形成工序之后,为了使屏蔽层的表面或层中的锰向种子层的表面析出而将所述基板加热处理的工序;
为了除去因加热而在种子层的表面析出的锰而向该种子层供给清洗液的工序;
在清洗液供给工序之后,在所述凹部内形成以铜作为主成分的上层侧导电路的工序。
2.根据权利要求1所述的半导体装置的制造方法,其特征在于,还含有如下工序:在所述凹部内形成上层侧导电路后,使锰的有机化合物的蒸气与用于形成锰的氧化物的含有氧的气体反应而在所述上层侧导电路上形成由锰的氧化物构成的屏蔽层的工序。
3.一种半导体装置的制造方法,其特征在于,含有如下工序:
在形成于基板表面的层间绝缘膜,形成用于嵌入与下层侧导电路电连接的以铜作为主成分的上层侧导电路的凹部的工序;
供给含有锰的有机化合物的气体,以覆盖层间绝缘膜的露出面的方式,形成用于抑制铜向所述层间绝缘膜扩散的由锰化合物构成的屏蔽层的工序;
在形成所述屏蔽层后,为了提高构成屏蔽层的锰化合物中的锰的比率而向该屏蔽层供给有机酸的工序;
在有机酸供给工序之后,在所述凹部内形成以铜作为主成分的上层侧导电路的工序;
在上层侧导电路形成工序之后,为了使屏蔽层的表面或层中的锰向上层侧导电路的表面析出而将所述基板加热处理的工序;
在加热处理工序之后,将向上层侧导电路的表面析出的锰除去的工序。
4.根据权利要求3所述的半导体装置的制造方法,其特征在于,还含有如下工序:在将向上层侧导电路的表面析出的锰除去后,使锰的有机化合物的蒸气与用于形成锰的氧化物的含有氧的气体反应而在该上层侧导电路上形成由锰的氧化物构成的屏蔽层的工序。
5.根据权利要求1至3中任意一项所述的半导体装置的制造方法,其特征在于,还含有如下工序:在形成所述屏蔽层之前,将在所述凹部的底部露出的下层侧导电路的表面的铜的氧化物除去的工序。
6.根据权利要求5所述的半导体装置的制造方法,其特征在于,所述将氧化物除去的工序是对所述凹部供给有机酸的工序。
7.根据权利要求1或3所述的半导体装置的制造方法,其特征在于,所述有机酸为羧酸。
8.根据权利要求1或3所述的半导体装置的制造方法,其特征在于,所述锰化合物为锰氧化物。
9.一种半导体制造装置,用于在形成于基板表面的层间绝缘膜并在底部露出以铜作为主成分的下层侧导电路的凹部内形成上层侧导电路,其特征在于,设有:
真空搬送室模块,其具有基板被搬入的真空环境的搬送室、和设于该搬送室内的基板搬送机构,
屏蔽层形成模块,其具备与该真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和供给含有锰的有机化合物的气体而以覆盖所述层间绝缘膜的露出面的方式形成用于抑制铜向所述层间绝缘膜扩散的由锰化合物构成的屏蔽层的机构,
有机酸供给模块,其具备与所述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和为了提高构成所述屏蔽层的锰化合物中的锰的比率而向该屏蔽层供给有机酸的机构,
种子层形成模块,其具备与所述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和在所述屏蔽层的表面形成以铜作为主成分的种子层的种子层形成机构,
加热模块,其具备与所述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和为了使所述屏蔽层的表面或层中的锰向种子层的表面析出而将所述基板加热的加热机构,
清洗液供给模块,其具备与所述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和为了除去因加热而在所述种子层的表面析出的锰而向该种子层供给清洗液的机构,
导电路形成模块,其具备与所述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和在所述凹部内形成以铜作为主成分的上层侧导电路的机构;
还具备控制机构,其按照将搬入到所述真空搬送室模块的基板依次向屏蔽层形成模块、有机酸供给模块、种子层形成模块、加热模块、清洗液供给模块及导电路形成模块搬送的方式,来控制所述基板搬送机构。
10.一种半导体制造装置,用于在形成于基板表面的层间绝缘膜并在底部露出以铜作为主成分的下层侧导电路的凹部内形成上层侧导电路,其特征在于,设有:
真空搬送室模块,其具有基板被搬入的真空环境的搬送室、和设于该搬送室内的基板搬送机构,
屏蔽层形成模块,其具备与该真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和供给含有锰的有机化合物的气体而以覆盖所述层间绝缘膜的露出面的方式形成用于抑制铜向所述层间绝缘膜扩散的由锰化合物构成的屏蔽层的机构,
有机酸供给模块,其具备与所述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和为了提高构成所述屏蔽层的锰化合物中的锰的比率而向该屏蔽层供给有机酸的机构,
导电路形成模块,其具备与所述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和在所述凹部内形成以铜作为主成分的上层侧导电路的机构,
加热模块,其具备与所述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和为了使所述屏蔽层的表面或层中的锰向所述上层侧导电路的表面析出而将所述基板加热的加热机构;
还具备控制机构,其按照将搬入到所述真空搬送室模块的基板依次向屏蔽层形成模块、有机酸供给模块、导电路形成模块及加热模块搬送的方式,来控制所述基板搬送机构。
11.根据权利要求9或10所述的半导体制造装置,其特征在于,还设有铜的氧化物除去模块,其具备与所述真空搬送室模块气密性地连接而在其内部载放基板的处理容器、和将在所述凹部的底部露出的下层侧导电路的表面的铜的氧化物除去的机构,
所述控制机构按照将搬入到真空搬送室模块的基板搬入所述铜的氧化物除去模块,然后向所述屏蔽层形成模块搬送的方式,控制所述基板搬送机构。
12.根据权利要求11所述的半导体制造装置,其特征在于,所述将铜的氧化物除去的机构为对所述基板供给有机酸的机构。
13.根据权利要求9、10、或12所述的半导体制造装置,其特征在于,所述有机酸为羧酸。
14.根据权利要求9或10所述的半导体制造装置,其特征在于,所述锰化合物为锰氧化物。
CN200980101621.6A 2008-03-03 2009-02-20 半导体装置的制造方法、半导体制造装置及存储介质 Expired - Fee Related CN101911266B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-052411 2008-03-03
JP2008052411A JP5343369B2 (ja) 2008-03-03 2008-03-03 半導体装置の製造方法、半導体製造装置及び記憶媒体
PCT/JP2009/053032 WO2009110330A1 (ja) 2008-03-03 2009-02-20 半導体装置の製造方法、半導体製造装置及び記憶媒体

Publications (2)

Publication Number Publication Date
CN101911266A CN101911266A (zh) 2010-12-08
CN101911266B true CN101911266B (zh) 2012-03-07

Family

ID=41055891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980101621.6A Expired - Fee Related CN101911266B (zh) 2008-03-03 2009-02-20 半导体装置的制造方法、半导体制造装置及存储介质

Country Status (6)

Country Link
US (1) US8349725B2 (zh)
JP (1) JP5343369B2 (zh)
KR (1) KR101171587B1 (zh)
CN (1) CN101911266B (zh)
TW (1) TWI431694B (zh)
WO (1) WO2009110330A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5366235B2 (ja) * 2008-01-28 2013-12-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5353109B2 (ja) 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010171398A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
JP5653018B2 (ja) 2009-09-24 2015-01-14 東京エレクトロン株式会社 酸化マンガン膜の成膜方法
US20120161319A1 (en) * 2010-12-23 2012-06-28 Stmicroelectronics Pte Ltd. Ball grid array method and structure
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8736055B2 (en) * 2012-03-01 2014-05-27 Lam Research Corporation Methods and layers for metallization
US8859322B2 (en) * 2012-03-19 2014-10-14 Rec Solar Pte. Ltd. Cell and module processing of semiconductor wafers for back-contacted solar photovoltaic module
KR101495288B1 (ko) * 2012-06-04 2015-02-24 피에스케이 주식회사 기판 처리 장치 및 방법
KR20150031239A (ko) * 2012-06-18 2015-03-23 도쿄엘렉트론가부시키가이샤 망간 함유막의 형성 방법
JPWO2014013941A1 (ja) * 2012-07-18 2016-06-30 東京エレクトロン株式会社 半導体装置の製造方法
US20140061915A1 (en) * 2012-08-30 2014-03-06 International Business Machines Corporation Prevention of thru-substrate via pistoning using highly doped copper alloy seed layer
US8765602B2 (en) 2012-08-30 2014-07-01 International Business Machines Corporation Doping of copper wiring structures in back end of line processing
JP2014062312A (ja) * 2012-09-24 2014-04-10 Tokyo Electron Ltd マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス
US9240374B2 (en) * 2013-12-30 2016-01-19 Globalfoundries Singapore Pte. Ltd. Semiconductor device and method of forming thereof
US9613856B1 (en) 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US10741442B2 (en) * 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
JP7241594B2 (ja) * 2019-04-22 2023-03-17 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR20210033581A (ko) * 2019-09-18 2021-03-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
TWI875916B (zh) * 2020-01-10 2025-03-11 美商應用材料股份有限公司 催化劑增強之無縫釕間隙填充
TWI885128B (zh) * 2020-04-28 2025-06-01 日商東京威力科創股份有限公司 半導體裝置之製造方法、半導體製造裝置及系統
US12315024B2 (en) 2022-04-20 2025-05-27 State Farm Mutual Automobile Insurance Company Systems and methods for generating a home score for a user
US12277616B2 (en) 2022-04-20 2025-04-15 State Farm Mutual Automobile Insurance Company Systems and methods for generating a home score for a user
WO2025134306A1 (ja) * 2023-12-21 2025-06-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
JP3734447B2 (ja) * 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2006156486A (ja) * 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
JP4236201B2 (ja) 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2007109687A (ja) * 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP5076482B2 (ja) * 2006-01-20 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
JP5441345B2 (ja) * 2008-03-27 2014-03-12 富士フイルム株式会社 研磨液、及び研磨方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-156486A 2006.06.15

Also Published As

Publication number Publication date
JP2009212232A (ja) 2009-09-17
TW200952081A (en) 2009-12-16
US20110237066A1 (en) 2011-09-29
US8349725B2 (en) 2013-01-08
KR20100109966A (ko) 2010-10-11
JP5343369B2 (ja) 2013-11-13
CN101911266A (zh) 2010-12-08
WO2009110330A1 (ja) 2009-09-11
KR101171587B1 (ko) 2012-08-07
TWI431694B (zh) 2014-03-21

Similar Documents

Publication Publication Date Title
CN101911266B (zh) 半导体装置的制造方法、半导体制造装置及存储介质
CN101681874B (zh) 半导体装置的制造方法
CN101421831B (zh) 半导体装置的制造方法
US8440563B2 (en) Film forming method and processing system
KR101178650B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 전자 기기, 반도체 제조 장치 및 기억 매체
US8242015B2 (en) Film forming method and film forming apparatus
CN100477158C (zh) 半导体器件的制造方法以及半导体器件
JP5429078B2 (ja) 成膜方法及び処理システム
CN102349138A (zh) CVD-Ru膜的形成方法和半导体装置的制造方法
CN104253086A (zh) 用于金属氧化物还原的预处理方法和所形成的器件
JP2008300568A (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP4324617B2 (ja) スパッタ成膜方法及びスパッタ成膜装置
TWI445130B (zh) Processing system
KR101757037B1 (ko) 구리 배선을 가진 기판을 구비하는 반도체 장치의 제조 방법
JP2023502512A (ja) 金属相互接続構造におけるドーピングプロセス
JP2008166847A (ja) Cu配線膜形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120307

Termination date: 20170220

CF01 Termination of patent right due to non-payment of annual fee