[go: up one dir, main page]

CN101814313A - 单管单电容型铁电存储器 - Google Patents

单管单电容型铁电存储器 Download PDF

Info

Publication number
CN101814313A
CN101814313A CN 201010140458 CN201010140458A CN101814313A CN 101814313 A CN101814313 A CN 101814313A CN 201010140458 CN201010140458 CN 201010140458 CN 201010140458 A CN201010140458 A CN 201010140458A CN 101814313 A CN101814313 A CN 101814313A
Authority
CN
China
Prior art keywords
high level
low level
stage
read
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010140458
Other languages
English (en)
Other versions
CN101814313B (zh
Inventor
贾泽
张弓
任天令
陈弘毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN 201010140458 priority Critical patent/CN101814313B/zh
Publication of CN101814313A publication Critical patent/CN101814313A/zh
Application granted granted Critical
Publication of CN101814313B publication Critical patent/CN101814313B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dram (AREA)

Abstract

本发明设计了一种基于读出自参考反相器无需参考单元的单管单电容型(1T1C)铁电存储器(FeRAM)存储阵列，属于集成电路设计制造技术领域。该发明去掉了传统1T1C结构FeRAM中的铁电参考单元，利用自参考反向电路完成读操作。基于该方法设计的FeRAM具有良好抗疲劳特性。此外，由于不需要铁电参考单元产生参考信号，和参考信号产生相关的时序控制电路可以省去，其结果是减少了设计的难度和复杂度，降低了功耗。

Description

单管单电容型铁电存储器
技术领域
本发明涉及集成电路设计制造技术领域，尤其涉及一种基于读出自参考反相器的无需参考单元的单管单电容型铁电存储器存储阵列。
背景技术
铁电存储器是一种新型非挥发存储器件。它利用铁电材料中的自发极化现象实现二值数据的存储。单管单电容(1T1C)的单元结构代表了高密度FeRAM设计的发展方向。
目前，在1T1C结构FeRAM中，参考信号产生电路的设计是最大的挑战。传统的参考信号产生电路主要有如下两类：每列共用铁电参考单元和每行共用铁电参考单元。每列共用铁电参考单元的1T1C FeRAM中，铁电参考单元的疲劳速度比铁电存储单元快很多，这样经过多次读写操作后，参考信号的准确度会严重下降。每行共用铁电参考单元的1T1C FeRAM可以解决疲劳度不一致的问题，但是需要电流型灵敏放大器，其结果是参考信号产生电路较为复杂，功耗、时序复杂度以及设计难度都大大增加。
发明内容
为了解决1T1C单元结构FeRAM中传统参考信号产生方法存在的问题，本发明提出了一种基于读出自参考反相器的无需参考单元的1T1C FeRAM存储阵列，其特征在于，所述的铁电存储器由铁电存储阵列和读出电路两部分组成；
其中，铁电存储阵列的每列单管单电容型存储单元共用一条位线BLi，其中，i＝0...m，每行单管单电容型存储单元共用一条字线WLj及一条板线PLj，其中j＝0...n；
所述读出电路由读出自参考反相器和灵敏放大电路组成，其中，所述铁电存储阵列的每列接一个读出自参考反相器，灵敏放大器接在所述读出自参考反相器的两端；
所述读出自参考反相器由第一NMOS管M0、第二NMOS管M2、第一PMOS管M1和第二PMOS管M3组成，第一NMOS管M0的栅极连至每列共用位线BLi上，其中i＝0...m，其源极与第二NMOS管M2的漏极相接，其漏极与第一PMOS管M1的漏极相接作为所述读出自参考反相器的输出；第一PMOS管M1的栅极也连至所述该列共用位线BLi上，其源极与第二PMOS管M3的漏极相接；第二NMOS管M2和第二PMOS管M3的栅极分别连至使能信号Read_en及
Figure GSA00000074744100021
第二NMOS管M2的源极接地，第二PMOS管M3的源极接至电源vdd_inv。
所述第一NMOS管M0和第一PMOS管M1为低阈值MOS管。
一种基于读出自参考反相器的单管单电容型铁电存储器的写操作时序，其特征在于，整个操作过程分为4个阶段T0、T1、T2、T3；
-T0阶段中，预充电信号PRE为高电平，整个存储阵列处于预充电状态；
-T1阶段中，预充电信号PRE变为低电平，待写入的数据出现在位线BL上，相应的字线WL信号由低电平变为高电平，待操作的存储单元处于开启状态；
-T2阶段中，字线WL保持高电平，在板线PL信号的脉冲作用下，数据写入铁电存储单元；
-T3阶段中，预充电信号PRE由低电平变为高电平，字线WL由高电平变为低电平，存储单元关闭，写操作结束。
一种基于读出自参考反相器的单管单电容型铁电存储器的读操作时序，其特征在于，整个操作过程分为5个阶段t0、t1、t2、t3、t4；
-t0阶段中，预充电信号PRE为高电平，存储阵列处于预充电状态；
-t1阶段中，预充电信号PRE变为低电平，相应的字线WL由低电平变为高电平，板线PL由低电平变为高电平，位线BL上的电压变为V0或V1，取决于存储单元中存储的数据是‘0’或‘1’；
-t2阶段中，读出自参考反相器使能，然后激活灵敏放大器，数据从存储单元读出；
-t3阶段中，板线PL由高电平变为低电平，数据回写到存储单元中；
-t4阶段中，预充电信号PRE由低电平变为高电平，字线WL信号由高电平变为低电平，读操作结束。
与传统的1T1C FeRAM相比较，基于读出自参考反相器的1T1C FeRAM无需铁电参考单元，具有良好的抗疲劳特性；此外，由于不需要铁电参考单元产生参考信号，和参考信号产生相关的时序控制电路可以省去，其结果是减少了设计的难度和复杂度，降低了功耗。
附图说明
下面结合附图对本发明作详细说明：
图1为基于读出自参考反相器无需参考单元的1T1C铁电存储器架构；
图2为铁电存储器的写操作时序；
图3为铁电存储器的读操作时序；
图4为铁电存储器的读操作仿真结果。
附图标记：
1-铁电存储阵列。
具体实施方式
如图1所示，1T1C的铁电存储单元按行列整齐排列，铁电存储阵列1的每列接一个读出自参考反相器，灵敏放大器接在反向电路的两端。通过读出自参考反向电路和灵敏放大电路可完成读出和回写的操作。图1虚线框图部分表示读出自参考反相器inv的电路结构示意图，它由两个NMOS管和两个PMOS管组成，Read_en是反相器的使能信号，vdd_inv为反相器的供电电压，该电压的值略低于V1，其中V1为铁电存储单元存‘1’时和位线BL寄生电容进行电荷分享后位线上的电压值。该框图中水平方向的两条线代表反相器的输入和输出。输入连至位线BL，具体是从存储单元里面读出来的电压值，同时连至SA的输出。输出就是从存储单元读出的电压值经过反相器后的数据，同时连至SA的输入。通过读出自参考反向电路和灵敏放大电路这样的连接方式可完成读出和回写的操作。为了保证该三态反相器在较低电压下能够正常工作，M0和M1为低阈值的MOS管。
如图2所示，写操作时序特征在于：整个操作过程分为4个阶段(T0、T1、T2、T3)。T0阶段中，PRE为高电平，整个存储阵列处于预充电状态；T1阶段中，预充电信号PRE变为低电平，待写入的数据出现在位线BL上，相应的字线信号WL由低电平变为高电平，待操作的存储单元处于开启状态；T2阶段中，WL保持高电平，在PL信号线的脉冲作用下，数据写入铁电存储单元；T3阶段中，PRE由低电平变为高电平，WL由高电平变为低电平，存储单元关闭，写操作结束。
如图3所示，读操作时序特征在于：整个操作过程分为5个阶段(t0、t1、t2、t3、t4)。t0阶段中，PRE为高电平，整个存储阵列处于预充电状态；t1阶段中，PRE由高电平变为低电平，相应的字线信号WL由低电平变为高电平，待操作的铁电存储单元处于开启状态。由于铁电电容在不同的存储状态下表现出不同的电容值，所以与位线寄生电容进行电荷分享后，数据信号线BL上的电压变为V0或V1(取决于铁电存储单元中存储的数据是‘0’或是‘1’)；t2阶段中，Read_en信号变为高电平，读出自参考反相器使能。然后激活灵敏放大器，数据从铁电存储单元读出；t3阶段中，脉冲信号线PL由高电平变为低电平，读出的数据回写到铁电存储单元；t4阶段中，PRE由低电平变为高电平，字线信号WL由高电平变为低电平，存储单元关闭，读操作结束。读操作的仿真结果见图4。

Claims (4)

1.一种基于读出自参考反相器的单管单电容型铁电存储器，其特征在于，所述的铁电存储器由铁电存储阵列和读出电路两部分组成；
其中，铁电存储阵列的每列单管单电容型存储单元共用一条位线BLi，其中，i＝0...m，每行单管单电容型存储单元共用一条字线WLj及一条板线PLj，其中j＝0...n；
所述读出电路由读出自参考反相器和灵敏放大电路组成，其中，所述铁电存储阵列的每列接一个读出自参考反相器，灵敏放大器接在所述读出自参考反相器的两端；
所述读出自参考反相器由第一NMOS管M0、第二NMOS管M2、第一PMOS管M1和第二PMOS管M3组成，第一NMOS管M0的栅极连至每列共用位线BLi上，其中i＝0...m，其源极与第二NMOS管M2的漏极相接，其漏极与第一PMOS管M1的漏极相接作为所述读出自参考反相器的输出；第一PMOS管M1的栅极也连至所述该列共用位线BLi上，其源极与第二PMOS管M3的漏极相接；第二NMOS管M2和第二PMOS管M3的栅极分别连至使能信号Read_en及第二NMOS管M2的源极接地，第二PMOS管M3的源极接至电源vdd_inv。
2.如权利要求1所述的铁电存储器，其特征在于，所述第一NMOS管M0和第一PMOS管M1为低阈值MOS管。
3.一种基于读出自参考反相器的单管单电容型铁电存储器的写操作时序，其特征在于，整个操作过程分为4个阶段T0、T1、T2、T3；
-T0阶段中，预充电信号PRE为高电平，整个存储阵列处于预充电状态；
-T1阶段中，预充电信号PRE变为低电平，待写入的数据出现在位线BL上，相应的字线WL信号由低电平变为高电平，待操作的存储单元处于开启状态；
-T2阶段中，字线WL保持高电平，在板线PL信号的脉冲作用下，数据写入铁电存储单元；
-T3阶段中，预充电信号PRE由低电平变为高电平，字线WL由高电平变为低电平，存储单元关闭，写操作结束。
4.一种基于读出自参考反相器的单管单电容型铁电存储器的读操作时序，其特征在于，整个操作过程分为5个阶段t0、t1、t2、t3、t4；
-t0阶段中，预充电信号PRE为高电平，存储阵列处于预充电状态；
-t1阶段中，预充电信号PRE变为低电平，相应的字线WL由低电平变为高电平，板线PL由低电平变为高电平，位线BL上的电压变为V0或V1，取决于存储单元中存储的数据是‘0’或‘1’；
-t2阶段中，读出自参考反相器使能，然后激活灵敏放大器，数据从存储单元读出；
-t3阶段中，板线PL由高电平变为低电平，数据回写到存储单元中；
-t4阶段中，预充电信号PRE由低电平变为高电平，字线WL信号由高电平变为低电平，读操作结束。
CN 201010140458 2010-04-02 2010-04-02 单管单电容型铁电存储器 Expired - Fee Related CN101814313B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010140458 CN101814313B (zh) 2010-04-02 2010-04-02 单管单电容型铁电存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010140458 CN101814313B (zh) 2010-04-02 2010-04-02 单管单电容型铁电存储器

Publications (2)

Publication Number Publication Date
CN101814313A true CN101814313A (zh) 2010-08-25
CN101814313B CN101814313B (zh) 2013-07-03

Family

ID=42621540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010140458 Expired - Fee Related CN101814313B (zh) 2010-04-02 2010-04-02 单管单电容型铁电存储器

Country Status (1)

Country Link
CN (1) CN101814313B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157196A (zh) * 2010-12-15 2011-08-17 清华大学 基于自参考反相器的itir型阻变存储器及其读写方法
CN103258567A (zh) * 2012-02-21 2013-08-21 富士通半导体股份有限公司 激活信号生成电路和半导体存储器装置
CN109671460A (zh) * 2018-12-17 2019-04-23 上海贝岭股份有限公司 用于读写操作的缓存电路和存储器
CN109768797A (zh) * 2018-12-28 2019-05-17 普冉半导体（上海）有限公司 一种节省面积的存储器数据读取锁存传输电路及控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471711A (zh) * 2000-08-24 2004-01-28 ĥ 无源矩阵存储器的读出装置及与其一起使用的读出方法
EP1547091B1 (en) * 2002-09-11 2007-06-20 Thin Film Electronics ASA A method for operating a ferroelectric or electret memory device, and a device of this kind

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471711A (zh) * 2000-08-24 2004-01-28 ĥ 无源矩阵存储器的读出装置及与其一起使用的读出方法
EP1547091B1 (en) * 2002-09-11 2007-06-20 Thin Film Electronics ASA A method for operating a ferroelectric or electret memory device, and a device of this kind

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157196A (zh) * 2010-12-15 2011-08-17 清华大学 基于自参考反相器的itir型阻变存储器及其读写方法
CN102157196B (zh) * 2010-12-15 2014-07-23 清华大学 基于自参考反相器的1t1r型阻变存储器及其读写方法
CN103258567A (zh) * 2012-02-21 2013-08-21 富士通半导体股份有限公司 激活信号生成电路和半导体存储器装置
CN103258567B (zh) * 2012-02-21 2016-05-04 富士通半导体股份有限公司 激活信号生成电路和半导体存储器装置
CN109671460A (zh) * 2018-12-17 2019-04-23 上海贝岭股份有限公司 用于读写操作的缓存电路和存储器
CN109671460B (zh) * 2018-12-17 2020-08-25 上海贝岭股份有限公司 用于读写操作的缓存电路和存储器
CN109768797A (zh) * 2018-12-28 2019-05-17 普冉半导体（上海）有限公司 一种节省面积的存储器数据读取锁存传输电路及控制方法
CN109768797B (zh) * 2018-12-28 2023-10-24 普冉半导体(上海)股份有限公司 一种节省面积的存储器数据读取锁存传输电路及控制方法

Also Published As

Publication number Publication date
CN101814313B (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
TWI514416B (zh) 記憶胞以及動態記憶體陣列
US11200926B2 (en) Dual rail memory, memory macro and associated hybrid power supply method
CN102859601B (zh) 具有改进的稳定性和减小的位单元大小的低功率5t sram
CN101202104B (zh) 动态随机存取存储器电路、集成电路与读写存储器单元方法
CN1759448B (zh) 读出放大器、包括其的存储设备、计算机系统和方法
JP2013525936A5 (zh)
CN101243518A (zh) 具有分离的读-写电路的sram单元
CN102347065A (zh) 集成电路、装置及其制造方法
JP5423457B2 (ja) メモリ回路、およびメモリ回路にアクセスする方法
CN102903392B (zh) 存储单元测试电路及其测试方法
WO2015001722A1 (ja) 半導体記憶装置
KR20130081472A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 리프레쉬 방법
CN101814313B (zh) 单管单电容型铁电存储器
US20250259661A1 (en) Memory device, read clock generation circuit, and method for controlling read operation in memory device
US7336553B2 (en) Enhanced sensing in a hierarchical memory architecture
CN101777377B (zh) 一种位线-板线合并结构的铁电存储器存储阵列
JP2006324007A (ja) Ｄｒａｍアレイ用ビット線プリチャージ手法
US20110051542A1 (en) Memory circuits, systems, and methods for accessing the memory circuits
Apollos Design principles of SRAM memory in nano-CMOS technologies
Qiao et al. Non-volatile in memory dual-row X (N) OR operation with write back circuit based on 1T1C FeRAM
CN115547383B (zh) 一种存储电路及磁性随机存储器读关键电路
JP5867275B2 (ja) 半導体記憶装置およびそのデータ書き込み方法
US20150029795A1 (en) Selective dual cycle write operation for a self-timed memory
US7088605B2 (en) FeRAM memory design using ROM array architecture
US9263123B2 (en) Memory device and a method of operating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130703

Termination date: 20140402