CN101814318B - 多层存储单元与非型闪存储存系统及其控制器与存取方法 - Google Patents

Abstract

一种多层存储单元(Multi Level Cell，MLC)NAND型闪存储存系统，其中此储存系统的控制器会向与其连接的主机系统宣告其为单层存储单元(Single Level Cell，SLC)NAND型闪存芯片并且提供多个SLC逻辑区块给此主机系统。并且，当控制器从主机系统接收到写入指令与欲写入的使用者数据时，控制器会写入使用者数据至MLC物理区块的页面中并且记录写入使用者数据的MLC物理区块的页面所对映的SLC逻辑区块的页面，以及当控制器从主机系统接收到抹除指令时，控制器会将欲抹除的SLC逻辑区块所对映的MLC物理区块的页面写入预设数据，其中该预设数据具有相同于该页面被抹除后所呈现的样式。

Description

多层存储单元与非型闪存储存系统及其控制器与存取方法

技术领域

本发明是有关于一种多闪存储存系统，且特别是有关于一种用以仿真成单层存储单元(Single Level Cell，SLC)NAND型闪存芯片的多层存储单元(Multi Level Cell，MLC)NAND型闪存储存系统及其闪存控制器以及将MLCNAND型闪存芯片仿真成SLC NAND型闪存芯片的存取方法。

背景技术

数字相机、手机相机与MP3等电子产品在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于闪存(Flash Memory)具有数据非易失性、省电、体积小与无机械结构等的特性，因此最适合作为这类可携式且由电池供电的电子产品的储存媒体。存储卡就是一种以NAND型闪存芯片作为储存媒体的储存装置。由于存储卡体积小容量大且携带方便，所以已广泛用于个人重要数据的储存。因此，近年闪存产业成为电子产业中相当热门的一环。

以目前NAND型闪存技术中，NAND型闪存可根据每一存储单元中可储存的位数区分为SLC NAND型闪存与MLC NAND型闪存。具体来说，在对SLC NAND型闪存的存储单元进行编程(program)时仅能执行单阶的编程，因此每一存储单元仅能储存一个位。而MLC NAND型闪存的物理区块的编程可分为多阶段。例如，以每一存储单元可储存2个位的MLC NAND型闪存为例，如图1A所示，物理区块的编程可分为2阶段。第一阶段是下页地址(lower page)的写入部分，其物理特性类似于SLC NAND型闪存，在完成第一阶段之后才会编程上页地址(upper page)，其中下页地址的写入速度会快于上页地址。因此，如图1B所示每一物理区块的页面地址可区分为快慢页面(即，上页地址)与快速页面(即，下页地址)。类似地，在每一存储单元可储存更多位数的MLC NAND型闪存的案例中，存储单元会包括更多个页面地址并且会以更多阶段来写入。由于MLC NAND型闪存可提供较大的储存空间，因此近年来存储器模块(例如，存储卡)制造纷纷以MLC NAND型闪存取代SLC NAND型闪存作为储存媒体。

然而，MLC NAND型闪存的物理特性是不同于SLC NAND型闪存。例如，在MLC NAND型闪存中每次写入数据至页面时仅能对此页面编程1次，因此在MLC NAND型闪存中会以一个页面的数据量为单位进行编程。然而，在SLC NAND型闪存中每次写入数据至页面时能对此页面进行多次的编程，因此在SLCNAND型闪存中每次编程的数据量可小于一个页面。

此外，在MLC NAND型闪存中每一存储单元可储存多个位，因此MLC NAND型闪存的稳定性较SLC NAND型闪存低，故MLC NAND型闪存需以较高位的错误检查与校正码(Error Checking and Correcting Code)来进行错误校正。

另外，以每一存储单元可储存2个位的MLC NAND型闪存为例，1个MLC区块可视为2个SLC区块。然而，在闪存的区块中写入数据仅能依照其页面顺序依序写入，因此在1个MLC区块当作为2个SLC区块来运作的情况下，在MLC区块中写入数据不能像在2个SLC区块之间轮流依序写入数据。再者，在闪存中是以区块为单位来进行抹除，因此当以1个MLC区块当作为2个SLC区块来运作时，若对MLC区块进行抹除将会同时抹除2个SLC区块。

基此上述原因，虽然存储器模块的制造商已大量提供使用MLC NAND型闪存芯片的存储器模块，但仅支持SLC NAND型闪存芯片的主机系统将无法支持使用MLC NAND型闪存芯片的新一代存储器模块。

发明内容

本发明提供一种多层存储单元NAND型闪存储存系统，其能够以存取单层存储单元NAND型闪存芯片的方式来被存取。

本发明提供一种闪存控制器，其能够将多层存储单元NAND型闪存芯片仿真成单层存储单元NAND型闪存芯片。

本发明提供一种存取方法，其能够将多层存储单元NAND型闪存芯片仿真成单层存储单元NAND型闪存芯片。

本发明提出一种用以仿真单层存储单元NAND型闪存芯片的多层存储单元NAND型闪存储存系统，其包括用以连接主机系统的连接器、具有多个多层存储单元物理区块并且每一所述多层存储单元物理区块具有多个页面的多层存储单元NAND型闪存芯片以及电性连接至此多层存储单元NAND型闪存芯片与此连接器的闪存控制器。闪存控制器会提供对应此单层存储单元NAND型闪存芯片的多个单层存储单元逻辑区块给所述主机系统，其中每一多层存储单元物理区块对映至少两个单层存储单元逻辑区块。

在本发明的一实施例中，当闪存控制器从主机系统接收到写入指令与欲写入的第一使用者数据时，闪存控制器会写入第一使用者数据至多层存储单元物理区块的页面中并且记录被写入第一使用者数据的多层存储单元物理区块的页面所对映的单层存储单元逻辑区块的页面。

在本发明的一实施例中，当闪存控制器从主机系统接收到抹除指令时，闪存控制器会将欲抹除的多层存储单元物理区块的页面写入预设数据，其中此预设数据具有相同于此页面被抹除后所呈现的样式。

在本发明的一实施例中，上述的闪存控制器使用页面索引表来记录被写入第一使用者数据的多层存储单元物理区块的页面所对映的单层存储单元逻辑区块的页面。

在本发明的一实施例中，上述的闪存控制器将上述多层存储单元物理区块至少分组为储存区与暂存区，并且其中当闪存控制器从主机系统接收到写入指令与欲写入的第一使用者数据时，闪存控制器会将小于一个页面容量的第一使用者数据写入至暂存区中。

在本发明的一实施例中，当上述的闪存控制器判断储存在暂存区中的第一使用者数据与后续欲写入的第二使用者数据的数据量超过一个页面容量，或者写入第一使用者数据与第二使用者数据的多层存储单元物理区块的页面所对映的单层存储单元逻辑区块的页面已被主机系统写入预定次数时，闪存控制器会将写入至暂存区的第一使用者数据与后续欲写入的第二使用者数据以一个页面容量为单位一起写入至储存区中。

在本发明的一实施例中，当上述闪存控制器从主机系统接收到写入指令与第一使用者数据时，闪存控制器会将第一使用者数据和对应第一使用者数据的第一冗余数据与第二冗余数据的一部分写入至储存区，并且将第一使用者数据和对应第一使用者数据的第一冗余数据与第二冗余数据的另一部分写入至暂存区中，其中第一冗余数据是相对应于第一使用者数据的系统数据，且第二冗余数据是由闪存控制器依据第一使用者数据与第一冗余数据所产生。

在本发明的一实施例中，上述的第一冗余数据与第二冗余数据分别包含错误校正码。

本发明提出一种闪存控制器，其适用于将多层存储单元NAND型闪存芯片仿真为单层存储单元NAND型闪存芯片，其中此多层存储单元NAND型闪存芯片具有多个多层存储单元物理区块并且每一多层存储单元物理区块具有多个页面。此闪存控制器包括微处理器单元、SLC区块仿真单元、第一闪存接口单元与第二闪存接口单元。微处理器单元是电性连接至第一闪存接口与第二闪存接口。SLC区块仿真单元是电性连接至上述微处理器单元并且提供对应此单层存储单元NAND型闪存芯片的多个单层存储单元逻辑区块给此主机系统，其中每一多层存储单元物理区块对映至少两个单层存储单元逻辑区块。第一闪存接口单元用以从主机系统接收对应上述单层存储单元逻辑区块的逻辑地址与指令并提供此逻辑地址与此指令给微处理器单元，并且第二闪存接口单元用以电性连接至此多层存储单元NAND型闪存芯片。

在本发明的一实施例中，当微处理器单元从主机系统接收到写入指令与欲写入的第一使用者数据时，SLC区块仿真单元会将来此第一使用者数据写入至多层存储单元物理区块的页面并且记录被写入此第一使用者数据的多层存储单元物理区块的页面所对映的单层存储单元逻辑区块的页面。

在本发明的一实施例中，当微处理器单元从主机系统接收到抹除指令时，SLC区块仿真单元会将欲抹除的多层存储单元物理区块的页面写入预设数据，其中此预设数据具有相同于此页面被抹除后所呈现的样式。

在本发明的一实施例中，上述的SLC区块仿真单元使用页面索引表来记录被写入第一使用者数据的多层存储单元物理区块的页面所对映的所述单层存储单元逻辑区块的页面。

在本发明的一实施例中，上述的SLC区块仿真单元将多层存储单元物理区块至少分组为储存区与暂存区，并且其中当微处理器单元从主机系统接收到写入指令与欲写入的第一使用者数据时，SLC区块仿真单元会将小于一个页面容量的第一使用者数据写入至暂存区中。

在本发明的一实施例中，当上述SLC区块仿真单元判断储存在暂存区中的第一使用者数据与后续欲写入的第二使用者数据的数据量超过一个页面容量，或者写入第一使用者数据与第二使用者数据的多层存储单元物理区块的页面所对映的单层存储单元逻辑区块的页面已被主机系统写入预定次数时，SLC区块仿真单元会将写入至暂存区的第一使用者数据与后续欲写入的第二使用者数据以一个页面容量为单位一起写入至储存区中。

在本发明的一实施例中，当上述微处理器单元从主机系统接收到写入指令与第一使用者数据时，SLC区块仿真单元会将第一使用者数据和对应第一使用者数据的第一冗余数据与第二冗余数据的一部分写入至储存区，并且将第一使用者数据和对应第一使用者数据的第一冗余数据与第二冗余数据的另一部分写入至暂存区中，其中第一冗余数据是相对应于第一使用者数据的系统数据，且第二冗余数据是由闪存控制器依据第一使用者数据与第一冗余数据所产生。

在本发明的一实施例中，上述的第一冗余数据与第二冗余数据分别包含错误校正码。

在本发明的一实施例中，上述的第一闪存接口单元与第二闪存接口单元，其皆支持快闪存储接口信号。

在本发明的一实施例中，上述的快闪存储接口信号包含芯片致能信号/CE、命令闩锁信号/CLE、地址闩锁信号/ALE、数据读取控制信号/RE、数据写入控制信号/WE、写入保护信号/WP、芯片状态信号R/B及多个数据输出入信号IO。

在本发明的一实施例中，当上述微处理器单元从主机系统接收到写入指令与欲写入的第一使用者数据时，SLC区块仿真单元会将对应此第一使用者数据的第一冗余数据写入至上述暂存区中。

在本发明的一实施例中，上述的SLC区块仿真单元会将多层存储单元物理区块至少分组为系统区，并且将上述页面索引表储存在该系统区中。

本发明提出一种存取方法，用以将多层存储单元NAND型闪存芯片仿真成单层存储单元NAND型闪存芯片。此存取方法包括提供多层存储单元NAND型闪存芯片，其中此多层存储单元NAND型闪存芯片具有多个多层存储单元物理区块并且每一多层存储单元物理区块具有多个页面。此方法亦包括配置多个单层存储单元逻辑区块，以及记录此些多层存储单元物理区块与此些单层存储单元逻辑区块的对映关系，其中每一多层存储单元物理区块对映至少两个单层存储单元逻辑区块。此存取方法还包括依据所记录的对映关系在多层存储单元物理区块中写入数据及从多层存储单元物理区块中读取所述数据。

本发明的一实施例中，上述的存取方法还包括当接收到写入指令与欲写入的第一使用者数据时，写入此第一使用者数据至多层存储单元物理区块的页面中并且记录被写入此第一使用者数据的多层存储单元物理区块的页面所对映的单层存储单元逻辑区块的页面。

本发明的一实施例中，上述的存取方法还包括当接收到抹除指令时，将欲抹除的多层存储单元物理区块的页面写入预设数据，其中此预设数据具有相同于此页面被抹除后所呈现的样式。

在本发明的一实施例中，上述的存取方法还包括使用页面索引表来记录被写入第一使用者数据的多层存储单元物理区块的页面所对映的单层存储单元逻辑区块的页面。

在本发明的一实施例中，上述的存取方法还包括将多层存储单元物理区块至少分组为储存区与暂存区，其中当接收到写入指令与欲写入的第一使用者数据时，将小于一个页面容量的第一使用者数据写入至此暂存区中。

本发明的一实施例中，上述的存取方法还包括当判断储存在暂存区中的第一使用者数据与后续欲写入的第二使用者数据的数据量超过一个页面容量，或者写入第一使用者数据与第二使用者数据的多层存储单元物理区块的页面所对映的单层存储单元逻辑区块的页面已被该主机系统写入预定次数时，将写入至暂存区的第一使用者数据与后续欲写入的第二使用者数据以一个页面容量为单位一起写入至储存区中。

在本发明的一实施例中，上述的存取方法还包括当接收到写入指令与第一使用者数据时，将第一使用者数据和对应第一使用者数据的第一冗余数据与第二冗余数据的一部分写入至储存区，并且将第一使用者数据和对应第一使用者数据的第一冗余数据与第二冗余数据的另一部分写入至暂存区中，其中第一冗余数据是相对应于第一使用者数据的系统数据，且第二冗余数据是依据第一使用者数据与第一冗余数据所产生。

在本发明的一实施例中，上述的存取方法还包括当接收到写入指令与欲写入的第一使用者数据时，将对应此第一使用者数据的第一冗余数据写入至上述暂存区中。

在本发明的一实施例中，上述的存取方法还包括将上述多层存储单元物理区块至少分组为系统区，以及将上述页面索引表储存在此系统区中。

基于上述，本发明可以存取单层存储单元NAND型闪存芯片的方式来存取多层存储单元NAND型闪存芯片，因此可使仅支持单层存储单元NAND型闪存芯片的主机系统存取多层存储单元NAND型闪存芯片。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A与图1B是根据已知技术绘示多层存储单元NAND型闪存的编程与页面配置的范例示意图。

图2是根据本发明一范例实施例绘示闪存储存系统的概要方块图。

图3A、图3B与图3C是根据本发明一范例实施例绘示多层存储单元NAND型闪存的示意图。

图4是根据本发明一范例实施例绘示页面索引表的范例。

图5是根据本发明一范例实施例绘示写入不满一个页面的使用者数据的运作示意图。

图6是根据本发明一范例实施例绘示将多层存储单元NAND型闪存仿真成单层存储单元NAND型闪存来进行存取的流程图。

[主要元件标号说明]

200：闪存储存系统           210：连接器

220：闪存控制器             220a：微处理器单元

220b：SLC区块仿真单元       220c：第一闪存接口单元

220d：第二闪存接口单元      230：MLC NAND型闪存芯片

230-0～230-N：MLC物理区块   290：主机系统

D：使用者数据区             R：冗余区

310：储存区                 320：暂存区

302：系统区                 304：数据区

306：备用区                 310-(1)～310(2D)：SLC逻辑区块

402：MLC物理页面索引字段    404：SLC逻辑区块地址字段

406：SLC逻辑页面地址字段    P0～PN：页面

S601、S603、S605、S607、S609、S611、S613、S615、S617、S619、S621：将多层存储单元NAND型闪存仿真成单层存储单元NAND型闪存的存取步骤

具体实施方式

图2是根据本发明范例实施例绘示闪存储存系统的概要方块图。

请参照图2，闪存储存系统200是使用多层存储单元(Multi Level Cell，MLC)NAND型闪存来储存数据的储存系统。特别是，闪存储存系统200会向与其连接的主机系统290宣告其为一种单层存储单元(Single Level Cell，SLC)NAND型闪存芯片，因此主机系统290可依据管理SLC NAND型闪存的方式来存取闪存储存系统200。在此，主机系统290是使用NAND型闪存模块作为储存媒体的电子装置(例如，手机、个人数字助理、MP3播放器等)。在另一实施例中，主机系统290还包含SLC闪存控制器(图未示)。

闪存储存系统200包括连接器210、闪存控制器220与MLC NAND型闪存芯片230。

连接器210是用以连接主机系统290。在本范例实施例中，连接器210是NAND型闪存接口接脚，因此主机系统290可在不修改其电路板的情况下使用闪存储存系统200作为储存媒体。然而，必须了解的是，本发明不限于此，连接器210亦可以是其它适合的接脚。

闪存控制器220会执行以硬件形式或固件形式实作的多个逻辑门或机械指令以配合连接器210与MLC NAND型闪存芯片230来进行数据的写入、读取与抹除等运作。闪存控制器220包括微处理器单元220a、SLC区块仿真单元220b、第一闪存接口单元220c与第二闪存接口单元220d。

微处理器单元220a用以与SLC区块仿真单元220b、第一闪存接口单元220c与第二闪存接口单元220d等协同合作以响应主机系统290的指令来执行相关运作。

SLC区块仿真单元220b是电性连接至微处理器单元220a。SLC区块仿真单元220b具有多个逻辑门以完成根据本实施例的存取步骤(如图6所示)，由此闪存储存系统200将可被仿真成SLC NAND型闪存芯片。

在本发明范例实施例中，SLC区块仿真单元220b是以固件形式实作在闪存控制器220中，例如，SLC区块仿真单元220b可以程序语言撰写程序相关机械指令并且储存于程序存储器(例如，只读存储器(Read Only Memory，ROM))来被实作，其中当闪存储存系统200运作时，SLC区块仿真单元220b的多个机械指令会由微处理器单元220a加载与执行以完成根据本实施例的存取步骤(如图6所示)。

在本发明另一范例实施例中，SLC区块仿真单元220b的机械指令亦可以软件形式储存于MLC NAND型闪存芯片230的特定区域(例如，下述的系统区302)中。同样地，当闪存储存系统200运作时，此些机器指令会由微处理器单元220a加载与执行。此外，在本发明范例实施例中SLC区块仿真单元220b是以多个逻辑门的硬件形式实作在闪存控制器220中，以对MLC NAND型闪存芯片230执行下述的操作与管理运作。此外，在另一实施例中，该闪存储存系统200的闪存控制器220具有第一闪存接口单元220c及第二闪存接口单元220d，该第一闪存接口单元220c用以与外界装置如主机电连接，该第二闪存接口单元220d用以与MLC NAND型闪存芯片230电连接，该等接口单元220c及220d皆支持快闪存储接口信号。该接口信号包含芯片致能信号/CE、命令闩锁信号/CLE、地址闩锁信号/ALE、数据读取控制信号/RE、数据写入控制信号/WE、写入保护信号/WP、芯片状态信号R/B及多个数据输出入信号IO，且该闪存控制器220以及与MLC NAND型闪存芯片230是以基板阵列矩阵封装(Land Grid Array，LGA)、薄型小尺寸封装(Thin Small Out-Line Package，TSOP)或芯片直接封装(Chip on Board，COB)封装标准封装在单一芯片中。

第一闪存接口单元220c是电性连接至微处理器单元220a并且用以接收主机系统290的指令与数据。具体来说，闪存储存系统200通过连接器210所接收的数据与指令会由第一闪存接口单元220c来识别。

第二闪存接口单元220d是电性连接至微处理器单元220a并且用以存取MLC NAND型闪存芯片230。也就是，主机系统290欲写入至MLC NAND型闪存芯片230的数据会经由第二闪存接口单元220d转换为MLC NAND型闪存芯片230所能接受的格式。

此外，虽未绘示于本实施例，但闪存控制器220可还包括暂存数据的缓冲存储器(未绘示)、对数据产生错误检查与校正(Error Checking andCorrecting，ECC)码并执行错误检查与校正的错误检查与校正模块(未绘示)以及管理闪存储存系统200的电源供应的电源管理模块(未绘示)。

MLC NAND型闪存芯片230是用以储存数据，其每个存储单元(cell)可储存多个位数据。在本范例实施例中，MLC NAND型闪存芯片230是2层存储单元NAND型闪存(即，每一存储单元可储存2个位数据)。

MLC NAND型闪存芯片230具有多个MLC物理区块(physicalblock)230-0～230-N。一般而言，在闪存中，物理区块为抹除的最小单位。亦即，每一物理区块含有最小数目的一并被抹除的存储单元。在本范例实施例中MLC物理区块230-0～230-N分别具有128个页面(page)，其中页面为可编程(program)的最小单元。换言之，页面为写入数据或读取数据的最小单元。每一页面包括使用者数据区D与冗余区R。使用者数据区D用以储存使用者数据，而冗余区R用以储存系统的数据(例如，ECC码、物理页面地址所对应的逻辑页面地址等)。在本范例实施例中，使用者数据区D为512字节，而冗余区R为16字节。

此外，在本发明另一范例实施例中MLC物理区块230-0～230-N亦可被分组为数个区域(zone)，以每一独立的区域来管理MLC物理区块230-0～230-N可增加操作执行的平行程度且简化管理的复杂度。

图3A、3B与3C是根据本发明实施例绘示多层存储单元NAND型闪存的运作示意图。

必须了解的是，在此描述闪存的运作时以“提取”、“搬移”、“交换”、“分割”、“划分”等词来操作MLC NAND型闪存芯片230的MLC物理区块230-0～230-N是逻辑上的概念。也就是说，MLC物理区块230-0～230-N的实际位置并未更动，而是逻辑上对MLC物理区块230-0～230-N进行操作。值得一提的是，下述MLC物理区块的运作是由闪存控制器220的微处理器单元220a执行实作区块管理单元220b的固件的机械指令来完成。

请参照图3A，在本发明实施例中，闪存控制器220会将MLC NAND型闪存芯片230的MLC物理区块230-1至230-N在逻辑上分组为储存区310与暂存区320。

属于储存区310的MLC物理区块(即，MLC物理区块230-(0)～230-(P))是用以提供主机系统200储存数据。值得一提的是，由于在闪存中每个地址仅能编程一次，因此若要对已写过数据位置再次写入数据时，必须先执行抹除的操作。然而，如前所述闪存的写入单位为页面，其小于以物理区块为单位的抹除单位。因此，若要执行物理区块的抹除操作时，必须先将欲抹除的物理区块的页面中的有效数据复制至其它物理区块后才可进行物理区块的抹除操作。

图3B是绘示图3A的储存区310的运作示意图。

请参照图3A，闪存控制器220会将储存区310的MLC物理区块逻辑地分组成系统区302、数据区304与备用区306。

系统区302中的MLC物理区块(即，MLC物理区块230-(0)～230-(S))用以记录系统数据。系统数据例如是关于MLC NAND型闪存芯片230的区域数、每一区域的MLC物理区块数、每一MLC物理区块的页面数等。

数据区304中的MLC物理区块(即，MLC物理区块230-(S+1)～230-(S+D))用以储存主机系统290所写入的使用者数据。

备用区306中的MLC物理区块(即，MLC物理区块230-(S+D+1)～230-(P))是用以替换数据区304中的MLC物理区块，因此在备用区306中的物理区块为空或可使用的区块，即无记录数据或标记为已没用的无效数据。

具体来说，当闪存储存系统200接受到主机系统290的写入指令而欲对数据区304的MLC物理区块进行写入时，闪存控制器220会从备用区306中提取MLC物理区块并且将在数据区304中欲写入的MLC物理区块中的有效旧数据与欲写入的新数据写入至从备用区306中提取的MLC物理区块并且将已写入新数据的物理区块MLC关联为数据区304，并且将原本数据区304的MLC物理区块进行抹除并关联为备用区306。

为了能够让主机系统290能够顺利地存取以轮替方式储存数据的MLC物理区块，闪存控制器220会提供数据区中的闪存区块数给主机系统290以使主机用以管理逻辑区块310-(1)～310-(2D)。也就是说，闪存控制器220会通过在一逻辑地址与物理地址对映表中记录与更新逻辑区块与数据区304的MLC物理区块之间的对映关系来反映MLC物理区块的轮替，所以主机系统290仅需要针对所提供逻辑区块进行写入，而闪存控制器220会依据逻辑地址与物理地址对映表对所对映的MLC物理区块进行抹除、读取或写入数据。特别是，在本范例实施例中，闪存控制器220会提供SLC逻辑区块310-(1)～310-(2D)给主机系统290，以使主机系统290能够以管理SLC NAND型闪存的方式来存取闪存储存系统200，其中MLC NAND型闪存芯片230的每一MLC物理区块会仿真成2个SLC逻辑区块。其中，值得说明的是，在本范例实施例中所谓的逻辑区块或物理区块是以闪存储存系统中的闪存控制器220立场观之。亦即，由主机系统对闪存控制器220传送的区块地址即视为逻辑地址，闪存控制器220实际将数据储存的地址是为物理地址。

值得一提的是，由于MLC NAND型闪存芯片230为2层存储单元NAND型闪存芯片，因此每一MLC物理区块可对映2个SLC逻辑区块。然而，本发明不限于此，每一MLC物理区块可对映的SLC逻辑区块数可根据MLC NAND型闪存芯片的存储单元层数而有所不同。

图3C是根据本发明实施例绘示图3B中对MLC物理区块执行写入指令的范例示意图。

请参照图3C，例如，当主机系统290欲写入使用者数据至SLC逻辑区块310-1时，闪存控制器220会通过逻辑地址-物理地址对映表得知SLC逻辑区块310-1目前是对映数据区304中的MLC物理区块230-(S+1)。因此，闪存控制器220会对MLC物理区块230-(S+1)中的数据进行更新，期间，闪存控制器220会从备用区306中提取MLC物理区块230-(S+D+1)来轮替数据区304的MLC物理区块230-(S+1)。然而，当将新数据写入至MLC物理区块230-(S+D+1)的同时，不会立刻将MLC物理区块230-(S+1)中的所有有效数据搬移至MLC物理区块230-(S+D+1)而抹除MLC物理区块230-(S+1)。例如，在一写入范例中，闪存控制器220会将MLC物理区块230-(S+1)中欲写入页面之前的有效数据(即，页P0与P1)复制至MLC物理区块230-(S+D+1)(如图3C的(a))，并且将新数据写入至MLC物理区块230-(S+D+1)(如图3C的(b)所示的MLC物理区块230-(S+D+1)的页P2与P 3)。此时，将含有部分的有效旧数据与所写入新数据的MLC物理区块230-(S+D+1)暂时地关联为替换MLC物理区块。此是因为MLC物理区块230-(S+1)中的有效数据有可能在下个操作(例如，写入指令)中变成无效，因此立刻将MLC物理区块230-(S+1)中的所有有效数据搬移至替换MLC物理区块230-(S+D+1)可能会造成无谓的搬移。在此案例中，MLC物理区块230-(S+1)内关于SLC逻辑区块310-1的有效数据以及替换MLC物理区块230-(S+D+1)内关于SLC逻辑区块310-1的有效数据整合起来才是所对映SLC逻辑区块310-1的完整内容。此等母子关系(即，MLC物理区块230-(S+1)与替换MLC物理区块230-(S+D+1))的瞬时关系可依据闪存控制器220的资源(例如，缓冲存储器的大小)而定，而暂时地维持此种瞬时关系的操作一般可称为开启(open)母子区块。例如，在本范例实施例中最多可开启五组母子区块。

之后，当需要将MLC物理区块230-(S+1)与替换MLC物理区块230-(S+D+1)的内容真正合并时，闪存控制器220才会将MLC物理区块230-(S+1)与替换MLC物理区块230-(S+D+1)整并为一个MLC物理区块，由此提升区块的使用效率，此合并的操作又可称为关闭(close)母子区块。例如，如图3C的(c)所示，当进行关闭母子区块时，闪存控制器220会将MLC物理区块230-(S+1)中剩余的有效数据(即，页P4～PN)复制至替换MLC物理区块230-(S+D+1)，然后将MLC物理区块230-(S+1)抹除并关联为备用区306，同时，将替换MLC物理区块230-(S+D+1)关联为数据区304，并且在逻辑-物理地址对映表中将逻辑区块310-1的对映更改为MLC物理区块230-(S+D+1)，由此完成关闭母子区块的操作。

必须了解的，上述开启与关闭母子区块的数据搬移方式仅为范例，本发明不限于此。例如，在本发明另一实施例中，类似上述对MLC物理区块230-(S+1)中的数据进行更新，会执行开启母子区块程序来提取MLC物理区块230-(S+D+1)并且将欲写入至MLC物理区块230-(S+1)的页P2～P3的新数据直接写入至MLC物理区块230-(S+1)的页P0～P1。之后，当需合并母子区块的内容时，会MLC物理区块230-(S+1)中页P4～PN与页P0～P1中的有效旧数据依序地写入至MLC物理区块230-(S+D+1)的页P2～PN，并抹除MLC物理区块230-(S+1)。

特别是，在本范例实施例中，由于1个MLC物理区块是对映2个SLC逻辑区块，因此当闪存控制器220更新逻辑地址-物理地址对映表时，闪存控制器220会同时更新对映的2个SLC逻辑区块的对映关系。例如，如上的例子中当以MLC物理区块230-(S+D+1)替换MLC物理区块230-(S+1)时，闪存控制器220必须同时将SLC逻辑区块310-1与310-2的对映更改为MLC物理区块230-(S+D+1)。

此外，在MLC NAND型闪存芯片230中每一MLC物理区块的写入必须以页面为单位顺序地写入，因此为了能够满足在1个MLC物理区块是对映2个SLC逻辑区块下主机系统290可在2个SLC逻辑区块之间轮流写入的运作方式，闪存控制器220会记录被写入数据的MLC物理区块的每一页面所对映的SLC逻辑区块的页面。

例如，闪存控制器220会为每一MLC物理区块建立页面索引表来记录每一页面的对映关系。在本发明一范例实施例中，闪存控制器220会将此页面索引表储存在系统区302的MLC物理区块中或暂存存储器(未绘示)中或两者皆储存之。

图4是根据本发明一范例实施例绘示页面索引表的范例。

请参照图4，MLC物理区块230-(S+1)的页面索引表包括MLC物理页面索引字段402、SLC逻辑区块地址字段404与SLC逻辑页面地址字段406。SLC逻辑区块地址字段404与SLC逻辑页面地址字段406是分别地记录MLC物理页面索引字段402中所记录的页面地址对映的SLC逻辑区块及其逻辑页面地址。例如，MLC物理区块230-(S+1)的第0个页面是对映SLC逻辑区块310-1的第0页，MLC物理区块230-(S+1)的第1个页面是对映SLC逻辑区块310-2的第0页面，MLC物理区块230-(S+1)的第2个页面是对映SLC逻辑区块310-1的第1页面，MLC物理区块230-(S+1)的第3个页面是对映SLC逻辑区块310-1的第2页面，MLC物理区块230-(S+1)的第4个页面是对映SLC逻辑区块310-2的第1页面...。基此，当主机系统290在SLC逻辑区块310-1与310-2的页面地址上轮流写入数据时，闪存控制器220仍以顺序的方式在MLC物理区块230-(S+1)的页面中写入数据并通过页面索引表来识别每一MLS物理区块的页面所对映的SLC逻辑区块的页面。

值得一提的是，如上所述在MLC NAND型闪存芯片230中数据的抹除是以MLC物理区块为单位，因此当主机系统290欲对一个SLC逻辑区块(例如，SLC逻辑区块310-1)执行抹除指令时，由于MLC物理区块(例如，MLC物理区块230-(S+1))中同时含有多个SLC逻辑区块(例如，SLC逻辑区块310-2)，因此在本发明范例实施例中闪存控制器220不会直接对MLC物理区块执行抹除指令，而是依据上所述页面索引表将对映欲每抹除的SLC逻辑区块的页面写入与页面抹除后的样式(pattern)相同的预设数据。例如，若页面被抹除后的态样为每个位都为1，则在所属页面的每个位中皆写入1。因此，在本范例实施例中，当主机系统290指示执行抹除指令时闪存控制器220会以写入的方式来将欲抹除的SLC逻辑区块所对映的页面的每一位值改为1。

请再参考图3A，暂存区320的MLC物理区块230-(P+1)～230-(N)是用以暂存主机系统290欲写入的数据。具体来说，当主机系统290对闪存储存系统200发布写入指令以写入使用者数据时，闪存控制器220会将小于一个页面容量的使用者数据暂时储存在暂存区320的MCL物理区块中，并且闪存控制器220会将此些暂存的使用者数据与后续主机系统290所再写入的使用者数据以页面容量为单位来写入至储存区310。

图5是根据本发明一范例实施例绘示写入不满一个页面的使用者数据的运作示意图。

假设当主机系统290欲写入使用者数据至SLC逻辑区块310-1时，闪存控制器220通过逻辑-物理地址对映表得知SLC逻辑区块310-1目前是对映数据区304中的MLC物理区块230-(S+1)。因此，闪存控制器220会从备用区306中提取MLC物理区块230-(S+D+1)来写入使用者数据以轮替MLC物理区块230-(S+1)。请参照图5，当主机系统290欲写入使用者数据至页面P0的整页以及页面P1的前半部分时，闪存控制器220会在储存区310的MLC物理区块230-(S+D+1)的页面P0中写入对应的使用者数据，并且将页面P1的前半部分对应的使用者数据暂时地储存在暂存区320的MLC物理区块230-(P+1)中(如图5的(a)所示)。之后，当主机系统290再次写入其它使用者数据至页面P1的后半部分以及页面P2的整页时，闪存控制器220会从MLC物理区块230-(P+1)中将页面P1的前半部分对应的使用者数据读出并且与页面P1的后半部分对应的使用者数据一起写入至MLC物理区块230-(S+D+1)的页面P1中并且继续在MLC物理区块230-(S+D+1)中的页面P2中写入对应的使用者数据。

基此，当主机系统290以符合SLC NAND型闪存的写入方式对MLC NAND型闪存芯片230写入不满一个页面容量的使用者数据时，闪存控制器220会以一个页面容量为单位来对MLC NAND型闪存芯片230进行写入。

值得一提的是，主机系统290在每一SLC逻辑区块的页面中写入使用者数据时会产生对应此使用者数据的系统数据(例如，ECC码)并且写入至对应的页面的冗余区R中。然而，MLC NAND型闪存芯片230所需的ECC码是不同于SLC NAND型闪存芯片所需的ECC码，因此闪存控制器220在对MLC NAND型闪存芯片230的MLC物理区块执行写入必须额外产生对应的ECC码并储存在MLC物理区块的页面的冗余区R。因此，MLC物理区块的页面的冗余区R将不足够储存主机系统290所产生ECC码与闪存控制器220所产生的ECC码。

在本发明范例实施例中，闪存控制器220会将依据MLC NAND型闪存230的特性所产生的系统数据储存在MLC NAND型闪存芯片230的MLC物理区块的页面的冗余区，并且将主机系统290欲在SLC逻辑区块的页面的冗余区中储存的系统数据写入至暂存区320中，其中闪存控制器220会将依据MLC NAND型闪存230的特性所产生的系统数据亦称为MLC冗余数据，而主机系统290欲在SLC逻辑区块的页面的冗余区中储存的系统数据亦称为SLC冗余数据。基此，当主机系统290读取使用者数据时，闪存控制器220可依据对应MLCNAND型闪存芯片230的系统数据来管理所存取的使用者数据，同时从暂存区320中读取原主机系统290所产生的系统数据并将其传送给主机系统290。在本发明的另一范例实施例中，闪存控制器220亦可对每一SLC逻辑区块的对应的使用者数据、SLC冗余数据及MLC冗余数据进行编辑或切割后，将所编辑的数据的一部分储存于储存区310中，而将另一部分储存于暂存区320中，其中会建立一映射表来记录每一SLC逻辑区块所对映的MLC物理区块地址。例如，将主机系统290欲在SLC逻辑区块的页面的冗余区中储存的SLC冗余数据写入至MLC NAND型闪存芯片230的MLC物理区块的页面的冗余区，并且将依MLC NAND型闪存230的特性所产生的MLC冗余数据储存至暂存区320中。当主机系统290欲读取特定SLC逻辑区块对映的使用者数据时，闪存控制器220可依据所建立的映射表重组此特定SLC逻辑区块的对映的使用者数据、SLC冗余数据及MLC冗余数据后，再进行相对应的处理(例如，MLC NAND型闪存芯片230的错误检查与与校正检测)，且将处理后的使用者数据及SLC冗余数据传送至主机系统290。

图6是根据本发明一范例实施例绘示将多层存储单元NAND型闪存仿真成单层存储单元NAND型闪存来进行存取的流程图。

请参照图6，在程序600中首先会为MLC NAND型闪存芯片230的MLC物理区块配置对应的SLC逻辑区块(S601)。

接着，在步骤S603中会待命并判断从主机系统290中所接收到的指令。倘若在步骤S603中接收到写入指令时，则在步骤S605中会判断暂存区320中是否存有尚未写入至储存区310的使用者数据。倘若暂存区320中存有尚未写入至储存区310的使用者数据时，在步骤S607中从暂存区320中读取此使用者数据。接着，在步骤S609中判断欲写入的使用者数据加上从暂存区中读取的使用者数据的数据容量是否可填满一个页面，或者对主机系统290是否对同一SLC逻辑页面写了预定次数，其中本范例实施例是仿真一个页面可编程4次的SLC NAND型闪存，因此此预定次数是设定为4。

倘若在步骤S609中判断的使用者数据加上从暂存区中读取的使用者数据的数据容量可填满一个页面，或者对主机系统290已对同一SLC逻辑页面写了预定次数时，则在步骤S611中会将欲写入的使用者数据以一个页面为单位写入至储存区320，其中所写入的使用者数据包含从暂存区320中所读取的使用者数据与此次写入指令中欲写入的使用者数据。之后，在步骤S613中将主机系统290所产生对应此使用者数据的系统数据储存在暂存区320中。然后，在步骤S615中会在对应的页面索引表中记录被写入使用者数据的MLC物理区块的页面所对映的SLC逻辑区块的页面。

倘若在步骤S609中判断的使用者数据加上从暂存区中读取的使用者数据的数据容量不可填满一个页面，且对主机系统290未对同一SLC逻辑页面写了预定次数时，则在步骤S617中会将未满一个页面容量的使用者数据写入至暂存区320中。

倘若在步骤S603接收到抹除指令时，则在步骤S619依据对应的页面索引表将欲抹除的SLC逻辑区块所对映的MLC物理区块的页面写入预设数据，其中该预设数据具有相同于该页面被抹除后所呈现的样式。

倘若在步骤S603接收到读取指令时，则在步骤S621会依据对应的页面索引表从对映的MLC物理区块的页面中读取数据并传送给主机系统290。

之后，程序600会回至步骤S603以等候下一个指令，并且在闪存储存系统关机后程序时程序600会终止。

此外，本范例实施例图6所述步骤的顺序并非限定本发明，本领域技术人员可根据本发明的精神轻易地以非本范例实施例所述的顺序来实作本发明。

综上所述，当主机系统欲执行写入指令时根据本发明范例实施例的闪存控制器会记录每一MLC物理区块的页面所对映的SLC逻辑区块的页面，以使MLC NAND型闪存的物理区块可仿真多个SLC逻辑区块的运作。此外，当主机系统欲执行抹除指令时根据本发明范例实施例的闪存控制器会在欲抹除的SLC逻辑区块所对映的MLC物理区块的页面中写入预设数据，其中该预设数据具有相同于该页面被抹除后所呈现的样式，以避免因直接对MLC物理区块执行抹除而遗失其它SLC逻辑区块的有效使用者数据。再者，在本发明范例实施例中在MLC NAND型闪存中配置暂存区以暂时地储存小于一个页面容量的使用者数据以及SLC NAND型闪存所需的系统数据(即，原冗余区中的数据)，以使MLC NAND型闪存可模拟SLC NAND型闪存的运作方式。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (26)

1.一种多层存储单元NAND型闪存储存系统，其用以仿真单层存储单元NAND型闪存芯片，包括：

连接器，用以连接主机系统；

多层存储单元NAND型闪存芯片，具有多个多层存储单元物理区块并且每一所述多层存储单元物理区块具有多个页面；以及

闪存控制器，电性连接至所述多层存储单元NAND型闪存芯片与该连接器，并且提供对应该单层存储单元NAND型闪存芯片的多个单层存储单元逻辑区块给该主机系统，其中每一所述多层存储单元物理区块对映至少两个所述单层存储单元逻辑区块，

其中当该闪存控制器从该主机系统接收到抹除指令时，该闪存控制器会将预设数据写入至对映欲抹除的单层存储单元逻辑区块的多层存储单元物理区块的页面，其中该预设数据具有相同于该页面被抹除后所呈现的样式。

2.根据权利要求1所述的多层存储单元NAND型闪存储存系统，其中当该闪存控制器从该主机系统接收到写入指令与欲写入的第一使用者数据时，该闪存控制器会写入所述第一使用者数据至所述多层存储单元物理区块的页面中并且记录被写入所述第一使用者数据的所述多层存储单元物理区块的页面所对映的所述单层存储单元逻辑区块的页面。

3.根据权利要求2所述的多层存储单元NAND型闪存储存系统，其中该闪存控制器使用页面索引表来记录被写入所述第一使用者数据的所述多层存储单元物理区块的页面所对映的所述单层存储单元逻辑区块的页面。

4.根据权利要求2所述的多层存储单元NAND型闪存储存系统，其中该闪存控制器将所述多层存储单元物理区块至少分组为一储存区与一暂存区，并且

其中当该闪存控制器从该主机系统接收到该写入指令与所述第一使用者数据时，该闪存控制器会将小于一个页面容量的所述第一使用者数据写入至所述暂存区中。

5.根据权利要求4所述的多层存储单元NAND型闪存储存系统，其中当该闪存控制器判断储存在该暂存区中的所述第一使用者数据与后续欲写入的第二使用者数据的数据量超过一个页面容量，或者写入所述第一使用者数据与所述第二使用者数据的所述多层存储单元物理区块的页面所对映的所述单层存储单元逻辑区块的页面已被该主机系统写入预定次数时，该闪存控制器会将写入至所述暂存区的所述第一使用者数据与后续欲写入的所述第二使用者数据以一个页面容量为单位一起写入至该储存区中。

6.根据权利要求4所述的多层存储单元NAND型闪存储存系统，其中当该闪存控制器从该主机系统接收到该写入指令与所述第一使用者数据时，该闪存控制器会将所述第一使用者数据和对应所述第一使用者数据的第一冗余数据与第二冗余数据的一部分写入至该储存区，并且将所述第一使用者数据和对应所述第一使用者数据的第一冗余数据与第二冗余数据的另一部分写入至该暂存区中，其中所述第一冗余数据是相对应于所述第一使用者数据的系统数据，且所述第二冗余数据是由该闪存控制器依据所述第一使用者数据与所述第一冗余数据所产生。

7.根据权利要求6所述的多层存储单元NAND型闪存储存系统，其中所述第一冗余数据与所述第二冗余数据分别包含错误校正码。

8.一种闪存控制器，适用于将多层存储单元NAND型闪存芯片仿真为单层存储单元NAND型闪存芯片，该多层存储单元NAND型闪存芯片具有多个多层存储单元物理区块并且每一所述多层存储单元物理区块具有多个页面，该闪存控制器包括：

微处理器单元；

SLC区块仿真单元，电性连接至该微处理器单元并且提供对应该单层存储单元NAND型闪存芯片的多个单层存储单元逻辑区块给主机系统，其中每一所述多层存储单元物理区块对映至少两个所述单层存储单元逻辑区块；

第一闪存接口单元，电性连接至该微处理器单元，该第一闪存接口单元用以从该主机系统接收对应所述单层存储单元逻辑区块的逻辑地址与指令并提供该逻辑地址与该指令给该微处理器单元；以及

第二闪存接口单元，电性连接至该微处理器单元并且用以电性连接该多层存储单元NAND型闪存，

其中当该微处理器单元从该主机系统接收到抹除指令时，该SLC区块仿真单元会将预设数据写入至对映欲抹除的单层存储单元逻辑区块的多层存储单元物理区块的页面，其中该预设数据具有相同于该页面被抹除后所呈现的样式。

9.根据权利要求8所述的闪存控制器，其中当该微处理器单元从该主机系统接收到写入指令与欲写入的第一使用者数据时，该SLC区块仿真单元会将来所述第一使用者数据写入至所述多层存储单元物理区块的页面并且记录被写入所述第一使用者数据的所述多层存储单元物理区块的页面所对映的所述单层存储单元逻辑区块的页面。

10.根据权利要求9所述的闪存控制器，其中该SLC区块仿真单元使用页面索引表来记录被写入所述第一使用者数据的所述多层存储单元物理区块的页面所对映的所述单层存储单元逻辑区块的页面。

11.根据权利要求9所述的闪存控制器，其中该SLC区块仿真单元将所述多层存储单元物理区块至少分组为储存区与暂存区，并且

其中当该微处理器单元从该主机系统接收到该写入指令与所述使用者数据时，该SLC区块仿真单元会将小于一个页面容量的所述第一使用者数据写入至所述暂存区中。

12.根据权利要求11所述的闪存控制器，其中当该SLC区块仿真单元判断储存在该暂存区中的所述第一使用者数据与后续欲写入的第二使用者数据的数据量超过一个页面容量，或者写入所述第一使用者数据与所述第二使用者数据的所述多层存储单元物理区块的页面所对映的所述单层存储单元逻辑区块的页面已被该主机系统写入预定次数时，该SLC区块仿真单元会将写入至所述暂存区的所述第一使用者数据与后续欲写入的所述第二使用者数据以一个页面容量为单位一起写入至该储存区中。

13.根据权利要求11所述的闪存控制器，其中当该微处理器单元从该主机系统接收到该写入指令与所述第一使用者数据时，该SLC区块仿真单元会将所述第一使用者数据和对应所述第一使用者数据的第一冗余数据与第二冗余数据的一部分写入至该储存区，并且将所述第一使用者数据和对应所述第一使用者数据的第一冗余数据与第二冗余数据的另一部分写入至该暂存区中，其中所述第一冗余数据是相对应于所述第一使用者数据的系统数据，且所述第二冗余数据是由该闪存控制器依据所述第一使用者数据与所述第一冗余数据所产生。

14.根据权利要求13所述的闪存控制器，其中所述第一冗余数据与所述第二冗余数据分别包含错误校正码。

15.根据权利要求13所述的闪存控制器，其中当该微处理器单元从该主机系统接收到该写入指令与所述第一使用者数据时，该SLC区块仿真单元会将对应所述第一使用者数据的第一冗余数据写入至该暂存区中。

16.根据权利要求10所述的闪存控制器，其中该SLC区块仿真单元将所述多层存储单元物理区块至少分组为一系统区，并且

其中该SLC区块仿真单元将该页面索引表储存在该系统区中。

17.根据权利要求8所述的闪存控制器，其中该第一闪存接口单元与该第二闪存接口单元皆支持快闪存储接口信号。

18.根据权利要求17所述的闪存控制器，其中该快闪存储接口信号包含芯片致能信号/CE、命令闩锁信号/CLE、地址闩锁信号/ALE、数据读取控制信号/RE、数据写入控制信号/WE、写入保护信号/WP、芯片状态信号R/B及多个数据输出入信号IO。

19.一种存取方法，用以将多层存储单元NAND型闪存芯片仿真成单层存储单元NAND型闪存芯片，该存取方法包括：

提供该多层存储单元NAND型闪存芯片，其中该多层存储单元NAND型闪存芯片具有多个多层存储单元物理区块并且每一所述多层存储单元物理区块具有多个页面；

配置多个单层存储单元逻辑区块；

记录所述多层存储单元物理区块与所述单层存储单元逻辑区块的对映关系，其中每一所述多层存储单元物理区块对映至少两个所述单层存储单元逻辑区块；

依据所述对映关系在所述多层存储单元物理区块中写入数据及从所述多层存储单元物理区块中读取所述数据；以及

当接收到抹除指令时，预设数据写入至对映欲抹除的单层存储单元逻辑区块的多层存储单元物理区块的页面，其中该预设数据具有相同于该页面被抹除后所呈现的样式。

20.根据权利要求19所述的存取方法，还包括：当接收到写入指令与欲写入的第一使用者数据时，写入所述第一使用者数据至所述多层存储单元物理区块的页面中并且记录被写入所述第一使用者数据的所述多层存储单元物理区块的页面所对映的所述单层存储单元逻辑区块的页面。

21.根据权利要求20所述的存取方法，还包括使用页面索引表来记录被写入所述第一使用者数据的所述多层存储单元物理区块的页面所对映的所述单层存储单元逻辑区块的页面。

22.根据权利要求20所述的存取方法，还包括：

将所述多层存储单元物理区块至少分组为一储存区与一暂存区；以及

当接收到该写入指令与所述第一使用者数据时，将小于一个页面容量的所述第一使用者数据写入至所述暂存区中。

23.根据权利要求22所述的存取方法，还包括：

当判断储存在该暂存区中的所述第一使用者数据与后续欲写入的第二使用者数据的数据量超过一个页面容量，或者写入所述第一使用者数据与所述第二使用者数据的所述多层存储单元物理区块的页面所对映的所述单层存储单元逻辑区块的页面已被主机系统写入预定次数时，将写入至所述暂存区的所述第一使用者数据与后续欲写入的所述第二使用者数据以一个页面容量为单位一起写入至该储存区中。

24.根据权利要求22所述的存取方法，还包括：

当接收到该写入指令与所述第一使用者数据时，将所述第一使用者数据和对应所述第一使用者数据的第一冗余数据与第二冗余数据的一部分写入至该储存区，并且将所述第一使用者数据和对应所述第一使用者数据的第一冗余数据与第二冗余数据的另一部分写入至该暂存区中，其中所述第一冗余数据是相对应于所述第一使用者数据的系统数据，且所述第二冗余数据是依据所述第一使用者数据与所述第一冗余数据所产生。

25.根据权利要求24所述的存取方法，还包括：

当接收到该写入指令与所述第一使用者数据时，将对应所述第一使用者数据的第一冗余数据写入至该暂存区中。

26.根据权利要求21所述的存取方法，还包括：

将所述多层存储单元物理区块至少分组为一系统区；以及

将该页面索引表储存在该系统区中。

Images