[go: up one dir, main page]

CN101803017B - 使用工艺气的共形屏蔽工艺 - Google Patents

使用工艺气的共形屏蔽工艺 Download PDF

Info

Publication number
CN101803017B
CN101803017B CN200880104171.1A CN200880104171A CN101803017B CN 101803017 B CN101803017 B CN 101803017B CN 200880104171 A CN200880104171 A CN 200880104171A CN 101803017 B CN101803017 B CN 101803017B
Authority
CN
China
Prior art keywords
component area
metal structure
metal
module
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880104171.1A
Other languages
English (en)
Other versions
CN101803017A (zh
Inventor
D·J·利希
W·R·小沃伦
S·帕克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
RF Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RF Micro Devices Inc filed Critical RF Micro Devices Inc
Publication of CN101803017A publication Critical patent/CN101803017A/zh
Application granted granted Critical
Publication of CN101803017B publication Critical patent/CN101803017B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W42/20
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H10W42/276
    • H10W72/0198
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • H10W74/10
    • H10W90/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49151Assembling terminal to base by deforming or shaping
    • Y10T29/49153Assembling terminal to base by deforming or shaping with shaping or forcing terminal into base aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49789Obtaining plural product pieces from unitary workpiece

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在一个实施例中,在衬底上形成具有针对两个或两个以上模块的电路的元模块,其中所述衬底优选地为层压衬底。所述不同模块的电路最初被形成在单个元模块上。每个模块都将具有一个或多个其中形成有电路的部件区域。针对每个将被屏蔽的部件,在该衬底上或者在该衬底中形成金属结构。然后,单个本体、比如包覆成型本体被形成在该元模块上的所有模块上之上。然后,通过切割、钻孔等等操作使每个将被屏蔽的部件区域的金属结构的至少一部分穿过该本体而暴露。接着,电磁屏蔽材料被应用于每个将被屏蔽的部件区域的本体的外表面,并且接触所述金属结构的暴露部分。

Description

使用工艺气的共形屏蔽工艺
本申请要求于2007年6月27日提交的美国临时专利申请60/946453以及于2007年10月5日提交的60/978006的利益,所述专利申请的全部公开内容通过引用结合于此。
相关申请的交叉引用
本申请与如下专利申请相关:于2005年8月8日提交的美国实用专利申请序列号11/199319以及于2006年5月17日提交的美国实用专利申请序列号11/435913,所述专利申请的全部公开内容通过引用结合于此。本申请还与下列同时提交的美国专利申请相关:名称为“FIELD BARRIER STRUCTURES WITHIN A CONFORMAL SHIELD”的申请序列号11/952484;名称为“ISOLATED CONFORMAL SHIELDING”的申请序列号11/952513;名称为“CONFORMAL SHIELDING EMPLOYINGSEGMENT BUILDUP”的申请序列号11/952545;名称为“CONFORMALSHIELDING PROCESS USING FLUSH STRUCTURES”的申请序列号11/952592;名称为“HEAT SINK FORMED WITH CONFORMAL SHIELD”的申请序列号11/952617;名称为“BOTTOM SIDE SUPPORT STRUCTURE FORCONFORMAL SHIELDING PROCESS”的专利申请序列号11/952670;以及名称为“BACKSIDE SEAL FOR CONFORMAL SHIELDING PROCESS”的申请序列号11/952690,所述专利申请的全部公开内容通过引用结合于此。
技术领域
本发明涉及提供用于半导体模块的屏蔽体,其中所述屏蔽体与所述半导体模块集成在一起。
背景技术
在现代社会中,电子部件已经变得无处不在。电子行业例行地宣布加速的计时速度、更高的传输频率、以及更小的集成电路模块。尽管这些器件的益处是不计其数的,但是运行在较高频率的较小电子部件也会产生问题。较高的工作频率意味着较短的波长,其中电子电路内的较短的导电元件可能充当不经意地散播整个电磁频谱范围内的电磁辐射的天线。如果辐射的信号强度足够高,则所述辐射可能干扰受到所述辐射的电子部件的运行。另外,联邦通讯委员会(FCC)以及其它管理机构对这些辐射作出规定,并且因此这些辐射必需被保持在监管要求的范围内。
一种减少辐射的方式是环绕导致辐射或者对辐射灵敏的模块形成屏蔽物。通常,由覆盖模块或其一部分的接地导电结构来形成屏蔽物。当来自屏蔽物内的电子部件的辐射碰到该屏蔽物的内表面时,所述电磁辐射通过形成该屏蔽物的接地导电材料而被电短路,由此减少辐射。同样,当来自屏蔽物之外的外部辐射碰到该屏蔽物的外表面时,发生类似的电短路,并且该模块上的电子部件并不经历所述辐射。
然而,随着模块不断由于小型化而变得更小,创建物质上不增加模块尺寸的有效屏蔽物变得越来越困难。因此,存在针对一种如下屏蔽物的需要:其大规模制造起来成本低,基本不改变模块的尺寸,并且有效地处理由不希望的电磁辐射所引起的干扰。
发明内容
本发明可以用于形成给定模块的相应部件区域的一个或多个屏蔽物。在一个实施例中,在衬底上形成具有针对两个或两个以上模块的电路的元模块,其中所述衬底优选地为层压衬底。因此,所述不同模块的电路最初被形成在单个元模块上。每个模块都将具有一个或多个其中形成有电路的部件区域。针对该衬底上的每个将被屏蔽的部件,在该衬底上或者在该衬底中形成金属结构。在一个实施例中,每个金属结构环绕每个将被屏蔽的部件区域的外围的全部或一部分延伸。然后,单个本体(body)、比如包覆成型(overmold)本体被形成在该元模块上的所有模块之上。在该本体被形成以后,通过切割、钻孔等等操作使每个将被屏蔽的部件区域的金属结构的至少一部分穿过该本体而暴露。接着,电磁屏蔽材料被应用于每个将被屏蔽的部件区域的本体的外表面,并且接触所述金属结构的暴露部分。然后,所述模块被彼此分离以形成单独的模块,其中所述单独的模块的每个都具有一个或多个被整体屏蔽的部件区域。
本领域的技术人员在结合附图阅读了下面对优选实施例的详细描述以后能够理解本发明的范围,并且认识到本发明的附加方面。
附图说明
被并入并且形成本说明书一部分的附图示出了本发明的若干方面,并且与描述一起用于解释本发明的原理。
图1A示出了根据本发明例子的具有被包覆成型本体覆盖的一个子模块的模块。
图1B示出了根据本发明一个实施例的图1A的其中配备有集成电磁屏蔽物模块的截面。
图2A示出了根据本发明例子的具有两个由包覆成型本体覆盖的子模块的模块。
图2B示出了根据本发明一个实施例的图2A的其中配备有集成电磁屏蔽物模块的截面。
图3A示出了具有若干根据图1A和1B所示实施例的电子子模块部件的叠层结构。
图3B示出了根据图3A所示实施例的子模块,其中所述子模块具有被定位在具有暴露的金属层栅格的叠层上的部件区域。
图4A示出了具有若干根据图2A和2B所示实施例的电子子模块部件区域的叠层结构。
图4B示出了根据图4A所示实施例的子模块,其中所述子模块具有被定位在叠层上、暴露的金属层栅格内的部件区域。
图5示出了根据本发明一个实施例的一条元模块。
图6是根据本发明一个实施例的元模块的截面图。
图7示出了根据本发明一个实施例的在提供了切割和钻孔操作以暴露外围金属结构的环绕每个部件区域的部分以后的一条图5的元模块。
图8A示出了图6的具有所示的用于创建图1A和1B所示的类似模块的分离线的部分元模块的顶视图。
图8B示出了图6的具有所示的用于创建图2A和2B所示的类似模块的分离线的部分元模块的顶视图。
图9是示出了根据本发明第一实施例的制造工艺的流程图。
图10示出了根据图9的实施例所构造的示例性模块。
图11是示出了根据本发明第二实施例的制造工艺的流程图。
图12示出了根据图11的实施例所构造的示例性模块。
图13A和13B示出了将根据本发明一个实施例而被屏蔽的隔离的部件区域。
图14A至14D示出了根据本发明一个实施例的用于在给定模块上提供被隔离的电磁屏蔽物的工艺。
图15A至15F示出了根据本发明一个实施例的使用细划片(sub-dicing)或类似机械切割工艺以提供集成电磁屏蔽物的工艺。
图16A至16D示出了根据本发明一个实施例的使用激光切割工艺以提供集成电磁屏蔽物的工艺。
图17A至17D示出了根据本发明一个实施例的使用机械或激光钻孔工艺以提供集成电磁屏蔽物的工艺。
图18A至18F示出了根据本发明一个实施例的使用成型模子以提供集成电磁屏蔽物的工艺。
图19示出了根据本发明的一个实施例的元模块,其中没有支承结构在切穿包覆成型本体的开口之下。
图20示出了根据本发明的一个实施例的元模块,其中存在支承结构在切穿包覆成型本体的开口之下。
图21示出了包括支承结构(比如图20中所提供的支承结构)的叠层的底面。
图22示出了根据本发明一个实施例的上面形成有密封环结构的叠层的底面。
图23示出了根据本发明的元模块的侧视图,其中密封环结构被配备在上面形成该元模块的叠层的底面上。
图24A至24E示出了根据本发明一个实施例的用于提供集成电磁屏蔽物的工艺,其中使用镀工艺来部分建立金属层栅格。
图25A至25E示出了根据本发明一个实施例的用于提供集成电磁屏蔽物的工艺,其中使用表面安装结构来部分建立金属层栅格。
图26A至26D示出了根据本发明另一实施例的用于提供集成电磁屏蔽物的工艺,其中使用表面安装结构来部分建立金属层栅格。
图27A至27C示出了根据本发明的选择实施例的用于表面安装结构的不同配置。
图28A示出了根据本发明一个实施例的由处于衬底的顶面上的金属桩构成的金属层栅格。
图28B示出了根据本发明一个实施例的由处于衬底的顶表面上的金属迹线上的金属桩构成的金属层栅格。
图29A示出了根据本发明的一个实施例的其中提供有集成电磁屏蔽物的模块的截面。
图29B至29D示出了根据本发明的一个实施例的不同模块的截面,在所述模块中,集成电磁屏蔽物还被配置为充当热路或者热沉。
图30A和30B分别是根据本发明的一个实施例的模块的截面图和顶视图,其中该模块包括与集成电磁屏蔽物相关联的场屏障结构。
具体实施方式
下面所述的实施例表示为了使本领域的技术人员能够实施本发明所需的信息,并且示出了实施本发明的最佳模式。在根据附图阅读了下面的描述以后,本领域的技术人员将理解本发明的概念,并且将认识到对这些概念的未在此专门讲述的应用。应当理解,这些概念和应用落入本公开以及所附权利要求书的范围内。
本发明可以用于形成给定模块的相应部件区域的一个或多个屏蔽物。在一个实施例中,在衬底上形成具有针对两个或两个以上模块的电路的元模块,其中所述衬底优选地为层压衬底。因此,针对所述不同模块的电路最初被形成在单个元模块上。每个模块都将具有一个或多个其中形成有电路的部件区域。针对该衬底上的每个将被屏蔽的部件,在该衬底上或者在该衬底中形成金属结构。所述金属结构可以由迹线、通孔、金属层、金属部件、镀材料等等及其任意组合构成。在一个实施例中,每个金属结构都环绕每个将被屏蔽的部件区域的全部或部分外围而延伸。然后,单个本体、比如包覆成型本体被形成在该元模块的所有模块上。在形成该本体以后,通过切割、钻孔等等操作使每个将被屏蔽的部件区域的金属结构的至少一部分穿过该本体而暴露。接着,电磁屏蔽材料被应用于每个将被屏蔽的部件区域的本体的外表面,并且接触所述金属结构的暴露部分。然后,所述模块被彼此分离以形成单独的模块,其中所述单独的模块的每个都具有一个或多个被整体屏蔽的部件区域。
在一个实施例中,使用化学镀工艺来提供电磁屏蔽材料,所述化学镀工艺使导电的种子层沉积在包覆成型本体上并且接触金属结构的暴露部分。然后,电镀工艺被用于将第二导电层沉积到该种子层上。然后,金属材料(比如镍)的最终层通过电镀工艺而被沉积在第二导电层之上。在另一实施例中,通过将导电的环氧树脂或涂料应用于本体并且接触金属结构的暴露部分来提供电磁屏蔽物。在两个实施例中,所述导电层都创建了模块的一个或多个部件区域的集成电磁屏蔽物以减小电磁干扰(EMI)。
对于下面的描述而言,描述了本发明的优选实施例。本发明和随后的权利要求书的范围不应当限于这些优选实施例。例如,优选实施例中的金属结构全部或者部分地由位于该衬底的表面上或该衬底的表面中的金属层栅格构成。另外,所述金属结构位于沿着一个或多个部件区域的全部或部分外围之处。这些实施例适于有效的处理;然而,本领域的技术人员能够认识到,集成电磁屏蔽物所连接到的金属结构并不需要位于沿着部件区域的外围之处,也不需要是金属层栅格的一部分。重要的是,该金属结构可以基本上采取任意的形式或形状,并且可以位于衬底的顶面上或者顶面中。该金属结构可以仅仅是沿着该模块的顶面的单个点、以及沿着将被屏蔽的一个或多个部件区域的全部或部分延伸的连续或分段的结构。因此,在下面实施例中被用于提供金属结构的金属层栅格仅仅是为了示出优选实施例而被提供的,并且因此不应限制什么组成金属结构或者金属结构根据本发明如何形成。
根据本发明的一个实施例,在图1A和1B中示出了模块10。模块10具有叠层12,叠层12具有金属结构,该金属结构可以由处于叠层12或类似衬底的顶面上或者顶面中的金属层栅格14构成。如上面所指示的那样,可以使用任意的金属结构;然而,优选实施例使用金属层栅格14的一部分来形成外围金属结构。在这些图中仅仅示出了金属层栅格14的一个区段,并且未单独标出外围金属结构,因为其由金属层栅格14构成。所示模块10具有单个部件区域16,该部件区域16处于该外围金属结构之内,并且在该部件区域16中形成有模块10的电路。由介电材料构成的本体、比如包覆成型本体18位于叠层12之上并且包围部件区域16。如1B所示,电磁屏蔽物20被整体形成在包覆成型本体18之上并且接触金属层栅格14的外围金属结构的暴露部分。
给定模块10可以包括任意数目的部件区域16,其中部件区域16之一或多个具有相应的电磁屏蔽物20。如图2A和2B所示,两个部件区域16A和16B在金属层栅格14中被定位为使得给部件区域16A和16B的每个提供有外围金属结构。在一些实例中,相邻部件区域16A和16B的外围金属结构可以共享金属层栅格14的共同区段。
所示出的模块10具有两个部件区域16A和16B,所述部件区域16A和16B位于相应外围金属结构之内,并且在所述部件区域16A和16B中形成有模块10的电路(未示出)。包覆成型本体18位于叠层12之上并且包围相应的部件区域16A和16B。如图2B所示,电磁屏蔽物20被整体形成在包覆成型本体18之上并且接触金属层栅格14的相应外围金属结构的暴露部分。尽管模块10的部件区域16A和16B被表示为彼此相邻,但是它们基本上可以同彼此分开,这将在后面描述。
参考图3A,示出了一种扩展的叠层结构,其中金属层栅格14被形成在叠层12的顶面上或顶面中。该叠层结构包括许多部件区域16,所述部件区域16的每个都包括唯一模块10(比如图1A和1B所示的模块)的电路,其中每个模块10包括单个部件区域16。所示出的被形成在该叠层结构上的金属层栅格14是具有所定义的宽度的金属迹线的网状线(crosshatch)。金属层栅格14的每个开口都形成部件区域16,其中在所述部件区域中形成有模块10的电路。图3B示出了该叠层结构的被隔离的部分,该被隔离的部分将最终被用于形成模块10,其中模块10具有与单个子模块22相关联的单个部件区域16。在该例中,连续的金属迹线被形成为环绕每个部件区域16的外围,并且表示相应部件区域16的外围金属结构。所述外围金属结构或者构成其的金属层栅格14并不需要是连续的,也不需要完全或者甚至基本围绕部件区域16,这将在后面示出。如在此所使用的那样,术语“外围”被定义为精确边界(即具体来说由部件区域16的外围边缘形成的边界)内的最外面的部分或区。值得注意的是,具有单个部件区域16的模块10的所述外围边缘环绕着模块10的外围边缘。另外,术语“栅格”被用于仅仅指示:由于存在许多模块而在元模块24上形成外围等等的金属结构的重复样式。金属层栅格的与不同模块10或者其中的部件区域16相关联的区段可以同彼此分开。
参考图4A,示出了另一扩展的叠层结构,其中金属层栅格14被形成在叠层12的顶面上。该叠层结构包括许多部件区域16A和16B。每对部件区域16A和16B包括唯一模块10(比如图2A和2B所示的模块)的电路(未示出),其中每个模块10都包括部件区域16A和16B二者。金属层栅格14的每个开口形成其中形成有模块10的电路的部件区域16A或者16B。图4B示出了该叠层结构的被隔离的部分,该被隔离的部分将最终被用于形成模块10,其中模块10具有分别与两个子模块22相关联的两个部件区域16A和16B。在该例中,金属层栅格14的连续的金属迹线被形成为环绕每个部件区域16A或16B的外围,并且表示相应部件区域16A和16B的外围金属结构。再者,所述外围金属结构或者构成其的金属层栅格14并不需要是连续的,也不需要完全围绕部件区域16A或16B。
图5示出了扩展的一条叠层12上的四个元模块24。每个元模块24都包括许多模块10的金属层栅格14和部件区域16(16A,16B)。扩展的包覆成型本体18覆盖每个元模块24、金属层栅格14、以及其中的部件区域16的大部分。包覆成型本体18可以是塑料介电材料等等,如通常被用于半导体制造工艺中的包覆成型的那些。再者,可以使用其它材料和工艺来形成提供与由包覆成型过程所提供的保护性封装相类似的保护性封装的本体。因此,每个元模块24都将最终被用于创建许多模块10,其中每个模块10都可以根据设计要求而具有一个或多个对应于子模块22的部件区域16。在图6中示出了元模块24的截面。
如所示的那样,对于元模块24上的所有模块10的每个将被屏蔽的部件区域16都可以具有外围金属结构,所述外围金属结构是金属层栅格14的一部分。如图7所示,在单个包覆成型本体18被形成在元模块24上的所有模块10上以后,通过切割、钻孔等操作使每个模块10的每个部件区域16的外围金属结构的至少一部分穿过所述单个包覆成型本体18而暴露。该暴露步骤有效地切穿或者钻穿包覆成型本体18到达金属层栅格14的外围金属结构的全部或所选部分或者进入(但优选地不穿过)金属层栅格14的外围金属结构的全部或所选部分。根据设计标准,每个元模块24被切割或者钻孔为使得每个将被屏蔽的部件区域16的包覆成型本体18都彼此不同而形成子模块22。尽管在后面将描述各种暴露技术,但是一种示例性技术使用细划片技术(sub-dicing)。在外围金属结构的部分被暴露以后,电磁屏蔽材料被应用于每个模块10的包覆成型本体18的外表面的全部或者一部分并且接触所述外围金属结构的暴露部分,以形成电磁屏蔽物20。然后,元模块24被分离以形成单独的模块,所述单独的模块具有一个或多个被整体屏蔽的部件区域,这将在下面详细描述。
图8A示出了元模块24在细划片以后但在分开以前的部分的顶视图。在该例中,环绕着每个子模块22的外围而暴露金属层栅格14,其中每个子模块22都对应于元模块24的针对给定部件区域16的部分。虚线表示为形成具有单个子模块22的单独模块10而在随后的分离工艺中将要进行的切割。该分离工艺使模块10同彼此分开。尽管每个模块10都被表示为具有单个子模块22,但是本领域的技术人员能够认识到,模块10可以包括任意数目的子模块22。例如,图8B示出了如下的实施例:在所示实施例中,每个模块10将包括两个相邻的子模块22。
图9提供了详细说明用于创建根据本发明一个实施例在图10所示的模块10的步骤的工艺流程图。具体来说,形成元模块24(步骤100),其中元模块24内的每个子模块22都具有环绕着将被屏蔽的部件区域16的外围的外围金属结构。该外围金属结构由金属层栅格14构成。
接着,使与每个子模块22相关联的外围金属结构的至少一个部分穿过包覆成型本体18而暴露(步骤102)。例如,可以使用细划片工艺来切穿每个将被屏蔽的子模块22的包覆成型本体18并且到达金属层栅格14。在后面将描述其它的暴露技术。此时,环绕着每个子模块22的包覆成型本体18而暴露金属层栅格14的一部分。
可以优选地使用等离子清洗工艺来清洗包覆成型本体18的暴露表面,以除去残留在包覆成型本体18的表面上的蜡或其它有机化合物和材料(步骤104)。所述等离子清洗过程使包覆成型本体18的表面经受反应工艺气、比如:氩气、氧气、氮气、氢气、四氟化碳、六氟化硫、三氟化氮等等,所述反应工艺气有效地蚀去包覆成型本体18的暴露表面上的杂质。实际上,所述杂质在暴露于所述工艺气时被汽化、烧灼或者以其它方式被从包覆成型本体18的暴露表面上除去。随后,优选地通过磨损工艺、除污技术等工艺来使每个子模块22的包覆成型本体18的经过清洗的表面粗糙化(步骤106)。在一个实施例中,提供化学粗糙化工艺。应当理解,可以将掩膜(mask)(未示出)定位在叠层12的下侧,使得在下面的步骤中所述的工艺并不干扰每个子模块22的底侧上的任何电触头(未示出)。该掩膜帮助防止液体和气体到达这些电触头,其中所述电触头可以充当模块10的输入/输出触头。可替代地,可以使用密封结构、比如下面将要描述的密封结构。
在粗糙化以后,执行化学镀工艺以使导电材料的种子层26沉积在子模块22的包覆成型本体18之上并且接触金属层栅格14的暴露部分(步骤108)。在一个示例性实施例中,根据需要或期望,导电材料的种子层26可以是铜(Cu)、铝(Al)、银(Ag)、金(Au)、或者其它的材料。在此,化学镀工艺被定义为金属的化学沉积而不是基于电的沉积。
将Cu在介电衬底上的示例性化学镀工艺可能需要预先沉积催化剂、比如钯锡(Pd-Sn)胶体(其由被锡离子稳定层围绕的金属钯核组成)。在活化步骤(该胶体的沉积)之后通常是加速步骤(过量离子锡的去除)。通过上述机械或化学的预处理步骤来改善沉积物到衬底的附着。也可以使用其它化学镀工艺,并且这些化学镀工艺被认为处于本发明的范围内。
在导电材料的种子层26被创建在子模块22的包覆成型本体18之上并且接触金属层栅格14的暴露部分以后,执行电镀工艺以使导电材料的第二层28沉积在最初所沉积的种子层26之上(步骤110)。在一个示例性实施例中,根据需要或期望,导电材料的第二层28可以是Cu、Al、Ag、Au、或者其它的材料。应当理解,金属层栅格14的暴露部分被电耦合到种子层26,并且然后种子层26传导电镀工艺的电流。
在生成第二层28以后,通过第二电镀工艺在第二层28之上创建第三层30(步骤112)。第三层30可以是相对不良的导体,并且可以是低应力镍(Ni)层等等。镍用于保护导电层使得它们不致于脱色、受到腐蚀、或者在其它情况下受环境影响。同样,镍可以通过吸收电子辐射而有助于屏蔽功能。
在一个示例性的实施例中,种子层26、第二层28、以及第三层30形成屏蔽物32,该屏蔽物的厚度近似为10-50μm。也可以生成更大或更小的厚度。至少一个被金属涂覆的或者被金属填充的通孔34可以将金属层栅格14的外围金属结构电耦合到叠层12底部处或者叠层12内的地平面36,使得金属层栅格14的外围金属结构以及屏蔽物32被电接地。屏蔽物32、通孔34、以及地平面36形成封装屏蔽结构,其基本上包围每个子模块22的部件区域16。
在步骤110的电镀工艺之后,元模块24被分离以形成具有两个或两个以上子模块22的模块10(步骤114)。如在此所使用的那样,术语“分离”被定义为如下工艺:在该工艺中,使用切割等工艺将各个模块10彼此分开,使得每个模块10都是单个模块。最后,该掩膜(其被定位在该条叠层12的下侧)可以被从模块10的输入/输出(I/O)侧38除去(步骤116)。应当理解,可以在本工艺中重新安排某些步骤。例如,该掩膜可以在分离以前被除去。同样,如果层26、28、或者30太厚,则该层可以被研磨或者刻蚀得薄到所期望的厚度。再者,该实施例的最后结果可以是模块10具有两个被屏蔽的子模块(如图10所示),但是模块10可以被配置为具有一个或多个子模块22,其中所述子模块22中的一些或者全部具有屏蔽物32。尽管描述了特定的镀工艺,但是可以使用任意层数的各种化学镀或电镀技术。
图11示出了详细描述用于创建根据本发明一个实施例在图12所示的的模块10的步骤的工艺流程图。像上面那样,最初元模块24被形成(步骤200),其中元模块24内的每个子模块22都具有环绕着将被屏蔽的部件区域16的外围的外围金属结构,并且所述外围金属结构由金属层栅格14构成。
接着,与每个子模块22相关联的外围金属结构的至少一部分穿过包覆成型本体18而被暴露(步骤202)。再者,可以使用细划片工艺来切穿每个子模块22的包覆成型本体18并且到达金属层栅格14,而其它可能的暴露技术将在后面描述。此时,环绕着每个模块22的包覆成型本体18的外围,金属层栅格14的一部分被暴露。
包覆成型本体18的暴露表面可以优选地使用等离子清洗工艺而被清洗,以除去残留在包覆成型本体18的表面上的蜡或其它有机化合物和材料(步骤204)。随后,每个子模块22的包覆成型本体18的经过清洗的表面优选地通过磨损工艺、除污技术等工艺而被粗糙化(步骤206)。
在粗糙化以后,导电微粒(fleck)填充的环氧树脂40可以被喷涂到每个每个子模块22的包覆成型本体18之上并且接触金属层栅格14(步骤208)。在一个示例性实施例中,导电微粒填充的环氧树脂40是由Chomerics(77Dragon Court,Woburn,MA 01801)所销售的CHO-SHIELD 610。在某些实施例中,根据需要或期望,导电微粒填充的环氧树脂40的导电微粒可以是Cu、Ag、Cu和Ag的混合物、锡/锌(Sn/Zn)合金、或者其它导电材料。本领域的技术人员能够认识到将其它可用的导电喷涂物用于屏蔽材料。尽管CHO-SHIELD 610具有承载导电微粒的环氧树脂40,但是其它材料、比如聚氨酯(polyurethane)、丙烯酸(acrylic)、氨基甲酸乙酯(urethane)等等可以是其中可以承载有导电微粒的介质。另外,可以应用多层屏蔽材料。
一个或多个被金属涂覆的或者被金属填充的通孔34可以将金属层栅格14电耦合到叠层12底部处或者叠层12内的地平面36,使得金属层栅格14以及导电微粒填充的环氧树脂40被电接地。导电微粒填充的环氧树脂40、通孔34、以及地平面36形成封装屏蔽结构,其基本上包围每个子模块22的部件区域16A和16B。
在应用了导电微粒填充的环氧树脂40以后,元模块24被分离以形成具有一个或多个子模块22的模块10(步骤210)。再者,应当理解,掩膜可以被从模块10的输入/输出侧38除去(步骤212)。根据需要或期望,该掩膜可以在分离以前被除去。
在上面的实施例中,被配备在具有多个子模块22的模块10各个部件区域16A和16B被表示为基本上彼此相邻。因此,相邻部件区域16A和16B的外围金属结构的一部分可以由金属层栅格14的同一部分构成。换言之,相邻部件区域16A和16B可以共享外围金属结构的共同部分。然而,位于单个模块10上的单独的部件区域16可以彼此分隔开,并且可以与物理上彼此分开的、彼此电隔离的或者二者兼有之的外围金属结构相关联。在某些实施例中,所产生的屏蔽结构可以彼此电隔离,而其它结构可以使其结构在物理上基本上彼此隔离,其中相应的屏蔽结构可以通过叠层结构的表面上的一个或多个专用迹线或者通过其中的电连接而彼此耦合。
参考图13A,模块10被表示为具有单个部件区域16A、16B、16C。在该实施例中,假设至少根据本发明的屏蔽技术,部件区域16A和16B将被屏蔽并且部件区域16C将不被屏蔽。如所示的那样,部件区域16A和16B并不彼此相邻,并且在叠层12的表面上被部件区域16C或其它区域物理上被彼此隔离。参考图13B,金属层栅格14的外围金属结构14A和14B被配备为分别环绕部件区域16A和18B。值得注意的是,外围金属结构14A和14B至少物理上彼此隔离,并且根据被实施在叠层12上或叠层12内的电连接,可以被彼此电隔离。在许多实施例中,外围金属结构14A和14B可以最终电连接到被配备在该叠层结构内的不同或者同一地平面。当相应部件区域16A和16B中的电部件往往彼此对接时、比如在一个区域16A包括模拟电子以及另一部件区域16B包括数字电子的情况下,这样的实施例是特别有利的。
在这样的实施例中,外围金属结构14A和14B的全部或者一部分穿过包覆成型本体18(图13A和13B中未示出)而被暴露。一旦外围金属结构14A和14B的这些部分被暴露,则可以提供清洗、粗糙化、以及屏蔽材料应用步骤。如果需要对部件区域16A和16B的相应屏蔽物进行物理隔离或者电隔离,则可能需要附加的步骤来保证被用于形成所产生的电磁屏蔽物20的屏蔽材料彼此隔离。在图14A至14D中示出了用于保持相应部件区域16A的16B的屏蔽物20之间分开的示例性工艺。
参考图14A,示出了在与部件区域16A和16B相关联的外围金属结构14A和14B的部分已经穿过包覆成型本体18而被暴露以后的时刻的模块10的截面。该暴露过程产生开口42,所述开口42穿过包覆成型本体18延伸到外围金属结构14A和14B。在形成不同的电磁屏蔽物20以前,屏蔽材料掩膜44(比如镀掩膜或者喷涂掩膜)以隔离其中相应电磁屏蔽物20被形成的区域的方式而被应用。如图14B所示,屏蔽材料掩膜44被配备在如下区域之间:在所述区域中,将针对相应的部件区域16A和16B形成相应的电磁屏蔽物20。
参考图14C,为了形成相应电磁屏蔽物20所必需的电磁屏蔽材料46被应用于与相应部件区域16A和16B相关联的包覆成型本体18的部分,以形成电磁屏蔽物20。值得注意的是,电磁屏蔽材料掩膜44防止与不同电磁屏蔽物20相关联的电磁屏蔽材料46彼此接触。因此,环绕着部件区域16A和16B在包覆成型本体18的相应部分之上形成电磁屏蔽物20,并且所述电磁屏蔽物20还保持至少在物理上彼此分开。在随后的步骤,电磁屏蔽材料掩膜可以被除去(如图14D所示)。值得注意的是,可以在模块10上配备任意数目的部件区域16。所产生的针对这些部件区域16的屏蔽体可以被隔离或者被连接,其中某些部件区域16或者部件区域组16可以彼此隔离,而其它部件区域16或者部件区域组16可以彼此连接。所期望的对配备在相应部件区域16中的电子部件的屏蔽要求将决定这样的设计决策。
在本发明的许多实施例的情况下,使用暴露工艺来除去包覆成型本体18(或类似本体)的处于外围金属结构的将被暴露的部分之上的部分,使得电磁屏蔽材料46可以被应用于包覆成型本体18的剩余部分以及被应用到被创建在外围金属结构的暴露部分之上的开口42中。可以使用各种方法来创建穿过包覆成型本体18并且到达或部分进入外围金属结构的暴露部分中的开口42。这些方法包括细划片(机械切割)、激光烧蚀、激光钻孔、机械钻孔、等离子刻蚀等等。值得注意的是,基于化学的蚀刻技术通常可以认为是切割技术。另外,可以结合形成包覆成型本体18来提供模制工具或模子(form),其中使用该模子来保留开口42的全部或一部分。
参考图15A和15B,示出了在使用暴露技术来创建如下的开口42以前的模块10:所述开口42被形成为穿过包覆成型本体18到达或者进入金属层栅格14的外围金属结构的将被暴露的部分。图15A是模块10的截面,并且图15B是模块10的顶视图。如所示的那样,包覆成型本体18覆盖金属层栅格14和部件区域16、以及叠层结构的剩余表面。
参考图15C和15D,模块10已经经历了细划片操作,其中使用锯来形成开口42,所述开口42处于由金属层栅格14所提供的基本上全部外围金属结构之上。图15C是模块10的截面图,并且图15D是模块10的顶视图。由于细划片步骤使用锯,所以开口42往往采取位于金属层栅格14的外围金属结构之上的沟的形式。在某些实施例中,这些沟可以延伸经过直接环绕着部件区域16的外围金属结构。优选地,使用深度控制的切割工艺以允许锯切穿包覆成型本体18到达或者稍微进入外围金属结构,还防止锯完全切穿外围金属结构。参考图15E和15F,电磁屏蔽物20被形成在包覆成型本体18之上并且进入到如上所述的开口42中。图15E提供了电磁屏蔽物20被形成以后的模块10的截面图,并且图15F提供电磁屏蔽物20被形成以后的模块10的顶视图。
如所提到的那样,还可以使用激光烧蚀来形成穿过包覆成型本体18的开口42。总的来说,激光烧蚀是使用激光来以与在细划片工艺期间所提供的方式类似的方式切穿包覆成型本体18。使用激光的一个优点是更精确控制切割操作的位置和深度这一能力。由于在形成开口42时精确控制切割深度这一能力是重要的,所以立即开启或关闭切割工艺中所使用的激光器这一能力使得激光烧蚀对形成开口42特别有利。值得注意的是,某些激光烧蚀技术产生为开口42形成的梯形沟、比如图16A和16B所示的梯形沟。图16A是在使用激光烧蚀形成开口42以后的模块10的截面,并且图16B是顶视图。分别为模块10的截面图和顶视图的图16C和16D示出了在包覆成型本体18之上以及开口42中形成电磁屏蔽物20以后的模块10。
此外,可以使用机械和激光钻孔工艺来形成开口42。参考分别为在形成电磁屏蔽物20以前的模块10的截面图和顶视图的图17A和17B,示出了两类开口42。通过机械钻孔所形成的开口42被标为42M,并且通过激光钻孔所形成的开口被标为42L。值得注意的是,不大可能使用机械和激光钻孔二者来形成相同模块10的开口42。这些被不同地形成的开口42M和42L仅仅被示出以表示开口42M和42L由于使用不同钻孔工艺而可以采取的不同形状。
如所示的那样,开口42M或42L(42M/L)被钻得穿过包覆成型本体18到达或者进入环绕部件区域16的金属层栅格14的外围金属结构。开口42M/L的尺寸和数目可以基于设计标准和屏蔽要求。参考图17C和17D,分别示出了在包覆成型本体18之上以及所钻出的开口42M或42L中形成电磁屏蔽物20模块10的截面图和顶视图。
图18A至18F示出了如下的实施例:在该实施例中,使用两个步骤的工艺来创建开口42,所述工艺使用一种模子来最初在形成包覆成型本体18的同时创建包覆成型本体18中的模子开口48。现在参考图18A和18B,其分别是已经形成包覆成型本体18以后的模块10的截面图和顶视图。值得注意的是,在当时形成包覆成型本体18时,使用模子来创建模子开口48,所述模子开口48被表示为处于包覆成型本体18内的部件区域16之上并且环绕所述部件区域16的沟。在设置包覆成型本体18以后,该模子被从包覆成型本体18除去而留下模子开口48。该实施例中的模子开口48并不完全延伸到由金属层栅格14所提供的外围金属结构。而是,包覆成型本体18的一部分残留在模子开口48的底部与外围金属结构的顶部之间。因此,为了暴露外围金属结构的至少一部分,需要附加的步骤来从模子开口48的底部到外围金属结构的必须暴露的部分切穿或钻穿包覆成型本体18。可以使用激光或机械钻孔或切割工艺来形成第二开口48′,所述第二开口48′从模子开口48的底部延伸到或者延伸入外围金属结构的暴露部分,这在图18C和18D中被示出(其分别是截面图和顶视图)。
参考图18E和18F,分别提供了在电磁屏蔽物20被形成在包覆成型本体18之上并且进入模子开口48和第二开口48′以后的模块10的截面图和顶视图。模子开口48和第二开口48′创建总开口42。在上面所有的实施例中,电磁屏蔽物18将从包覆成型本体18的顶部的至少一部分穿过开口42延伸到外围金属结构。
在某些实施例中,被用于形成开口42的切割或钻孔操作向叠层12施加显著的下压力。在许多实例中,该下压力可能导致叠层12向下弯曲,这可能影响开口42的深度。如果叠层12弯曲得太厉害,则开口42不能到达外围金属结构。因此,所产生的电磁屏蔽物20将不电接触外围金属结构的暴露部分,这将影响电磁屏蔽物20的屏蔽性能。如果开口42延伸得太远,则全部或过多的外围金属结构可能通过切割或钻孔工艺而被除去,再者影响外围金属结构与电磁屏蔽物之间的电接触,进而影响电磁屏蔽物20的性能。
参考图19,示出了元模块24,其中元模块24的外缘包括叠层12下部的金属层50和掩蔽材料52、比如阻焊剂。金属层50和掩蔽材料52有效地将叠层12的底面提高到元模块24中部的加工面以上。因此,在切割和钻孔操作期间被施加到元模块24的中部的下压力将导致叠层向下弯曲,这可能影响在使用切割和钻孔工艺所创建的开口42的总深度。
在本发明的一个实施例中,沿着叠层12的底面,在基本处于开口42的至少一部分以下的位置处提供支承结构54,这在图20中被示出。支承结构54可以采取各种形式、比如轨道、柱、或者栅格。如所示的那样,支承结构54以与被用于形成金属层50和掩蔽材料52的方式相同的方式由金属层50′和掩蔽材料52′构成。支承结构54不需要被连续地配备在开口42之下。例如,如图21所示,支承结构54可以被定位在形成栅格的开口的接合处。如所示的那样,沟形开口42将彼此相交,并且在这些沟形开口42的相交处之下将存在处于叠层12的对(底)侧的支承结构54。本领域的技术人员能够认识到可以构造支承结构54的各种方式。
支承结构54的目的是提供支承机制以对抗在切割和钻孔期间被施加到叠层12的向下力。提供这样的支承结构54将阻止或者显著降低叠层12在切割和钻孔过程期间的弯曲程度,并且因此提供更一致和精确的切割和钻孔操作。因此,开口42更一致,使得更少的包覆成型材料留在外围金属结构的应当被暴露的部分上,并且同时保证外围金属结构的所述相同部分不会通过完全切穿或者钻穿它们而被损坏。已经证明:叠层12使用支承结构54的稳定性显著减少由于切割或钻孔太深(其中外围金属结构被损坏)或者由于切割或钻孔太浅(其中包覆成型材料留在外围金属结构的表面上)所造成的次品数。
如所提到的那样,叠层12、并且因此元模块24在加工期间被承载在加工平台上。对于某些实施例而言,有利的是保护叠层12的底面、尤其是对应于子模块22或模块10的那些部分免受被用于加工元模块24的顶面的各种气体或液体(比如等离子刻蚀材料和镀材料)的侵害。参考图22和23,本发明的一个实施例并入一种密封结构56,其有效地提供叠层12的底面与在加工期间上面承载有叠层12的载体介质62之间的密封。载体介质62可以是在其顶面上具有粘合剂的胶带。在一个优选的实施例中,密封结构56至少部分由金属环58来提供,所述金属环58被形成为环绕叠层12底部的将被保护的区域。
如图22所示,可以接合每个元模块24来提供密封结构56,并且密封结构56有效地提供环绕元模块24的外部外围的连续的环。换言之,密封结构56将环绕着叠层12的底面上的对应于一个或多个元模块24的所有部件区域16的区域而延伸。密封结构56可以由与被用于形成支承结构54相同的材料制成。不论材料如何,密封结构56都可以包括被形成在叠层12的底部的金属环58(如图23所示)。密封结构56还可以包括掩蔽材料60、比如阻焊剂,该掩蔽材料位于金属环58的底面上。无论何物表示密封结构56的底部,该物都将优选地附着在载体介质62的顶面上,以充分阻止在形成子模块22或模块10期间所使用的气体或液体基本上泄漏到叠层12之下以及密封结构56内的区域中。这在许多接触垫位于叠层12的底面上并且可能在暴露于在制造期间所使用的某些液体或气体的情况下被损坏、短路等等时特别有利。密封结构56不需要形成完整的环。一种替代方案是,螺旋形或者基本闭合的形状可能就足够了。
如上面所提到的那样,应当注意保证外围金属结构的将被暴露的部分在形成开口42的切割或钻孔工艺期间被充分暴露,而且不被损坏。在许多实施例中,被用于形成各个子模块22或模块10的外围金属结构的金属层栅格14可以相对较细,并且由叠层12的上部金属层之一构成。如上面所提到的那样,支承结构54可以被用于保持一致的切割和钻孔工艺。作为支承结构54的替换或者附加,可以采取步骤以增加任何金属结构(包括由金属层栅格14构成的外围金属结构)的厚度,以试图降低为了在不完全钻穿外围金属结构的情况下切穿或钻穿包覆成型本体18到达或进入将被暴露的外围金属结构所必需的精度。
参考图24A至24E,提供了一种示例性技术来有效地增加金属层栅格14的厚度,并且因此最小化为了有效地创建穿过包覆成型本体18到达金属层栅格14的外围金属结构的开口42所必需的精度。最初,使用合适的蚀刻工艺用叠层12的顶部金属层构成第一金属栅格64,这在图24A中被示出。随后,使用合适的掩蔽和镀工艺在第一金属栅格64之上形成一个或多个镀层66,以形成金属层栅格14,这在图24B中示出。如上所述,包覆成型本体18被形成在外围金属结构之上,并且开口42被切割或钻得到达或者进入外围金属结构,这分别在图24C和24D中被示出。
在金属层栅格14的厚度被增加的情况下,该切割或钻孔工艺可以被配置为在不必过多担心完全钻穿金属层栅格14的情况下在更深地钻入金属层栅格14方面出错。在形成开口42以后,电磁屏蔽物20可以被形成在包覆成型本体18之上并且进入开口42到达由金属层栅格14所提供的外围金属结构的暴露部分,这在图24E中被示出。本领域的技术人员能够认识到使用各种镀技术来提供镀层66。如所提到的那样,可以使用多个镀层。另外,可以使用与被用于形成电磁屏蔽物20相同的镀工艺来形成镀层66。
根据上面所述,可以使用镀来增加总金属结构的相对厚度,使得切割或钻孔工艺显著损坏金属结构的可能性更低。利用镀技术,金属镀层被布置在基础金属部分上,所述基础金属部分可以位于叠层12上或叠层12中。该基础金属部分可以被布置在被形成在叠层12内的附加的金属结构之上。被形成在叠层12内的这些金属结构可以包括金属通孔,所述金属通孔实际上是延伸进或者穿过叠层12的随后被填充以金属的孔。因此,金属通孔和基础金属部分共同形成能够在不有害地影响屏蔽性能的情况下容易地经受切割和钻孔工艺的金属结构。值得注意的是,其它金属结构可以被布置在基础金属部分之下并且接触基础金属部分,以有效地增加电磁屏蔽物20最终连接到的金属结构的厚度。无论金属结构的形式或形状如何,都可以使用这些技术以及下面的技术。例如,这些增厚技术可以被用于部分由金属层栅格14提供的外围金属结构,其中金属层栅格14形成基础金属部分。因此,金属层栅格14可以被镀到、或者可替代地被布置到叠层12内的通孔之上并且接触所述通孔。
镀和对通孔的使用并不仅仅是用于增加金属层栅格14的厚的技术。如图25A至25E所示,表面安装结构68可以在将表面安装部件配备在部件区域16中的同一加工期间被布置在第一金属栅格64上。表面安装结构68优选地为金属的和导电的。参考图25A,第一金属栅格64如上述的那样被形成在叠层12的顶面之上。在表面安装工艺期间,表面安装结构68被布置在第一金属栅格64上(如图25B所示),并且然后,包覆成型本体18被应用(如图25C所示)。值得注意的是,表面安装结构68并不延伸到包覆成型本体18的顶部。因此,使用切割或钻孔工艺来形成延伸到或者延伸入表面安装结构68的开口42,这在图25D中被示出。然后,电磁屏蔽物20被形成在包覆成型本体18之上并且穿过开口42到达暴露的表面安装结构68或者其部分,这在图25E中被示出。
在图26A至26D所示的可替代的实施例中,可以将表面安装结构68的尺寸确定为使得表面安装结构68的顶面与包覆成型本体18的顶面平齐。再者,第一金属栅格64被形成在叠层12的顶面上(如图26A所示),并且然后,表面安装结构68被形成在第一金属栅格64上以形成金属层栅格14(如图26B所示)。当包覆成型本体18在图26C中被应用时,表面安装结构68延伸到包覆成型本体18的顶面并且被暴露。因此,不需要切割或钻孔步骤来形成开口42。实际上,消除了切割或钻孔工艺,并且可以沿着包覆成型本体18的顶面和表面安装结构68形成电磁屏蔽物20,这在图26D中被示出。尽管示出了表面安装结构68,但是本领域的技术人员能够认识到,可以使用其它镀或成层(layering)技术来有效地将金属层栅格14的高度建造为将与包覆成型本体18的顶面平齐的程度,以试图避免在形成电磁屏蔽物20以前需要创建延伸到金属层栅格14的顶面的开口42。
无论表面安装结构68的高度如何,都可以在建造增强高度的金属层栅格14时使用各种结构配置。参考图27A,表面安装结构68可以是固体环,该固体环位于第一金属栅格64的部分上以形成金属层栅格14。可替代地,并且如图27B所示,可以将许多表面安装结构68定位在第一金属栅格64上以形成金属层栅格14。尽管第一金属栅格64被表示为连续的,但是其可以被创建为对应于表面安装结构68的配置。在图27B中,表面安装结构68被表示为具有矩形形状因子,而在图27C中所示的表面安装结构被表示为具有圆形或椭圆形形状因子。另外,除典型表面安装工艺以外,还可以以类似的方式应用任意类型的金属结构。
在上面的实施例的情况下,金属层栅格64可以是多部件结构。另外,在许多这些实施例中,基础结构是第一金属栅格64,其可以连续或者间断地环绕将被屏蔽的部件区域16。在图28A中提供了这些实施例的一个替代方案。如所示的那样,金属层栅格14(其未被专门标出)由一批金属桩70构成,所述金属桩被形成或者布置为沿着叠层12的顶面。图28A示出了具有三个部件区域16A、16B、以及16C的单个模块10;然而,本领域的技术人员能够认识到,金属桩70环绕所示叠层12的总外围以及环绕部件区域16A和16B这一安排可以以类似于栅格的方式在不同模块10的相应元模块24的整个范围内重复。在该例中,部件72和74被表示为分别处于部件区域16A和16B中。尽管未示出,但是部件区域16C也可以包括电子部件。在用于使金属层栅格14穿过包覆成型本体18而暴露的切割或者钻孔工艺期间,沟或孔被切割得穿过包覆成型本体18到达或者进入将被暴露的金属桩70。实际上,这些金属桩70形成围绕一个或多个部件区域16A、16B、16C的外围金属结构。部件区域16A、16B、16C可以各自具有其自己的电磁屏蔽物20。值得注意的是,金属桩70被直接形成在叠层12上、而不是在金属迹线或金属层(比如第一金属栅格64)上。相反,叠层12内的迹线或通孔可以被用于出于屏蔽目的而将所有或所选金属桩70连接到合适的节点、比如地平面。
参考图28B,金属桩70再次被用于提供金属层栅格14。然而,金属桩70被布置在外围金属迹线76上。因此,沿着金属迹线76的各点可以出于屏蔽目的而通过附加的迹线或通孔连接到节点、比如地平面。在该实施例中,金属层栅格14将包括多个模块10的金属迹线76以及位于其上的金属桩70。被用于暴露金属层栅格14的切割或钻孔工艺被配置为切割或钻得到达或进入将被暴露的金属桩70。在图28A或28B所示的实施例的任一中,一旦所选金属桩70穿过包覆成型本体18而被暴露,则电磁屏蔽物20可以被应用在包覆成型本体18之上并且进入开口42到达暴露的金属桩70。根据上面所述,本领域的技术人员能够认识到用于实施金属层栅格14的各种方式,并且因此认识到环绕着将根据本发明而被屏蔽的部件区域16的全部或者一部分所形成的外围金属结构。
值得注意的是,部件区域16的任何金属结构都可以沿着部件区域的一侧或多侧是连续或者分段地。这些金属结构不需要完全或者甚至基本环绕部件区域16的外围。然而,更佳的屏蔽性能通常与更多地接触更广泛的外围金属结构相关联。
本发明的屏蔽技术可以扩展为还提供除电子屏蔽以外的功能。例如,位于部件区域16中的各个部件可以热连接到电磁屏蔽物20,其中电磁屏蔽物20将提供通向所定义位置的热路(thermal path),或者充当热沉本身。参考图29A,给模块10配备有根据本发明的一个实施例的电磁屏蔽物20。如所示的那样,部件区域16(未标出)包括三个电子部件78、80、以及82。电子部件78和82位于多个热通孔84之上并且被电耦合和热耦合到所述热通孔84,所述热通孔84被配置为将热从电子部件78和82穿过节点12排出到上面最终将安装模块80的结构。对于该例,假设电子部件80并不需要这样的热通孔84。在图29A中还示出了电磁屏蔽物20,其延伸到包覆成型本体18之上并且向下延伸到屏蔽通孔86,所述屏蔽通孔通常被耦合到叠层12内的地平面或者模块10最终将被安装到的结构上的地平面。在该实施例中,电磁屏蔽物20通常将不协助排出由电子部件78、80、82所生成的热。
参考图29B,图29A所示的模块10已经被修改为使得电磁屏蔽物20被热耦合并且可能被电耦合到电子部件78和82。在该实施例中,包覆成型本体18的显著部分被暴露,使得对电磁屏蔽物20的应用将产生延伸到电子部件78和82的顶面的电磁屏蔽物20。电子部件82主要倚靠电磁屏蔽物20来散热,因为不存在相关联的热通孔84。然而,给电子部件78提供有热通孔84。因此,电子部件78可以利用热通孔84和电磁屏蔽物20来将热从电子部件78的两侧排出。通过电磁屏蔽物20所排出的热可以主要通过电磁屏蔽物20的一级结构而被排出,或者通过屏蔽通孔86穿过叠层12而被传递回。在两种情况下,屏蔽通孔86也可以给电磁屏蔽物20、并且还可能给电子部件78提供通向地(ground)的导电通道。
本领域的技术人员能够认识到将电磁屏蔽物20用于热传导和电传导的各种选择。在已经应用了包覆成型本体18以后,可以通过切穿或钻穿包覆成型本体18来提供开口在电子部件78和82之上的形成。因此,可以使用用于提供开口42的技术来除去包覆成型本体18在电子部件78和82之上的部分。可替代地,可以使用掩蔽技术来防止包覆成型本体18被形成在这些电子部件78和82之上。
图29C所示的模块10基本上类似于图29B所示的模块,只是电磁屏蔽物20并不延伸到电子部件78。相反,电磁屏蔽物20仅仅延伸到电子部件82。热通孔84仅仅与电子部件78而不是电子部件82结合使用。因此,不同的电子部件78和82可以使用用于散热的不同热路,其中所述热路至少之一包括电磁屏蔽物20,该电磁屏蔽物20也被用于电磁屏蔽。再者,电磁屏蔽物20还可以给电子部件82提供通向地或其它节点的导电通道。
在图29B和29C中,电磁屏蔽物20的位于电子部件78和82之上的部分穿过包覆成型本体18延伸到电子部件78和82。电子部件78和82在叠层12之上的延伸程度不如包覆成型本体18在叠层12之上的延伸程度。因此,必须在电子部件78和82之上提供开口,在所述开口中,电磁屏蔽物20向下延伸到电子部件78和82。在一个可替代的实施例、比如图29D所示的实施例中,电子部件78和82可以具有与包覆成型本体18相同的高度,使得它们以与包覆成型本体18相同的程度延伸在叠层12之上。因此,电子部件78和82并不需要在它们之上在包覆成型本体18之内的开口来接触电磁屏蔽物20。如果电子部件78和82不具有与所产生的包覆成型本体18相同的高度,则可以使用各种技术来利用导热材料有效地延长电子部件78和82的高度,以保证与电磁屏蔽物20的接触。
在许多实例中,屏蔽区域内的电路可能生成影响同一屏蔽区域内的其它电路的电磁场。当该电路所产生的电磁场不能被单独地被屏蔽以保护对电磁场灵敏的电路时,该电路的总性能受负面影响。在本发明的一个实施例中,场屏障结构88被形成在电磁屏蔽物20内,以试图衰减在电磁屏蔽物20内出现的电磁场,这在图30A中被示出。场屏障结构88可以呈现各种形状和形式,但是优选地从电磁屏蔽物20穿过包覆成型本体18以及可能穿过任何位于部件区域16中的电路而向下延伸到或延伸向叠层12。如所示的那样,场屏障结构88从电磁屏蔽物20完全延伸到叠层12、尤其是场屏障通孔90。场屏障通孔90直接或者通过合适的迹线被耦合到场屏障结构88,并且穿过叠层12的全部或一部分延伸到地平面92(其在叠层12的中部被示出,但是其可以位于叠层12内或者叠层12的底面上的任意之处)。值得注意的是,屏蔽过孔94可以在地平面92与金属层栅格14之间延伸,其中金属层栅格14提供金属层结构的暴露部分。因此,电磁屏蔽物20可以通过金属层栅格14和屏蔽通孔94连接到地平面92,而场屏障结构88要么通过场屏障通孔90要么通过电场屏蔽物20、金属层栅格14、以及屏蔽通孔94连接到地平面92。值得注意的是,如果场屏障结构88并不完全延伸到叠层12,则通过金属层栅格14和屏蔽通孔94来给地平面92提供到电磁屏蔽物20的电连接。
参考图30B,场屏障结构88可以被配备在模块10的部件区域16内的任意之处。在所示实施例中,电子部件96A、96B、以及96C位于部件区域16中,并且圆柱形场屏障结构88以交错的方式被定位在部件区域16内。图30B中的虚线表示位于连续的电磁屏蔽物20之下的元件,该电磁屏蔽物20在所示实施例中覆盖模块10的大部分(如果不是全部的话)。
尽管图30A和30B示出了场屏障结构88的基本上为圆柱形的配置,但是本领域的技术人员能够认识到,场屏障结构88实际上可以采取可以在电子部件96A、96B、96C之中取向并且可以位于部件区域16内的任何形状,其中部件区域16被电磁屏蔽物20覆盖。例如,场屏障结构88可以形成电磁屏蔽物20内的直的、成角度的、或者弯曲的壁或者类似元件。再者,场屏障结构88可以但不必完全在电磁屏蔽物20到叠层12的顶面之间延伸。场屏障结构88还可以从电磁屏蔽物穿过包覆成型本体18延伸到接触电子部件96A、96B、96C的顶部部分、或者仅延伸到这些部件或者叠层12的表面之上的某处而不接触除包覆成型本体18和电磁屏蔽物20之外的任何物体。
在一个实施例中,场屏障结构88与电磁屏蔽物20一起被整体形成。具体来说,在应用电磁屏蔽物20以前,当金属层栅格14的部分被暴露时,场屏障结构88的开口(未标出)被形成在包覆成型本体18内。优选地,使用用于暴露金属层栅格14的外围金属结构的相同切割或钻孔工艺来创建场屏障结构88的开口。在任何清洗或粗糙化步骤以后,用于应用电磁屏蔽物20的电子屏蔽材料的喷涂或镀工艺也将起作用以给嵌入(line)所述开口或者填充所述开口,以连同创建电磁屏蔽物20一起创建场屏障结构88。因此,场屏障结构88和电磁屏蔽物20可以形成单个均匀结构,其中场屏障结构88电连接、热连接、以及物理连接到电磁屏蔽物20。然而,不需要使用与电磁屏蔽物20相同的工艺或或者在与电磁屏蔽物20相同的时间形成场屏障结构88。可以使用不同的工艺和材料来形成场屏障结构88和电磁屏蔽物20。
优选地,场屏障结构88在部件区域16之上或之内被定位为使得衰减从96A、96B、96C中之一或多个发出的电磁场。可以针对给定实施例使用仿真和实验来确定场屏障结构88的位置、形状、取向、以及数目,以获得所期望的运行特性。
本领域的技术人员能够认识到对本发明的优选实施例的改进和修改。所有这样的改进和修改都被认为是处于在此所公开的概念和随后的权利要求书的范围之内。在权利要求书中,结合组的成员对术语“某”的使用应该指该组成员的至少之一。该组的所有成员可以但不必被认为是“某个”成员。另外,在组的多个成员具有多个元素的情况下,仅仅某些成员需要具有至少一个元素。尽管可接受,但是不必这些成员的每个都具有多个元素。

Claims (29)

1.一种用于制造模块的方法,包括:
●提供电子元模块,所述电子元模块包括:衬底、该衬底的表面上的用于多个模块的多个部件区域、以及覆盖所述多个部件区域的介电材料构成的本体,其中所述多个部件区域的某些部件区域与被该本体所覆盖的金属结构相关联;
●使与所述某些部件区域相关联的金属结构的至少一部分穿过该本体而暴露以提供多个暴露的金属结构;
●使该本体的外表面暴露于反应工艺气以清洗该本体的外表面;以及
●将电磁屏蔽材料应用在所述某些部件区域的每个的本体的外表面的至少一部分之上以及所述多个暴露的金属结构上以在所述某些部件区域之上形成电磁屏蔽物。
2.根据权利要求1所述的方法,其中所述反应工艺气除去该本体的外表面上的杂质。
3.根据权利要求1所述的方法,其中所述反应工艺气包括以下之一:氩气、氧气、氮气、氢气、四氟化碳、六氟化硫、三氟化氮。
4.根据权利要求1所述的方法,其中由基于等离子的清洗工艺来提供对该本体的外表面的暴露。
5.根据权利要求1所述的方法,进一步包括:在应用电磁屏蔽材料以前使该本体的外表面粗糙化。
6.根据权利要求1所述的方法,进一步包括:将该电子元模块的多个模块彼此分开,其中每个模块包括具有所述电磁屏蔽物之一的至少一个所述某些部件区域。
7.根据权利要求1所述的方法,进一步包括:将该电子元模块的多个模块彼此分开,其中所述多个模块中的每个模块包括具有所述电磁屏蔽物的多个所述某些部件区域。
8.根据权利要求1所述的方法,其中应用所述电磁屏蔽材料包括:将导电材料喷涂在该本体的外表面的至少一部分之上以及暴露的金属元件上。
9.根据权利要求1所述的方法,其中应用所述电磁屏蔽材料包括:将至少一种导电材料镀在该本体的外表面的至少一部分之上以及暴露的金属元件上。
10.根据权利要求9所述的方法,其中镀所述至少一种导电材料包括:利用化学镀工艺镀第一层以及利用电镀工艺镀第二层。
11.根据权利要求1所述的方法,其中在暴露所述暴露的金属结构以前,通过用介电材料均匀地覆盖所述多个模块的部件区域来形成该本体,使得该本体最初为覆盖全部所述多个部件区域的单个连续的元件
12.根据权利要求11所述的方法,其中使用包覆成型工艺用包覆成型材料形成该本体。
13.根据权利要求1所述的方法,其中所述金属结构位于该衬底的表面上。
14.根据权利要求1所述的方法,其中所述金属结构基本上环绕着所述某些部件区域的每个的外围而延伸。
15.根据权利要求14所述的方法,其中所述金属结构的每个都包括连续的金属迹线,所述金属迹线处于该衬底的表面上并且基本上环绕着所述某些部件区域的每个的外围而延伸。
16.根据权利要求14所述的方法,其中所述金属结构的每个都包括间断的金属迹线,所述金属迹线处于该衬底的表面上并且基本上环绕着所述某些部件区域的每个的外围而延伸。
17.根据权利要求14所述的方法,其中所述金属结构的每个都包括一系列金属元件,所述金属元件处于该衬底的表面上并且基本上环绕着所述某些部件区域的每个的外围而延伸。
18.根据权利要求1所述的方法,其中所述金属结构环绕着所述某些部件区域的每个的外围而延伸。
19.根据权利要求18所述的方法,其中所述金属结构的每个都包括连续的金属迹线,所述金属迹线处于该衬底的表面上并且环绕着所述某些部件区域的每个的外围而延伸。
20.根据权利要求18所述的方法,其中所述金属结构的每个都包括间断的金属迹线,所述金属迹线处于该衬底的表面上并且环绕着所述某些部件区域的每个的外围而延伸。
21.根据权利要求18所述的方法,其中所述金属结构的每个都包括一系列金属元件,所述金属元件处于该衬底的表面上并且环绕着所述某些部件区域的每个的外围而延伸。
22.根据权利要求1所述的方法,其中使与所述某些部件区域相关联的金属结构的至少一部分穿过该本体而暴露包括:切穿该本体到达或进入暴露的金属结构。
23.根据权利要求1所述的方法,其中使与所述某些部件区域相关联的金属结构的至少一部分穿过该本体而暴露包括:钻穿该本体到达或进入暴露的金属结构。
24.根据权利要求1所述的方法,其中所述金属结构是金属栅格的一部分,所述金属栅格被形成在该衬底上并且限定所述多个模块的所述某些部件区域。
25.一种通过一种工艺形成的电子模块,该工艺包括:
●提供电子元模块,所述电子元模块包括:衬底、该衬底的表面上的用于多个模块的多个部件区域、以及覆盖所述多个部件区域的介电材料构成的本体,其中所述多个部件区域的某些部件区域与被该本体所覆盖的金属结构相关联;
●使与所述某些部件区域相关联的金属结构的至少一部分穿过该本体而暴露以提供多个暴露的金属结构;
●使该本体的外表面暴露于反应工艺气以清洗该本体的外表面;
●将电磁屏蔽材料应用在所述某些部件区域的每个的本体的外表面的部分之上以及所述多个暴露的金属结构上以在所述某些部件区域之上形成电磁屏蔽物;以及
●将该电子元模块的多个模块彼此分开以提供所述电子模块。
26.根据权利要求25所述的由该工艺形成的电子模块,其中所述反应工艺气包括以下之一:氩气、氧气、氮气、氢气、四氟化碳、六氟化硫、三氟化氮。
27.根据权利要求25所述的由该工艺形成的电子模块,其中由基于等离子的清洗工艺来提供对该本体的外表面的暴露。
28.根据权利要求25所述的由该工艺形成的电子模块,其中该模块包括具有所述电磁屏蔽物之一的至少一个所述某些部件区域。
29.根据权利要求25所述的由该工艺形成的电子模块,其中该模块包括具有所述电磁屏蔽物的多个所述某些部件区域。
CN200880104171.1A 2007-06-27 2008-06-25 使用工艺气的共形屏蔽工艺 Active CN101803017B (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US94645307P 2007-06-27 2007-06-27
US60/946453 2007-06-27
US60/946,453 2007-06-27
US97800607P 2007-10-05 2007-10-05
US60/978006 2007-10-05
US60/978,006 2007-10-05
US11/952,634 US8186048B2 (en) 2007-06-27 2007-12-07 Conformal shielding process using process gases
US11/952634 2007-12-07
US11/952,634 2007-12-07
PCT/US2008/068153 WO2009003018A2 (en) 2007-06-27 2008-06-25 Conformal shielding process using process gases

Publications (2)

Publication Number Publication Date
CN101803017A CN101803017A (zh) 2010-08-11
CN101803017B true CN101803017B (zh) 2012-10-03

Family

ID=40158725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880104171.1A Active CN101803017B (zh) 2007-06-27 2008-06-25 使用工艺气的共形屏蔽工艺

Country Status (3)

Country Link
US (13) US8409658B2 (zh)
CN (1) CN101803017B (zh)
WO (1) WO2009003018A2 (zh)

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8409658B2 (en) * 2007-06-27 2013-04-02 Rf Micro Devices, Inc. Conformal shielding process using flush structures
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP5170232B2 (ja) * 2008-02-28 2013-03-27 日本電気株式会社 電磁シールド構造およびそれを用いた無線装置、電磁シールドの製造方法
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
CN101686610B (zh) * 2008-09-25 2012-10-17 深圳富泰宏精密工业有限公司 印刷电路板
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8276268B2 (en) * 2008-11-03 2012-10-02 General Electric Company System and method of forming a patterned conformal structure
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
TW201041054A (en) * 2009-05-11 2010-11-16 Acsip Technology Corp Electronic component manufacturing method and packaging structure thereof
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
TWI393239B (zh) * 2009-10-16 2013-04-11 日月光半導體製造股份有限公司 具有內屏蔽體之封裝結構及其製造方法
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8199518B1 (en) 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US20110255250A1 (en) * 2010-04-19 2011-10-20 Richard Hung Minh Dinh Printed circuit board components for electronic devices
CN102339763B (zh) * 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
WO2012011210A1 (ja) * 2010-07-22 2012-01-26 パナソニック株式会社 半導体装置及びその製造方法
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9545043B1 (en) * 2010-09-28 2017-01-10 Rockwell Collins, Inc. Shielding encapsulation for electrical circuitry
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9781465B2 (en) * 2010-11-24 2017-10-03 Echostar Technologies L.L.C. Tracking user interaction from a receiving device
DE102010053686B3 (de) * 2010-12-08 2012-01-26 Grenzebach Maschinenbau Gmbh Autonomes Sicherheitssystem für die Benutzer von Fahrzeugsimulatoren oder Flugsimulatoren, Verfahren zur gefahrlosen Benutzung solcher Simulatoren, ein Computerprogramm zur Durchführung des Verfahrens und einen maschinenlesbaren Träger mit dem Programmcode.
CN102543904A (zh) * 2010-12-16 2012-07-04 海华科技股份有限公司 模块集成电路封装结构及其制作方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2012151326A (ja) * 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法
US8835226B2 (en) * 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
TWI471086B (zh) * 2011-03-14 2015-01-21 E Ink Holdings Inc 一種於電子紙顯示器上形成電磁波屏蔽層之方法
TWI460843B (zh) * 2011-03-23 2014-11-11 環旭電子股份有限公司 電磁屏蔽結構及其製作方法
CN102695406B (zh) * 2011-03-23 2015-08-26 环旭电子股份有限公司 电磁屏蔽结构及其制作方法
JP5370445B2 (ja) * 2011-09-09 2013-12-18 株式会社村田製作所 電源制御回路モジュール
CN103025137A (zh) * 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法
US8928139B2 (en) * 2011-09-30 2015-01-06 Broadcom Corporation Device having wirelessly enabled functional blocks
TWI468538B (zh) * 2011-10-14 2015-01-11 晟銘電子科技股份有限公司 屏蔽層製造方法
US9155188B2 (en) * 2011-11-04 2015-10-06 Apple Inc. Electromagnetic interference shielding techniques
US9254588B1 (en) * 2011-11-28 2016-02-09 The United States Of America As Represented By The Secretary Of The Army Protective layering process for circuit boards
US10631413B1 (en) * 2011-11-28 2020-04-21 The United States Of America As Represented By The Secretary Of The Army Enhanced protective layering process to accommodate circuit board heat dissipation
US9900988B1 (en) * 2011-11-28 2018-02-20 The United States Of America As Represented By The Secretary Of The Army Protective layering process for circuit board EMI sheilding and thermal management
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8959757B2 (en) * 2011-12-29 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
TWI473241B (zh) * 2012-02-04 2015-02-11 Quanta Comp Inc 具選擇性電磁屏蔽之模封射頻電磁屏蔽結構及其形成方法
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
EP2850923B1 (en) 2012-05-18 2016-04-27 Advanced Bionics AG Printed circuit board apparatus and methods of making the same
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
DE102012107668A1 (de) * 2012-08-21 2014-03-20 Epcos Ag Bauelementanordnung
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
JP6171402B2 (ja) * 2013-03-01 2017-08-02 セイコーエプソン株式会社 モジュール、電子機器、および移動体
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
US9144183B2 (en) * 2013-07-31 2015-09-22 Universal Scientific Industrial (Shanghai) Co., Ltd. EMI compartment shielding structure and fabricating method thereof
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP5576542B1 (ja) * 2013-08-09 2014-08-20 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
US9018079B1 (en) * 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9736925B2 (en) * 2014-01-31 2017-08-15 Stmicroelectronics S.R.L. Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof
US9913412B2 (en) * 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9949359B2 (en) * 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US10403973B2 (en) * 2014-04-22 2019-09-03 Intel Corporation EBG designs for mitigating radio frequency interference
US9820373B2 (en) * 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
US10321553B2 (en) * 2014-08-04 2019-06-11 Cisco Technology, Inc. Shield to improve electromagnetic interference (EMI) suppression capability
KR102340828B1 (ko) * 2014-10-23 2021-12-17 삼성전자주식회사 인쇄회로기판 어셈블리 제조 방법
US10624214B2 (en) 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
US10242957B2 (en) * 2015-02-27 2019-03-26 Qualcomm Incorporated Compartment shielding in flip-chip (FC) module
KR102377472B1 (ko) 2015-03-10 2022-03-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10292258B2 (en) * 2015-03-26 2019-05-14 Apple Inc. Vertical shielding and interconnect for SIP modules
KR102097858B1 (ko) * 2015-03-26 2020-04-06 애플 인크. Sip 모듈들을 위한 수직 차폐부 및 인터커넥트
JP2016192445A (ja) * 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US10321569B1 (en) 2015-04-29 2019-06-11 Vpt, Inc. Electronic module and method of making same
US10269686B1 (en) * 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
JP6397806B2 (ja) 2015-09-11 2018-09-26 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
US10134682B2 (en) 2015-10-22 2018-11-20 Avago Technologies International Sales Pte. Limited Circuit package with segmented external shield to provide internal shielding between electronic components
US10163808B2 (en) * 2015-10-22 2018-12-25 Avago Technologies International Sales Pte. Limited Module with embedded side shield structures and method of fabricating the same
US10204883B2 (en) * 2016-02-02 2019-02-12 Taiwan Semidonductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
TWI605564B (zh) * 2016-02-22 2017-11-11 矽品精密工業股份有限公司 封裝結構及其製法
JP6787406B2 (ja) 2016-03-21 2020-11-18 株式会社村田製作所 パッケージ回路システム構造体
US9907169B1 (en) 2016-08-30 2018-02-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board (PCB) and PCB assembly having an encapsulating mold material on a bottom surface thereof and methods for molding an encapsulating mold material on a bottom surface of a PCB
KR20180032985A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
CN106298743B (zh) * 2016-10-20 2018-11-09 江苏长电科技股份有限公司 具有屏蔽效果的封装结构及其制作方法
US10177095B2 (en) 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
JP2020113559A (ja) 2017-03-30 2020-07-27 株式会社村田製作所 回路モジュール
CN107195587A (zh) * 2017-06-23 2017-09-22 苏州日月新半导体有限公司 集成电路封装体及其制造方法
KR102408079B1 (ko) * 2017-06-29 2022-06-13 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈
KR102530753B1 (ko) * 2017-08-11 2023-05-10 삼성전자주식회사 전자기파를 차폐하는 반도체 패키지 및 이를 포함하는 전자 시스템
WO2019049899A1 (ja) 2017-09-11 2019-03-14 株式会社ライジングテクノロジーズ 電子回路装置及び電子回路装置の製造方法
JP6905438B2 (ja) * 2017-09-22 2021-07-21 株式会社フジクラ 無線通信モジュール
US10334732B2 (en) 2017-09-22 2019-06-25 Apple Inc. Area-efficient connections to SIP modules
US10999957B2 (en) * 2018-02-12 2021-05-04 Samsung Electro-Mechanics Co., Ltd. Communication module and mounting structure thereof
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11596058B2 (en) * 2019-03-08 2023-02-28 Qorvo Us, Inc. Fiducials for laminate structures
JP7371882B2 (ja) 2019-04-12 2023-10-31 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
WO2020230442A1 (ja) 2019-05-16 2020-11-19 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
US10808753B1 (en) 2019-06-03 2020-10-20 Raytheon Technologies Corporation Method and apparatus for mounting multiple bearings on a shaft
WO2020250795A1 (ja) * 2019-06-10 2020-12-17 株式会社ライジングテクノロジーズ 電子回路装置
US11197376B2 (en) * 2019-10-10 2021-12-07 The Boeing Company Method of forming a low loss electronics assembly
WO2021075035A1 (ja) * 2019-10-17 2021-04-22 日本電信電話株式会社 光通信部品
WO2022124022A1 (ja) * 2020-12-08 2022-06-16 株式会社村田製作所 回路モジュール
FI129589B (en) * 2021-02-23 2022-05-13 Teknologian Tutkimuskeskus Vtt Oy DEVICE FOR THE PROTECTION OF AT LEAST ONE COMPONENT
CN113471175A (zh) * 2021-06-29 2021-10-01 荣成歌尔微电子有限公司 共形屏蔽结构及其制备方法
US12245382B2 (en) 2021-12-02 2025-03-04 Qorvo Us, Inc. Three-dimensional patterned module exterior surface for improved heat dissipation and method of fabricating
FR3144735A1 (fr) * 2022-12-28 2024-07-05 Thales Module électronique, carte électronique et procédé de fabrication d'un module électronique
US20250159793A1 (en) * 2023-11-15 2025-05-15 Advanced Semiconductor Engineering, Inc. Electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004180A (en) * 1997-09-30 1999-12-21 Candescent Technologies Corporation Cleaning of electron-emissive elements
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
CN1856878A (zh) * 2003-09-25 2006-11-01 飞思卡尔半导体公司 形成半导体封装的方法及其结构
CN1855451A (zh) * 2005-04-28 2006-11-01 新光电气工业株式会社 半导体装置及其制造方法

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566190A (en) * 1968-12-23 1971-02-23 Raven Ind Inc Industrial control system with means for releasably securing a plurality of electronic modules
US3907617A (en) 1971-10-22 1975-09-23 Motorola Inc Manufacture of a high voltage Schottky barrier device
US3907616A (en) * 1972-11-15 1975-09-23 Texas Instruments Inc Method of forming doped dielectric layers utilizing reactive plasma deposition
US4680676A (en) 1986-01-06 1987-07-14 Motorola, Inc. Portable radio housing with logic and RF shielding
US5389738A (en) * 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
US5459368A (en) 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5744752A (en) * 1995-06-05 1998-04-28 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
US5650659A (en) * 1995-08-04 1997-07-22 National Semiconductor Corporation Semiconductor component package assembly including an integral RF/EMI shield
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6011698A (en) 1996-11-12 2000-01-04 Delco Electronics Corp. Circuit protection from radio frequency energy
JP4159636B2 (ja) 1997-11-25 2008-10-01 シチズン電子株式会社 電子部品パッケージ及びその製造方法
US6989294B1 (en) 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US6137693A (en) 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
DE19942470B4 (de) 1998-09-08 2013-04-11 Fujitsu Ltd. Optisches Halbeitermodul und Verfahren zum Herstellen eines optischen Halbleitermoduls
FR2786959B1 (fr) * 1998-12-08 2001-05-11 Thomson Csf Composant a ondes de surface encapsule et procede de fabrication collective
US6163454A (en) * 1999-02-22 2000-12-19 Hewlett-Packard Company Electromagnetic interference (EMI) shield for electrical components, an internal EMI barrier, and a storage enclosure for electrical/electronic components
JP3473684B2 (ja) 1999-11-08 2003-12-08 日本電気株式会社 磁気ヘッドおよびその製造方法、それを用いる磁気記録再生装置
TW526701B (en) 1999-08-26 2003-04-01 Rohm Co Ltd Electromagnetic shield cap and infrared data communication module
US6538196B1 (en) 1999-10-28 2003-03-25 Ericsson Inc. Electric module structure formed with a polymer shrunk material
US6297957B1 (en) 1999-12-20 2001-10-02 Dell Usa, L.P. Apparatus for reducing electromagnetic emissions from a computer
US6448793B1 (en) * 2000-04-07 2002-09-10 Rf Micro Devices, Inc. Adaptive manufacturing of semiconductor circuits
JP3745213B2 (ja) * 2000-09-27 2006-02-15 株式会社東芝 半導体装置及びその製造方法
US6618270B2 (en) * 2001-02-27 2003-09-09 Trioniq Inc. System and method for shielding electronic components
JP3718131B2 (ja) 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
US6900383B2 (en) * 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US6707168B1 (en) * 2001-05-04 2004-03-16 Amkor Technology, Inc. Shielded semiconductor package with single-sided substrate and method for making the same
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6633073B2 (en) 2001-06-29 2003-10-14 Rf Micro Devices, Inc. Method and apparatus for isolating circuits using deep substrate n-well
US6722788B2 (en) 2001-06-29 2004-04-20 Xanoptix Inc. Integration of fused glass collimated coupler for use in opto-electronic modules
US6838750B2 (en) 2001-07-12 2005-01-04 Custom One Design, Inc. Interconnect circuitry, multichip module, and methods of manufacturing thereof
TW554498B (en) * 2001-08-17 2003-09-21 Citizen Watch Co Ltd Electronic device and production process thereof
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP2003085709A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 薄膜磁気ヘッドおよびその製造方法並びに磁気ディスク装置
DE10146359B4 (de) 2001-09-20 2006-12-28 Advanced Micro Devices, Inc., Sunnyvale Eine Metallisierungsprozesssequenz
US6599779B2 (en) 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US6617686B2 (en) * 2002-02-08 2003-09-09 Robert B. Davies Semiconductor device and method of isolating circuit regions
US6717485B2 (en) * 2002-02-19 2004-04-06 Hewlett-Packard Development Company, L.P. Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US6807731B2 (en) * 2002-04-02 2004-10-26 Delphi Technologies, Inc. Method for forming an electronic assembly
US6657592B2 (en) * 2002-04-26 2003-12-02 Rf Micro Devices, Inc. Patch antenna
US6750482B2 (en) * 2002-04-30 2004-06-15 Rf Micro Devices, Inc. Highly conductive semiconductor layer having two or more impurities
US7633765B1 (en) * 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
DE10228103A1 (de) 2002-06-24 2004-01-15 Bayer Cropscience Ag Fungizide Wirkstoffkombinationen
US6784544B1 (en) 2002-06-25 2004-08-31 Micron Technology, Inc. Semiconductor component having conductors with wire bondable metalization layers
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US20040222511A1 (en) * 2002-10-15 2004-11-11 Silicon Laboratories, Inc. Method and apparatus for electromagnetic shielding of a circuit element
JP4341321B2 (ja) 2003-07-18 2009-10-07 パナソニック株式会社 電子部品内蔵モジュール
US6998532B2 (en) 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
JP4350366B2 (ja) 2002-12-24 2009-10-21 パナソニック株式会社 電子部品内蔵モジュール
US7227719B2 (en) * 2003-01-24 2007-06-05 Headway Technologies, Inc. Thin film magnetic head and method of manufacturing the same
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
CN100454533C (zh) 2003-04-15 2009-01-21 波零公司 用于电子元件封装的emi屏蔽
KR100571810B1 (ko) 2003-04-25 2006-04-17 삼성코닝 주식회사 플라즈마 디스플레이 패널용 전자파 차폐 필터와, 이의제조 방법
JP2004349476A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置
US6825560B1 (en) 2003-05-22 2004-11-30 Rf Micro Devices, Inc. Solder filler
US20070045248A1 (en) 2003-05-30 2007-03-01 Jochen Schein Vacuum arc plasma thrusters with inductive energy storage driver
US20080112151A1 (en) * 2004-03-04 2008-05-15 Skyworks Solutions, Inc. Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
US7148574B2 (en) * 2004-04-14 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure and method of forming the same
US7042398B2 (en) * 2004-06-23 2006-05-09 Industrial Technology Research Institute Apparatus of antenna with heat slug and its fabricating process
US7087461B2 (en) * 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
JP4739717B2 (ja) * 2004-09-21 2011-08-03 古野電気株式会社 歪補償回路
US8000737B2 (en) * 2004-10-15 2011-08-16 Sky Cross, Inc. Methods and apparatuses for adaptively controlling antenna parameters to enhance efficiency and maintain antenna size compactness
CN101996962B (zh) 2004-10-28 2013-01-16 京瓷株式会社 电子部件模块以及无线通信设备
US7671451B2 (en) * 2004-11-12 2010-03-02 Chippac, Inc. Semiconductor package having double layer leadframe
WO2006064425A1 (en) 2004-12-16 2006-06-22 Koninklijke Philips Electronics N.V. Direct conversion device with compensation means for a transmission path of a wireless communication equipment
US7633170B2 (en) 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
JP2006196664A (ja) 2005-01-13 2006-07-27 Fuji Photo Film Co Ltd 基板へのシールドケース取付構造及び携帯電話
US7598606B2 (en) * 2005-02-22 2009-10-06 Stats Chippac Ltd. Integrated circuit package system with die and package combination
US8467827B2 (en) * 2005-03-31 2013-06-18 Black Sand Technologies, Inc. Techniques for partitioning radios in wireless communication systems
DE602006006106D1 (de) * 2005-04-21 2009-05-20 St Microelectronics Sa Vorrichtung zum Schutz einer elektrische Schaltung
US7643311B2 (en) * 2005-04-21 2010-01-05 Stmicroelectronics Sa Electronic circuit protection device
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US7087462B1 (en) * 2005-06-07 2006-08-08 Advanced Semiconductor Engineering, Inc. Method for forming leadless semiconductor packages
AU2006264212B2 (en) 2005-06-29 2010-10-28 Compumedics Limited Sensor assembly with conductive bridge
US7348663B1 (en) 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same
US7451539B2 (en) * 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
US8409658B2 (en) 2007-06-27 2013-04-02 Rf Micro Devices, Inc. Conformal shielding process using flush structures
US7768792B2 (en) * 2005-09-12 2010-08-03 Lg Innotek Co., Ltd. Front end module
DE602005013084D1 (de) 2005-09-15 2009-04-16 Infineon Technologies Ag Elektromagnetische Abschirmung von Gehäusen mit einem Laminatsubstrat
JP4816647B2 (ja) 2005-11-28 2011-11-16 株式会社村田製作所 回路モジュールの製造方法および回路モジュール
US7433203B1 (en) 2005-11-30 2008-10-07 Cisco Technology, Inc. Techniques for providing an EMI seal for a circuit board
US20070141751A1 (en) 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
US7445968B2 (en) 2005-12-16 2008-11-04 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
US20070163802A1 (en) 2006-01-19 2007-07-19 Triquint Semiconductors, Inc. Electronic package including an electromagnetic shield
US20070200210A1 (en) 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US7342303B1 (en) * 2006-02-28 2008-03-11 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
JP4690938B2 (ja) 2006-05-16 2011-06-01 株式会社東芝 高周波素子モジュール
US9013035B2 (en) 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US7936055B2 (en) 2006-08-23 2011-05-03 Stats Chippac Ltd. Integrated circuit package system with interlock
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US8212351B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Structure for encapsulating microelectronic devices
US7928538B2 (en) 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding
US8422243B2 (en) 2006-12-13 2013-04-16 Stats Chippac Ltd. Integrated circuit package system employing a support structure with a recess
US20080157316A1 (en) 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US7576415B2 (en) 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
US8045670B2 (en) 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
US7636245B2 (en) * 2007-06-25 2009-12-22 Novatel Wireless, Inc. Electronic component cover and arrangement
JP5117791B2 (ja) 2007-08-22 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US20110017263A1 (en) 2007-09-05 2011-01-27 Solaria Corporation Method and device for fabricating a solar cell using an interface pattern for a packaged design
US20090066588A1 (en) 2007-09-11 2009-03-12 Mitac Technology Corp. Case structure of electronic device
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US8278148B2 (en) * 2007-09-13 2012-10-02 Stats Chippac Ltd. Integrated circuit package system with leads separated from a die paddle
US20090072357A1 (en) * 2007-09-13 2009-03-19 Jinbang Tang Integrated shielding process for precision high density module packaging
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US20110014880A1 (en) 2007-10-14 2011-01-20 Nicolson Sean T System and method for a single chip direct conversion transceiver in silicon
JP2009140962A (ja) 2007-12-03 2009-06-25 Panasonic Corp 半導体装置およびその製造方法
US20090227273A1 (en) 2008-03-06 2009-09-10 Matsushita Electric Industrial Co., Ltd. Split analog-digital radio systems and methods
US8010064B2 (en) * 2008-03-13 2011-08-30 Samsung Electro—Mechanics Company, Ltd. Systems and methods for transmitter calibration
US20110180933A1 (en) 2008-05-30 2011-07-28 Yasunori Inoue Semiconductor module and semiconductor module manufacturing method
US7772046B2 (en) 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
US8053873B2 (en) * 2008-06-06 2011-11-08 Texas Instruments Incorporated IC having voltage regulated integrated Faraday shield
US8013258B2 (en) 2008-06-11 2011-09-06 Mediatek Inc. Shielding device
WO2010000020A1 (en) 2008-06-30 2010-01-07 Cathrx Ltd A catheter
US7829981B2 (en) 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8373264B2 (en) 2008-07-31 2013-02-12 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
WO2010021262A1 (ja) 2008-08-19 2010-02-25 株式会社村田製作所 回路モジュール及びその製造方法
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8160647B2 (en) 2009-05-01 2012-04-17 Nokia Siemens Networks Oy Filter system for use in co-site and control method thereof
US8105872B2 (en) 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
KR101718016B1 (ko) 2010-06-04 2017-03-21 엘지전자 주식회사 이동 단말기 및 이동단말기 안테나의 제조방법
TW201214653A (en) 2010-09-23 2012-04-01 Siliconware Precision Industries Co Ltd Package structure capable of discharging static electricity and preventing electromagnetic wave interference

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004180A (en) * 1997-09-30 1999-12-21 Candescent Technologies Corporation Cleaning of electron-emissive elements
CN1856878A (zh) * 2003-09-25 2006-11-01 飞思卡尔半导体公司 形成半导体封装的方法及其结构
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
CN1855451A (zh) * 2005-04-28 2006-11-01 新光电气工业株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20090002970A1 (en) 2009-01-01
US20110038136A1 (en) 2011-02-17
US20090002971A1 (en) 2009-01-01
US8720051B2 (en) 2014-05-13
US8434220B2 (en) 2013-05-07
CN101803017A (zh) 2010-08-11
US8296938B2 (en) 2012-10-30
US20100199492A1 (en) 2010-08-12
US20090000815A1 (en) 2009-01-01
US8409658B2 (en) 2013-04-02
US20090000816A1 (en) 2009-01-01
US20090002969A1 (en) 2009-01-01
US8186048B2 (en) 2012-05-29
US20110235282A1 (en) 2011-09-29
US20090002972A1 (en) 2009-01-01
US20110225803A1 (en) 2011-09-22
WO2009003018A2 (en) 2008-12-31
US20120170239A1 (en) 2012-07-05
WO2009003018A3 (en) 2009-01-29
US8359739B2 (en) 2013-01-29
US8296941B2 (en) 2012-10-30
US20090000114A1 (en) 2009-01-01
US8061012B2 (en) 2011-11-22
US8614899B2 (en) 2013-12-24
US20090025211A1 (en) 2009-01-29
US8220145B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
CN101803017B (zh) 使用工艺气的共形屏蔽工艺
CN106409700B (zh) 介电材凹穴内设有电性元件的可堆叠式线路板制作方法
CN1625925B (zh) 利用沟道/沟槽进行功率输送的功率-接地平面分割和过孔连接
CN1625926B (zh) 用于将元件置入于基座中的方法
US6501168B1 (en) Substrate for an integrated circuit package
US20100308452A1 (en) Electronic module with feed through conductor between wiring patterns
US7253364B2 (en) Circuit board having electrically conductive structure formed between circuit layers thereof and method for fabricating the same
CN1265447C (zh) 半导体封装基板的电性连接垫电镀金属层的制造方法
US6248612B1 (en) Method for making a substrate for an integrated circuit package
CN1980530A (zh) 电路板导电凸块结构的制法
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
KR20000035129A (ko) 터미널 금속 구조물 및 그의 제조 방법
CN220367915U (zh) 基板及封装结构
CN119852275A (zh) 具有边缘内缩焊垫的侧面可润湿封装元件
KR20250136719A (ko) 회로 기판, 및 회로 기판의 제조 방법
TW200409250A (en) Substrate with plated metal layer over pads thereon, and method for fabricating the same
HK1077151A1 (zh) 用於将元件置入於基座中并且形成接触的方法
HK1077151B (zh) 用於将元件置入於基座中并且形成接触的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161013

Address after: North Carolina

Patentee after: QORVO USA

Address before: North Carolina

Patentee before: RF Micro Devices Inc.