[go: up one dir, main page]

CN101626009A - 基板面板 - Google Patents

基板面板 Download PDF

Info

Publication number
CN101626009A
CN101626009A CN200810132841.2A CN200810132841A CN101626009A CN 101626009 A CN101626009 A CN 101626009A CN 200810132841 A CN200810132841 A CN 200810132841A CN 101626009 A CN101626009 A CN 101626009A
Authority
CN
China
Prior art keywords
substrate
electroplating
current
substrate panel
buffer frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810132841.2A
Other languages
English (en)
Other versions
CN101626009B (zh
Inventor
范文正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN200810132841.2A priority Critical patent/CN101626009B/zh
Publication of CN101626009A publication Critical patent/CN101626009A/zh
Application granted granted Critical
Publication of CN101626009B publication Critical patent/CN101626009B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

本发明涉及一种基板面板,主要包含两个或两个以上阵列排列于基板面板的基板条、两条或两条以上电镀总线、连接在基板条之间并连接两个相邻的基板条的两条或两条以上电镀串连线以及电流输入闸口缓冲区;电镀总线连接基板面板的侧缘至邻近的基板条;电流输入闸口缓冲区设置于该基板面板的非基板条部位并具有电流缓冲框以及两条或两条以上网线,电流缓冲框与该电镀总线交叉连接,而网线与该电镀串连线交叉连接并两端连接至该电流缓冲框。借以在电镀过程中平均分散电流至每一个基板条,并改善电流密度不均匀导致电镀层厚度不一致的问题,还能缓冲瞬间大电流与缓和不稳定电压以保护基板条的内部线路。

Description

基板面板
技术领域
本发明涉及一种印刷电路板,尤指一种基板面板。
背景技术
目前,印刷电路板已能作为一种承载芯片的微型基板(或称为基板单元),多个阵列排列的微型基板形成在基板条(Substrate Strip)中。以基板条传输的方式进行半导体封装/组装作业。另外,多个阵列排列的基板条形成基板面板(Substrate Panel),以便于使用印刷电路板工艺大量生产。通常,在这些基板条单体化分离之前会对基板面板进行电镀步骤,以便在这些基板条上镀上镍/金或其它电镀层,防止外露金属垫的氧化并有利于后续工艺的金属键合,如打上金线或接合焊球等等。
请参阅图1所示,一种公知基板面板100包含两个或两个以上基板条110、两条或两条以上电镀总线121与122以及两条或两条以上电镀串连线130,其中这些电镀总线121与122与这些电镀串连线130为在同一线路层的铜线路。这些基板条110以一体连接未切割的方式矩阵式排列在该基板面板100中。其中邻近于该基板面板100的电流输入侧缘101的基板条进一步标示为110A。部分的电镀总线121连接该基板面板100的电流输入侧缘101至相邻的基板条110A;部分的电镀总线122连接该基板面板100的电流输出侧缘102至相邻的基板条110。这些电镀串连线130则连接两个相邻的基板条110。在电镀过程中,电流经由这些电镀总线121传导至邻近该电流输入侧缘101的基板条110A,再通过这些电镀串连线130将电流串联式传导至相邻的基板条110,最后由该电流输出侧缘102的电镀总线122导出(如图1左、右两侧的箭头方向所示),以进行电镀。由于电流必须先传导至这些基板条110A,再以串联方式传导到其它基板条110,故在这些基板条110A的电流密度会最高,并往电流输出侧缘102方向逐渐降低。又因为电流的传导方向为由该电流输入侧缘101至该电流输出侧缘102,使得通过这些基板条110的电流密度会随着远离该电流输入侧缘101而递减,故造成了同一基板面板100内根据基板条110的位置不同会有电镀厚度及电镀粗糙度不相同的问题,因而导致了不良的电镀质量。甚至在半导体封装/组装作业中会产生打线失败或焊接不良的问题。此外,当电镀时,较大瞬间电流或不稳定的电压会经由这些电镀总线121而造成被连接的这些基板条110A内部线路受损。
发明内容
有鉴于此,本发明的主要目的在于提供一种能使电镀层厚度一致、并保护基板条内部电路的基板面板。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明所揭示的一种基板面板,主要包含两个或两个以上基板条、两条或两条以上电镀总线、两条或两条以上电镀串连线以及电流输入闸口缓冲区;该基板条阵列排列于该基板面板,每一个基板条内包含两个或两个以上阵列排列的基板单元;该电镀总线连接该基板面板的侧缘至相邻近的基板条;该电镀串连线设置于该基板条之间,并连接两个相邻的基板条;该电流输入闸口缓冲区设置于该基板面板的非基板条部位并具有电流缓冲框以及两条或两条以上网线,该电流缓冲框形成在该基板面板的表面周边并交叉连接该电镀总线,该网线形成在该电流缓冲框内并位于该基板条之间,并且该网线交叉连接该电镀串连线并两端连接至该电流缓冲框。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述基板面板中,所述电流缓冲框与所述电镀总线可为十字交错式。
在前述基板面板中,所述电流缓冲框可等分所述电镀总线。
在前述基板面板中,所述网线与所述电镀串连线可为十字交错式。
在前述基板面板中,所述网线可等分所述电镀串连线。
在前述基板面板中,所述电流输入闸口缓冲区可另具有两条或两条以上电镀分散线,该电镀分散线连接所述电流缓冲框与邻近的基板条。
在前述基板面板中,所述电镀分散线可与所述电镀总线等间距地平行排列在邻近基板条的同一侧边。
在前述基板面板中,所述基板面板的该侧缘具有电流输入侧缘,该基板面板可另具有对应该电流输入侧缘平行设置的电流输出侧缘,并且所述电镀分散线仅邻近地排列于该电流输入侧缘与该电流输出侧缘。
在前述基板面板中,所述电流缓冲框的宽度可大于所述网线的宽度。
在前述基板面板中,所述基板面板可另包含电镀层,电镀形成于所述电流缓冲框。
在前述基板面板中,所述电镀层可更电镀形成于所述网线。
在前述基板面板中,所述基板面板可另包含防焊层,该防焊层形成于所述基板面板的所述表面并覆盖所述电流缓冲框与所述网线。
由以上技术方案可以看出,本发明的基板面板具有以下优点与功效:
一、利用电流输入闸口缓冲区交叉连接电镀总线以及电镀串连线,能在电镀过程中平均分散电流至每一个基板条,避免电流密度不均匀导致电镀层厚度不一致,还具有缓冲瞬间大电流与缓和不稳定的电压以保护基板条内部线路的功效。
二、利用多条电镀分散线与电镀总线等距连接在电流缓冲框与基板条之间,具有增进电流平均分散的功效,有助于基板条电流密度的均一性分布。
附图说明
图1为公知基板面板的俯视示意图;
图2为依据本发明具体实施例的一种基板面板的俯视示意图;
图3为依据本发明具体实施例的一种基板面板内的一个基板条的俯视示意图;
图4A为依据本发明具体实施例的基板面板的局部截面示意图;
图4B为依据本发明具体实施例的基板面板的另一种变化例的局部截面示意图。
附图标记说明
100基板面板                 101电流输入侧缘
102电流输出侧缘             110基板条
110A基板条                  121电镀总线
122电镀总线                 130电镀串连线
200基板面板                 201电流输入侧缘
202电流输出侧缘             203表面
210基板条                   210A基板条
211基板单元                 212金属垫
221电镀总线                 222电镀总线
230电镀串连线               240电流输入闸口缓冲区
241电流缓冲框               242网线
243电镀分散线               250电镀层
260防焊层
具体实施方式
依据本发明的具体实施例,一种基板面板举例说明于图2的俯视示意图与图4A的局部截面示意图。
该基板面板200主要包含两个或两个以上基板条210、两条或两条以上电镀总线221与222、两条或两条以上电镀串连线230以及电流输入闸口缓冲区240。通常,该基板面板200可为大尺寸的印刷电路板,长边与宽边的比例大致为相等或不超过两倍以上,例如1∶1、4∶3或16∶10等等,而且呈面板形式。
这些基板条210阵列排列于该基板面板200。如图3所示,每一个基板条210内包含两个或两个以上阵列排列的基板单元211,每一个基板单元211可作为半导体封装/组合构造的芯片载体,其表面设有两个或两个以上待电镀的金属垫212(如图4A所示)。每一个基板条210在单体分离之后可进行半导体封装/组装作业。在成品制成之后,进一步单体分离这些基板单元211,每一个基板单元211可成为一个半导体封装/组合构造。此外,该基板面板200具有电流输入侧缘201与电流输出侧缘202。通常,该电流输入侧缘201与该电流输出侧缘202互为对应平行设置。在该基板条210中,邻近于该电流输入侧缘201的基板条特别标示为210A。
部分的这些电镀总线221连接该电流输入侧缘201至相邻的该基板条210A,而其余的该电镀总线222连接该电流输出侧缘202至相邻的该基板条210。这些电镀串连线230设置于这些基板条210之间,并连接两个相邻的基板条210,以供在电镀工艺中使电流传导在相连的基板条210之间。更具体地,这些电镀串连线230与这些电镀总线221与222设置在该基板面板200的表面203,并均为高导电性金属材质,如铜。
该电流输入闸口缓冲区240设置于该基板面板200的非基板条部位。“非基板条部位”指该基板面板200不包含这些基板条210的周边部位以及这些基板条210之间的间隙部位。该电流输入闸口缓冲区240具有电流缓冲框241以及两条或两条以上网线242。在本实施例中,请参阅图2所示,该电流缓冲框241的宽度可大于这些网线242的宽度。这些网线242形成于该电流缓冲框241内,以形成两个或两个以上网格。每一个网格可对应于每一个基板条210,并且网格尺寸可稍大于对应基板条210的尺寸,形成类似网状导电护环的结构。
该电流缓冲框241形成在该基板面板200的该表面203的周边并交叉连接这些电镀总线221与222,这些网线242形成在该电流缓冲框241内并位于这些基板条210之间,并且这些网线242交叉连接这些电镀串连线230并两端连接至该电流缓冲框241。请参阅图4A所示,由于这些电镀总线221与222、这些电镀串连线230、该电流缓冲框241与这些网线242位于该基板面板200的同一表面203,故可形成于同一线路层,以降低制造成本。在本实施例中,该电流缓冲框241可为口字形的导电条,如加粗的金属框条,其材质可为铜。其中该电流缓冲框241的宽度可根据需求做适当的调整。在本实施例中,这些网线242的材质可与该电流缓冲框241相同。这些网线242的两端与该电流缓冲框241的连接部位可为T字形。
此外,在本实施例中,请参阅图2所示,该电流缓冲框241与这些电镀总线221与222可为十字交错式。请参阅图2所示,该电流缓冲框241可等分这些电镀总线221与222。也就是说,这些电镀总线221由该电流缓冲框241至该基板条210A的长度等于由该电流缓冲框241至该基板面板200的该电流输入侧缘201的长度;这些电镀总线222由该电流缓冲框241至该基板条210的长度等于这些电镀总线222自该电流缓冲框241至该基板面板200的该电流输出侧缘202的长度。在本实施例中,请参阅图2所示,这些网线242与这些电镀串连线230也可为十字交错式。在本实施例中,请参阅图2所示,这些网线242可等分这些电镀串连线230。也就是说,这些电镀串连线230位于这些网线242的两侧的长度相同,借以达到电流均分的效果。较佳地,请再参阅图2所示,该电流输入闸口缓冲区240还具有两条或两条以上电镀分散线243,其可连接该电流缓冲框241与邻近的基板条210,以提高电流分布的均一性。这些电镀分散线243可不连接至该基板面板200的该电流输入侧缘201。这些电镀分散线243与这些电镀总线221可为等间距地平行排列在该基板条210A的同一侧边,以达到较佳的输入/输出电流分散效果。更佳地,这些电镀分散线243仅邻近地排列于该电流输入侧缘201与该电流输出侧缘202,故该基板面板200在非电流输入/输出侧缘则无电镀分散线243以连接该电流缓冲框241与基板条210,使得分散在该电流缓冲框241的电流不会再传导至容易产生高电流密度的这些基板条210A,而是传导到这些网线242之后,再分流到不同基板条210。因此,该电流缓冲框241可以发挥较佳的高电流缓冲功效并降低边缘效应。
较佳地,请参阅图4A所示,该基板面板200可另包含电镀层250,如镍金(Ni/Au),电镀形成于该电流缓冲框241上,换言之,该电流缓冲框241不被防焊层260所覆盖。在本实施例中,该电镀层250还可形成于这些网线242上。在电镀过程中,该电镀层250除了会形成在这些基板条210A内的金属垫212上,也会同时形成于该电流缓冲框241上。故显露的该电流缓冲框241能减少电镀边缘效应(Edge Effect)的影响,以使这些基板条210具有更好的电镀质量。
请参阅图4B所示,在另一种基板面板的变化实施例中,另包含防焊层260,其形成于该基板面板的该表面203并覆盖该电流缓冲框241与这些网线242,故在电镀过程中,该电镀层250能经济地形成在这些基板条210A与210内的金属垫212上,因此能减少电镀材料的浪费。
当电流借由这些电镀总线221传导至这些基板条210A时,电流会先分散在该电流缓冲框241中,使得电流不会集中于这些基板条210A,而且分散在该电流缓冲框241中的电流会进一步传导至这些网线242,并经由这些网线242将电流传导至这些电镀串连线230,使得电流平均分散至每一个基板条210,故可借由该电流缓冲框241以及这些网线242将电流平均分散,以避免邻近该基板面板200的该电流输入侧缘201的这些基板条210A中的电流密度过高。因此,这些基板条210A的电镀层厚度可与其余这些基板条210的电镀层厚度大致相同。借由该电流输入闸口缓冲区240的该电流缓冲框241以及这些网线242能将电流平均分散至每一个基板条210,以避免电流密度不均匀导致电镀层厚度不一致的问题。
此外,当电镀时一旦瞬间大电流由这些电镀总线221导入时,仍可借由该电流缓冲框241以及这些网线242将电流分散,因此本发明还具有缓冲瞬间大电流与缓和不稳定电压以保护这些基板条210内部线路的功效。
本发明还具有增进电流平均分散的功效,由于这些电镀分散线243与这些电镀总线221等距连接在这些基板条210A的同一侧边,故在电镀时电流可通过该电流缓冲框241平均分散至这些电镀分散线243与这些电镀总线221,再输入至该基板条210A,借以增进电流平均分散的功效,有助于基板条电流密度的均一性分布。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,本发明技术方案的范围应当根据所附权利要求书为准。任何熟悉本专业的技术人员可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (12)

1、一种基板面板,其特征在于,包含:
两个或两个以上基板条,阵列排列于该基板面板,每一个基板条内包含两个或两个以上阵列排列的基板单元;
两条或两条以上电镀总线,连接该基板面板的侧缘至相邻近的基板条;
两条或两条以上电镀串连线,设置于该基板条之间,并连接两个相邻的基板条;以及
电流输入闸口缓冲区,设置于该基板面板的非基板条部位并具有电流缓冲框以及两条或两条以上网线,该电流缓冲框形成在该基板面板的表面周边并交叉连接该电镀总线,该网线形成在该电流缓冲框内并位于该基板条之间,并且该网线交叉连接该电镀串连线并两端连接至该电流缓冲框。
2、如权利要求1所述的基板面板,其特征在于,所述电流缓冲框与所述电镀总线为十字交错式。
3、如权利要求1或2所述的基板面板,其特征在于,所述电流缓冲框等分所述电镀总线。
4、如权利要求1所述的基板面板,其特征在于,所述网线与所述电镀串连线为十字交错式。
5、如权利要求1或4所述的基板面板,其特征在于,所述网线等分所述电镀串连线。
6、如权利要求1所述的基板面板,其特征在于,所述电流输入闸口缓冲区还具有两条或两条以上电镀分散线,该电镀分散线连接所述电流缓冲框与邻近的基板条。
7、如权利要求6所述的基板面板,其特征在于,所述电镀分散线与所述电镀总线等间距地平行排列在邻近基板条的同一侧边。
8、如权利要求6所述的基板面板,其特征在于,所述基板面板的所述侧缘具有电流输入侧缘,所述基板面板另具有对应该电流输入侧缘平行设置的电流输出侧缘,并且所述电镀分散线邻近地排列于该电流输入侧缘与该电流输出侧缘。
9、如权利要求1所述的基板面板,其特征在于,所述电流缓冲框的宽度大于所述网线的宽度。
10、如权利要求1所述的基板面板,其特征在于,所述基板面板另包含电镀层,电镀形成于所述电流缓冲框。
11、如权利要求10所述的基板面板,其特征在于,所述电镀层还电镀形成于所述网线。
12、如权利要求1所述的基板面板,其特征在于,所述基板面板另包含防焊层,该防焊层形成于所述基板面板的所述表面并覆盖所述电流缓冲框与所述网线。
CN200810132841.2A 2008-07-10 2008-07-10 基板面板 Expired - Fee Related CN101626009B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810132841.2A CN101626009B (zh) 2008-07-10 2008-07-10 基板面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810132841.2A CN101626009B (zh) 2008-07-10 2008-07-10 基板面板

Publications (2)

Publication Number Publication Date
CN101626009A true CN101626009A (zh) 2010-01-13
CN101626009B CN101626009B (zh) 2011-08-17

Family

ID=41521780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810132841.2A Expired - Fee Related CN101626009B (zh) 2008-07-10 2008-07-10 基板面板

Country Status (1)

Country Link
CN (1) CN101626009B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228585A (ja) * 2016-06-20 2017-12-28 大日本印刷株式会社 配線基板およびその製造方法、ならびに半導体装置の製造方法
CN110098170A (zh) * 2019-04-12 2019-08-06 潮州三环(集团)股份有限公司 一种提高电解镀均一性的陶瓷封装基板组合板
CN113471165A (zh) * 2020-03-31 2021-10-01 深南电路股份有限公司 一种封装基板和封装基板母板
CN117894691A (zh) * 2024-03-14 2024-04-16 深圳和美精艺半导体科技股份有限公司 电镀金均匀的封装基板及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228585A (ja) * 2016-06-20 2017-12-28 大日本印刷株式会社 配線基板およびその製造方法、ならびに半導体装置の製造方法
CN110098170A (zh) * 2019-04-12 2019-08-06 潮州三环(集团)股份有限公司 一种提高电解镀均一性的陶瓷封装基板组合板
CN110098170B (zh) * 2019-04-12 2020-01-14 潮州三环(集团)股份有限公司 一种提高电解镀均一性的陶瓷封装基板组合板
CN113471165A (zh) * 2020-03-31 2021-10-01 深南电路股份有限公司 一种封装基板和封装基板母板
CN113471165B (zh) * 2020-03-31 2024-05-17 深南电路股份有限公司 一种封装基板和封装基板母板
CN117894691A (zh) * 2024-03-14 2024-04-16 深圳和美精艺半导体科技股份有限公司 电镀金均匀的封装基板及其制作方法
CN117894691B (zh) * 2024-03-14 2024-05-28 深圳和美精艺半导体科技股份有限公司 电镀金均匀的封装基板及其制作方法

Also Published As

Publication number Publication date
CN101626009B (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
TW531871B (en) Lead frame
TWI309455B (en) The arrangement of conductive pads on grid array package and on circuit board
JP5285580B2 (ja) パッケージ構造の製造方法
CN1489205A (zh) 导线框和制造导线框的方法
CN101626009B (zh) 基板面板
TWI430717B (zh) 基板結構、半導體裝置陣列及其半導體裝置
DE112014006142B4 (de) Leistungshalbleiteranordnung
DE112014001116T5 (de) Halbleitervorrichtung
CN102005427A (zh) 印刷电路板带和面板
CN104733333A (zh) 具有导电油墨的集成电路封装系统及其制造方法
TWM343241U (en) Semiconductor chip package structure
US8053676B2 (en) Substrate panel having a plurality of substrate strips for semiconductor packages
CN101479848B (zh) 供电网络
TW201004514A (en) Substrate panel
CN105514081A (zh) 封装结构及其制法
TW200929451A (en) Substrate strip for semiconductor packages
CN101488486A (zh) 可开槽式线路基板
CN111276407B (zh) 半导体封装结构及其制作方法
TW202046466A (zh) 散熱薄膜覆晶封裝
TWI884816B (zh) 扇出型晶圓級封裝單元
TW202101549A (zh) 半導體封裝及其製造方法
CN206628458U (zh) 功率模块封装结构
JP4484444B2 (ja) 回路装置の製造方法
JP2006324602A5 (zh)
CN102339761B (zh) 封装结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20120710