[go: up one dir, main page]

CN101536163A - 电荷平衡场效应晶体管 - Google Patents

电荷平衡场效应晶体管 Download PDF

Info

Publication number
CN101536163A
CN101536163A CNA2006800206309A CN200680020630A CN101536163A CN 101536163 A CN101536163 A CN 101536163A CN A2006800206309 A CNA2006800206309 A CN A2006800206309A CN 200680020630 A CN200680020630 A CN 200680020630A CN 101536163 A CN101536163 A CN 101536163A
Authority
CN
China
Prior art keywords
groove
conduction type
grid groove
grid
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800206309A
Other languages
English (en)
Other versions
CN101536163B (zh
Inventor
哈姆扎·耶尔马兹
丹尼尔·卡拉菲特
史蒂文·P·萨普
内森·克拉夫特
阿肖克·沙拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Priority to CN201310021899.0A priority Critical patent/CN103094348B/zh
Publication of CN101536163A publication Critical patent/CN101536163A/zh
Application granted granted Critical
Publication of CN101536163B publication Critical patent/CN101536163B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H10P30/204—
    • H10P30/21—
    • H10P30/222—

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一种如下形成的场效应晶体管。提供第一导电类型的半导体区，第二导电类型的外延层在半导体区之上延伸。形成延伸穿过外延层并在半导体区中停止的沟槽。执行第一导电类型的掺杂物的双通道倾斜注入，从而沿沟道侧壁形成第一导电类型的区域。执行第二导电类型的掺杂物的阈值电压调节注入，从而将第一导电类型的区域沿沟槽的上侧壁延伸的部分的导电类型转变为第二导电类型。形成在沟槽的每侧的侧面的第一导电类型的源区。

Description

电荷平衡场效应晶体管
相关申请的交叉引用
本申请要求于2005年6月10日提交的美国临时专利申请No.60/689,229的优先权，其全部内容结合于此作为参考。
本申请涉及于2004年12月29日提交的美国专利申请No.11/026,276，以及于2006年5月24日提交的美国专利申请No.11/441,386，这两个申请均结合于此作为参考。
背景技术
本发明涉及半导体功率器件技术，尤其涉及电荷平衡场效应晶体管及其制造方法。
用于高电流开关的器件结构已经由平面栅垂直DMOS发展到包括具有屏蔽电极的沟槽栅结构。早期的开发项目关注于减少特定导通状态电阻RSP。后来，诸如栅电荷(需要用来使器件导通或截止的电荷)的其它性能属性也被增加到开发目标中。最近，这些品质特征已经演变为取决于特定开关应用的特定唯一目标。
由于对MOSFET的开关速度的影响，特定的导通电阻和栅-漏电荷的乘积(RSP x QGD)被称作品质因素(figure-of-merit，FOM)，用于在很多电子系统中普遍存在的同步降压变换器中的顶部开关。以类似的方式，根据取决于全部栅极电荷的FOM(RSP x QGD)来判定下侧MOSFET，其功率消耗取决于导电损耗。屏蔽栅结构可显著地提高这些品质因素。另外，通过增加屏蔽电极的深度，可以改善电荷平衡，这样允许高于给定漂移区域浓度平行平面击穿，从而减低RSP。
诸如用于低电压MOSFET的电荷平衡期间结构的应用已经证明是困难的，原因在于工艺和材料改变导致载流子类型的不平衡，反过来又造成降低的击穿电压。假设电荷平衡导致漂移区域内的平电场，可以显示出掺杂浓度N和漂移区域柱的宽度W的乘积必须小于半导体电容率和临界电场的乘积被电荷q除：
N &CenterDot; W < &epsiv; s &CenterDot; E c q .
结果，较低的BVDSS目标需要较大的掺杂浓度，从而使得漂移区域柱的宽度必须降低以维持电荷平衡。例如，具有约2 x 1016cm-3漂移区域浓度的30V器件需要小于约1.4μm的平台宽度，用于理想的电荷平衡。然而，这一状况不能改善RSP，原因在于，2 x 1016cm-3能够支持30V，而没有电荷平衡。如果浓度加倍以降低漂移区域电阻，则所需要的平台宽度被减半至约0.7μm。考虑到所有必须满足单元结构的特征，例如，雪崩耐久性所需要的重体结，这样良好的尺寸难以实现。
在大多数电荷平衡结构中，漂移区域是重掺杂n型衬底上的n型区域。在一些变形中，沟槽侧壁用硼注入，以提供相反极性的电荷。对于低压器件，这些方法中的每种方法均经过处理改变，造成电荷不平衡和包括RSP、QGD、以及BVDSS的性能特征中的相对宽的分布。这些处理改变源于多个来源，包括外延层浓度、栅电极相对于p阱深度的深度、平台宽度、和屏蔽绝缘物厚度。
因此，存在着对改进的电荷平衡MOSFET单元结构和制造方法的需求。
发明内容
根据本发明的实施例，场效应晶体管通过如下形成。提供第一导电类型的半导体区，第二导电类型的外延层在半导体区之上延伸。形成延伸穿过外延层并在半导体区停止的沟槽。执行第一导电类型的掺杂物的双通道倾斜注入，从而沿沟道侧壁形成第一导电类型的区域。执行第二导电类型的掺杂物的阈值电压调节注入，从而将第一导电类型的区域沿沟槽的上侧壁延伸的部分的导电类型转变为第二导电类型。形成在沟槽的每侧的侧面的第一导电类型的源区。
根据本发明的另一实施例，MOSFET包括延伸进半导体区的沟槽和位于所述沟槽的下部的屏蔽电极。所述屏蔽电极通过屏蔽绝缘物与所述半导体区绝缘。栅电极位于所述沟槽的上部中，所述栅电极位于所述屏蔽电极之上，但与所述屏蔽电极绝缘。所述半导体区包括第一导电类型的衬底和在所述衬底之上的第二导电类型的第一硅区域。所述第一硅区域具有延伸至所述栅电极的顶面和底面的中间深度的第一部分。所述第一硅区域具有延伸至所述屏蔽电极的顶面和底面的中间深度的第二部分。所述半导体区还包括在所述沟槽和所述第一硅区域的所述第二部分之间的所述第一导电类型的第二硅区域。所述第二硅区域具有在远离所述沟槽的侧壁的方向上减少的横向阶梯掺杂浓度。所述半导体区还包括在所述第一硅区域中的所述第一导电类型的源区，所述源区与所述沟槽相邻。
根据本发明的另一实施例，通过如下形成FET。提供第一导电类型的衬底，第二导电类型的外延层在所述衬底之上延伸。执行第一硅蚀刻，以形成延伸进所述外延层并在所述外延层内停止的上沟槽部。形成沿所述上沟槽部的侧壁并在与所述上沟槽部相邻的平台之上延伸，但不沿所述上沟槽部的底面延伸的保护材料；执行第二硅蚀刻以形成从所述上沟槽部的所述底面延伸穿过所述外延层并在所述半导体区内停止的下沟槽部。所述下沟槽部比所述上沟槽部窄。执行所述第一导电类型的掺杂物的双通道倾斜注入，从而沿所述下沟槽部的侧壁形成第一导电类型的硅区域。所述保护材料阻止所述注入掺杂物进入所述上沟槽部的侧壁和与所述上沟槽部相邻的所述平台区域。
根据本发明的再一实施例，MOSFET包括延伸进半导体区的沟槽。沟槽具有下部和上部，所述下部比所述上部窄。所述MOSFET进一步包括屏蔽电极，位于所述沟槽的所述下部，所述屏蔽电极通过屏蔽绝缘物与所述半导体区绝缘。栅电极位于所述沟槽的所述上部，所述栅电极位于所述屏蔽电极之上并与所述屏蔽电极绝缘。所述半导体区包括第一导电类型的衬底和在所述衬底之上的第二导电类型的第一硅区域。所述第一硅区域具有延伸至所述栅电极的顶面和底面的中间深度的第一部分。所述第一硅区域具有延伸至所述屏蔽电极的顶面和底面的中间深度的第二部分。所述半导体区进一步包括在所述下沟槽部和所述第一硅区域的所述第二部分之间的所述第一导电类型的第二硅区域。所述第二硅区域具有在远离所述下沟槽部的侧壁的方向上减少的横向阶梯掺杂浓度。所述第一导电类型的源区位于所述第一硅区域中，所述源区与所述上沟槽部相邻。
根据本发明的再一实施例，如下形成MOSFET。提供第一导电类型的衬底，第一导电类型的外延层在所述衬底上延伸。执行第一硅蚀刻，以形成延伸进所述外延层并在所述外延层停止的上沟槽部。形成沿所述上沟槽部的侧壁并在与所述上沟槽部相邻的平台之上延伸，但不沿所述上沟槽部的底面延伸的保护材料。执行第二硅蚀刻，以形成从所述上沟槽部的所述底面延伸穿过所述外延层并在所述衬底内停止的下沟槽部，所述下沟槽部比所述上沟槽部窄。执行所述第一导电类型的掺杂物的双通道倾斜注入，从而沿所述下沟槽部的侧壁形成第一导电类型的硅区域，所述保护材料阻止所述注入掺杂物进入所述上沟槽部的侧壁和与所述上沟槽部相邻的所述平台区域。在所述下沟槽部的侧壁和底面形成屏蔽绝缘物。在所述下沟槽部中形成屏蔽电极。沿所述上沟槽部的侧壁形成栅绝缘层。在所述上沟槽中形成栅电极，位于所述屏蔽电极之上，但与所述屏蔽电极绝缘。
根据本发明的另一实施例，MOSFET包括延伸进半导体区的沟槽。沟槽，具有下部和上部，所述下部比所述上部窄。该MOSFET进一步包括屏蔽电极，位于所述沟槽的所述下部，所述屏蔽电极通过屏蔽绝缘物与所述半导体区绝缘。栅电极位于所述沟槽的所述上部，所述栅电极位于所述屏蔽电极之上但与所述屏蔽电极绝缘。所述半导体区包括：第一导电类型的衬底；在所述衬底之上的所述第一导电类型的外延层；以及在所述外延层中的第二导电类型的体区域。所述第一导电类型的源区在所述体区域中，所述源区和所述体区域和所述衬底之间的界面限定了沟槽区域。所述第一导电类型的硅区域，沿所述沟槽的所述底部的侧壁延伸，并延伸进所述沟槽区域的下部。所述硅区域具有在远离所述沟槽的侧壁的方向上减少的横向阶梯掺杂浓度。
根据本发明的另一实施例，MOSFET如下形成。提供第一导电类型的衬底，在所述衬底之上形成第一导电类型的外延层。形成延伸穿过所述外延层并在所述衬底中停止的栅沟槽。衬着每个栅沟槽的侧壁和底面形成屏蔽绝缘物；在栅沟槽中形成屏蔽电极。沿每个栅沟槽的上侧壁形成栅绝缘层。在栅沟槽中形成栅电极，所述栅电极在所述屏蔽电极之上但与所述屏蔽电极绝缘。形成延伸穿过所述外延层并在所述衬底内停止的深坑，所述深坑与所述栅沟槽横向隔离。用所述第二导电类型的硅材料填充所述深坑。
根据本发明的另一实施例，MOSFET包括第一导电类型的衬底和在所述衬底之上的所述第一导电类型的外延层。栅沟槽延伸穿过所述外延层并在所述衬底内停止。屏蔽绝缘物衬着所述栅沟槽的侧壁和底面(作为所述栅沟槽的侧壁和底面的衬层)。屏蔽电极位于所述栅沟槽的下部。栅绝缘层沿所述栅沟槽的上侧壁延伸。栅电极在所述栅沟槽中，所述栅电极在所述屏蔽电极之上但与所述屏蔽电极绝缘。深坑延伸穿过所述外延层并在所述衬底中停止，所述深坑与所述栅沟槽横向隔离。所述深坑以所述第二导电类型的硅材料填充。
根据本发明的另一实施例，MOSFET如下形成。提供第一导电类型的衬底。在所述衬底之上形成所述第一导电类型的外延层。形成延伸穿过所述外延层并在所述衬底中停止的多个栅沟槽。衬着每个栅沟槽的侧壁和底面形成屏蔽绝缘物。在每个栅沟槽中形成屏蔽电极。沿每个栅沟槽的上侧壁形成栅绝缘层。在每个栅沟槽中形成栅电极，所述栅电极在所述屏蔽电极之上但与所述屏蔽电极绝缘。执行到相邻的栅沟槽之间的平台区域中的所述第二导电类型的掺杂物的多次离子注入，从而形成延伸穿过所述外延层并在所述衬底内停止的多个第二导电类型的柱状物，每个第二导电类型的柱状物均位于每两个栅沟槽之间。
根据本发明的再一实施例，FET如下形成。在第一导电类型的半导体区中形成多个沟槽，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽。在相邻的沟槽之间的所述半导体中形成第二导电类型的体区域。用绝缘材料填充所述栅化沟槽和所述未栅化沟槽中的每个的底部。在所述绝缘材料之上的每个栅化沟槽中形成栅电极。在所述绝缘材料之上的每个未栅化沟槽中形成所述第二导电类型的导电材料，从而使得所述导电材料沿每个未栅化沟槽的侧壁接触所述体区域。
根据本发明的再一实施例，FET如下形成。在第一导电类型的半导体区中形成多个沟槽，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽。在每个栅化沟槽和未栅化沟槽的底部形成屏蔽电极。在相邻的沟槽之间的所述半导体区中形成第二导电类型的体区域。在每个未栅化沟槽中的屏蔽电极之上形成绝缘层。在所述绝缘层之上的每个未栅化沟槽中形成所述第二导电类型的导电材料，使得所述导电材料沿所述未栅化沟槽接触体区域。
根据本发明的再一实施例，FET如下形成。在第一导电类型的半导体区中形成多个沟槽，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽。在相邻的沟槽之间的所述半导体区中形成第二导电类型的体区域。在每个栅化沟槽的底部中形成屏蔽电极。在每个未栅化沟槽中形成屏蔽电极，每个未栅化沟槽中所述屏蔽电极具有在所述体区域的底面之上的顶面。在每个未栅化沟槽中形成所述第二导电类型的导电材料，使得所述导电材料沿所述未栅化沟槽的侧壁接触体区域，所述导电材料同样接触每个未栅化沟槽中的屏蔽电极。
根据本发明的另一实施例，FET如下形成。在第一导电类型的半导体区中形成多个沟槽，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽。在每个栅化沟槽和未栅化沟槽的底部中形成屏蔽电极。在相邻的沟槽之间的所述半导体区中形成第二导电类型的体区域。在每个未栅化沟槽中的所述屏蔽电极之上形成绝缘层。将所述第二导电类型的掺杂物双通道倾斜注入每个未栅化沟槽的上侧壁，从而在每个体区域中形成重体区。
根据本发明的另一实施例，FET如下形成。在第一导电类型的半导体区中形成多个沟槽，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽。在相邻的沟槽之间的所述半导体区中形成第二导电类型的体区域。用绝缘材料填充所述栅化沟槽和所述未栅化沟槽中的每个的底部。在每个栅化沟槽中的所述绝缘材料之上形成栅电极。将所述第二导电类型的掺杂物双通道倾斜注入每个未栅化沟槽的露出的上侧壁，从而在每个体区域中形成重体区。
以下的详细描述和附图提供对本发明的本质和优点的更好理解。
附图说明
图1A-1D是示出根据本发明的一个实施例的用于形成使用p型外延层的n沟道电荷平衡MOSFET的示范处理流程的简化横截面图；
图2A-2E是示出根据本发明的另一实施例的用于形成使用p型外延层的n沟道电荷平衡MOSFET的示范处理流程的简化横截面图；
图3A-3E是示出根据本发明的另一实施例的用于形成使用n型外延层的n沟道电荷平衡MOSFET的示范处理流程的简化横截面图；
图4是示出根据本发明的实施例的用于形成具有硅填充沟槽的电荷平衡MOSFET的简化示范横截面图；
图5A-5B是示出根据本发明的实施例的使用多重离子注入步骤形成电荷平衡MOSFET的示范处理流程的简化横截面图；
图6A-6G是示出根据本发明的实施例的用于形成具有在栅化沟槽之间集成由自调整未栅化沟槽的沟槽栅极FET的示范处理流程的简化横截面图；
图7A-7H是示出根据本发明的另一实施例的用于形成具有在栅化沟槽之间集成由自调整未栅化沟槽的屏蔽栅极FET的示范处理流程的简化横截面图；
图8A-8H是示出根据本发明的另一实施例的用于形成具有在栅化沟槽之间集成由自调整未栅化沟槽的屏蔽栅极FET的再一示范处理流程的简化横截面图；
图9是具有未栅化沟槽的屏蔽栅极FET的简化横截面图，其中，重体区形成在体区内，而非形成在未栅化沟槽内部；以及
图10是具有未栅化沟槽的沟槽栅极FET的简化横截面图，其中，重体区形成在体区内，而非形成在未栅化沟槽内部。
具体实施方式
根据本发明的实施例，在p型外延层而不是在传统的n型外延层中形成n沟道屏蔽栅极MOSFET，其特别用于低压应用，但非局限于此。这样提供了简化工艺的机会，例如，省略和形成p型体区域相关的处理步骤。
图1A-1D是示出根据本发明的一个实施例的用于形成电荷平衡MOSFET的处理顺序的简化横截面图。在图1A中，在硅衬底42之上形成p型外延层44(例如，通过硅的选择性外延生长)。在一个实施例中，起始晶圆材料包括衬底42及其覆盖p型外延层44。执行常规沟槽蚀刻，以形成延伸穿过外延层44并在衬底42中停止的沟槽46。接着可以执行可选的退火步骤，以修复损坏的硅并对沟槽的角进行倒圆。
在图1B中，使用已知技术执行双通道倾斜注入50，以沿沟槽侧壁和底部形成n型区域48。未示出的，防止平台区域接收注入的掺杂物。可以使用可选的扩散和驱动步骤，以驱使注入的离子更远地进入硅。在图1C中，使用常规技术，在沟槽46的下部形成屏蔽绝缘物53和屏蔽电极54。接着，在屏蔽电极54之上形成inter-poly绝缘(IPD)层56。使用已知方法，衬着上侧壁(作为上侧壁的衬层)形成栅绝缘层53，接着在IPD层56之上形成凹入栅电极58。
在图1D中，使用已知技术执行p型掺杂物的阈值电压(Vt)调节注入，以形成p型区域62。选择Vt注入的掺杂浓度，使得注入反向掺杂沿沟槽区域延伸的n型区域48的部分，在晶体管的沟槽区域获得想要的掺杂浓度。接着执行常规的源注入，以形成n+源区64。用于源扩散的热预算同样满足在Vt调节注入中的使用。接着，使用常规技术形成重体区域66。如图1D所示，p型外延层44的大部分仍然保持p掺杂。为了完成器件，诸如硼磷硅玻璃(BPSG)的绝缘层68被沉积并被图样化以覆盖沟槽46和源区64的一部分。源互连层70(例如包括金属)接着被形成在衬底上，以电接触源区64和重体区66。
在和上述步骤相关的热循环中，在n型区域48和衬底42中的n型掺杂物扩散。结果，在外扩散n型区域48的掺杂浓度在靠近沟槽处最大，在远离沟槽侧壁的方向上逐渐减小。类似地，掺杂物从衬底42到外延层44的扩散使得形成具有在从衬底42和外延层44之间的原始界面(如图1C和1D中的虚线示出)向顶面的方向上逐渐减少的掺杂浓度的阶梯n型区域。这样高效地向上移动了衬底42和外延层44之间的边界。
在图1D中，在晶体管之下延伸的n型区域48的部分连同直接和n型区域48相邻的p型外延层44的部分形成电荷平衡结构柱。正如从图1A-1D所示出的工艺，这些p型和n型电荷平衡结构柱被有利地以自调整方式形成。电荷平衡结构连同屏蔽栅极结构减少了栅漏电荷Qgd和导通电阻，并提高了击穿电压。使用简单的工艺(其中用于形成阱区(也被成为体区)的处理步骤被省略)实现了这些改进。在一个实施例中，多个区域的导电类型被反转，从而获得p沟道MOSFET。在一个实施例中，衬底42包括具有不同的掺杂浓度的相同导电类型的硅的多个层。
在图1A-1D实施例的一个变形例中，使用了非常轻微掺杂的p型外延层，接着，执行p型掺杂物的双通道倾斜注入，以沿沟槽侧壁形成p型区域。接着，执行n型掺杂物的双通道倾斜注入，以沿沟槽侧壁形成n型区域。可适当地选择掺杂浓度、注入能量和其它注入参数，以保证p型区域比n型区域横向延伸的更远，从而使得p型区域和n型区域形成电荷平衡结构的两个柱(column)。因此，由于使用注入步骤对电荷平衡结构中的p型和n型柱进行掺杂，所以可以消除任何由于外延层中的掺杂变化而导致的电荷不平衡。
因此，和常规技术相比，通过仔细地优化p型体和n型侧壁注入以及驱进条件，p体的电荷平衡和栅极覆盖被极大地增强。结果，实现了较低的特定导通状态电阻和更小的栅漏电荷。示范结构的模拟显示出，和常规的屏蔽栅结构相比，RSP至少降低10-20％，栅漏电荷降低一半。
在可选方法中，蚀刻中空沟槽，形成氧化层接着形成氮化层，以保护平台和沟槽侧壁免于后续的深沟槽蚀刻。将氮化物保留在中空沟槽的侧壁上，较深的沟槽侧壁被暴露以进行倾斜注入。这样限制了到外延区域的下部的注入和来自沟道区域的注入，允许p型外延层起到沟道的作用，起到深结的作用，以用于电荷平衡目的。在图2A-2D中示出用于获得这种结构的示范性处理流程。
在图2A中，在重掺杂n型衬底80之上形成p型外延层82(例如，通过硅的选择性外延生长)。接着蚀刻沟槽84至外延层82内的中间深度。第一绝缘层86(例如包括氧化物)接着被衬着沟槽84的侧壁和底部形成，并沿与沟槽84相邻的硅平台的顶部延伸。如所看到的，理想地形成第一绝缘层86，使得第一绝缘层86在硅平台上延伸的部分比第一绝缘层86在沟槽84内的部分厚。一种在平台区域上获得较厚的绝缘物的方法是以图13A-13L所述的类似方式(2006年5月24日提交的美国专利申请No.11/441,386，其全部内容结合于此作为参考)形成例如ONO的复合层。使用已知技术，第二绝缘层(例如包括氮化物)接着被形成在第一绝缘层86上，接着被蚀刻以形成绝缘物(例如氮化物)隔离物87。
在图2B中，绝缘层87起到保护隔离物的作用，第一绝缘层86的暴露部分被蚀刻，直到外延层82沿沟槽底部露出。假如第一绝缘层86被形成为在平台区域上的厚度比沿沟槽底部的厚度厚，在蚀刻后，平台表面保持由第一绝缘层(虽然较薄)覆盖。
在图2C中，执行另外的硅蚀刻，从而使得沟槽84的露出底面延伸完全穿过外延层82，进入衬底80，以形成较深的沟槽85。因此，沟槽85的下部比其上部窄。第一绝缘层86和绝缘隔离物87起到保护平台表面和上沟槽侧壁的作用，执行n型掺杂物的双通道倾斜注入83，以沿沟槽85的暴露的下侧壁形成n型硅区域88。如所示出的，n型层88与衬底80合并。绝缘隔离物87防止掺杂物进入沟槽区。
在图2E中，使用常规技术去除绝缘隔离物87和第一绝缘层86。接着使用常规技术，将屏蔽绝缘物89和屏蔽电极90形成在沟槽85的下部。使用已知方法将inter-poly绝缘(IPD)层92形成在屏蔽电极90之上。接着使用常规技术，将栅绝缘物96和栅电极94形成在IPD层92之上。使用已知技术形成源区93和重体区95。诸如BPSG的绝缘层97接着被沉积在结构的顶部之上，并被图样化以覆盖栅极94和源区93的一部分，接着，形成源互连层(未示出)，以电接触源区93和重体区95。
可以执行和图2A-2E类似的处理，以在n型外延层而不是p型外延层中形成屏蔽栅结构。n型掺杂物的双通道倾斜注入迫使体扩散进入沟道区的底部，这有利地降低了沟道的电阻。这种注入还有助于降低在沟槽侧壁处看到的高电场。图3A-3E示出了用于形成这样的结构的示范性处理流程。在图3A中，使用例如选择性外延生长在n型衬底400上形成n型外延层402。用于形成图3E中的屏蔽栅结构的全部后续步骤与图2A-2E中的对应步骤类似，除了在图3中在形成源区413和重体区415之前，执行p型掺杂物的体注入以形成体区域418之外。如图3D和3E所示，通过双通道倾斜注入形成的硅区域408向上扩散进沟道区，因此降低沟道电阻。
根据本发明的另一实施例，使用n型外延层和用外延生长的p型硅填充的深坑形成的电荷平衡屏蔽栅MOSFET。这一实施例将使用图4中的示范性横截面示意图描述。在图4中，在每两个相邻的栅化沟槽131之间，深坑133延伸穿过体区136和n型外延层132，并在重掺杂n型衬底130中停止。坑133填充有p型硅材料134。n型外延层132的掺杂浓度和坑133中的硅材料134被选择以获得这两个区域之间的电荷平衡。另外，栅化沟槽结构与上述实施例中的结构类似，因此不再描述。
形成图4中的结构的示范方法如下。在重掺杂n型衬底130之上形成n型外延层132(例如，通过选择性外延生长)。通过将掺杂物注入外延层132来形成p型导电类型的体区域136。体区域136延伸至足以形成沟道区域的深度。执行后续硅蚀刻，以形成延伸穿过体区域136并在衬底130中停止深坑133。接着执行选择性外延生长处理，以用p型硅134填充深坑133。根据已知技术，形成栅沟槽131及其各种材料，以及源区140、重体区138和其它结构特征。在一个实施例中，在形成深坑之前形成栅沟槽和栅极及屏蔽电极。通过在衬底-外延层界面之下延伸坑133，可有利地减轻在柱的底部的高电场。这样允许较薄的n型外延层，进而降低导通状态电阻。
图5A和5B示出了用于形成图4中的深p-型区域134的可选方法。如图5A和5B所示，通过将p型掺杂物的多重高能注入物172注入穿过中空坑168，进入n型外延层162，形成p型柱164。正如所示出的，深坑比源区166稍微深些。坑深设置了p型柱164的参考点，原因在于注入物172进入了坑168的底面。注入物172的剂量和能量可被调节以在p型柱164中获得需要的掺杂特性(dopingprofile)。由于在处理结束时有非常少的扩散，所生成的p型柱164和n型外延层162两者的掺杂特性相对较平。这样就改善了处理的灵敏度。
根据本发明的其它实施例，用于电荷平衡MOSFET(尤其用于低压应用，但不限于此)的其它方法和结构使用栅极沟道之间的未栅化屏蔽沟槽。这些实施例将随后描述。
电荷平衡沟槽栅极FET依赖于平台宽度和漂移区域(通常是外延层)的掺杂浓度，以控制在高反转漏源电压之下的损耗，从而获得比常规沟槽栅极FET高的击穿电压。平台宽度由光刻技术的能力所限制，以在两个相邻的栅沟槽之间的平台的中央限定连续的重体接触区。然而，根据本发明的实施例，使用散布于栅沟槽之间的额外未栅化屏蔽沟槽能够降低相同击穿电压的漂移区域电阻，有效地减少期间的导通状态，并允许改善的电荷平衡特性。
图6A-6G是示出根据本发明的实施例的用于形成具有在栅化沟槽之间集成由自调整未栅化沟槽的沟槽栅极FET的示范处理流程的简化横截面图。在图6A中，使用常规技术，将沟槽202和204蚀刻进硅区域200。在一个实施例中，硅区域200包括重掺杂n型衬底和在衬底之上的n型外延层。
沟槽202被用来指示未栅化沟槽，沟槽204被用来指示栅化沟槽。使用已知技术形成绝缘层206(例如生长氧化物)，在平台表面208上延伸并衬着沟槽202和204的侧壁和底面。在图6B中，使用常规方法沉积用来填充沟槽并在平台区域上延伸的绝缘材料210(例如，诸如SACVD的沉积膜)。在图6C中，使用已知技术，执行平坦化处理，以使绝缘材料210保留在沟槽中的顶面基本上与平台表面208齐平。
在图6D中，使用常规方法，掩模层(例如光刻胶)被沉积并被图样化，以形成用于覆盖未栅化沟槽202的掩模区域214，接着对栅化沟槽204的绝缘层206和绝缘材料210进行凹入处理，从而沿栅化沟槽204的底部形成厚底绝缘物(TBD)212。在图6E中，使用常规技术，去除掩模区域214，形成作为栅化沟槽204的侧壁的衬层并在平台表面和未栅化沟槽202之上延伸的栅绝缘层220(例如包括氧化物)。接着沉积多晶硅层，并将其凹进栅沟槽204，从而在栅化沟槽204中形成凹入的栅电极222。在器件的主动区执行常规的表层体和源注入，以顺序在硅区域200中形成p型体区域226，接着在体区域226中形成轻微掺杂的n型源区224。
在图6F中，使用已知技术，在衬底之上形成绝缘层(例如，包括BPSG)，并接着对其图样化和蚀刻，以形成仅在栅沟槽204之上延伸的绝缘帽230。相同的绝缘蚀刻可被用来使绝缘材料206和210凹进未栅化沟槽202足够多，从而使得部分暴露体区域226的侧壁。绝缘区域252由此沿非栅化沟槽202的底部保留。
在图6G中，用导电材料(例如重掺杂p型多晶硅)填充未栅化沟槽202，以形成重体区234。接着在结构之上形成源互连层236(例如，包括金属)，以接触源区224和重体区234。在一个实施例中，在形成重体区234的过程中，沉积的导电材料凹进未栅化沟槽202以部分暴露源区224的侧壁。这样能够使源互连层230直接接触源区224的侧壁，从而减少源接触电阻。
如所看到的，源区224与沟槽自调整(自对准)。在一个使用条状单元配置的实施例中，图6A至6G示出的处理顺序使得连续形成自调整的重体区234。所生成结构的这些和其他自调整特征允许非常紧的单元间距。同样，可去除在形成每个源区和重体区过程中通常需要的掩模步骤，从而降低了成本并使得生产复杂程度最小化。
在一个实施例中，在每两个栅化沟槽之间形成一个未栅化沟槽。在另一个实施例中，采用更大的未栅化沟槽与栅化沟槽之间的比率(例如，每两个栅化沟槽之间形成两个或更多个未栅化沟槽)。在另一实施例中，不是同时形成未栅化沟槽和栅化沟槽，而是在与栅化沟槽不同的处理阶段形成未栅化沟槽。然而，这就导致额外的处理步骤，这一实施例在优化处理和结构的各种特征方面提供了灵活性。
图7A-7H是示出根据本发明的另一实施例的用于形成具有在栅化沟槽之间集成由自调整未栅化沟槽的屏蔽栅极FET的示范处理流程的简化横截面图。在图7A中，栅化沟槽304和未栅化沟槽302被蚀刻进n型硅区域300。在一个实施例中，硅区域300包括重掺杂n型衬底和在衬底之上的n型外延层。在本实施例的一个变形例中，沟槽302和304在外延层内停止，在另一变型例中，沟槽320和304延伸穿过外延层并在衬底内停止。
在图7A中，使用已知技术，形成屏蔽绝缘层306(例如包括氧化物)，在平台表面308上延伸并作为沟槽302和304的侧壁和底面的衬层。使用常规技术，沉积多晶硅层并接着深凹入沟槽302和304，从而在沟槽302和304中形成屏蔽电极310。在图7B中，使用常规方法，沉积填充沟槽并在平台区域上延伸的绝缘材料312(例如使用SACVD的沉积膜)。在图7C中，使用已知技术，执行平坦化处理，以使绝缘材料312保留在沟槽中的顶面基本上与平台表面308齐平。
在图7D中，使用常规方法，掩模层(例如光刻胶)被沉积并被图样化，以形成用于覆盖未栅化沟槽302的掩模区域314，接着使栅化沟槽304的绝缘层306和绝缘材料312凹入到预定深度，从而在屏蔽电极310之上形成电极间绝缘物316(IED)。在图7E中，使用常规技术，去除掩模区域314，形成作为栅化沟槽304的上侧壁的衬层并在平台表面和未栅化沟槽302之上延伸的栅绝缘层322(例如包括氧化物)。接着沉积多晶硅层，并将其凹进栅沟槽304，从而在栅化沟槽304中形成凹入的栅电极324。在图7F中，在器件的主动区执行常规的表层体和源注入，以在硅区域300中形成p型体区域328，接着在体区域328中形成重掺杂的n型源区326。
在图7G中，使用已知技术，在衬底之上形成绝缘层(例如，包括BPSG)，并接着对其图样化和蚀刻，以形成在栅化沟槽304之上延伸的绝缘帽330。相同的绝缘蚀刻可被用来使绝缘材料306和310凹进未栅化沟槽302足够多，从而使得部分暴露体区域328的侧壁。绝缘区域325因此在非栅化沟槽302的屏蔽电极310之上保留。接着用导电材料(例如重掺杂p型多晶硅)填充未栅化沟槽302，以形成重体区332。接着在结构之上形成源互连层334(例如，包括金属)，以接触源区326和重体区332。在一个实施例中，在形成重体区332的过程中，沉积的导电材料凹进未栅化沟槽302以部分暴露源区326的侧壁。这样能够使源互连层334直接接触源区326的侧壁，从而减少源接触电阻。
正如在上述实施例中，源区326与沟槽自调整。在一个使用条状单元配置的实施例中，图7A至7H示出的处理顺序使得连续形成自调整的重体区332。所生成结构的这些和其他自调整特征允许非常紧的单元间距。另外，在未栅化沟槽中的屏蔽电极够降低相同击穿电压的漂移区域电阻。另外，可去除在形成每个源区和重体区过程中通常需要的掩模步骤，从而降低了成本并使得生产复杂程度最小化。
栅化沟槽和未栅化沟槽中的屏蔽电极可被以第三尺寸电连接至源互连层，或者可被允许浮动。在一个实施例中，在每两个栅化沟槽之间形成一个未栅化沟槽。在另一个实施例中，采用更大的未栅化沟槽与栅化沟槽之间的比率(例如，每两个栅化沟槽之间形成两个或更多个未栅化沟槽)。在另一实施例中，不是同时形成未栅化沟槽和栅化沟槽，而是在与栅化沟槽不同的处理阶段形成未栅化沟槽。然而，这就导致额外的处理步骤，这一实施例在优化处理和结构的各种特征方面提供了灵活性。
图8A-8H是示出根据本发明的另一实施例的用于形成具有在栅化沟槽之间集成由自调整未栅化沟槽的屏蔽栅极FET的再一示范处理流程的简化横截面图。在图8A中，栅化沟槽404和未栅化沟槽402被蚀刻进n型硅区域400。在一个实施例中，硅区域400包括重掺杂n型衬底和在衬底之上的n型外延层。在本实施例的一个变形例中，沟槽402和404在外延层内停止。在本实施例的另一个变形例中，沟槽402和404延伸穿过外延层并在衬底内停止。
在图8A中，使用已知技术形成屏蔽绝缘层406(例如包括氧化物)，在平台表面414上延伸并作为沟槽402和404的侧壁和底面的衬层。如所示出的，将多晶硅层沉积并回蚀刻至屏蔽绝缘层406的顶面稍微之下。在图8B中，使用常规方法，掩模层(例如光刻胶)被沉积并被图样化，以形成用于覆盖未栅化沟槽402的掩模区域412。在图8C中，将栅沟槽404中的多晶硅410接着深凹入沟槽，从而在栅化沟槽404中形成屏蔽电极410。如所示出的，去除掩模区域412，接着回蚀刻屏蔽绝缘层406。
在图8D中，使用常规技术生长栅极绝缘层420(例如包括氧化物)，作为栅化沟槽404的侧壁和底面的衬层，并在屏蔽电极410、平台表面和未栅化沟槽402之上延伸。接着沉积多晶硅层并将其凹入栅化沟槽404，以在栅化沟槽404中形成凹入的栅电极418。在图8E中，在器件的主动区执行常规的表层体和源注入，以在硅区域400中形成p型体区域424，接着在体区域424中形成轻微掺杂的n型源区域422。
在图8F中，使用已知技术，在衬底之上形成绝缘层(例如，包括BPSG)，并接着对其图样化和蚀刻，以形成在栅化沟槽404之上延伸的绝缘帽426。相同的绝缘蚀刻可被用来使屏蔽绝缘物406凹进未栅化沟槽402足够多，从而使得部分暴露体区域424的侧壁。在图8G中，沉积导电材料(例如重掺杂p型多晶硅)填充未栅化沟槽402，从而在未栅化沟槽402中形成重体区430。在图8H中，在结构之上形成源互连层432(例如，包括金属)，以接触源区422和重体区430。
如所看到的，源区422与沟槽自调整。在一个使用条状单元配置的实施例中，图8A至8H示出的处理顺序使得连续形成自调整的重体区430。所生成结构的这些和其他自调整特征允许非常紧的单元间距。另外，在未栅化沟槽中的屏蔽电极够降低漂移区域电阻，而不降低击穿电压。另外，可去除在形成每个源区和重体区过程中通常需要的掩模步骤，从而降低了成本并使得生产复杂程度最小化。
如所看到的，未栅化沟槽402中的屏蔽电极408经由重体区430电连接至源互连432。在一个实施例中，在每两个栅化沟槽之间形成一个未栅化沟槽。在另一个实施例中，采用更大的未栅化沟槽与栅化沟槽之间的比率(例如，每两个栅化沟槽之间形成两个或更多个未栅化沟槽)。在另一实施例中，不是同时形成未栅化沟槽和栅化沟槽，而是在与栅化沟槽不同的处理阶段形成未栅化沟槽。然而，这就导致额外的处理步骤，这一实施例在优化处理和结构的各种特征方面提供了灵活性。
图9是具有未栅化沟槽的屏蔽栅极FET的简化横截面图，其中，重体区形成在体区内，而非形成在未栅化沟槽内部。图9中的屏蔽栅极FET结构与图7H中的结构类似，除了重体区520形成在体区516中，以及源互连层518延伸进并填充未栅化沟槽502的上部。如所示出的，源互连层沿着平台表面和源区的侧壁电接触源区514，并沿着它们的侧壁接触重体区520。图9中的FET的其它结构特征与图7H中的类似，不再描述。
用于形成图9中的FET结构的处理流程与图7A-7H类似，除了下述改变之外。在图7G中，在将绝缘材料306和310凹进未栅化沟槽302从而部分暴露体区328的侧壁之后，将p类型的掺杂物的双通道倾斜注入未栅化沟槽302的暴露的侧壁，以在体区域中形成重体区520(图9)。在一个实施例中，在执行双通道倾斜注入的过程中没有使用掩模，重体注入剂量被选择为低于源区的剂量，使得在未栅化沟槽的附近的源区的有效掺杂浓度不受任意方式的重体注入的影响。
在图7H中，在将源互连层沉积在衬底之上时，源互连层填充未栅化沟槽，从而沿其侧壁电接触重体区和源区，如图9所示。图9的实施例具有与如上述图7H所示的实施例的相同特征和优点。同样，上述的图7A至7H实施例的可选变形例和实施例同样适用于图9的FET结构。
图10是具有未栅化沟槽的沟槽栅极FET的简化横截面图，其中，重体区形成在体区内，而非形成在未栅化沟槽内部。图10中的沟槽栅极FET结构与图6G中的结构类似，除了重体区620形成在体区618中，以及源互连层622延伸进并填充未栅化沟槽602的上部之外。如所示出的，源互连层沿着平台表面和源区的侧壁电接触源区514，并沿着它们的侧壁接触重体区520。图10中的FET的其它结构特征与图6G中的类似，不再描述
用于形成图10中的FET结构的处理流程与图6A-6G类似，除了下述改变之外。在图6F中，在将绝缘材料206和210凹进未栅化沟槽202从而部分暴露体区226的侧壁之后，执行p类型的掺杂物的双通道倾斜注入未栅化沟槽202的暴露的侧壁，以在体区域中形成重体区620(图10)。在一个实施例中，在执行双通道倾斜注入的过程中没有使用掩模，重体注入剂量被选择为低于源区的剂量，使得在未栅化沟槽的附近的源区的有效掺杂浓度不受任意方式的重体注入的影响。
在图6G中，在将源互连层沉积在衬底之上时，源互连层填充未栅化沟槽，从而沿其侧壁电接触重体区和源区，如图10所示。图10的实施例具有与如上述图6G所示的实施例的相同特征和优点。同样，上述的图6A至6G实施例的可选变形例和实施例同样适用于图10的FET结构。
本发明的各种结构和方法可与一个或多个多个电荷平衡和屏蔽栅极技术(例如，图2A-2B、3A-3B、4A-4E、5B-5C、6-8、9A-9C、10-24所示出的)以及在2004年12月29日提交的美国专利申请No.11/026,276(其全部内容结合于此作为参考)中披露的其它器件结构和制造工艺结合，以实现其它优点和特征中的相当低的导通电阻，较高的阻挡能力和高效率。另外，一个或多个多种屏蔽栅结构(例如图4至7所示出的)和形成它们的方法(如2006年5月24日提交的美国专利申请No.11/441,386所披露的)可有利地与本说明书所披露的一个或多个电荷平衡技术(例如图3A-3E、4、5A-5B、7A-7H、8A-8H、9-10)结合，以获得具有优化的性能和结构特征的电荷平衡屏蔽栅器件。
本文所描述的不同实施例的横截面不是按照比例的，不能理解为构成对相应的结构的布图设计的可能变化的限制。
尽管以上示出并描述了多个特定实施例，但本发明的实施例并非限定性的。例如，尽管上述的多个实施例应用于常规硅，但是这些实施例及其显然的变形例同样可应用于碳化硅、砷化镓、氮化镓或其它半导体材料。作为另一个例子，尽管上述实施例在n沟道晶体管的环境中被描述，然而，通过简单的反转多个区域的导电类型，可以形成p沟道的反向晶体管。另外，本文描述的各种晶体管在以开放或封闭单元结构形成，包括六边形、椭圆形、或方形单元。另外，本发明的实施例并不限于MOSFET。例如，对于本领域技术人员而言，在考虑到本文的情况下，进行必要改变以形成上述MOSFET的IGBT对应部分是显而易见的。另外，尽管本文所描述的一些实施例对与低压应用尤其有用，但是，在考虑到本文的情况下，本领域技术人员可对上述的处理流程和结构进行改变，以形成适用于高压应用的晶体管，并具有很多和本发明相同的优点和特征。另外，本发明的一个或多个实施例的特征可与本发明的其它实施例的一个或多个特征结合，而不脱离本发明的范围。
因此，本发明的范围并不由上述描述所确定，而是参照所附的权利要求书及其所有的等同物所确定。

Claims (154)

1.一种形成FET的方法，包括：
为第一导电类型的半导体区提供在所述半导体区上延伸的第二导电类型的外延层；
形成延伸穿过所述外延层并在所述半导体区中停止的沟槽；
执行所述第一导电类型的掺杂物的双通道倾斜注入，从而沿所述沟槽的侧壁形成第一导电类型的区域；
执行所述第二导电类型的掺杂物的阈值电压调节注入，从而将第一导电类型的所述区域沿所述沟槽的上侧壁延伸的部分的导电类型转变为所述第二导电类型；以及
在所述沟槽的每一侧的侧面形成所述第一导电类型的源区。
2.根据权利要求1所述的方法，进一步包括：
在所述沟槽的下部中形成屏蔽电极，以使所述屏蔽电极的上部在所述外延层中延伸，使所述屏蔽电极的下部在所述半导体区中延伸，所述屏蔽电极通过屏蔽绝缘物与所述外延层和所述半导体区绝缘；
沿所述沟槽的上侧壁形成栅绝缘层；以及
在所述沟槽中形成栅电极，位于所述屏蔽电极之上，但与所述屏蔽电极绝缘。
3.根据权利要求1所述的方法，进一步包括：
在所述外延层形成所述第二导电类型的重体区；
形成在所述沟槽和每个源区的一部分之上延伸的绝缘帽；
以及
形成接触所述源区和所述重体区的源互连层。
4.根据权利要求1所述的方法，进一步包括：
在所述执行双通道倾斜注入的步骤之前，执行所述第二导电类型的掺杂物的双通道倾斜注入，从而沿沟槽侧壁形成第二导电类型的区域；
其中，所述第二导电类型的区域比所述第一导电类型的区域横向延伸的更远；以及
其中，选择所述第一导电类型的掺杂物的双通道倾斜注入和所述第二导电类型的掺杂物的双通道倾斜注入的掺杂浓度，从而在所述第一导电类型的区域和所述第二导电类型的区域之间获得大致的电荷平衡。
5.根据权利要求1所述的方法，其中，所述第一导电类型是n型，所述第二导电类型是p型。
6.根据权利要求1所述的方法，其中所述半导体区是高掺杂衬底。
7.一种形成MOSFET的方法，包括：
提供第一导电类型的衬底；
在所述衬底之上形成第二导电类型的外延层；
形成延伸穿过所述外延层并在所述衬底中停止的沟槽；
执行所述第一导电类型的掺杂物的双通道倾斜注入，从而沿所述沟槽的侧壁形成第一导电类型的区域；
在所述沟槽的下部形成屏蔽电极，从而使得所述屏蔽电极的上部在所述外延层中延伸，所述屏蔽电极的下部在所述衬底中延伸，所述屏蔽电极通过屏蔽绝缘物与所述外延层和所述衬底绝缘；
沿所述沟槽的上侧壁形成栅绝缘层；
在所述沟槽中形成栅电极，位于所述屏蔽电极之上，但与所述屏蔽电极绝缘；
执行所述第二导电类型的掺杂物的阈值电压调节注入，从而将所述第一导电类型的所述区域沿所述沟槽的上侧壁延伸的部分的导电类型转变为所述第二导电类型；以及
在所述沟槽的每一侧的侧面形成所述第一导电类型的源区。
8.根据权利要求7所述的方法，进一步包括：
在所述外延层形成所述第二导电类型的重体区；
形成在所述沟槽和每个源区的一部分之上延伸的绝缘帽；以及
形成接触所述源区和所述重体区的源互连层。
9.根据权利要求7所述的方法，进一步包括：
在所述执行双通道倾斜注入的步骤之前，执行所述第二导电类型的掺杂物的双通道倾斜注入，从而沿沟槽侧壁形成第二导电类型的区域；
其中，所述第二导电类型的区域比所述第一导电类型的区域横向延伸的更远；以及
其中，选择所述第一导电类型的掺杂物的双通道倾斜注入和所述第二导电类型的掺杂物的双通道倾斜注入的掺杂浓度，从而在所述第一导电类型的区域和所述第二导电类型的区域之间获得大致的电荷平衡。
10.根据权利要求7所述的方法，其中所述第一导电类型是n型，所述第二导电类型是p型。
11.一种MOSFET，包括：
延伸进半导体区的沟槽；
位于所述沟槽的下部的屏蔽电极，所述屏蔽电极通过屏蔽绝缘物与所述半导体区绝缘；
位于所述沟槽的上部的栅电极，所述栅电极位于所述屏蔽电极之上，但与所述屏蔽电极绝缘；
其中，所述半导体区包括：
第一导电类型的衬底；
在所述衬底之上的第二导电类型的第一硅区域，所述第一硅区域具有延伸至所述栅电极的顶面和底面的中间深度的第一部分，所述第一硅区域具有延伸至所述屏蔽电极的顶面和底面的中间深度的第二部分；
在所述沟槽和所述第一硅区域的所述第二部分之间的所述第一导电类型的第二硅区域，所述第二硅区域具有在远离所述沟槽的侧壁的方向上减少的横向阶梯掺杂浓度；以及
在所述第一硅区域中的所述第一导电类型的源区，所述源区与所述沟槽相邻。
12.根据权利要求11所述的MOSFET，其中，所述沟槽在所述衬底内停止。
13.根据权利要求11所述的MOSFET，其中，所述第一硅区域的所述第一部分包括通过所述源区和所述第二硅区域之间的间隔物限定的垂直延伸的沟道区域。
14.根据权利要求11所述的MOSFET，进一步包括：
所述第二导电类型的重体区域，位于所述第一硅区域中；以及
源互连层，电接触所述源区和所述重体区，但与所述栅电极绝缘。
15.一种形成FET的方法，包括：
为第一导电类型的半导体区提供在所述半导体区上延伸的第二导电类型的外延层；
执行第一硅蚀刻，以形成延伸进所述外延层并在所述外延层内停止的上沟槽部；
形成沿所述上沟槽部的侧壁并在与所述上沟槽部相邻的平台之上延伸，但不沿所述上沟槽部的底面延伸的保护材料；
执行第二硅蚀刻，以形成从所述上沟槽部的所述底面延伸穿过所述外延层并在所述半导体区内停止的下沟槽部，所述下沟槽部比所述上沟槽部窄；以及
执行所述第一导电类型的掺杂物的双通道倾斜注入，从而沿所述下沟槽部的侧壁形成第一导电类型的硅区域，所述保护材料阻止所注入的掺杂物进入所述上沟槽部的侧壁和与所述上沟槽部相邻的所述平台区域。
16.根据权利要求15所述的方法，其中，所述形成保护材料的步骤包括：
沿所述上沟槽部的侧壁和底面以及在与所述上沟槽部相邻的平台区域之上形成绝缘层；
沿所述上沟槽部的侧壁形成绝缘隔离物；以及
去除沿所述上沟槽部的所述底面延伸的所述绝缘层的一部分，从而暴露所述外延层的表面。
17.根据权利要求16所述的方法，其中，所述绝缘层包括氧化物，所述绝缘隔离物包括氮化物。
18.根据权利要求16所述的方法，其中，所述绝缘层被形成为使得所述绝缘层在所述平台区域之上延伸的部分比所述绝缘层在所述沟槽内延伸的部分厚。
19.根据权利要求15所述的方法，进一步包括：
在所述下沟槽部形成屏蔽电极，所述屏蔽电极通过屏蔽绝缘物与所述外延层和所述半导体区绝缘；
沿所述上沟槽的侧壁形成栅绝缘层；以及
在所述上沟槽部中形成栅电极，位于所述屏蔽电极之上，但与所述屏蔽电极绝缘。
20.根据权利要求15所述的方法，进一步包括：
在所述外延层中形成所述第一导电类型的源区；
在所述外延层中形成所述第二导电类型的重体区；以及
形成接触所述源区和所述重体区的源互连层。
21.根据权利要求15所述的方法，其中，所述第一导电类型是n型，所述第二导电类型是p型。
22.根据权利要求15所述的方法，其中，所述半导体区是重掺杂衬底。
23.一种形成MOSFET的方法，包括：
为第一导电类型的衬底提供在所述衬底上延伸的第二导电类型的外延层；
执行第一硅蚀刻，以形成延伸进所述外延层并在所述外延层内停止的上沟槽部；
形成沿所述上沟槽部的侧壁并在与所述上沟槽部相邻的平台之上延伸，但不沿所述上沟槽部的底面延伸的保护材料；
执行第二硅蚀刻，以形成从所述上沟槽部的所述底面延伸穿过所述外延层并在所述衬底内停止的下沟槽部，所述下沟槽部比所述上沟槽部窄；
执行所述第一导电类型的掺杂物的双通道倾斜注入，从而沿所述下沟槽部的侧壁形成第一导电类型的硅区域，所述保护材料阻止所注入的掺杂物进入所述上沟槽部的侧壁和与所述上沟槽部相邻的所述平台区域；
衬着所述下沟槽部的侧壁和底面形成屏蔽绝缘物；
在所述下沟槽部中形成屏蔽电极；
沿所述上沟槽部的侧壁形成栅绝缘层；以及
在所述上沟槽中形成栅电极，位于所述屏蔽电极之上，但与所述屏蔽电极绝缘。
24.根据权利要求23所述的方法，其中，所述形成保护材料的步骤包括：
形成沿所述上沟槽部的侧壁和底面并在与所述上沟槽部相邻的平台区之上延伸的保护绝缘层；
沿所述上沟槽部的侧壁形成绝缘隔离物；以及
去除沿所述上沟槽部的所述底面延伸的所述绝缘层的一部分，从而暴露所述外延层的表面。
25.根据权利要求24所述的方法，其中，所述保护绝缘层包括氧化物，所述绝缘隔离物包括氮化物。
26.根据权利要求24所述的方法，其中，所述保护绝缘层被形成为使得所述保护绝缘层在所述平台区域之上延伸的部分比所述保护绝缘层在所述沟槽内延伸的部分厚。
27.根据权利要求23所述的方法，进一步包括：
在所述外延层中形成所述第一导电类型的源区；
在所述外延层中形成所述第二导电类型的重体区；以及
形成接触所述源区和所述重体区的源互连层。
28.根据权利要求23所述的方法，其中，所述第一导电类型是n型，所述第二导电类型是p型。
29.一种MOSFET，包括：
沟槽，具有下部和上部，所述下部比所述上部窄，所述沟槽延伸进半导体区；
屏蔽电极，位于所述沟槽的所述下部，所述屏蔽电极通过屏蔽绝缘物与所述半导体区绝缘；
栅电极，位于所述沟槽的所述上部，所述栅电极位于所述屏蔽电极之上并与所述屏蔽电极绝缘；
其中，所述半导体区包括：
第一导电类型的衬底；
在所述衬底之上的第二导电类型的第一硅区域，所述第一硅区域具有延伸至所述栅电极的顶面和底面的中间深度的第一部分，所述第一硅区域具有延伸至所述屏蔽电极的顶面和底面的中间深度的第二部分；
在所述下沟槽部和所述第一硅区域的所述第二部分之间的所述第一导电类型的第二硅区域，所述第二硅区域具有在远离所述下沟槽部的侧壁的方向上减少的横向阶梯掺杂浓度；以及
在所述第一硅区域中的所述第一导电类型的源区，所述源区与所述上沟槽部相邻。
30.根据权利要求29所述的MOSFET，其中，所述下沟槽部在所述衬底内停止。
31.根据权利要求29所述的MOSFET，其中，所述第一硅区域的所述第一部分包括通过所述源区和所述第二硅区域之间的间隔物限定的垂直延伸的沟道区域。
32.根据权利要求29所述的MOSFET，进一步包括：
所述第二导电类型的重体区域，位于所述第一硅区域中；以及
源互连层，电接触所述源区和所述重体区，但与所述栅电极绝缘。
33.一种形成FET的方法，包括：
为第一导电类型的半导体区提供在所述半导体区上延伸的所述第一导电类型的外延层；
执行第一硅蚀刻，以形成延伸进所述外延层并在所述外延层内停止的上沟槽部；
形成沿所述上沟槽部的侧壁并在与所述上沟槽部相邻的平台之上延伸，但不沿所述上沟槽部的底面延伸的保护材料；
执行第二硅蚀刻，以形成从所述上沟槽部的所述底面延伸穿过所述外延层并在所述半导体区内停止的下沟槽部，所述下沟槽部比所述上沟槽部窄；以及
执行所述第一导电类型的掺杂物的双通道倾斜注入，从而沿所述下沟槽部的侧壁形成第一导电类型的硅区域，所述保护材料阻止所注入的掺杂物进入所述上沟槽部的侧壁和与所述上沟槽部相邻的所述平台区域。
34.根据权利要求33所述的方法，其中，所述形成保护材料的步骤包括：
形成沿所述上沟槽部的侧壁和底面和在与所述上沟槽部相邻的平台区域之上延伸的绝缘层；
沿所述上沟槽部的侧壁形成绝缘隔离物；以及
去除所述绝缘层沿所述上沟槽部的所述底面延伸的一部分，从而暴露所述外延层的表面。
35.根据权利要求34所述的方法，其中，所述绝缘层包括氧化物，所述绝缘隔离物包括氮化物。
36.根据权利要求34所述的方法，其中，所述绝缘层被形成为使得所述绝缘层在所述平台区域之上延伸的部分比所述绝缘层在所述沟槽内延伸的部分厚。
37.根据权利要求33所述的方法，进一步包括：
在所述下沟槽部形成屏蔽电极，所述屏蔽电极通过屏蔽绝缘物与所述外延层和所述半导体区绝缘；
沿所述上沟槽部的侧壁形成栅绝缘层；以及
在所述上沟槽部中形成栅电极，位于所述屏蔽电极之上，但与所述屏蔽电极绝缘。
38.根据权利要求33所述的方法，进一步包括在所述外延层中形成第二导电类型的体区域。
39.根据权利要求38所述的方法，进一步包括：
在所述体区域中形成所述第一导电类型的源区；
在所述体区域中形成所述第二导电类型的重体区；以及
形成接触所述源区和所述重体区的源互连层。
40.根据权利要求39所述的方法，其中，所述第一导电类型是n型，所述第二导电类型是p型。
41.根据权利要求33所述的方法，其中，所述半导体区是重掺杂衬底。
42.一种形成MOSFET的方法，包括：
为第一导电类型的衬底提供在所述衬底上延伸的第二导电类型的外延层；
执行第一硅蚀刻，以形成延伸进所述外延层并在所述外延层停止的上沟槽部；
形成沿所述上沟槽部的侧壁并在与所述上沟槽部相邻的平台之上延伸，但不沿所述上沟槽部的底面延伸的保护材料；
执行第二硅蚀刻，以形成从所述上沟槽部的所述底面延伸穿过所述外延层并在所述衬底内停止的下沟槽部，所述下沟槽部比所述上沟槽部窄；
执行所述第一导电类型的掺杂物的双通道倾斜注入，从而沿所述下沟槽部的侧壁形成第一导电类型的硅区域，所述保护材料阻止所注入的掺杂物进入所述上沟槽部的侧壁和与所述上沟槽部相邻的所述平台区域；
衬着所述下沟槽部的侧壁和底面形成屏蔽绝缘物；
在所述下沟槽部中形成屏蔽电极；
沿所述上沟槽部的侧壁形成栅绝缘层；以及
在所述上沟槽部中形成栅电极，位于所述屏蔽电极之上，但与所述屏蔽电极绝缘。
43.根据权利要求42所述的方法，其中，所述形成保护材料的步骤包括：
形成沿所述上沟槽部的侧壁和底面并在与所述上沟槽部相邻的平台区之上延伸的保护绝缘层；
沿所述上沟槽部的侧壁形成绝缘隔离物；以及
去除所述绝缘层沿所述上沟槽部的所述底面延伸的一部分，从而暴露所述外延层的表面。
44.根据权利要求43所述的方法，其中，所述保护绝缘层包括氧化物，所述绝缘隔离物包括氮化物。
45.根据权利要求43所述的方法，其中，所述保护绝缘层被形成为使得所述保护绝缘层在所述平台区域之上延伸的部分比所述保护绝缘层在所述沟槽内延伸的部分厚。
46.根据权利要求42所述的方法，进一步包括：
在所述外延层中形成所述第二导电类型的体区域；
在所述体区域中形成所述第一导电类型的源区；
在所述体区域中形成所述第二导电类型的重体区；以及
形成接触所述源区和所述重体区的源互连层。
47.根据权利要求46所述的方法，其中，所述第一导电类型是n型，所述第二导电类型是p型。
48.一种MOSFET，包括：
沟槽，具有下部和上部，所述下部比所述上部窄，所述沟槽延伸进半导体区；
屏蔽电极，位于所述沟槽的所述下部，所述屏蔽电极通过屏蔽绝缘物与所述半导体区绝缘；
栅电极，位于所述沟槽的所述上部，所述栅电极位于所述屏蔽电极之上但与所述屏蔽电极绝缘；
其中，所述半导体区包括：
第一导电类型的衬底；
在所述衬底之上的所述第一导电类型的外延层；
在所述外延层中的第二导电类型的体区域；
在所述体区域中的所述第一导电类型的源区，所述源区和所述体区域和所述衬底之间的界面限定了沟道区域；以及
所述第一导电类型的硅区域，沿所述沟槽的所述下部的侧壁延伸，并延伸进所述沟道区域的下部，所述硅区域具有在远离所述沟槽的侧壁的方向上减少的横向阶梯掺杂浓度。
49.根据权利要求48所述的MOSFET，其中，所述沟槽的所述下部在所述衬底内停止。
50.根据权利要求48所述的MOSFET，进一步包括：
所述第二导电类型的重体区域，位于所述体区域中；以及
源互连层，电接触所述源区和所述重体区，但与所述栅电极绝缘。
51.一种形成电荷平衡MOSFET的方法，包括：
为第一导电类型的衬底提供在所述衬底上延伸的第二导电类型的外延层；
形成延伸通过所述外延层并在所述衬底停止的栅沟槽；
衬着所述栅沟槽的侧壁和底面形成屏蔽绝缘物；
在所述栅沟槽中形成屏蔽电极；
沿所述栅沟槽的上侧壁形成栅绝缘层；
在所述栅沟槽中形成栅电极，所述栅电极位于所述屏蔽电极之上，但与所述屏蔽电极绝缘；
形成延伸穿过所述外延层并在所述衬底内停止的深坑，所述深坑与所述栅沟槽横向隔离；以及
用所述第二导电类型的硅材料填充所述深坑。
52.根据权利要求51所述的方法，进一步包括：
在所述外延层中形成所述第二导电类型的体区域；
在所述体区域中形成所述第一导电类型的源区，所述源区在所述栅沟槽的侧面；
在所述体区域中形成所述第二导电类型的重体区；以及
形成接触所述源区和所述重体区的源互连层。
53.一种MOSFET，包括：
第一导电类型的衬底；
在所述衬底之上的所述第一导电类型的外延层；
延伸穿过所述外延层并在所述衬底内停止的栅沟槽；
衬着所述栅沟槽的侧壁和底面的屏蔽绝缘物；
位于所述栅沟槽的下部的屏蔽电极；
沿所述栅沟槽的上侧壁延伸的栅绝缘层；
在所述栅沟槽中的栅电极，所述栅电极在所述屏蔽电极之上但与所述屏蔽电极绝缘；以及
深坑，延伸穿过所述外延层并在所述衬底中停止，所述深坑与所述栅沟槽横向隔离，其中所述深坑用所述第二导电类型的硅材料填充。
54.根据权利要求53所述的MOSFET，进一步包括：
在所述外延层的上部中的所述第二导电类型的体区域；
在所述体区域中的所述第一导电类型的源区，所述源区在所述栅沟槽的侧面；以及
在所述体区域中的所述第二导电类型的重体区。
55.一种形成电荷平衡MOSFET的方法，包括：
提供第一导电类型的衬底；
在所述衬底之上形成所述第一导电类型的外延层；
形成延伸穿过所述外延层并在所述衬底中停止的多个栅沟槽；
衬着每个栅沟槽的侧壁和底面形成屏蔽绝缘物；
在每个栅沟槽中形成屏蔽电极；
沿每个栅沟槽的上侧壁形成栅绝缘层；
在每个栅沟槽中形成栅电极，所述栅电极在所述屏蔽电极之上但与所述屏蔽电极绝缘；以及
执行到相邻的栅沟槽之间的平台区域中的所述第二导电类型的掺杂物的多次离子注入，从而形成延伸穿过所述外延层并在所述衬底内停止的多个第二导电类型的柱状物，每个第二导电类型的柱状物均位于每两个栅沟槽之间。
56.根据权利要求55所述的方法，进一步包括：
在所述外延层中形成所述第二导电类型的体区域；
在所述体区域内形成所述第一导电类型的源区，所述源区在所述多个栅沟槽的侧面；
在所述体区域中形成所述第二导电类型的重体区；以及
形成接触所述源区和所述重体区的源互连层。
57.根据权利要求55所述的方法，进一步包括：
在执行所述多次离子注入之前，在与所述栅沟槽相邻的平台区域中形成中空坑，其中，所述多次离子注入被执行穿过所述中空坑。
58.根据权利要求55所述的方法，进一步包括：
在执行所述多次离子注入之前：
在所述外延层的上部形成所述第二导电类型的体区域；
在所述体区域的上部形成所述第一导电类型的硅区域；以及
执行硅蚀刻，以形成延伸穿过所述硅区域的中空坑，从而将所述硅区域分成两个区域，每个区域均形成源区，其中，所述多次离子注入被执行穿过所述中空坑。
59.一种形成FET的方法，包括：
在第一导电类型的半导体区中形成多个沟槽，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；
在相邻的沟槽之间的所述半导体区中形成第二导电类型的体区域；
用绝缘材料填充所述栅化沟槽和所述未栅化沟槽中的每个的底部；
在所述绝缘材料之上的每个栅化沟槽中形成栅电极；以及
在所述绝缘材料之上的每个未栅化沟槽中形成所述第二导电类型的导电材料，从而使得所述导电材料沿每个未栅化沟槽的侧壁接触所述体区域。
60.根据权利要求59所述的方法，进一步包括：
在每个体区域中形成所述第一导电类型的源区，其中，每个未栅化沟槽中的所述导电材料沿所述未栅化沟槽的侧壁接触相应的源区；以及
形成接触每个源区和每个导电材料的源互连层。
61.根据权利要求59所述的方法，其中，所述填充步骤包括：
用绝缘材料填充每个栅化沟槽和每个未栅化沟槽，使得所述栅化沟槽和所述未栅化沟槽中的所述绝缘材料的顶面基本上与邻近所述栅化沟槽和所述未栅化沟槽的顶面共面；
使每个栅化沟槽中的所述绝缘材料凹入，从而沿所述栅化沟槽的底部形成厚底绝缘物；以及
使每个未栅化沟槽中的所述绝缘材料凹入到所述体区域的深度之上的深度。
62.根据权利要求59所述的方法，其中，所述形成体区域的步骤包括：
在所述FET的主动区中执行所述第二导电类型的掺杂物的表层注入。
63.根据权利要求60所述的方法，其中，所述形成源区的步骤包括：
在所述FET的主动区中执行所述第一导电类型的掺杂物的表层注入。
64.根据权利要求59所述的方法，其中，所述半导体区包括重掺杂衬底和覆盖外延层，所述体区域形成在所述外延层的上部。
65.根据权利要求59所述的方法，其中，所述在每个未栅化沟槽中形成导电材料的步骤包括：
形成多晶硅层，以大致填充每个未栅化沟槽。
66.根据权利要求59所述的方法，其中，一个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
67.根据权利要求59所述的方法，其中，两个或更多个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
68.一种FET，包括：
多个沟槽，延伸进第一导电类型的半导体区，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；
在相邻的沟槽之间的所述半导体区中的第二类型的体区域；
绝缘材料，填充所述栅化沟槽和所述未栅化沟槽中的每个的底部；
在每个栅化沟槽中的栅电极；以及
在每个未栅化沟槽中的所述第二导电类型的导电材料，所述导电材料沿所述未栅化沟槽的侧壁接触相应的体区域。
69.根据权利要求68所述的FET，进一步包括：
在每个体区域中的所述第一导电类型的源区，其中，每个未栅化沟槽中的所述导电材料沿所述未栅化沟槽的侧壁接触相应的源区；以及
源互连层，接触每个源区和每个导电材料。
70.根据权利要求68所述的FET，其中，每个未栅化沟槽中的所述绝缘材料具有位于所述体区域的底面之上的顶面。
71.根据权利要求69所述的FET，其中，每个源区延伸穿过平台区域的整个宽度，所述平台区域通过两个相邻的沟槽沿横向尺寸限制。
72.根据权利要求68所述的FET，其中，所述半导体区包括重掺杂衬底和覆盖外延层，所述体区域形成在所述外延层的上部中。
73.根据权利要求68所述的FET，其中，所述导电材料包括所述第二导电类型的多晶硅。
74.根据权利要求68所述的FET，其中，一个未栅化沟槽被设置在每两个相邻的栅化沟槽之间。
75.根据权利要求68所述的FET，其中，两个或更多个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
76.一种形成FET的方法，包括：
在第一导电类型的半导体区中形成多个沟槽，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；
在每个栅化沟槽和未栅化沟槽的底部形成屏蔽电极；
在相邻的沟槽之间的所述半导体区中形成第二导电类型的体区域；
在每个未栅化沟槽中的屏蔽电极之上形成绝缘层；以及在所述绝缘层之上的每个未栅化沟槽中形成所述第二导电类型的导电材料，使得所述导电材料沿所述未栅化沟槽接触体区域。
77.根据权利要求76所述的方法，进一步包括：
在每个体区域中形成所述第一导电类型的源区，其中，每个未栅化沟槽中的导电材料沿所述未栅化沟槽接触相应的源区；以及
形成接触每个源区和每个导电材料的源互连层。
78.根据权利要求76所述的方法，进一步包括：
在形成屏蔽电极的步骤之前，衬着每个栅化沟槽和未栅化沟槽的下侧壁和底面形成屏蔽绝缘层；
在每个栅化沟槽中的所述屏蔽电极之上形成电极间绝缘层，所述电极间绝缘层由沉积的绝缘物形成；以及
在每个栅化沟槽中的所述电极间绝缘层之上形成栅电极。
79.根据权利要求76所述的方法，其中，所述形成绝缘层的步骤包括：
在所述形成屏蔽电极的步骤之后，用绝缘材料填充每个未栅化沟槽，使得所述未栅化沟槽中的所述绝缘材料的顶面基本上与和所述未栅化沟槽相邻的平台区域的顶面齐平；以及使得每个未栅化沟槽中的所述绝缘材料凹入到所述体区域的深度之上的深度。
80.根据权利要求76所述的方法，其中，所述形成体区域的步骤包括：
在所述FET的主动区中执行所述第二导电类型的掺杂物的表层注入。
81.根据权利要求77所述的方法，其中，所述形成源区的步骤包括：
在所述FET的主动区中执行所述第一导电类型的掺杂物的表层注入。
82.根据权利要求76所述的方法，其中，所述半导体区包括重掺杂衬底和覆盖外延层，以及所述体区域被形成在所述外延层的上部，其中，所述栅化沟槽和所述未栅化沟槽在所述衬底中停止。
83.根据权利要求76所述的方法，其中，所述半导体区包括重掺杂衬底和覆盖外延层，以及所述体区域被形成在所述外延层的上部，其中，所述栅化沟槽和所述未栅化沟槽在所述外延层中停止。
84.根据权利要求76所述的方法，其中，所述在每个未栅化沟槽中形成导电材料的步骤包括：
形成多晶硅层，以基本上填充每个未栅化沟槽。
85.根据权利要求76所述的方法，其中，一个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
86.根据权利要求76所述的方法，其中，两个或更多个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
87.一种FET，包括：
多个沟槽，位于第一导电类型的半导体区中，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；
屏蔽电极，位于每个栅化沟槽和未栅化沟槽的底部；
第二导电类型的体区域，位于相邻沟槽之间的所述半导体区中；
绝缘层，位于每个未栅化沟槽中的所述屏蔽电极之上；以及
所述第二导电类型的导电材料，位于所述绝缘层之上的每个未栅化沟槽中，其中，所述导电材料沿所述未栅化沟槽的侧壁接触体区域。
88.根据权利要求87所述的FET，进一步包括：
所述第一导电类型的源区，位于每个体区域中，其中，每个未栅化沟槽中的所述导电材料沿所述未栅化沟槽的侧壁接触相应的源区；以及
源互连层，用于接触每个源区和每个导电材料。
89.根据权利要求88所述的FET，其中，每个源区延伸穿过平台区域的整个宽度，所述平台区域通过两个相邻的沟槽沿横向尺寸限制。
90.根据权利要求88所述的FET，其中，每个栅化沟槽和未栅化沟槽中的所述屏蔽电极电连接至所述源互连层。
91.根据权利要求87所述的FET，进一步包括：
屏蔽绝缘层，衬着每个栅化沟槽和未栅化沟槽的下侧壁和底面；
电极间绝缘层，位于每个沟槽中的所述屏蔽电极之上，所述电极间绝缘层；以及
栅电极，位于每个栅沟槽中的所述电极间绝缘层之上。
92.根据权利要求87所述的FET，其中，每个未栅化沟槽中的所述导电材料延伸至比所述体区域的深度浅的深度。
93.根据权利要求87所述的FET，其中，所述半导体区包括重掺杂衬底和覆盖外延层，以及所述体区域被形成在所述外延层的上部，其中，所述栅化沟槽和所述未栅化沟槽在所述衬底中停止。
94.根据权利要求87所述的FET，其中，所述半导体区包括重掺杂衬底和覆盖外延层，以及所述体区域被形成在所述外延层的上部，其中，所述栅化沟槽和所述未栅化沟槽在所述外延层中停止。
95.根据权利要求87所述的FET，其中，所述导电材料包括所述第二导电类型的多晶硅层。
96.根据权利要求87所述的FET，其中，一个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
97.根据权利要求87所述的FET，其中，两个或更多个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
98.一种形成FET的方法，包括：
在第一导电类型的半导体区中形成多个沟槽，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；
在相邻的沟槽之间的所述半导体区中形成第二导电类型的体区域；
在每个栅化沟槽的底部中形成屏蔽电极；
在每个未栅化沟槽中形成屏蔽电极，每个未栅化沟槽中的所述屏蔽电极具有在所述体区域的底面之上的顶面；以及在每个未栅化沟槽中形成所述第二导电类型的导电材料，使得所述导电材料沿所述未栅化沟槽的侧壁接触体区域，所述导电材料同样与每个未栅化沟槽中的屏蔽电极接触。
99.根据权利要求98所述的方法，进一步包括：
在每个体区域中形成所述第一导电类型的源区，其中每个未栅化沟槽中的所述导电材料沿所述未栅化沟槽的侧壁接触相应的源区；以及
形成接触每个源区和每个导电材料的源互连层。
100.根据权利要求98所述的方法，进一步包括：
在形成每个栅化沟槽中的所述屏蔽电极的步骤之前，衬着每个栅化沟槽的下侧壁和底面形成屏蔽绝缘层；
衬着每个栅化沟槽的上侧壁形成栅绝缘层，所述栅绝缘层在每个栅化沟槽中所述屏蔽电极之上延伸，所述栅绝缘层通过生长绝缘物形成；以及
在每个栅化沟槽中的所述栅绝缘层之上形成栅电极。
101.根据权利要求98所述的方法，其中，所述形成体区域的步骤包括：
在所述FET的主动区中执行所述第二导电类型的掺杂物的表层注入。
102.根据权利要求99所述的方法，其中，所述形成源区的步骤包括：
在所述FET的主动区中执行所述第一导电类型的掺杂物的表层注入。
103.根据权利要求98所述的方法，其中，所述半导体区包括重掺杂衬底和覆盖外延层，所述体区域形成在所述外延层的上部，其中，所述栅化沟槽和所述未栅化沟槽在所述衬底中停止。
104.根据权利要求98所述的方法，其中，所述半导体区包括重掺杂衬底和覆盖外延层，所述体区域形成在所述外延层的上部，其中，所述栅化沟槽和所述未栅化沟槽在所述外延层中停止。
105.根据权利要求98所述的方法，其中，所述在每个未栅化沟槽中形成导电材料的步骤包括：
形成多晶硅层，以基本填充每个未栅化沟槽。
106.根据权利要求98所述的方法，其中，一个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
107.根据权利要求98所述的方法，其中，两个或更多个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
108.一种FET，包括：
多个沟槽，在第一导电类型的半导体区中，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；
在相邻的沟槽之间的所述半导体区中的第二类型的体区域；
在每个栅化沟槽的底部的屏蔽电极；
在每个未栅化沟槽中的屏蔽电极，每个未栅化沟槽中的所述屏蔽电极具有在所述体区域的底面之上的顶面；以及
所述第二导电类型的导电材料，位于每个未栅化沟槽中，所述导电材料沿所述未栅化沟槽接触体区域，所述导电材料同样与每个未栅化沟槽中的所述屏蔽电极接触。
109.根据权利要求98所述的FET，进一步包括：
所述第一导电类型的源区，位于每个体区域中，其中，每个未栅化沟槽中的所述导电材料沿所述未栅化沟槽的侧壁接触相应的源区；以及
源互连层，接触每个源区和每个导电材料。
110.根据权利要求88所述的FET，其中，每个源区延伸穿过平台区域的整个宽度，所述平台区域通过两个相邻的沟槽沿横向尺寸限制。
111.根据权利要求88所述的FET，其中，每个栅化沟槽和未栅化沟槽中的所述屏蔽电极电连接至所述源互连层。
112.根据权利要求98所述的FET，进一步包括：
屏蔽绝缘层，衬着每个栅化沟槽的下侧壁和底面；
栅绝缘层，衬着每个栅化沟槽的上侧壁，并在每个栅化沟槽中的所述屏蔽电极之上延伸；以及
栅电极，位于每个栅化沟槽中的所述栅绝缘层之上。
113.根据权利要求87所述的FET，其中，每个未栅化沟槽中的所述导电材料延伸至比所述体区域的深度浅的深度。
114.根据权利要求87所述的FET，其中，所述半导体区包括重掺杂衬底和覆盖外延层，以及所述体区域被形成在所述外延层的上部，其中，所述栅化沟槽和所述未栅化沟槽在所述衬底中停止。
115.根据权利要求87所述的FET，其中，所述半导体区包括重掺杂衬底和覆盖外延层，以及所述体区域被形成在所述外延层的上部，其中，所述栅化沟槽和所述未栅化沟槽在所述外延层中停止。
116.根据权利要求87所述的FET，其中，所述导电材料包括所述第二导电类型的多晶硅层。
117.根据权利要求87所述的FET，其中，一个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
118.根据权利要求87所述的FET，其中，两个或更多个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
119.一种形成FET的方法，包括：
在第一导电类型的半导体区中形成多个沟槽，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；
在每个栅化沟槽和未栅化沟槽的底部中形成屏蔽电极；
在相邻的沟槽之间的所述半导体区中形成第二导电类型的体区域；
在每个未栅化沟槽中的所述屏蔽电极之上形成绝缘层；以及
将所述第二导电类型的掺杂物双通道倾斜注入每个未栅化沟槽的暴露的上侧壁，从而在每个体区域中形成重体区。
120.根据权利要求119所述的方法，进一步包括：
在每个体区域中形成所述第一导电类型的源区；以及
形成接触每个源区的上表面的源互连层，所述源互连层填充每个未栅化沟槽的上部，从而沿着每个未栅化沟槽的上侧壁接触每个源区和每个重体区。
121.根据权利要求119所述的方法，进一步包括：
在形成屏蔽电极的步骤之前，衬着每个栅化沟槽和未栅化沟槽的下侧壁和底面上形成屏蔽绝缘层；
在每个栅化沟槽中的所述屏蔽电极之上形成电极间绝缘层，所述电极间绝缘层由沉积的绝缘物形成；以及
在每个栅化沟槽中的所述电极间绝缘层之上形成栅电极。
122.根据权利要求119所述的方法，其中，所述形成绝缘层的步骤包括：
在所述形成屏蔽电极的步骤之后，用绝缘材料填充每个未栅化沟槽，使得所述未栅化沟槽中的所述绝缘材料的顶面基本上与和所述未栅化沟槽相邻的平台区域的顶面齐平；以及
使得每个未栅化沟槽中的所述绝缘材料凹入到所述体区域的深度之上的深度。
123.根据权利要求119所述的方法，其中，所述形成体区域的步骤包括：
在所述FET的主动区中执行所述第二导电类型的掺杂物的表层注入。
124.根据权利要求120所述的方法，其中，所述形成源区的步骤包括：
在所述FET的主动区中执行所述第一导电类型的掺杂物的表层注入。
125.根据权利要求119所述的方法，其中，所述半导体区包括重掺杂衬底和覆盖外延层，以及所述体区域被形成在所述外延层的上部，其中，所述栅化沟槽和所述未栅化沟槽在所述衬底中停止。
126.根据权利要求119所述的方法，其中，所述半导体区包括重掺杂衬底和覆盖外延层，以及所述体区域被形成在所述外延层的上部，其中，所述栅化沟槽和所述未栅化沟槽在所述外延层中停止。
127.根据权利要求119所述的方法，其中，一个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
128.根据权利要求119所述的方法，其中，两个或更多个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
129.一种FET，包括：
多个沟槽，位于第一导电类型的半导体区中，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；
屏蔽电极，位于每个栅化沟槽和未栅化沟槽的底部；
第二导电类型的体区域，位于相邻沟槽之间的所述半导体区中；
绝缘层，位于每个未栅化沟槽中的所述屏蔽电极之上；以及
重体区，位于每个体区域中，每个重体区均与每个未栅化沟槽的侧壁相邻。
130.根据权利要求129所述的FET，进一步包括：
所述第一导电类型的源区，位于每个体区域中；以及源互连层，接触每个源区的上表面，所述源互连层填充每个未栅化沟槽的上部，从而沿着每个未栅化沟槽的上侧壁接触每个源区和每个重体区。
131.根据权利要求130所述的FET，其中，每个源区延伸穿过平台区域的整个宽度，所述平台区域通过两个相邻的沟槽沿横向尺寸限制。
132.根据权利要求130所述的FET，其中，每个栅化沟槽和未栅化沟槽中的所述屏蔽电极电连接至所述源互连层。
133.根据权利要求130所述的FET，其中，所述源互连层延伸进每个未栅化沟槽至比所述体区域的深度浅的深度。
134.根据权利要求129所述的FET，进一步包括：
屏蔽绝缘层，衬着每个栅化沟槽和未栅化沟槽的下侧壁和底面；
电极间绝缘层，位于每个栅化沟槽中的所述屏蔽电极之上，所述电极间绝缘层；以及
栅电极，位于每个栅化沟槽中的所述电极间绝缘层之上。
135.根据权利要求129所述的FET，其中，所述半导体区包括重掺杂衬底和覆盖外延层，所述体区域形成在所述外延层的上部，其中，所述栅化沟槽和所述未栅化沟槽在所述衬底中停止。
136.根据权利要求129所述的FET，其中，所述半导体区包括重掺杂衬底和覆盖外延层，所述体区域形成在所述外延层的上部中，其中，所述栅化沟槽和所述未栅化沟槽在所述外延层中停止。
137.根据权利要求129所述的FET，其中，一个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
138.根据权利要求129所述的FET，其中，两个或更多个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
139.一种形成FET的方法，包括：
在第一导电类型的半导体区中形成多个沟槽，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；
在相邻的沟槽之间的所述半导体区中形成第二导电类型的体区域；
用绝缘材料填充所述栅化沟槽和所述未栅化沟槽中的每个的底部；
在每个栅化沟槽中的所述绝缘材料之上形成栅电极；以及
将所述第二导电类型的掺杂物双通道倾斜注入每个未栅化沟槽的暴露的上侧壁，从而在每个体区域中形成重体区。
140.根据权利要求139所述的方法，进一步包括：
在每个体区域中形成所述第一导电类型的源区；以及
形成接触每个源区的上表面的源互连层，所述源互连层填充每个未栅化沟槽的上部，从而沿着每个未栅化沟槽的上侧壁接触每个源区和每个重体区。
141.根据权利要求139所述的方法，其中，所述填充步骤包括：
用绝缘材料填充每个栅化沟槽和每个未栅化沟槽，使得所述栅化沟槽和所述未栅化沟槽中的所述绝缘材料的顶面基本上与邻近所述栅化沟槽和所述未栅化沟槽的顶面共面；
使每个栅化沟槽中的所述绝缘材料凹入，从而沿所述栅化沟槽的底部形成厚底绝缘物；以及
使每个未栅化沟槽中的所述绝缘材料凹入到所述体区域的深度之上的深度。
142.根据权利要求139所述的方法，其中，所述形成体区域的步骤包括：
在所述FET的主动区中执行所述第二导电类型的掺杂物的表层注入。
143.根据权利要求140所述的方法，其中，所述形成源区的步骤包括：
在所述FET的主动区中执行所述第一导电类型的掺杂物的表层注入。
144.根据权利要求139所述的方法，其中，所述半导体区包括重掺杂衬底和覆盖外延层，所述体区域形成在所述外延层的上部。
145.根据权利要求139所述的方法，其中，一个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
146.根据权利要求139所述的方法，其中，两个或更多个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
147.一种FET，包括：
多个沟槽，位于第一导电类型的半导体区，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；
在相邻的沟槽之间的所述半导体区中的第二导电类型的体区域；
绝缘材料，用绝缘材料填充所述栅化沟槽和所述未栅化沟槽中的每个的底部；
在每个栅化沟槽中的所述绝缘材料之上的栅电极；以及
在每个体区域中的重体区，每个重体区与每个未栅化沟槽的侧壁相邻。
148.根据权利要求147所述的FET，进一步包括：
所述第一导电类型的源区，位于每个体区域中；以及
源互连层，接触每个源区的上表面，所述源互连层填充每个未栅化沟槽的上部，从而沿着每个未栅化沟槽的上侧壁接触每个源区和每个重体区。
149.根据权利要求148所述的FET，其中，每个源区延伸穿过平台区域的整个宽度，所述平台区域通过两个相邻的沟槽沿横向尺寸限制。
150.根据权利要求148所述的FET，其中，所述源互连层延伸进每个未栅化沟槽直至比所述体区域的深度浅的深度。
151.根据权利要求147所述的FET，其中，每个未栅化沟槽中的所述绝缘材料具有位于所述体区域的底面之上的顶面。
152.根据权利要求147所述的FET，其中，所述半导体区包括重掺杂衬底和覆盖外延层，所述体区域形成在所述外延层的上部中。
153.根据权利要求147所述的FET，其中，一个未栅化沟槽被设置在每两个相邻的栅化沟槽之间。
154.根据权利要求147所述的FET，其中，两个或更多个未栅化沟槽形成在每两个相邻的栅化沟槽之间。
CN2006800206309A 2005-06-10 2006-06-08 电荷平衡场效应晶体管 Expired - Fee Related CN101536163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310021899.0A CN103094348B (zh) 2005-06-10 2006-06-08 场效应晶体管

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US68922905P 2005-06-10 2005-06-10
US60/689,229 2005-06-10
PCT/US2006/022474 WO2006135746A2 (en) 2005-06-10 2006-06-08 Charge balance field effect transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310021899.0A Division CN103094348B (zh) 2005-06-10 2006-06-08 场效应晶体管

Publications (2)

Publication Number Publication Date
CN101536163A true CN101536163A (zh) 2009-09-16
CN101536163B CN101536163B (zh) 2013-03-06

Family

ID=37532833

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310021899.0A Expired - Fee Related CN103094348B (zh) 2005-06-10 2006-06-08 场效应晶体管
CN2006800206309A Expired - Fee Related CN101536163B (zh) 2005-06-10 2006-06-08 电荷平衡场效应晶体管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310021899.0A Expired - Fee Related CN103094348B (zh) 2005-06-10 2006-06-08 场效应晶体管

Country Status (8)

Country Link
US (8) US7393749B2 (zh)
JP (1) JP2008546216A (zh)
KR (2) KR101296984B1 (zh)
CN (2) CN103094348B (zh)
AT (1) AT504290A2 (zh)
DE (1) DE112006001516T5 (zh)
TW (2) TWI542020B (zh)
WO (1) WO2006135746A2 (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347220A (zh) * 2010-07-22 2012-02-08 飞兆半导体公司 具有薄epi工艺的沟槽超结mosfet器件及其制造方法
CN102623339A (zh) * 2011-01-26 2012-08-01 上海华虹Nec电子有限公司 改善双层栅mos结构的中间氧化层厚度均匀性的方法
CN102103997B (zh) * 2009-12-18 2012-10-03 上海华虹Nec电子有限公司 沟槽型功率mos器件的结构及其制备方法
CN103107194A (zh) * 2011-11-15 2013-05-15 茂达电子股份有限公司 沟槽型功率晶体管组件及其制作方法
CN103456791A (zh) * 2012-06-01 2013-12-18 台湾积体电路制造股份有限公司 沟槽功率mosfet
CN103545368A (zh) * 2012-07-13 2014-01-29 力祥半导体股份有限公司 沟槽式栅极金氧半场效晶体管
CN103681850A (zh) * 2012-09-13 2014-03-26 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
CN105355560A (zh) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN106449756A (zh) * 2015-08-11 2017-02-22 株式会社东芝 半导体装置
CN109887999A (zh) * 2017-12-06 2019-06-14 力祥半导体股份有限公司 沟槽式栅极金氧半场效晶体管及其制造方法
CN112103344A (zh) * 2020-06-03 2020-12-18 娜美半导体有限公司 一种屏蔽栅沟槽式mosfet
CN112185816A (zh) * 2020-08-14 2021-01-05 江苏东海半导体科技有限公司 一种高能效屏蔽栅沟槽mosfet及其制造方法
CN112436052A (zh) * 2020-12-09 2021-03-02 南京紫竹微电子有限公司 具有超结晶体管机构的集成电路系统和其制造方法
CN112510081A (zh) * 2020-11-30 2021-03-16 西安微电子技术研究所 一种星用抗辐射沟槽型mos场效应晶体管的加固结构和制备方法
CN113066867A (zh) * 2021-03-15 2021-07-02 无锡新洁能股份有限公司 高可靠的碳化硅mosfet器件及其工艺方法
CN114420564A (zh) * 2022-03-28 2022-04-29 深圳市美浦森半导体有限公司 一种分离栅沟槽mos器件及其制造方法
CN117373914A (zh) * 2023-12-08 2024-01-09 芯联集成电路制造股份有限公司 晶体管器件及其制备方法、半导体集成电路及其制备方法
CN119653844A (zh) * 2025-02-13 2025-03-18 安徽长飞先进半导体股份有限公司 半导体器件及其制备方法、功率模块、功率转换电路和车辆

Families Citing this family (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
KR100538101B1 (ko) * 2004-07-07 2005-12-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9202758B1 (en) * 2005-04-19 2015-12-01 Globalfoundries Inc. Method for manufacturing a contact for a semiconductor component and related structure
WO2006135746A2 (en) 2005-06-10 2006-12-21 Fairchild Semiconductor Corporation Charge balance field effect transistor
TWI400757B (zh) * 2005-06-29 2013-07-01 快捷半導體公司 形成遮蔽閘極場效應電晶體之方法
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
KR100731141B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 반도체소자 및 그의 제조방법
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
US7492003B2 (en) * 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7659588B2 (en) 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US8236651B2 (en) * 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
US8618601B2 (en) * 2009-08-14 2013-12-31 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET with increased source-metal contact
US8193580B2 (en) 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7612406B2 (en) * 2006-09-08 2009-11-03 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
US7544571B2 (en) * 2006-09-20 2009-06-09 Fairchild Semiconductor Corporation Trench gate FET with self-aligned features
JP2008103378A (ja) * 2006-10-17 2008-05-01 Nec Electronics Corp 半導体装置とその製造方法
KR100811275B1 (ko) * 2006-12-28 2008-03-07 주식회사 하이닉스반도체 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법
US7564096B2 (en) * 2007-02-09 2009-07-21 Fairchild Semiconductor Corporation Scalable power field effect transistor with improved heavy body structure and method of manufacture
US20080296673A1 (en) * 2007-05-29 2008-12-04 Alpha & Omega Semiconductor, Ltd Double gate manufactured with locos techniques
KR100849192B1 (ko) * 2007-08-13 2008-07-30 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7633121B2 (en) * 2007-10-31 2009-12-15 Force-Mos Technology Corp. Trench MOSFET with implanted drift region
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
KR100902585B1 (ko) * 2007-12-28 2009-06-11 주식회사 동부하이텍 트렌치 게이트형 모스트랜지스터 및 그 제조방법
US7833862B2 (en) * 2008-03-03 2010-11-16 Infineon Technologies Austria Ag Semiconductor device and method for forming same
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8815744B2 (en) * 2008-04-24 2014-08-26 Fairchild Semiconductor Corporation Technique for controlling trench profile in semiconductor structures
US20100308400A1 (en) * 2008-06-20 2010-12-09 Maxpower Semiconductor Inc. Semiconductor Power Switches Having Trench Gates
US7936009B2 (en) * 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
US8278702B2 (en) * 2008-09-16 2012-10-02 Fairchild Semiconductor Corporation High density trench field effect transistor
US7847350B2 (en) * 2008-10-09 2010-12-07 Hvvi Semiconductors, Inc. Transistor structure having a trench drain
WO2010065428A2 (en) * 2008-12-01 2010-06-10 Maxpower Semiconductor Inc. Mos-gated power devices, methods, and integrated circuits
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US7989293B2 (en) * 2009-02-24 2011-08-02 Maxpower Semiconductor, Inc. Trench device structure and fabrication
US8072027B2 (en) * 2009-06-08 2011-12-06 Fairchild Semiconductor Corporation 3D channel architecture for semiconductor devices
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
KR101643338B1 (ko) * 2009-06-15 2016-08-10 주식회사 동부하이텍 트렌치 게이트형 모스트랜지스터의 제조방법
US7952141B2 (en) * 2009-07-24 2011-05-31 Fairchild Semiconductor Corporation Shield contacts in a shielded gate MOSFET
WO2011019378A1 (en) * 2009-08-14 2011-02-17 Alpha And Omega Semiconductor Incorporated Shielded gate trench mosfet device and fabrication
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US20110049638A1 (en) * 2009-09-01 2011-03-03 Stmicroelectronics S.R.L. Structure for high voltage device and corresponding integration process
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US20120220092A1 (en) * 2009-10-21 2012-08-30 Vishay-Siliconix Method of forming a hybrid split gate simiconductor
US8148311B2 (en) 2009-10-24 2012-04-03 Wai Mun Lee Composition and method for cleaning semiconductor substrates comprising an alkyl diphosphonic acid
US8148310B2 (en) * 2009-10-24 2012-04-03 Wai Mun Lee Composition and method for cleaning semiconductor substrates comprising an alkyl diphosphonic acid
US8129778B2 (en) * 2009-12-02 2012-03-06 Fairchild Semiconductor Corporation Semiconductor devices and methods for making the same
US8247296B2 (en) * 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
CN102130169B (zh) * 2010-01-20 2013-10-23 上海华虹Nec电子有限公司 具有屏蔽栅的功率mos器件结构及其制备方法
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
JP5736394B2 (ja) 2010-03-02 2015-06-17 ヴィシェイ−シリコニックス 半導体装置の構造及びその製造方法
US8431457B2 (en) 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
JP5569162B2 (ja) * 2010-06-10 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
US11244896B2 (en) * 2019-01-27 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
JP5729331B2 (ja) 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
DE112012002136B4 (de) 2011-05-18 2025-03-27 Vishay-Siliconix Halbleitervorrichtungen
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US8829603B2 (en) 2011-08-18 2014-09-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET package
US8785279B2 (en) * 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US9224852B2 (en) 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
KR101862345B1 (ko) 2012-02-27 2018-07-05 삼성전자주식회사 모오스 전계효과 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법
US20130224919A1 (en) * 2012-02-28 2013-08-29 Yongping Ding Method for making gate-oxide with step-graded thickness in trenched dmos device for reduced gate-to-drain capacitance
CN102569411B (zh) * 2012-03-02 2014-12-03 成都芯源系统有限公司 半导体器件及其制作方法
US8969955B2 (en) 2012-06-01 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFET and methods for forming the same
JP2013258327A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法
KR101893615B1 (ko) * 2012-06-15 2018-08-31 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
KR101792276B1 (ko) 2012-08-23 2017-11-02 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
JP5811973B2 (ja) 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2014056913A (ja) * 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9105546B2 (en) * 2012-09-19 2015-08-11 Semiconductor Components Industries, Llc Imaging systems with backside illuminated near infrared imaging pixels
JP2014060336A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
WO2014102979A1 (ja) * 2012-12-27 2014-07-03 株式会社日立製作所 半導体装置およびその製造方法
US8900990B2 (en) * 2012-12-31 2014-12-02 Stmicroelectronics, Inc. System and method of combining damascenes and subtract metal etch for advanced back end of line interconnections
US20140273374A1 (en) * 2013-03-15 2014-09-18 Joseph Yedinak Vertical Doping and Capacitive Balancing for Power Semiconductor Devices
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
JP2014216572A (ja) * 2013-04-26 2014-11-17 株式会社東芝 半導体装置
FI124741B (fi) * 2013-07-05 2015-01-15 Ensto Oy Kaksoispistorasia
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9570553B2 (en) 2013-08-19 2017-02-14 Infineon Technologies Austria Ag Semiconductor chip with integrated series resistances
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
DE102013111966B4 (de) * 2013-10-30 2017-11-02 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
JP2015133380A (ja) * 2014-01-10 2015-07-23 株式会社東芝 半導体装置
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
US9761702B2 (en) 2014-02-04 2017-09-12 MaxPower Semiconductor Power MOSFET having planar channel, vertical current path, and top drain electrode
US9093522B1 (en) 2014-02-04 2015-07-28 Maxpower Semiconductor, Inc. Vertical power MOSFET with planar channel and vertical field plate
US9184248B2 (en) 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
CN104867832B (zh) * 2014-02-21 2017-10-20 北大方正集团有限公司 垂直双扩散金属氧化物半导体场效应管的制造方法
US9269779B2 (en) 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
US20170213908A1 (en) * 2014-07-25 2017-07-27 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
KR102026543B1 (ko) 2014-08-19 2019-09-27 비쉐이-실리코닉스 전자 회로
DE102014114184B4 (de) * 2014-09-30 2018-07-05 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
JP2016100466A (ja) * 2014-11-21 2016-05-30 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9455136B2 (en) * 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
DE102015215024B4 (de) * 2015-08-06 2019-02-21 Infineon Technologies Ag Halbleiterbauelement mit breiter Bandlücke und Verfahren zum Betrieb eines Halbleiterbauelements
US10505028B2 (en) * 2015-09-16 2019-12-10 Fuji Electric Co., Ltd. Semiconductor device including a shoulder portion and manufacturing method
JP6115678B1 (ja) 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109314142B (zh) * 2016-04-07 2021-12-17 日立能源瑞士股份公司 短沟道沟槽功率mosfet
JP6649183B2 (ja) * 2016-05-30 2020-02-19 株式会社東芝 半導体装置
US10024900B2 (en) * 2016-06-09 2018-07-17 United States Of America As Represented By The Administrator Of Nasa. Solid state ephemeral electric potential and electric field sensor
DE102016114229B3 (de) * 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
CN106057868A (zh) * 2016-08-09 2016-10-26 电子科技大学 一种纵向超结增强型mis hemt器件
CN106057906B (zh) * 2016-08-22 2018-11-23 电子科技大学 一种具有p型埋层的积累型dmos
AR106244A1 (es) * 2016-09-30 2017-12-27 Esteban Benitez Carlos Dispositivo de ciber-protección personal portátil
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108269763B (zh) * 2016-12-30 2020-01-21 联华电子股份有限公司 半导体元件的制作方法
JP6840611B2 (ja) * 2017-04-21 2021-03-10 株式会社東芝 半導体装置及びその製造方法
DE102017108738B4 (de) * 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
TWI631705B (zh) * 2017-08-25 2018-08-01 帥群微電子股份有限公司 半導體元件與其製造方法
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
CN107871787B (zh) * 2017-10-11 2021-10-12 矽力杰半导体技术(杭州)有限公司 一种制造沟槽mosfet的方法
US10818788B2 (en) * 2017-12-15 2020-10-27 Alpha And Omega Semiconductor (Cayman) Ltd. Schottky diode integrated into superjunction power MOSFETs
US10340372B1 (en) * 2017-12-20 2019-07-02 Semiconductor Components Industries, Llc Transistor device having a pillar structure
US10453856B1 (en) 2018-03-28 2019-10-22 Macronix International Co., Ltd. Low resistance vertical channel 3D memory
US10515810B2 (en) 2018-04-10 2019-12-24 Macronix International Co., Ltd. Self-aligned di-silicon silicide bit line and source line landing pads in 3D vertical channel memory
TWI653672B (zh) 2018-04-16 2019-03-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US10615263B2 (en) 2018-06-11 2020-04-07 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
CN111192915A (zh) * 2018-11-15 2020-05-22 苏州东微半导体有限公司 半导体功率器件及其制造方法
JP2020167333A (ja) * 2019-03-29 2020-10-08 ローム株式会社 半導体装置
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
CN110400846B (zh) * 2019-08-19 2024-12-20 无锡橙芯微电子科技有限公司 具有阶梯深槽屏蔽栅mos结构和制作方法
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US11342424B2 (en) 2020-04-13 2022-05-24 Semiconductor Components Industries, Llc Electronic device including a transistor and a shield electrode
CN111599685B (zh) * 2020-06-28 2023-08-11 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法
US11527626B2 (en) * 2020-10-30 2022-12-13 Monolithic Power Systems, Inc. Field-plate trench FET and associated method for manufacturing
DE102020215331A1 (de) 2020-12-04 2022-06-09 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler Leistungstransistor
CN114975576B (zh) * 2021-02-19 2025-08-26 苏州东微半导体股份有限公司 半导体功率器件
KR102500888B1 (ko) 2021-05-31 2023-02-17 주식회사 키파운드리 분할 게이트 전력 모스펫 및 제조 방법
DE102021121138B3 (de) * 2021-08-13 2023-02-02 Infineon Technologies Ag Halbleitervorrichtungen und verfahren zum herstellen einer halbleitervorrichtung
US20230154977A1 (en) * 2021-11-16 2023-05-18 IceMos Technology Limited Semiconductor Device and Method of Forming MOSFET Optimized for RDSON and/or COSS
US12490451B2 (en) 2022-03-02 2025-12-02 Semiconductor Components Industries, Llc Process of forming an electronic device including a component structure adjacent to a trench
CN115799306A (zh) * 2022-11-23 2023-03-14 电子科技大学 一种新型增强栅极可控性的igbt结构
US20250120119A1 (en) * 2023-10-06 2025-04-10 Wolfspeed, Inc. Gate trench power semiconductor devices having shaped deep support shields that reduce cell pitch and on-state resistance
CN117316992A (zh) * 2023-11-29 2023-12-29 深圳基本半导体有限公司 一种双栅结构的碳化硅mosfet器件及其制备方法
DE102023212762A1 (de) 2023-12-15 2025-06-18 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikale Feldeffekttransistorstruktur und Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326332A (en) 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
US4324038A (en) 1980-11-24 1982-04-13 Bell Telephone Laboratories, Incorporated Method of fabricating MOS field effect transistors
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JPS58106870A (ja) 1981-12-18 1983-06-25 Nissan Motor Co Ltd パワ−ｍｏｓｆｅｔ
US4541001A (en) 1982-09-23 1985-09-10 Eaton Corporation Bidirectional power FET with substrate-referenced shield
FR2566179B1 (fr) 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4824793A (en) 1984-09-27 1989-04-25 Texas Instruments Incorporated Method of making DRAM cell with trench capacitor
US4682405A (en) 1985-07-22 1987-07-28 Siliconix Incorporated Methods for forming lateral and vertical DMOS transistors
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
EP0333426B1 (en) 1988-03-15 1996-07-10 Kabushiki Kaisha Toshiba Dynamic RAM
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JPH0216763A (ja) 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US4949854A (en) * 1988-12-09 1990-08-21 Harnischfeger Corporation Anti-sway crane reeving apparatus
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5242845A (en) 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
US5126807A (en) 1990-06-13 1992-06-30 Kabushiki Kaisha Toshiba Vertical MOS transistor and its production method
JP2904635B2 (ja) 1992-03-30 1999-06-14 株式会社東芝 半導体装置およびその製造方法
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5558313A (en) 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US5583368A (en) 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
US7118988B2 (en) * 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
JP3325736B2 (ja) 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
JP3291957B2 (ja) * 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JPH0945899A (ja) * 1995-07-27 1997-02-14 Sony Corp 縦型トランジスタを持つ半導体装置の製造方法
US5629543A (en) 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US5879971A (en) 1995-09-28 1999-03-09 Motorola Inc. Trench random access memory cell and method of formation
US5679966A (en) 1995-10-05 1997-10-21 North Carolina State University Depleted base transistor with high forward voltage blocking capability
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
KR100223198B1 (ko) 1996-04-11 1999-10-15 다니구찌 이찌로오, 기타오카 다카시 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법
US5767004A (en) 1996-04-22 1998-06-16 Chartered Semiconductor Manufacturing, Ltd. Method for forming a low impurity diffusion polysilicon layer
US6236099B1 (en) 1996-04-22 2001-05-22 International Rectifier Corp. Trench MOS device and process for radhard device
US5808340A (en) 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US5998822A (en) * 1996-11-28 1999-12-07 Nippon Steel Semiconductor Corp. Semiconductor integrated circuit and a method of manufacturing the same
JPH10256550A (ja) 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
KR100218260B1 (ko) 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
US6057558A (en) 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
KR100225409B1 (ko) 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6096608A (en) 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6051468A (en) 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
US6337499B1 (en) 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
GB9723468D0 (en) 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6316807B1 (en) 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
US5945724A (en) 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6137152A (en) 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
US6262453B1 (en) 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6156606A (en) 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6351018B1 (en) 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
DE19913375B4 (de) 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
US6316806B1 (en) 1999-03-31 2001-11-13 Fairfield Semiconductor Corporation Trench transistor with a self-aligned source
US6188105B1 (en) 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
US6198127B1 (en) 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6433385B1 (en) 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6291298B1 (en) 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
WO2001001484A2 (de) 1999-06-25 2001-01-04 Infineon Technologies Ag Trench-mos-transistor
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
GB9922764D0 (en) 1999-09-28 1999-11-24 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6285060B1 (en) 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
WO2001059842A1 (en) 2000-02-10 2001-08-16 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
US6376878B1 (en) 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
JP2001244461A (ja) 2000-02-28 2001-09-07 Toyota Central Res & Dev Lab Inc 縦型半導体装置
DE60140350D1 (de) 2000-03-17 2009-12-17 Gen Semiconductor Inc DMOS-Transistorzelle mit einer Graben-Gateelektrode, sowie entsprechender DMOS-Transistor und Verfahren zu dessen Herstellung
US6376315B1 (en) 2000-03-31 2002-04-23 General Semiconductor, Inc. Method of forming a trench DMOS having reduced threshold voltage
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
EP1285466A2 (en) * 2000-05-13 2003-02-26 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of making the same
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6555895B1 (en) 2000-07-17 2003-04-29 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches
US6921939B2 (en) 2000-07-20 2005-07-26 Fairchild Semiconductor Corporation Power MOSFET and method for forming same using a self-aligned body implant
US6445035B1 (en) 2000-07-24 2002-09-03 Fairchild Semiconductor Corporation Power MOS device with buried gate and groove
US6696726B1 (en) 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6437386B1 (en) 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6472708B1 (en) 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
GB0022149D0 (en) 2000-09-09 2000-10-25 Zetex Plc Implantation method
US6680232B2 (en) 2000-09-22 2004-01-20 Fairchild Semiconductor Corporation Trench etch with incremental oxygen flow
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6365942B1 (en) 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6870220B2 (en) 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
EP1271654B1 (en) * 2001-02-01 2017-09-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6465325B2 (en) 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
US6683346B2 (en) 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
JP4073176B2 (ja) 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
DE10127885B4 (de) 2001-06-08 2009-09-24 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
JP4225711B2 (ja) * 2001-06-29 2009-02-18 株式会社東芝 半導体素子及びその製造方法
US6849898B2 (en) 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
KR100400079B1 (ko) * 2001-10-10 2003-09-29 한국전자통신연구원 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
JP3701227B2 (ja) 2001-10-30 2005-09-28 三菱電機株式会社 半導体装置及びその製造方法
US6573569B2 (en) 2001-11-06 2003-06-03 Fairchild Semiconductor Corporation Trench MOSFET with low gate charge
US6635535B2 (en) 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US6657254B2 (en) 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
US6777747B2 (en) 2002-01-18 2004-08-17 Fairchild Semiconductor Corporation Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
DE10210138B4 (de) * 2002-03-07 2005-07-21 Infineon Technologies Ag Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung
JP2003273354A (ja) 2002-03-18 2003-09-26 Fuji Electric Co Ltd 半導体装置およびその製造方法
TWI248136B (en) 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US7091573B2 (en) 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
DE10214151B4 (de) 2002-03-28 2007-04-05 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
TW573344B (en) 2002-05-24 2004-01-21 Nanya Technology Corp Separated gate flash memory and its manufacturing method
AU2003232995A1 (en) 2002-05-31 2003-12-19 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of manufacturing
US6841825B2 (en) 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US6867099B2 (en) 2002-08-27 2005-03-15 Powerchip Semiconductor Corp. Spilt-gate flash memory structure and method of manufacture
CN100438411C (zh) 2002-11-14 2008-11-26 华为技术有限公司 Ip设备的网络流量统计方法
DE10258467B3 (de) * 2002-12-13 2004-09-30 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
JP4202149B2 (ja) 2003-01-28 2008-12-24 ローム株式会社 半導体装置およびその製造方法
TW583748B (en) 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4202194B2 (ja) * 2003-06-06 2008-12-24 トヨタ自動車株式会社 電力用半導体装置およびその製造方法
DE10345347A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
JP2005116649A (ja) 2003-10-06 2005-04-28 Matsushita Electric Ind Co Ltd 縦型ゲート半導体装置およびその製造方法
DE10353387B4 (de) * 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
JP4999464B2 (ja) * 2003-12-19 2012-08-15 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 広いメサを備えた超接合ディバイスの製造方法
JP4537702B2 (ja) 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
US7416948B2 (en) 2003-12-30 2008-08-26 Fairchild Semiconductor Corporation Trench FET with improved body to gate alignment
US7045857B2 (en) 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US7183610B2 (en) 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7285822B2 (en) 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US7573096B2 (en) 2005-02-16 2009-08-11 Shindengen Electric Manufacturing Co, Ltd. Semiconductor device for reducing forward voltage by using OHMIC contact
US7504306B2 (en) 2005-04-06 2009-03-17 Fairchild Semiconductor Corporation Method of forming trench gate field effect transistor with recessed mesas
US7541643B2 (en) 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
US7382019B2 (en) 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
US7553740B2 (en) 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
DE112006001318T5 (de) 2005-05-26 2008-04-17 Fairchild Semiconductor Corp. Trench-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US20060273380A1 (en) 2005-06-06 2006-12-07 M-Mos Sdn.Bhd. Source contact and metal scheme for high density trench MOSFET
US7842347B2 (en) 2005-06-09 2010-11-30 Lexmark International, Inc. Inkjet printing of layers
WO2006135746A2 (en) 2005-06-10 2006-12-21 Fairchild Semiconductor Corporation Charge balance field effect transistor
US7648877B2 (en) 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
EP1786036A1 (en) 2005-11-11 2007-05-16 STMicroelectronics S.r.l. Floating gate non-volatile memory cell and process for manufacturing
US7560787B2 (en) 2005-12-22 2009-07-14 Fairchild Semiconductor Corporation Trench field plate termination for power devices
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US7807536B2 (en) 2006-02-10 2010-10-05 Fairchild Semiconductor Corporation Low resistance gate for power MOSFET applications and method of manufacture
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103997B (zh) * 2009-12-18 2012-10-03 上海华虹Nec电子有限公司 沟槽型功率mos器件的结构及其制备方法
CN102347220A (zh) * 2010-07-22 2012-02-08 飞兆半导体公司 具有薄epi工艺的沟槽超结mosfet器件及其制造方法
CN102623339A (zh) * 2011-01-26 2012-08-01 上海华虹Nec电子有限公司 改善双层栅mos结构的中间氧化层厚度均匀性的方法
CN103107194A (zh) * 2011-11-15 2013-05-15 茂达电子股份有限公司 沟槽型功率晶体管组件及其制作方法
CN103456791A (zh) * 2012-06-01 2013-12-18 台湾积体电路制造股份有限公司 沟槽功率mosfet
CN103545368B (zh) * 2012-07-13 2016-10-26 力祥半导体股份有限公司 沟槽式栅极金氧半场效晶体管
CN103545368A (zh) * 2012-07-13 2014-01-29 力祥半导体股份有限公司 沟槽式栅极金氧半场效晶体管
CN103681850A (zh) * 2012-09-13 2014-03-26 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
CN103681850B (zh) * 2012-09-13 2016-07-20 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
US10586862B2 (en) 2015-08-11 2020-03-10 Kabushiki Kaisha Toshiba Semiconductor device
CN106449756A (zh) * 2015-08-11 2017-02-22 株式会社东芝 半导体装置
CN105355560A (zh) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN109887999A (zh) * 2017-12-06 2019-06-14 力祥半导体股份有限公司 沟槽式栅极金氧半场效晶体管及其制造方法
CN112103344A (zh) * 2020-06-03 2020-12-18 娜美半导体有限公司 一种屏蔽栅沟槽式mosfet
CN112185816A (zh) * 2020-08-14 2021-01-05 江苏东海半导体科技有限公司 一种高能效屏蔽栅沟槽mosfet及其制造方法
CN112510081A (zh) * 2020-11-30 2021-03-16 西安微电子技术研究所 一种星用抗辐射沟槽型mos场效应晶体管的加固结构和制备方法
CN112510081B (zh) * 2020-11-30 2023-03-14 西安微电子技术研究所 一种星用抗辐射沟槽型mos管的加固结构和制备方法
CN112436052A (zh) * 2020-12-09 2021-03-02 南京紫竹微电子有限公司 具有超结晶体管机构的集成电路系统和其制造方法
CN113066867A (zh) * 2021-03-15 2021-07-02 无锡新洁能股份有限公司 高可靠的碳化硅mosfet器件及其工艺方法
CN113066867B (zh) * 2021-03-15 2022-09-09 无锡新洁能股份有限公司 高可靠的碳化硅mosfet器件及其工艺方法
CN114420564A (zh) * 2022-03-28 2022-04-29 深圳市美浦森半导体有限公司 一种分离栅沟槽mos器件及其制造方法
CN117373914A (zh) * 2023-12-08 2024-01-09 芯联集成电路制造股份有限公司 晶体管器件及其制备方法、半导体集成电路及其制备方法
CN117373914B (zh) * 2023-12-08 2024-05-24 芯联集成电路制造股份有限公司 晶体管器件及其制备方法、半导体集成电路及其制备方法
CN119653844A (zh) * 2025-02-13 2025-03-18 安徽长飞先进半导体股份有限公司 半导体器件及其制备方法、功率模块、功率转换电路和车辆

Also Published As

Publication number Publication date
DE112006001516T5 (de) 2008-04-17
US20100258855A1 (en) 2010-10-14
US20080258213A1 (en) 2008-10-23
CN103094348A (zh) 2013-05-08
US7955920B2 (en) 2011-06-07
WO2006135746A3 (en) 2009-04-30
KR101296922B1 (ko) 2013-08-14
US8592895B2 (en) 2013-11-26
CN103094348B (zh) 2016-08-10
US20060281249A1 (en) 2006-12-14
KR101296984B1 (ko) 2013-08-14
US8278705B2 (en) 2012-10-02
CN101536163B (zh) 2013-03-06
TW200705680A (en) 2007-02-01
JP2008546216A (ja) 2008-12-18
US7514322B2 (en) 2009-04-07
US20090191678A1 (en) 2009-07-30
KR20120123159A (ko) 2012-11-07
KR20080032080A (ko) 2008-04-14
TWI542020B (zh) 2016-07-11
US20100038708A1 (en) 2010-02-18
WO2006135746A2 (en) 2006-12-21
TWI416741B (zh) 2013-11-21
US7625799B2 (en) 2009-12-01
TW201330286A (zh) 2013-07-16
US20110303975A1 (en) 2011-12-15
US20130181282A1 (en) 2013-07-18
US7767524B2 (en) 2010-08-03
US7393749B2 (en) 2008-07-01
US8742401B2 (en) 2014-06-03
AT504290A2 (de) 2008-04-15
US20140054691A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
CN101536163B (zh) 电荷平衡场效应晶体管
US8466025B2 (en) Semiconductor device structures and related processes
KR101389412B1 (ko) 개선된 몸체와 게이트 간 정렬을 가지는 트렌치형 전계효과 트랜지스터
US20010000919A1 (en) MOS-gated power device having extended trench and doping zone and process for forming same
US20100308400A1 (en) Semiconductor Power Switches Having Trench Gates
CN1909200B (zh) 具有改善的开态电阻和击穿电压性能的半导体结构
CN1333468C (zh) 具有深植入结的功率mosfet
US8575688B2 (en) Trench device structure and fabrication
WO2010098742A1 (en) Trench device structure and fabrication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130306

Termination date: 20210608