CN101106162A - 薄膜晶体管和图像显示装置 - Google Patents

Abstract

本发明提供一种薄膜晶体管，消除在顶层栅极型薄膜晶体管的岛状半导体薄膜的端部发生的、由在硅薄膜端部处的栅极电场的集中和硅薄膜端部附近的固定电荷引起的阈值偏差而导致的电流成分。在岛状半导体薄膜(SEMI－I)的源极侧或漏极侧的某一单侧，使栅电极(GT)沿着该岛状半导体薄膜(SEMI－I)的轮廓不间断地延伸而设置分支闭路(DET)，取消作为子沟道的岛状半导体薄膜(SEMI－I)的端部的电流成分路径。

Description

薄膜晶体管和图像显示装置

技术领域

本发明涉及薄膜晶体管和将该薄膜晶体管应用于像素电路或驱动电路等的图像显示装置，尤其涉及具有高清晰且高速显示性能的液晶显示装置和有机EL显示装置等平板图像显示装置。

背景技术

在液晶显示装置和有机EL显示装置等有源矩阵式平板图像显示装置中，薄膜晶体管被应用于包括像素电路的开关元件和驱动电路的外围电路。薄膜晶体管的沟道多是由无定形硅薄膜或多晶硅薄膜构成的。

若区别薄膜晶体管的结构，则具有栅电极位于沟道的下层(基板侧)的底层栅极型和栅电极位于沟道的上层的顶层栅极型这2种类型。在无定形硅薄膜晶体管中，底层栅极型较多，而在多晶硅薄膜晶体管中，具有底层栅极型和顶层栅极型。

顶层栅极型结构具有如下等优点：由于在通过激光照射进行硅膜的多结晶化时热量的散失少，所以能够有效地进行多结晶化；相对栅电极能够自匹配地形成源极、漏极。

在顶层栅极型薄膜晶体管中，将半导体薄膜加工成岛状(island)，在其上部淀积栅极绝缘膜和金属膜，并将金属膜加工成与岛状半导体薄膜交叉的形状，而形成栅电极。因此，一般如图1所示那样，栅电极GT成为在岛状半导体薄膜SEMI-L的端部P1-P2和P3-P4跨越的形状。

在岛状半导体薄膜的端部(跨越部)P1-P2和P3-P4中，因栅极绝缘膜形成为台阶状而容易薄膜化，由于制造过程中的带电导致的损伤等而容易产生固定电荷。因此，端部P1-P2和P3-P4处局部的阈值容易变得比半导体薄膜中央部的阈值低。图2示出不能够忽视端部电流成分情况下的电流电压特性的示意图。在图2中，曲线A是在半导体薄膜中央部的电流电压特性，曲线B是在半导体薄膜端部的电流电压特性。

即便是要使薄膜晶体管截止的电压，若流过该端部电流，也会导致图像显示混乱和功耗增大。作为其对策，也能够通过离子注入来调整阈值以提高平坦部和端部的阈值。但是，该情况下会降低导通状态的电流，而必须提高需要电流的外围电路的驱动电压，结果会使图像显示装置的功耗增加。因此，为了使图像显示装置的功耗降低，需要充分地抑制半导体薄膜端部的电流成分。

在专利文献1中，提出了将该半导体薄膜端部的电流成分称为边缘电流的、如下所述那样的解决方案。即，通过使在与栅电极的岛状半导体薄膜的轮廓重合的部分的栅极长度比在与岛状半导体薄膜的轮廓重合的部分的内侧的栅极长度长，来抑制边缘传导。该解决方案具有仅通过布局的改变就能够使边缘传导降低的优点。

专利文献1：日本特开平7-326764号公报

发明内容

但是，在上述现有技术中，虽然能够降低边缘电流，但是不具有消除边缘电流的效果。对其理由进行说明。图3是使用二维器件仿真器计算出的薄膜晶体管的漏极电流-栅极电压特性的沟道长度依赖性。在图3中，横轴表示栅极电压(V)，纵轴用指数表示漏极电流(A/μm)。这里，将硅薄膜的膜厚取为50纳米(nm)、将栅极氧化膜的膜厚取为100nm来进行计算。由图3可知，当使沟道长度CHL从4微米(μm)增加一倍变为8μm时，漏极电流变为1/2。但是，引起电流上升的电压并未发生多大变化。

为了通过减少电流来修正半导体薄膜端部的阈值偏差，需要将电流抑制在不同数量级。为此，必须按不同的数量级延长沟道长度，从而在电路布局上产生困难。因此，在端部电流成分的阈值发生偏差的情况下，难以通过延长端部沟道长度来消除该成分。

另外，若将延长端部沟道长度的方法应用于像素开关薄膜晶体管，则栅电极部分不透过光，因此开口率下降，从而导致图像显示性能下降。

本发明的第1目的在于，提供一种薄膜晶体管，消除在顶层栅极型薄膜晶体管的岛状半导体端部流过的电流成分来抑制驱动电压的上升。

本发明的第2目的在于，通过不使开口率降低地使外围电路的驱动电压降低，来实现图像显示性能优异且功耗低的平板式图像显示装置。

对于第1目的，本发明消除与薄膜晶体管的源极·漏极之间的沟道不同的、在栅电极与岛状半导体薄膜的端部(轮廓)的交叉部分产生的端部电流路径(子沟道)。即，在形成薄膜晶体管的有源层的岛状半导体薄膜的中央部上层，对于切断该岛状半导体薄膜而配置的栅电极，在分别配置在两侧的源电极的形成部分(源极侧)和漏电极的形成部分(漏极侧)中的任意一方或双方中，设置了分支闭路，该分支闭路从上述栅电极分支，沿着形成上述岛状半导体薄膜的轮廓的侧边缘、且覆盖该侧边缘来对其进行围绕。利用该端部电流抑制结构，使栅电极的一部分沿着岛状半导体薄膜的轮廓不间断地延伸形成分支闭路，从而消除在沟道半导体薄膜端部产生的所谓子沟道，且消除流过无用的漏极电流的路径。

另外，对于本发明的第1目的，使用端部栅极长度延长结构，端部栅极长度延长结构在岛状半导体薄膜上的源极侧和漏极侧的任意之一或二者上具有分支支路，该分支支路从栅电极分支，沿着形成岛状半导体薄膜的轮廓的一部分的侧边缘且覆盖该侧边缘而延伸，并在远离沟道区域的部分具有活动端。

另外，对于第2目的，本发明使用薄膜晶体管，该薄膜晶体管将由上述的分支闭路或分支支路构成的端部电流抑制结构应用于包括在图像显示区域的外侧形成的驱动电路的外围电路。因此，实现抑制不需要的漏极电流并降低了功耗的图像显示装置。

通过做成在上述的源极侧或漏极侧的某一单侧设置了从栅电极分支、沿着形成岛状半导体薄膜的轮廓的侧边缘、且覆盖该侧边缘来对其进行围绕的分支闭路的端部电流抑制结构，换言之，做成使栅电极的一部分沿着岛状半导体薄膜的轮廓不间断地延伸来设置分支闭路的端部电流抑制结构，能够消除在沟道半导体薄膜端部产生的所谓子沟道，且消除流过不需要的漏极电流的路径。

在沿着岛状半导体薄膜不间断地延长的薄膜晶体管、即在源极侧或漏极侧的某一侧不具有岛状半导体薄膜的轮廓和栅电极轮廓的交点的薄膜晶体管中，在半导体薄膜的沟道端部未形成有电流路径。因此，能够实现本发明的第1目的、即消除流过顶层栅极型薄膜晶体管的岛状半导体端部的电流。

在使用在岛状半导体薄膜上的源极侧和漏极侧中的任意一方或双方中具有从栅电极分支、沿着形成岛状半导体薄膜轮廓的一部分的侧边缘且覆盖该侧边缘而延伸、并在远离沟道区域的部分具备活动端的分支支路的端部栅极长度延长结构的薄膜晶体管中，虽然与上述分支闭路相比较端部电流抑制效果变弱，但是具有能够调节成为寄生容量的半导体薄膜和栅电极的重叠面积的优点。

为了实现本发明的第2目的，而将在岛状半导体薄膜的源极侧或漏极侧的某一单侧没有该岛状半导体薄膜的轮廓和栅电极的轮廓的交点的薄膜晶体管用于包含驱动电路的外围电路。可以将构成外围电路的全部薄膜晶体管做成该结构，也可以仅将特别需要电流的驱动电路的薄膜晶体管做成该结构。在单侧没有岛状半导体薄膜的轮廓和栅电极的轮廓的交点的薄膜晶体管中，由于形成沟道的半导体端部的电流成分消除，所以能够降低阈值，可以进行低电压驱动。其结果是，能够降低图像显示装置的功耗。此时通过在位于显示区域的像素电路(像素部)使用来自现有技术的薄膜晶体管，从而能够不使像素的开口率降低地使外围电路的驱动电压降低。

为了实现本发明的第2目的，应用在像素部和外围电路部分开使用薄膜晶体管结构这样的想法，而能够在外围电路中的薄膜晶体管使用如下那样的端部栅极长度延长结构，该端部栅极长度延长结构在岛状半导体薄膜上的源极侧和漏极侧中的任意一方或双方中具有分支支路，该分支支路从栅电极分支，沿着形成岛状半导体薄膜轮廓的一部分的侧边缘且覆盖该侧边缘而延伸，并在远离沟道区域的部分具有活动端。

附图说明

图1是说明在薄膜晶体管的岛状半导体薄膜和栅电极的交点产生的子沟道的图。

图2是不能够忽视端部电流成分的情况下的电流电压特性的示意图。

图3是使用二维器件仿真器计算出的薄膜晶体管的漏极电流-栅极电压特性的沟道长度依赖性。

图4是说明本发明的薄膜晶体管的实施例1的主要部分的俯视图。

图5是说明本发明的薄膜晶体管的实施例2的主要部分的俯视图。

图6是说明本发明的实施例3的图像显示装置的薄膜晶体管基板的图像显示区域和外围电路区域的示意图。

图7是说明本发明的实施例4的薄膜晶体管的制造方法的工序图。

图8是说明本发明的实施例4的薄膜晶体管的接续图7的制造方法的工序图。

图9是说明本发明的实施例4的薄膜晶体管的接续图8的制造方法的工序图。

图10是说明本发明的实施例4的薄膜晶体管的接续图9的制造方法的工序图。

图11是说明本发明的实施例4的薄膜晶体管的接续图10的制造方法的工序图。

图12是说明本发明的验证结果的栅极电压-漏极电流特性图。

图13是说明使用本发明的薄膜晶体管的NAND电路的布局一例的俯视图。

图14是使用本发明的薄膜晶体管的实施例2的图像显示装置中的刚进行栅电极加工后的俯视图。

图15是说明本发明的实施例5的薄膜晶体管的制造方法的工序中的刚进行栅电极加工后的俯视图。

图16是说明作为本发明的图像显示装置第一例的液晶显示装置结构的展开立体图。

图17是在沿图16的Z-Z线的方向剖切的剖视图。

图18是说明本发明的图像显示装置第二结构例的有机EL显示装置结构例的展开立体图。

图19是将图18所示的结构要素一体化的有机EL显示装置的俯视图。

标记说明

SEMI-L···岛状半导体膜(island)

PSI-L···多晶硅膜的岛

GT···栅电极

DET···分支闭路

RMF···分支支路

CT···接触孔

ASI···非晶硅膜

SUB1···薄膜晶体管基板(有源矩阵基板)

PSI···多晶硅膜

GI···栅极绝缘膜

NE···用于调整n沟道薄膜晶体管用阈值的离子注入

RNE···抗蚀剂

RN···抗蚀剂

N···用于形成n沟道薄膜晶体管用源极、漏极的离子注入

RP···抗蚀剂

P···用于形成p沟道薄膜晶体管用源极、漏极的离子注入

L1···第一层间绝缘膜

L2···第二层间绝缘膜

L···金属布线

PASS···保护膜

VDD···电源电压

VSS···基准电压

VIN_A···输入端子

VIN_A···输入端子

VOUT···输出端子

PSD···P型源极·漏极区域

NSD···N型源极·漏极区域

SHD···屏蔽板

MDL···铸模外壳

FPC1···柔性印刷基板

FPC2···柔性印刷基板

CFL···冷阴极荧光灯

PCB···定时控制器

PNL···液晶单元的薄膜晶体管基板

OPS···光学补偿部件

GLB···导光板

POL1···偏振片

POL2···偏振片

RFS···反射片

LFS···灯反射片

SUBX···密封基板

DDR···驱动电路区域

PAR···像素区域

GDR···驱动电路区域

PLB···印刷基板

CTL···接口电路芯片

CAS···下侧壳体

具体实施方式

下面，参照实施例的附图对用于实施本发明的优选实施方式进行详细说明。另外，在图像显示装置的实施例中，作为其绝缘基板，使用玻璃基板进行说明，但是，也可以适用于使用了塑料基板的图像显示装置。

【实施例1】

图4是说明本发明的薄膜晶体管的实施例1的主要部分的俯视图。朝向图4的纸面，将栅电极GT的左侧取为源极侧、将右侧取为漏极侧。在岛状半导体薄膜SEMI-L上的漏电极的形成侧具有分支闭路，该分支闭路从上述栅电极GT分支后，沿着形成岛状半导体薄膜SEMI-L的轮廓的侧边缘且覆盖该侧边缘来对其进行围绕。即，在岛状半导体薄膜SEMI-L上的漏电极形成侧的端边缘，分支闭路DET沿着其端边缘且覆盖上层。将在栅电极GT设置了该分支闭路DET的结构作为端部电流抑制结构。

在由现有技术形成的薄膜晶体管中，如图1所示，岛状半导体薄膜SEMI-L的端部和栅电极GT的轮廓的交点为P1、P2、P3、P4这四点。端部电流成分从起点P1流向终点P2，另外，从起点P3流向终点P4。

与此不同，在图4所示的实施例1的薄膜晶体管中，交点为P1、P3这两点，而没有图1中的端部电路路径的终点P2、P4。由此，岛状半导体薄膜SEMI-L的端边缘和栅电极GT的轮廓的交点从四点变为两点。这样，根据实施例1的薄膜晶体管结构，能够消除端部电流成分即子沟道电流，对于消除端部电流成分是非常有效的。999

在薄膜晶体管中，为了抑制寄生双极成分，有时设置本体(body)端子。寄生双极成分是指这样的电流成分，即：在漏极和源极之间施加高电压时，由于冲击(impact)离子化，与传导载流子相反极性的载流子滞留在与沟道(本体)基板侧的源极接近的区域，通过使本体电位上升，源极、本体、漏极像双极晶体管那样动作而产生的电流成分。由于不能利用栅极电压进行控制，所以并不希望有该电流成分。因此，存在从沟道设置本体引出端子并固定本体电位的方法。即使在这种带有本体端子的薄膜晶体管中，本发明的分支闭路也是有效的。

另外，在岛状半导体薄膜SEMI-L上的源极侧也设置和上述同样的端部电流抑制结构，或者也能够做成仅在源极侧设置端部电流抑制结构的结构。在图中，附图标记CT是连接源电极、漏电极的接触孔。此外，在由栅电极GT和分支闭路DET包围的岛状半导体薄膜的上部区域上具有多个源电极或者多个漏电极，并能够在一个岛状半导体薄膜上形成多个薄膜晶体管。

【实施例2】

图5是说明本发明的薄膜晶体管的实施例2的主要部分的俯视图。与实施例1相同，朝向图5的纸面，将栅电极GT的左侧取为源极侧、将右侧取为漏极侧。在岛状半导体薄膜SEMI-L上的漏电极的形成侧和源电极的形成侧具有分支支路RMF，该分支支路RMF从上述栅电极GT分支，沿着形成岛状半导体薄膜SEMI-L的轮廓的上下侧边缘且覆盖该侧边缘而延伸。在实施例2中，也将设置了该分支支路RMF的端部电流抑制结构称为端部沟道长度延长结构。

在图5中，该分支支路RMF沿着与岛状半导体薄膜SEMI-L的上述栅电极GT交叉的上下两边，以与栅电极GT共同形成十字的方式延伸着，但是，也可以使该分支支路RMF进一步延伸，使其弯曲延伸到岛状半导体薄膜SEMI-L的两外侧边(与栅电极GT平行的边)的一部分为止。其他结构与实施例1同样。

在图5所示的薄膜晶体管的实施例2中，岛状半导体薄膜SEMI-L的端边缘和栅电极GT的轮廓的交点为P5、P6、P7、P8这四点。由此，岛状半导体薄膜SEMI-L的端边缘和栅电极GT的轮廓的交点为四点。但是，不像图1中的端部电流路径的终点P2、P4那样交点位于沟道附近。根据实施例2的薄膜晶体管结构，能够减小端部电流成分、即子沟道电流，对于减少端部电流成分是非常有效的。

【实施例3】

接着，在实施例3以后对本发明的图像显示装置和薄膜晶体管的制造方法的实施例进行说明。图6的(a)～图6的(d)是说明本发明的实施例3的图像显示装置的薄膜晶体管基板的图像显示区域和外围电路区域的示意图。图6的(a)是薄膜晶体管基板PNL的俯视图，图6的(b)是构成显示区域PAR的1像素部的薄膜晶体管的放大图，图6的(c)、图6的(d)是构成外围电路的薄膜晶体管部分的放大图。在实施例3中，仅在薄膜晶体管基板PNL的外围电路、尤其是驱动电路使用应用了在实施例1、2说明的端部电流抑制结构的薄膜晶体管。

作为端部电流抑制结构，在要消除端部电流的情况下，采用使在上述实施例1说明的图6的(c)的栅电极沿着岛状半导体薄膜的轮廓不间断延伸的薄膜晶体管。另外，在使端部电流减少即可的情况下，使用在实施例2说明的图6的(d)的端部沟道长度延长结构。在外围电路中，可以混合使用使栅电极沿着岛状半导体薄膜的轮廓不间断延伸的薄膜晶体管和端部沟道长度延长结构。

此外，在实施例3中，仅在薄膜晶体管基板PNL的外围电路、尤其是驱动电路使用应用了在实施例1、2说明的端部电流抑制结构的薄膜晶体管，如图6的(b)所示，在显示区域的像素部使用现有的薄膜晶体管。但是，本发明并不排除在除外围电路的驱动电路以外的电路、或者显示区域的像素部也使用具有这种端部电流抑制结构的薄膜晶体管。

【实施例4】

图7至图11是说明本发明实施例4的薄膜晶体管制造方法的工序图。这里说明的方法是以CMOS薄膜晶体管为例。另外，作为源极·漏极的结构，这里以单漏极结构为例，但是，对于N沟道薄膜晶体管，为LDD(Light Doped Drain)结构·GOLDD(Gate OverlappedLight Doped Drain)结构，也可以用逆掺杂(counter doping)来制造P沟道薄膜晶体管。

下面，根据图7的(A)至图11的(P)来说明本发明的薄膜晶体管的一系列的制造工艺。在这里，以使用在外围电路区域DAR的薄膜晶体管(P沟道薄膜晶体管P-CH TFT和N沟道薄膜晶体管N-CHTFT)的栅电极GT设置有分支闭路DET的晶体管、而在显示区域PAR的薄膜晶体管使用不具有分支闭路DET的N沟道薄膜晶体管N-CH TFT的图像显示装置为例进行说明。

图7的(A)：首先，作为成为有源矩阵基板即薄膜晶体管基板的绝缘基板，准备厚度为0.2mm至1.0mm左右且最好是在400度至600度的热处理中变形和收缩少的耐热性的玻璃基板SUB1。最好在该玻璃基板SUB 1的主面上，通过CVD法连续且均匀地淀积作为热量上、化学上的阻挡膜发挥作用、厚约为140nm的SiN膜和厚约为100nm的SiO膜。在该玻璃基板SUB1上通过CVD等方法形成非晶硅膜ASI。

图7的(B)：接着，扫描准分子激光，溶解非晶硅膜ASI进行结晶化，将玻璃基板SUB1上的整个非晶硅膜ASI变为多晶硅膜、即多晶硅膜PSI。

此外，也可以取代准分子激光而通过其他方法、例如固体脉冲激光退火进行结晶化，采用在形成硅膜时成为多晶硅膜的Cat-CVD膜、SiGe膜。此外，也可以将氧化金属半导体和其他半导体薄膜用作沟道。

图7的(C)：使用光刻法对多晶硅膜PSI进行加工，形成嵌入薄膜晶体管的岛PSI-L。

图7(D)：覆盖多晶硅膜的岛PSI-L地形成栅极绝缘膜GI。

图8的(E)：全面进行用于控制阈值的第1注入NE，接着，在形成像素内薄膜晶体管的区域进行用于控制阈值的第2注入NE2。此时，用光抗蚀剂NE2覆盖形成外围电路的区域。

图8的(F)：接着，在形成P沟道薄膜晶体管的区域进行用于控制阈值的注入PE。此时，用光抗蚀剂RPE覆盖形成N沟道薄膜晶体管的区域。

图8的(G)：在其上，使用溅射法或者CVD法形成成为薄膜晶体管的栅电极的金属栅极膜GTA。

图9的(H)：通过光刻法对金属栅极膜GTA的栅电极形成区域进行图案成形，而形成栅电极GT。此时，在外围电路区域DAR的P沟道薄膜晶体管P-CH TFT和N沟道薄膜晶体管N-CH TFT的栅电极GT上同时图案成形有分支闭路DET。

图9的(I)：该图是图9的(H)示出的状态的俯视图。外围电路区域DAR的薄膜晶体管，以岛状硅轮廓和栅电极轮廓为两点的方式对栅电极GT进行图案成形，来消除硅半导体薄膜端部的电流路径。在这里，栅极长度为4微米，分支闭路DET的图案的宽度为4微米，与岛状硅半导体薄膜的重叠宽度为2微米。

另外，考虑对准精度，重叠宽度最好是0.5微米至2.5微米，分支闭路DET的图案宽度最好是1微米至5微米。在像素区域PAR，为了防止开口率的下降，而将栅电极GT加工为如现有那样岛状硅半导体薄膜轮廓和栅电极的轮廓交点为4点的图案。

图9的(J)：用光抗蚀剂RP覆盖N沟道薄膜晶体管的形成区域，在P沟道薄膜晶体管的源极·漏极形成区域注入P型杂质P，形成P沟道薄膜晶体管的源极·漏极区域。

图10的(K)：用光抗蚀剂RN覆盖P沟道薄膜晶体管的形成区域，在N沟道薄膜晶体管的源极·漏极形成区域注入N型的杂质N，而形成N沟道薄膜晶体管的源极·漏极区域。

图10的(L)：剥离光抗蚀剂RN，通过CVD法等形成层间绝缘膜LI。然后，通过注入对杂质进行活化作用，所以在N₂环境中进行490度、1小时的热处理。

图10的(M)：通过光刻法在层间绝缘膜LI和栅极绝缘膜GI上形成接触孔CT。

图11的(N)：该图是图10(M)示出的状态的俯视图。图10(M)是沿图11(N)的b-b’线的剖面图。

图11的(O)：经由接触孔在薄膜晶体管的各源极·漏极上连接布线用的金属层，形成布线L。

图11的(P)：覆盖布线L地形成层间绝缘膜L12，再在其上形成保护绝缘膜PASS。

通过以上工序，玻璃基板通过在外围电路区域形成没有硅端部电流路径的二交点薄膜晶体管，并在像素区域形成存在硅端部电流路径的四交点薄膜晶体管，而成为有源矩阵基板。有源矩阵基板通过后述的液晶工序或者OLED工序而做成图像显示装置。下面说明如上述那样制作完成的晶体管的特性。

图12是说明本发明的验证结果的栅极电压-漏极电流特性图。图12是在N沟道薄膜晶体管中应用本发明来测量其漏极电流-栅极电压特性的。对于薄膜晶体管的尺寸，其沟道长度为4μm，测量时的漏极电压为0.1V。

图12中的虚线所示的曲线D是与现有技术为同样结构的薄膜晶体管的特性。为了在硅半导体薄膜端部使阈值变低，而以低栅极电压使端部电流流过，成为与平坦部的沟道电流一致的两个凸起形状的特性。

另外，图12中的实线C是应用了本发明的栅电极形状的薄膜晶体管的特性。由于消除了硅半导体薄膜端部的电流，所以能够降低平坦部沟道的阈值，与虚线的曲线D的情况相比较，得到该电流所需要的电压下降。其结果是，能够降低外围电路的驱动电压，从而验证了本发明的有效性。

图13是说明使用本发明的薄膜晶体管的NAND电路的布局的一例的俯视图。通过以从栅电极输入的VIN_A以及VIN_B示出的信号电压，来控制伴随P型源极·漏极区域的三个P沟道薄膜晶体管、和伴随N型源极·漏极区域的二个N沟道薄膜晶体管的开闭，并由VOUT输出VDD或VSS中的某一个电位。

图14是使用本发明的薄膜晶体管的实施例2的图像显示装置中的刚进行栅电极加工后的俯视图。其他制造工序与实施例1相同。在外围电路使用在与栅电极的岛状半导体薄膜的轮廓重合的部分的栅极长度比在与上述岛状半导体薄膜的轮廓重合的部分的内侧的栅极长度长的薄膜晶体管，而在像素部使用在与栅电极的岛状半导体薄膜的轮廓重合的部分的栅极长度和在与上述岛状半导体薄膜的轮廓重合的部分的内侧的栅极长度相等的薄膜晶体管。由此，能够不使像素部的开口率降低地使外围电路的驱动电压降低。在该电路中，与使用实施例1的电路相比，驱动电压降低效果减少，但是具有寄生容量的增加少于使用了实施例1的电路这样的效果。

【实施例5】

图15是说明本发明的实施例5的薄膜晶体管的制造方法的工序中的刚进行栅电极加工后的俯视图。其他制造工序与实施例4相同。在外围电路区域DAR使用在源极侧或漏极侧的某一个单侧没有岛状半导体薄膜PSI-L的轮廓和栅电极GT的轮廓的交点的薄膜晶体管、以及在与栅电极的岛状半导体薄膜的轮廓重合的部分的栅极长度和在与上述岛状半导体薄膜的轮廓重合的部分的内侧的栅极长度相等的薄膜晶体管这两者。

在电路结构上，对于特别要消除端部电流的薄膜晶体管，使用通过在源极侧或漏极侧的某一个单侧设置分支闭路DET而没有岛状半导体薄膜PSI-L的轮廓和栅电极GT的轮廓的交点的薄膜晶体管。另外，对于寄生容量的增加特别不理想的薄膜晶体管，使用设置分支支路来延长端部栅极长度的薄膜晶体管。

图16是说明作为本发明的图像显示装置的第一例的液晶显示装置的结构的展开立体图。另外，图17是在沿图16的Z-Z线的方向剖切的剖视图。该图像显示装置是使用上述的有源矩阵基板构成的液晶显示装置。在图16和图17中，附图标记PNL是在粘合有源矩阵基板SUB1和对置基板SUB2的间隙封入液晶的液晶单元，在其表面和背面分别层叠有偏振片POL1、POL2。另外，附图标记OPS是由漫射片或棱形片构成的光学补偿部件，GLB是导光板，CFL是冷阴极荧光灯，RFS是反射片，LFS是灯反射片，SHD是屏蔽板，MDL是铸模外壳(mold case)。

在形成具有上述实施例的任一个结构的薄膜晶体管的有源矩阵基板SUB1上涂敷取向膜，通过摩擦等方法对其施加取向限制力。在像素显示区域PAR的外围形成密封剂之后，以预定的间隙使同样形成取向膜层的对置基板SUB2对置配置，在该间隙内封入液晶，用密封材料封闭密封剂的封入口。在这样构成的液晶单元PNL的表面和背面层叠偏振片POL1、POL2，并隔着光学补偿部件OPS安装由导光板GLB和冷阴极荧光灯CFL等构成的背光灯等，从而制造出液晶显示装置。

通过柔性印刷基板FPC1、FPC2向在液晶单元的外围具有的驱动电路提供数据和定时信号。附图标记PCB，在外部信号源和各柔性印刷基板FPC1、FPC2之间，安装有将从该外部信号源输入的显示信号变换为在液晶显示装置显示的信号形式的定时控制器等。

使用本结构例的有源矩阵基板的液晶显示装置的特征在于，通过在其外围电路配置没有上述的端部电流成分的薄膜晶体管，能够以低电压驱动外围电路，所以功耗降低。

另外，能够使用本实施例的有源矩阵基板制造有机EL显示装置。图18是说明本发明的图像显示装置的第二结构例的有机EL显示装置的结构例的展开立体图。另外，图19是将图18所示的结构要素一体化的有机EL显示装置的俯视图。在上述的各实施例中的任一个有源矩阵基板SUB1具有的像素内的电极上形成有机EL元件。有机EL元件由从像素内的电极表面起依次蒸镀孔输送层、发光层、电子输送层、阴极金属层等形成的层叠体构成。在形成这种层叠体的有源矩阵基板SUB1的像素区域PAR的周围配置密封材料，用密封基板SUPX或者密封罐密封。另外，也可以取代它而使用保护膜。

该有机EL显示装置通过印刷基板PLB向其外部电路的驱动电路区域DDR、GDR提供来自外部信号源的显示用信号。在该印刷基板PLB上安装有接口电路芯片CTL。并且，由作为上侧壳体的屏蔽板SHD和下侧壳体CAS进行一体化而做成有机EL显示装置。

如上所述，由于对图像显示部使用的薄膜晶体管使用现有的薄膜晶体管结构，所以开口率不会下降，且显示性能不会恶化。本发明能够同时实现使用顶层栅极型薄膜晶体管进行驱动的图像显示装置的功耗的降低和显示性能的维持。

Claims (8)

1.一种薄膜晶体管，其在岛状半导体薄膜的上部具有隔着栅极绝缘膜而配置的栅电极，并在所述栅电极的两侧配置有源电极和漏电极，其特征在于：

其在所述岛状半导体薄膜上的所述源电极的形成侧和所述漏电极的形成侧中的任意一方或双方具有分支闭路，该分支闭路从所述栅电极分支后，沿着形成所述岛状半导体薄膜的轮廓的侧边缘且覆盖该侧边缘来对其进行围绕。

2.根据权利要求1所述的薄膜晶体管，其特征在于：

在由所述栅电极和所述分支闭路包围的所述岛状半导体薄膜的上部区域具有多个源电极或多个漏电极。

3.一种薄膜晶体管，其在岛状半导体薄膜的上部具有隔着栅极绝缘膜而配置的栅电极，并在所述栅电极的两侧配置有源电极和漏电极，其特征在于：

其在所述岛状半导体薄膜上的所述源电极的形成侧和所述漏电极的形成侧中的任意一方或双方具有分支支路，该分支支路从所述栅电极分支后，沿着形成所述岛状半导体薄膜的轮廓一部分的侧边缘且覆盖该侧边缘而延伸，并具有活动端。

4.根据权利要求3所述的薄膜晶体管，其特征在于：

在所述栅电极的两侧的所述岛状半导体薄膜的上部区域具有多个源电极或多个漏电极。

5.一种图像显示装置，其具有绝缘基板，该绝缘基板在主面上具有矩阵状地配置有多个像素电路的显示区域和包括形成于该显示区域的外侧的、驱动像素电路的驱动电路的一部分或全部的外围电路区域，所述像素电路和所述外围电路由包括薄膜晶体管的电路构成，其特征在于：

所述薄膜晶体管在形成于所述绝缘基板的主面上的岛状半导体薄膜的上部具有隔着栅极绝缘膜而配置的栅电极，并在所述栅电极的两侧配置有源电极和漏电极，

构成所述外围电路的薄膜晶体管的一部分或全部在所述岛状半导体薄膜上的所述源电极的形成侧和所述漏电极的形成侧中的任意一方或双方具有分支闭路，该分支闭路从所述栅电极分支后，沿着形成所述岛状半导体薄膜的轮廓的侧边缘且覆盖该侧边缘来对其进行围绕。

6.根据权利要求5所述的图像显示装置，其特征在于：

构成所述外围电路的薄膜晶体管的一部分在所述岛状半导体薄膜上的所述源电极的形成侧和所述漏电极的形成侧中的任意一方或双方具有分支闭路，该分支闭路从所述栅电极分支后，沿着形成所述岛状半导体薄膜的轮廓的侧边缘且覆盖该侧边缘来对其进行围绕，

构成所述外围电路的剩余的全部或一部分薄膜晶体管在所述岛状半导体薄膜上的所述源电极的形成侧和所述漏电极的形成侧中的任意一方或双方具有分支支路，该分支支路从所述栅电极分支后，沿着形成所述岛状半导体薄膜的轮廓的一部分的侧边缘且覆盖该侧边缘而延伸，并且具有活动端。

7.根据权利要求5所述的图像显示装置，其特征在于：

所述外围电路中包含的至少所述驱动电路的电源电压在3.0V～6.0V的范围内。

8.根据权利要求6所述的图像显示装置，其特征在于：

所述外围电路中包含的至少所述驱动电路的电源电压在3.0V～6.0V的范围内。

Images