[go: up one dir, main page]

CN106920802B - 薄膜晶体管基板和使用该薄膜晶体管基板的显示器 - Google Patents

薄膜晶体管基板和使用该薄膜晶体管基板的显示器 Download PDF

Info

Publication number
CN106920802B
CN106920802B CN201610596661.4A CN201610596661A CN106920802B CN 106920802 B CN106920802 B CN 106920802B CN 201610596661 A CN201610596661 A CN 201610596661A CN 106920802 B CN106920802 B CN 106920802B
Authority
CN
China
Prior art keywords
thin film
film transistor
layer
drain
storage capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610596661.4A
Other languages
English (en)
Other versions
CN106920802A (zh
Inventor
卢韶颖
全镇埰
崔承燦
李俊昊
李瑛长
柳成彬
金杞泰
赵宝敬
尹辰汉
郑義振
李智慧
金银成
申铉秀
文庆周
金孝真
金元炅
李帝贤
诸沼延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN106920802A publication Critical patent/CN106920802A/zh
Application granted granted Critical
Publication of CN106920802B publication Critical patent/CN106920802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及到薄膜晶体管基板和使用该薄膜晶体管基板的显示器。本发明提出了一种薄膜晶体管基板，包括：第一薄膜晶体管；第二薄膜晶体管；第一存储电容器电极；氧化物层，覆盖所述第一薄膜晶体管和所述第二薄膜晶体管，并暴露出第一存储电容器电极；在所述氧化物层上且覆盖所述第一存储电容器电极的氮化物层；在所述氮化物层上的第二存储电容器电极，其中所述第二电容器电极与所述第一存储电容器电极交叠；覆盖所述第一薄膜晶体管、所述第二薄膜晶体管和所述第二存储电容器电极的平坦层；和在所述平坦层上的像素电极公开。

Description

薄膜晶体管基板和使用该薄膜晶体管基板的显示器
技术领域
本发明涉及在相同基板上具有两个不同类型薄膜晶体管的薄膜晶体管基板以及使用此薄膜晶体管基板的显示器。
背景技术
当前，随着信息社会的发展，用于呈现信息的显示器的需求逐渐增加。因此，开发各种平板显示器(“FPD”)用于克服阴极射线管(“CRT”)的很多缺陷比如重量重以及体积大。平板显示器装置包括液晶显示装置(“LCD”)、等离子体显示面板(“PDP”)、有机发光显示装置(“OLED”)和电泳显示装置(“ED”)。
平板显示器的显示面板可包括具有以矩阵形式分配在每个像素区中的薄膜晶体管的薄膜晶体管基板。例如，通过使用电场控制液晶层的光透射性，液晶显示装置(或“LCD”)呈现视频数据。对于有机发光二极管显示器，由于其中形成了有机发光二极管，通过在以矩阵形式设置的每个像素产生适当控制的光来呈现视频数据。
作为自发光显示装置，有机发光二极管显示装置具有如下优点：响应速度非常快，亮度非常高以及视角大。使用具有良好能量效率的有机发光二极管的有机发光二极管显示器(OLED)可分为无源矩阵型有机发光二极管显示器(PMOLED)和有源矩阵型有机发光二极管显示器(AMOLED)。
随着个人应用越来越盛行，正在积极开发便携式和/或可穿戴式装置。为了将显示装置应用到便携式和/或可穿戴式装置，显示装置需要具有低功耗特性。但是，使用直到现在开发出来的技术，获得具有卓越低功耗特性的显示器存在限制。
发明内容
为了克服上述缺陷，本发明的目的是提出一种用于平板显示器的薄膜晶体管基板以及使用该薄膜晶体管基板的显示器，该薄膜晶体管基板具有在相同基板上特性彼此不同的至少两个晶体管。本发明的另一个目的是提出一种用于平板显示器的薄膜晶体管基板的制造方法以及采用该基板的显示器，该薄膜晶体管基板具有通过优化的工艺和最少化的掩模工艺数量实现的两个不同类型的晶体管。
为了实现上述目的，本发明提出了一种薄膜晶体管基板，包括：基板、第一薄膜晶体管、第二薄膜晶体管、第一存储电容器电极、氧化物层、氮化物层、第二存储电容器电极、平坦层和像素电极。第一薄膜晶体管设置在基板上的第一区域中。第二薄膜晶体管设置在基板上的第二区域中。第一存储电容器电极设置在基板上的第三区域中。氧化物层覆盖了第一薄膜晶体管和第二薄膜晶体管并暴露出第一存储电容器电极。氮化物层设置在氧化物层上且覆盖第一存储电容器电极。第二存储电容器电极与氮化物层上的第一存储电容器电极交叠。平坦层覆盖第一薄膜晶体管、第二薄膜晶体管和第二存储电容器电极。像素电极设置在平坦层上。
在一个实施方式中，一种薄膜晶体管基板包括：第一薄膜晶体管(T1)；第二薄膜晶体管(T2)；第一存储电容器电极(ST1)；氧化物层(SIO)，覆盖所述第一薄膜晶体管(T1)和所述第二薄膜晶体管(T2)，并暴露出第一存储电容器电极(ST1)；在所述氧化物层(SIO)上且覆盖所述第一存储电容器电极(ST1)的氮化物层(SIN)；在所述氮化物层(SIN)上的第二存储电容器电极(ST2)，其中所述第二电容器电极与所述第一存储电容器电极(ST1)交叠；覆盖所述第一薄膜晶体管(T1)、所述第二薄膜晶体管(T2)和所述第二存储电容器电极(ST2)的平坦层(PLN)；和在所述平坦层(PLN)上的像素电极(ANO)。
在一个实施方式中，所述第一薄膜晶体管(T1)设置在基础基板(SUB)上，所述第二薄膜晶体管(T2)设置在所述基础基板(SUB)上，所述第一薄膜晶体管和所述第二薄膜晶体管是不同类型的晶体管。
在一个实施方式中，所述第一薄膜晶体管(T1)包括：第一半导体层(A1)；第一栅极(G1)，其与所述第一半导体层(A1)的中间部分交叠；第一源极(S1)，其接触所述第一半导体层(A1)的第一侧；第一漏极(D1)，其经由漏极接触孔(DH)接触所述第一半导体层(A1)的第二侧；第一像素接触孔(PH1)，其穿过所述氮化物层(SIN)和所述氧化物层(SIO)并且通过所述漏极接触孔(DH)暴露出所述第一漏极(D1)；和辅助漏极(AD)，其经由所述第一像素接触孔(PH1)和所述漏极接触孔(DH)接触所述第一漏极(D1)，其中所述像素电极(ANO)经由第二像素接触孔(PH2)接触所述辅助漏极(AD)，所述第二像素接触孔(PH2)穿过所述平坦层(PLN)而暴露出所述辅助漏极(AD)。
在一个实施方式中，所述辅助漏极(AD)是与所述第二存储电容器电极(ST2)相同的层的一部分，且包括与第二存储电容器电极(ST2)相同的材料。
在一个实施方式中，所述第二薄膜晶体管(T2)是用于选择像素的开关元件，其中所述第一薄膜晶体管(T1)是用于提供视频数据至由所述第二薄膜晶体管(T2)选择的像素的驱动元件。
在一个实施方式中，所述氧化物层(SIO)具有至少的厚度，其中所述氮化物层(SIN)具有至的厚度。
在一个实施方式中，所述第一薄膜晶体管具有顶部栅极结构，所述第二薄膜晶体管具有底部栅极结构。
在一个实施方式中，所述薄膜晶体管基板包括：第一半导体层(A1)，其包括多晶半导体材料；栅极绝缘层(GI)，其覆盖所述第一半导体层(A1)；第一栅极(G1)，其在所述栅极绝缘层(GI)上与所述第一半导体层(A1)交叠；在所述栅极绝缘层(GI)上的第二栅极(G2)；中间绝缘层(ILD)，其覆盖所述第一栅极(G1)和所述第二栅极(G2)；在所述中间绝缘层(ILD)上的第二半导体层(A2)，所述第二半导体层(A2)包括与所述第二栅极(G2)交叠的氧化物半导体材料；在所述中间绝缘层(ILD)上的第一源极(S1)和第一漏极(D1)；和在所述第二半导体层(A2)上的第二源极(S2)和第二漏极(D2)，其中所述第一薄膜晶体管(T1)包括所述第一半导体层(A1)、所述第一栅极(G1)、所述第一源极(S1)和所述第一漏极(D1)，其中所述第二薄膜晶体管(T2)包括所述第二半导体层(A2)、所述第二栅极(G2)、所述第二源极(S2)和所述第二漏极(D2)。
在一个实施方式中，所述第一存储电容器电极(ST1)在所述中间绝缘层(ILD)上。
在一个实施方式中，所述第一存储电容器电极(ST1)是与所述第二源极(S2)和所述第二漏极(D2)相同的层的一部分，且包括与所述第二源极(S2)和所述第二漏极(D2)相同的材料。
在一个实施方式中，所述中间绝缘层(ILD)具有包括氮化物层和叠置在所述中间绝缘层(ILD)的氮化物层上的氧化物层的叠置结构，并且所述氧化物半导体材料直接设置在所述中间绝缘层(ILD)的氧化物层上。
在一个实施方式中，所述薄膜晶体管基板被划分为显示区和非显示区，其中所述第二薄膜晶体管(T2)位于所述显示区中，所述第一薄膜晶体管(T1)和所述第一存储电容器电极(ST1)位于所述非显示区中。
在一个实施方式中，所述第一存储电容器电极不与所述第一薄膜晶体管(T1)和所述第二薄膜晶体管(T2)交叠。
在一个实施方式中，提供一种具有显示面板的平板显示器，所述显示面板包括如上所述的薄膜晶体管基板。
在一个实施方式中，所述显示面板是有机发光二极管显示面板，其中所述像素电极(ANO)用作有机发光二极管的阳极，在具有所述阳极的基础基板(SUB)上设置有堤岸(BN)，所述堤岸(BN)通过暴露所述阳极的一些部分和覆盖所述基础基板的其他区域限定发光区；在具有所述堤岸(BN)的基础基板(SUB)上设置有有机发光层，所述有机发光层叠置在所述发光区内的阳极的暴露部分上且与所述暴露部分直接接触；并且在所述有机发光层上设置有阴极，由此完成包括在所述发光区内叠置的阳极、有机发光层和阴极的所述有机发光二极管。
根据本发明的薄膜晶体管基板和采用该薄膜晶体管基板的平板显示器包括在相同基板上的两种不同类型的薄膜晶体管，使得任一种类型薄膜晶体管的缺点能够通过另一种类型的薄膜晶体管补偿。具体地，通过包括具有低截止电流(off-current)特性的薄膜晶体管，可以以低频率驱动显示器，显示器可具有低功耗特性且其可应用到便携式和/或可穿戴设备。而且，根据本发明的薄膜晶体管基板包括在下部层具有氧化物材料和在上部层具有氮化物材料的钝化层。通过这种结构的钝化层，薄膜晶体管基板能具有以最小面积确保最大电容的存储电容器，并且可保护氧化物半导体材料不受氢材料的影响。
附图说明
包括附图以提供对本发明的进一步理解，附图结合到本申请中并构成本申请的一部分，附图示出了本发明的实施方式且与说明书一起用于解释本发明的原理。
在附图中：
图1是示出根据本发明第一实施方式的用于平板显示器的薄膜晶体管基板结构的截面图，其中形成了两种不同类型的薄膜晶体管。
图2是示出根据本发明第一实施方式的用于平板显示器的薄膜晶体管基板的制造方法的流程图，其中形成了两种不同类型的薄膜晶体管。
图3是示出根据本发明第二实施方式的用于平板显示器的薄膜晶体管基板结构的截面图，其中形成了两种不同类型的薄膜晶体管。
图4是示出根据本发明第二实施方式的用于平板显示器的薄膜晶体管基板的制造方法的流程图，其中形成了两种不同类型的薄膜晶体管。
具体实施方式
以下，在整个说明书范围内，术语“在……上”的含义包括“直接在……上”和“间接在……上”。当然，在整个说明书范围内，术语“在……下”的含义包括“直接在……下”和“间接在……下”。
将参照附图解释本发明的优选实施方式。贯穿详细的说明书，相似的参考数字表示相似的元件。但是，本发明不限于这些实施方式而是在不改变技术精神的前提下可应用到各种变化和修改。在以下实施方式中，选择元件名称是为了便于解释，元件名称可与实际名称不同。
根据本发明用于平板显示器的薄膜晶体管基板包括在相同基板上设置在第一区域中的第一薄膜晶体管和设置在第二区域中的第二薄膜晶体管。基板可被划分为显示区和非显示区。在显示区中，多个像素区以矩阵形式排列。在一个像素区中，设置显示元件。在包围显示区的非显示区中，设置用于驱动像素区中的显示元件的驱动元件。
此处，第一区域可以是非显示区，第二区域可以是显示区的某些部分或全部部分。在这种情况下，第一薄膜晶体管和第二薄膜晶体管被设置成彼此间隔开。另外，第一区域和第二区域可包括在显示区中。尤其是，对于将多个薄膜晶体管设置在一个像素区中的情况，可彼此邻近地设置第一薄膜晶体管和第二薄膜晶体管。
由于多晶半导体材料具有高迁移率(超过100cm2/Vs)和低能耗特性，且其具有高可靠性，因此其适合用于驱动器IC，比如用于驱动显示元件的栅极驱动器和/或多路复用器(“MUX”)。此外，可将其用于设置在有机发光二极管显示器的像素区中的驱动薄膜晶体管。由于氧化物半导体材料具有低截止电流，因此其适合应用到像素区中的开关薄膜晶体管的沟道层，其中导通(ON)时间段非常短但是截止(OFF)时间段较长。而且，由于截止电流低，因此像素电压的保持时间(holding time)长，使得其优选应用于需要低频驱动和/或低功耗的显示器。通过设置这两种不同类型的薄膜晶体管，本发明提出一种具有优化功能以及用于便携式和/或可穿戴式显示器的特性的薄膜晶体管基板。
当使用多晶半导体材料形成半导体层时，需要掺杂工艺和高温处理工艺。相反，当使用氧化物半导体材料形成半导体层时，在相对较低温度下执行工艺。因此，优选地，首先在更严格的热条件下形成多晶半导体层，之后，形成氧化物半导体层。此外，为了简化制造工艺，优选具有多晶半导体材料的第一薄膜晶体管和具有氧化物半导体材料的第二薄膜晶体管具有相同结构。例如，第一栅极和第二栅极可由相同层上的相同材料形成，第一源极-漏极和第二源极-漏极可由相同层上的相同材料形成。特别是，为了确保更佳的半导体特性，优选薄膜晶体管具有顶部栅极结构，其中与其他结构相比更精确地限定沟道区。
以下，简言之，第一薄膜晶体管是用于设置在非显示区中的驱动器IC，第二薄膜晶体管是用于设置在显示区的像素区中的显示元件。但是，其并不是仅限于这种情况。以有机发光二极管显示器作为实例，第一薄膜晶体管和第二薄膜晶体管设置在显示区中的一个像素区。尤其是，具有多晶半导体材料的第一薄膜晶体管可用于驱动薄膜晶体管，具有氧化物半导体材料的第二薄膜晶体管可用于开关薄膜晶体管。
在栅极驱动元件形成在非显示区中的情况下，栅极驱动器可包括具有多晶半导体材料的C-MOS(补偿金属氧化物半导体)型薄膜晶体管。例如可形成具有多晶半导体材料的P-MOS(p沟道MOS)薄膜晶体管和N-MOS(n沟道MOS)薄膜晶体管以用于非显示区内的栅极驱动器。这种情况下，为了限定具有多晶半导体材料的N-MOS薄膜晶体管的低密度掺杂区，会需要大量掩模工艺。在本发明中，具有氧化物半导体材料的N-MOS薄膜晶体管可用作具有多晶半导体材料的N-MOS薄膜晶体管的替代品。这样，薄膜晶体管基板在相同基板上具有两种不同类型的薄膜晶体管。由于N-MOS薄膜晶体管具有氧化物半导体材料，因此不需要低密度掺杂区从而能够减少掩模工艺。本发明中的设置在相同基板上的两种不同类型的薄膜晶体管可以指用途不同的两个晶体管，例如一个是用于选择像素的开关元件，另一个是用于提供视频数据至由开关元件选择的像素的驱动元件；也可以指结构不同的两个晶体管，例如一个具有顶部栅极结构，另一个具有底部栅极结构。
具有两种不同类型薄膜晶体管的薄膜晶体管基板可用于显示器。例如，在有机发光二极管显示器的情况下，第二薄膜晶体管可用于选择像素的开关薄膜晶体管，第一薄膜晶体管可用于将视频数据电压提供至像素的驱动薄膜晶体管。替换地，第一薄膜晶体管可用于驱动薄膜晶体管，第二薄膜晶体管可用于开关薄膜晶体管。
<第一实施方式>
参照图1，现在将解释本发明的第一实施方式。图1是示出根据本发明第一实施方式的用于平板显示器的薄膜晶体管基板结构的截面图，其中形成了两种不同类型的薄膜晶体管。此处，为了方便将主要解释截面图而不使用平面图，因为其清楚示出了本发明的主要特征。
参照图1，根据第一实施方式用于平板显示器的薄膜晶体管基板包括设置在相同基板(或称为基础基板)SUB上的第一薄膜晶体管T1和第二薄膜晶体管T2。第一和第二薄膜晶体管T1和T2可彼此远隔开，或者可设置在相对较接近的距离内。另外，这两个薄膜晶体管可被设置成彼此交叠。
在基板SUB的整个表面上，沉积缓冲层BUF。在一些情况下，可不包括缓冲层BUF。另外，缓冲层BUF可以是多个层。此处，例如，将以单层进行解释。而且，在基板SUB和缓冲层BUF之间一些所需区域可包括光遮挡层。可进一步设置光遮挡层以防止光引入到设置于其上的薄膜晶体管的半导体层中。
在缓冲层BUF上，设置第一半导体层A1。第一半导体层A1包括第一薄膜晶体管T1的沟道区。沟道区被限定为第一栅极G1和第一沟道层A1之间的交叠区。由于第一栅极G1与第一半导体层A1的中间部分交叠，因此第一半导体层A1的中间部分是沟道区。在沟道区两侧扩展的掺杂了杂质的两个区域分别被限定为源极区SA和漏极区DA。
对于第一薄膜晶体管T是用于驱动器IC的情况，优选半导体层具有以较低功耗实现高速性能的特性。例如，可使用P-MOS型或N-MOS型薄膜晶体管或可将C-MOS型薄膜晶体管应用于第一薄膜晶体管T1。P-MOS、N-MOS和/或C-MOS型薄膜晶体管优选具有多晶半导体材料比如多晶硅(p-Si)。而且，第一薄膜晶体管T1优选具有顶部栅极结构。
在具有第一半导体层A1的基板SUB的整个表面上沉积栅极绝缘层G1。栅极绝缘层G1可由硅氮化物(SiNx)材料或硅氧化物(SiOx)材料制成。优选栅极绝缘层GI具有厚度以确保元件的稳定性和元件特性。在栅极绝缘层GI由硅氮化物(SiNx)制成的情况下，考虑到制造工艺，栅极绝缘层GI包括大量氢粒子。由于这些氢粒子会自栅极绝缘层GI向外扩散，因此优选栅极绝缘层GI由硅氧化物材料制成。
氢粒子扩散会对包括多晶半导体材料的第一半导体层A1引起积极影响。但是，其会对具有与第一薄膜晶体管T1不同材料的第二薄膜晶体管T2引起不利影响。因此，当具有彼此不同特性的至少两个薄膜晶体管形成在相同基板SUB上时，优选栅极绝缘层GI由硅氧化物(SiOx)制成，其对半导体材料不具有任何特别影响。在一些情况下，与第一实施方式中不同，栅极绝缘层GI可沉积为具有厚度在这些情况下，当栅极绝缘层GI由硅氮化物(SiNx)制成时，可扩散更大量的氢粒子。考虑到这些情况，优选栅极绝缘层GI可以是氧化物层比如硅氧化物(SiOx)。
在栅极绝缘层GI上，设置第一栅极G1和第二栅极G2。第一栅极G1设置在第一半导体层A1的中间部分上方。第二栅极G2位于设置了第二薄膜晶体管T2的位置。以相同材料且通过使用相同掩模工艺将第一和第二栅极G1和G2形成在相同层上。因此，能简化制造工艺。
为了覆盖第一和第二栅极G1和G2，沉积中间绝缘层ILD。中间绝缘层ILD具有多层结构，其中可交替叠置包括硅氮化物(SiNx)的氮化物层和包括硅氧化物(SiOx)的氧化物层。
通过将氢粒子扩散到多晶硅中，沉积氮化物层用于对具有多晶硅的第一半导体层A1执行氢化工艺。相反，氧化物层用于防止氮化物层的氢粒子过多地扩散到第二薄膜晶体管T2的半导体材料中。
例如，氢从氮化物层离开，可扩散到栅极绝缘层GI下方的第一半导体层A1中。因此，氮化物层优选被沉积成尽可能接近栅极绝缘层GI。相反，从氮化物层离开的氢不会过多地扩散到栅极绝缘层GI上方的第二薄膜晶体管T2的半导体材料中。因此，在氮化物层上，应沉积氧化物层。考虑到制造工艺，优选中间绝缘层ILD具有厚度因此，氮化物层和氧化物层的每一个厚度都优选分别具有厚度而且，为了使来自氮化物层的更大量的氢粒子进入到第一半导体层A1中，但是氢粒子又不会影响第二半导体层A2，优选氧化物层比栅极绝缘层GI厚。此外，由于氧化物层用于控制氢扩散量，因此优选氧化物层比氮化物层厚。
尤其是，在中间绝缘层ILD的氧化物层上，设置与第二栅极G2交叠的第二半导体层A2。第二半导体层A2包括第二薄膜晶体管T2的沟道区。对于将第二薄膜晶体管T2用于显示元件的情况，优选第二半导体层A2具有适合于实现开关元件的特性。例如，优选第二半导体层A2包括氧化物半导体材料比如铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)或者铟锌氧化物(IZO)。氧化物半导体材具有以相对较低频率驱动装置的优点。由于这些特性，像素可长时间保持像素电压，使得其优选应用于需要低频驱动和/或低功耗的显示器。对于具有氧化物半导体材料的薄膜晶体管，考虑到其中两个不同类型薄膜晶体管形成在相同基板上的结构，优选氧化物半导体薄膜晶体管具有底部栅极结构以确保元件的稳定性。
在第二半导体层A2和中间绝缘层ILD上，设置源极-漏极和第一存储电容器电极ST1。第一源极S1和第一漏极D1设置成跨过(across)第一栅极G1彼此面对，且以预定距离间隔开。第一源极S1经由源极接触孔SH连接到第一半导体层A1的一侧、源极区SA。通过穿过中间绝缘层ILD和栅极绝缘层GI，源极接触孔SH暴露出第一半导体层A1的一侧、源极区SA。经由漏极接触孔DH，第一漏极D1连接到第一半导体层A1的另一侧、漏极区DA。通过穿过中间绝缘层ILD和栅极绝缘层GI，漏极接触孔DH暴露出第一半导体层A1的另一侧、漏极区DA。
第二源极S2和第二漏极D2被设置成跨过第二栅极G2彼此面对，且以预定距离间隔开，且接触第二半导体层A2的一侧和另一侧的上表面。第二源极S2直接接触中间绝缘层ILD的上表面和第二半导体层A2的一个上表面。第二漏极D2直接接触中间绝缘层ILD的上表面和第二半导体层A2的另一上表面。
优选第一存储电容器电极ST1设置在不与第一和第二薄膜晶体管T1和T2交叠的非显示区中。由于第一存储电容器电极ST1与第二存储电容器电极ST2交叠，因此可形成存储电容。通过预先保持自驱动薄膜晶体管提供的电压和/或载流子(电子或空穴)，存储电容用于增强下一驱动时间的驱动速度和效率。
在具有第一薄膜晶体管T1、第二薄膜晶体管T2和第一存储电容器电极ST1的基板SUB的整个表面上，沉积钝化层PAS。钝化层PAS直接接触第二薄膜晶体管T2的第二半导体层A2。因此，优选钝化层PAS包括对具有氧化物半导体材料的第二半导体层A2没有不利影响的材料。例如，避免具有大量氢材料的氮化物材料，钝化层PAS可由氧化物层SIO制成。
在包括氧化物层SIO比如硅氧化物(SiOx)的钝化层PAS上，形成第二存储电容器电极ST2。优选第二存储电容器电极ST2具有与第一存储电容器电极ST1相同的形状和相同的尺寸。由于第二存储电容器电极ST2面对第一存储电容器电极ST1且其间具有钝化层PAS，因此存储电容形成在第一和第二存储电容器电极ST1和ST2之间。
在有机发光二极管显示器的情况下，在形成第一薄膜晶体管T1和第二薄膜晶体管T2之后，可形成有机发光二极管。有机发光二极管包括有机发光层。优选有机发光层沉积在平坦表面上。因此，平坦层PLN可进一步沉积在形成于钝化层PAS上的第二存储电容器电极ST2上方。
在平坦层PLN上，可形成像素电极。像素电极可经由穿过平坦层PLN和钝化层PAS的像素接触孔PH以及漏极接触孔DH接触第一漏极D1或者第二漏极D2。此处，作为对有机发光二极管显示器的解释，像素电极用于阳极ANO，第一薄膜晶体管T1用于驱动薄膜晶体管。因此，阳极ANO经由像素接触孔PH和漏极接触孔DH接触第一漏极D1。
在具有阳极ANO的基板SUB的整个表面上，形成堤岸BN。堤岸BN通过暴露阳极ANO的一些部分和覆盖其他区域限定发光区。在具有堤岸BN的基板SUB上沉积有机发光层，将有机发光层叠置在发光区内的阳极ANO的暴露部分上且与这些暴露部分直接接触。之后，通过在有机发光层上沉积阴极，作为在发光区内叠置的阳极ANO、有机发光层和阴极，完成有机发光二极管。
以下，参照图2，将解释用于平板显示器的薄膜晶体管基板的制造方法，其中在相同基板上包括两个不同薄膜晶体管。图2是示出根据本发明第一实施方式具有两个不同类型薄膜晶体管的薄膜晶体管基板的制造方法的流程图。
在步骤S100中，在基板SUB上，沉积缓冲层BUF。尽管图中未示出，在沉积缓冲层BUF之前，可将光遮挡层形成在所需区域。
在S110的步骤中，在缓冲层BUF上，沉积非晶硅(a-Si)材料。执行结晶工艺，将非晶硅层转换成多晶硅(poly-Si)。使用第一掩模工艺，图案化多晶硅层以形成第一半导体层A1。
在步骤S200中，在具有半导体层A1的基板SUB的整个表面上沉积绝缘材料比如硅氧化物，形成栅极绝缘层GI。栅极绝缘层GI优选包括硅氧化物。此处，栅极绝缘层GI优选具有厚度大于等于且小于等于
在步骤S210中，在栅极绝缘层GI上，沉积栅极金属材料。使用第二掩模工艺，图案化栅极金属层以形成栅极。尤其是，同时形成用于第一薄膜晶体管T1的第一栅极G1和用于第二薄膜晶体管T2的第二栅极G2。第一栅极G1被设置为与第一半导体层A1的中间部分交叠。第二栅极G2设置在形成第二薄膜晶体管T2的位置。
在步骤S220中，使用第一栅极G1作为掩模，杂质材料被掺杂到第一半导体层A1的一些部分中，使得可以限定包括源极区SA和漏极区DA的掺杂区。用于掺杂区的具体制造工艺根据薄膜晶体管类型比如P-MOS型、N-MOS型和/或C-MOS型稍有不同。例如对于N-MOS型，可首先形成高密度掺杂区，之后可形成低密度掺杂区。通过为第一栅极G1使用尺寸比第一栅极G1宽的光致抗蚀剂图案，可限定高密度掺杂区。去除光致抗蚀剂图案并使用第一栅极G1作为掩模，低密度掺杂区(LDD)可被限定在高密度掺杂区和第一栅极G1之间。为了方便，杂质掺杂区在图中未示出。
在步骤S300中，在具有第一栅极G1和第二栅极G2的基板SUB的整个表面上，沉积中间绝缘层ILD。在中间绝缘层ILD具有氮化物层和氧化物层的叠置结构的情况下，优选首先沉积氮化物层，之后在其上叠置氧化物层。考虑到制造工艺，中间绝缘层ILD的总厚度可具有的厚度。
在步骤S310中，在中间绝缘层ILD上，沉积氧化物半导体材料。对于中间绝缘层ILD具有氮化物层和氧化物层的情况，氧化物半导体材料优选被直接沉积在氧化物层上，以使氧化物半导体材料不会与包括很多氢粒子(氢原子、氢离子和/或氢分子)的氮化物层直接接触很多。氧化物半导体材料包括铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)和铟锌氧化物(IZO)中的至少一种。使用第三掩模工艺，氧化物半导体材料被图案化以形成第二半导体层A2。第二半导体层A2被设置成与第二栅极G2交叠。
在步骤S400中，使用第四掩模工艺，中间绝缘层ILD和栅极绝缘层GI被图案化以形成暴露出一部分第一半导体层A1的源极接触孔SH和暴露出其他部分第一半导体层A1的漏极接触孔DH。稍后这些接触孔SH和DH用于将源极-漏极连接至第一半导体层A1。
在步骤S500中，源极-漏极金属材料被沉积在具有源极接触孔SH和漏极接触孔DH的中间层ILD以及沉积在第二半导体层A2上。使用第五掩模工艺，源极-漏极金属材料被图案化以形成第一源极S1、第一漏极D1、第二源极S2、第二漏极D2和第一存储电容器电极ST1。第一源极S1经由源极接触孔SH接触第一半导体层A1的一个区域、源极区SA。第一漏极D1经由漏极接触孔DH接触第一半导体层A1的其他区域、漏极DA。第二源极S2接触第二半导体层A2的一侧的上表面。第二漏极D2接触第二半导体层A2的另一侧的上表面。第一存储电容器电极ST1设置在存储电容所在的位置。第一存储电容器电极ST1可电连接至第一漏极D1或者第二漏极D2。
在步骤S600中，在具有源极-漏极的基板SUB的整个表面上沉积钝化层PAS。由于钝化层PAS与第二半导体层A2直接接触，因此优选钝化层PAS包括氧化物层SIO比如硅氧化物(SiOx)。由于氮化物层比如硅氮化物(SiNx)会引起第二半导体层A2上的缺陷，因此优选钝化层PAS不由氮化物材料制成。在钝化层PAS仅包括氧化物层SIO的情况下，优选氧化物层SIO具有超过的厚度。
在步骤S610中，金属材料沉积在钝化层PAS上。使用第六掩模工艺，金属材料被图案化以形成第二存储电容器电极ST2。第二存储电容器电极ST2可被形成为具有与第一存储电容器电极ST1相同的尺寸且与第一存储电容器电极ST1交叠。存储电容被形成在第一存储电容电极ST1和第二存储电容器电极ST2交叠并夹持的钝化层PAS的部分处。
在步骤S700中，在具有第二存储电容器电极ST2的钝化层PAS上，沉积平坦层PLN。为了使得基板SUB的顶表面平滑，平坦层PLN可包括有机绝缘材料。优选平坦层PLN的厚度超过
在步骤S710中，使用第七掩模工艺，平坦层PLN和钝化层PAS被同时图案化以形成暴露出第一漏极D1的像素接触孔PH。此处，由于第一薄膜晶体管T1用于驱动薄膜晶体管，因此像素接触孔PH暴露出第一漏极D1。对于第二薄膜晶体管T2用于驱动薄膜晶体管的另一个实例，像素接触孔PH暴露出第二漏极D2。
在步骤S800中，在具有像素接触孔PH的基板SUB的整个表面上，沉积导电层。导电材料包括金属材料或透明导电材料。使用第八掩模工艺，导电层被图案化以形成像素电极。此处，像素电极是用于有机发光二极管显示器的阳极ANO。
在步骤S900中，对于有机发光二极管显示器，将有机绝缘材料沉积在具有阳极ANO的基板SUB上。使用第九掩模工艺，将有机绝缘材料图案化以用于形成堤岸BN。堤岸BN被图案化为暴露出阳极ANO的发光区。
<第二实施方式>
以下，参照图3，将解释本发明的第二实施方式。图3是示出根据本发明第二实施方式用于平板显示器的薄膜晶体管基板结构的截面图，其中形成了两种不同类型的薄膜晶体管。
在第一实施方式中，为了形成存储电容，第一存储电容器电极ST1和第二存储电容器电极ST2交叠且在它们之间具有包括氧化物层SIO的钝化层PAS。为了确保表面特性和均匀性，氧化物层SIO具有超过的厚度。因此，存储电容形成在厚度至少且插入到第一存储电容器电极STI和第二存储电容器电极ST2之间的氧化物层SIO处。
氧化物层SIO具有较氮化物层低的介电常数(或者电容率)。因此，在第一存储电容器电极ST1和第二存储电容器电极ST2之间的交叠区尺寸需要足够大以确保所需量的存储电容。目前，平板显示器需要较高分辨率和密度使得像素尺寸越来越小。在这些条件下，存储电容的尺寸是减小像素尺寸的主要障碍。为了确保足够的存储电容，至少100fF，并减小存储电容的尺寸，在第一电容存储器电极ST1和第二存储电容器电极ST2之间设置的绝缘层的厚度越来越薄。
由于氧化物层SIO的厚度应足以确保表面特性且氧化物层SIO具有较低介电常数，因此很难以较小尺寸保持足够量的存储电容。氮化物层具有介电常数比氧化物层更高的优点，且以比氧化物层更薄的厚度具有更佳的表面特性。但是，由于钝化层PAS直接接触包括氧化物半导体材料的第二半导体层A2，因此氮化物层未应用于钝化层PAS。在本发明的第二实施方式中，提出一种更为改进的薄膜晶体管基板结构，其中通过叠置氧化物层和氮化物层来补偿二者的不足且优化二者的优势。
参照图3，根据第二实施方式的用于平板显示器的薄膜晶体管基板包括设置在相同基板SUB上的第一薄膜晶体管T1和第二薄膜晶体管T2。第一和第二薄膜晶体管T1和T2可彼此远隔开，或者其可设置在相对较接近的距离内。另外，两个薄膜晶体管被设置成彼此交叠。
在基板SUB的整个表面上，沉积缓冲层BUF。可如第一实施方式中所述形成缓冲层BUF。
在缓冲层BUF上，设置第一半导体层A1。第一半导体层A1包括第一薄膜晶体管T1的沟道区。沟道区被限定为第一栅极G1和第一半导体层A1之间的交叠区。由于第一栅极G1与第一半导体层A1的中间部分交叠，因此第一半导体层A1的中间部分是沟道区。沟道区两侧扩展的掺杂了杂质的的两个区分别被限定为源极区SA和漏极区DA。
对于第一薄膜晶体管T1是用于驱动器IC的情况，优选半导体层具有以较低功耗实现高速性能的特性。而且，第一薄膜晶体管T1优选具有顶部栅极结构。
在具有第一半导体层A1的基板SUB的整个表面上，沉积栅极绝缘层GI。栅极绝缘层GI可由硅氮化物(SiNx)材料或者硅氧化物(SiOx)材料制成。优选，栅极绝缘层GI具有厚度以用于确保元件的稳定性和元件特性。在栅极绝缘层GI可由硅氮化物(SiNx)制成的情况下，考虑到制造工艺，栅极绝缘层GI包括大量氢粒子。由于这些氢粒子会从栅极绝缘层GI中扩散出来，因此优选栅极绝缘层GI由硅氧化物材料制成。
在栅极绝缘层GI上，设置第一栅极G1和第二栅极G2。第一栅极G1设置在第一半导体层A1的中间部分上。第二栅极G2位于设置了第二薄膜晶体管T2的位置。第一和第二栅极G1和G2以相同材料被形成在相同层上，且通过使用相同的掩模工艺形成。因此，能够简化制造工艺。
为了覆盖第一和第二栅极G1和G2，沉积中间绝缘层ILD。中间绝缘层ILD具有多层结构，其中可交替叠置包括硅氮化物(SiNx)的氮化物层和包括硅氧化物(SiOx)的氧化物层。
尤其是，在中间绝缘层ILD的氧化物层上，设置与第二栅极G2交叠的第二半导体层A2。第二半导体层A2包括第二薄膜晶体管T2的沟道区。对于第二薄膜晶体管T2用于显示元件的情况，优选第二半导体层T2具有适合实现开关元件的特性。例如，优选第二半导体层A2包括氧化物半导体材料比如铟镓锌氧化物(“IGZO”)、铟镓氧化物(“IGO”)或者铟锌氧化物(“IZO”)。
氧化物半导体材料具有以相对较低频率驱动装置的优点。由于这些特性，像素可长时间保持像素电压，使得优选应用到需要低频驱动和/或低功耗的显示器。对于具有氧化物半导体材料的薄膜晶体管，考虑到其中在相同基板上形成两种不同类型薄膜晶体管的结构，优选氧化物半导体薄膜晶体管具有底部栅极结构以用于确保元件的稳定性。
在第二半导体层A2和中间绝缘层ILD上，设置源极-漏极和第一存储电容器电极ST1。第一源极S1和第一漏极D1被设置成跨过第一栅极G1彼此面对，并且以预定距离间隔开。第一源极S1经由源极接触孔SH连接到第一半导体层A1的一侧，源极区SA。通过穿过中间绝缘层ILD和栅极绝缘层GI，源极接触孔SH暴露出第一半导体层A1的一侧、源极区SA。经由漏极接触孔DH，第一漏极D1连接到第一半导体层A1的另一侧、漏极区DA。通过穿过中间绝缘层ILD和栅极绝缘层GI，漏极接触孔DH暴露出第一半导体层A1的另一侧、漏极区DA。
第二源极S2和第二漏极D2被设置成跨过第二栅极G2彼此面对，并且以预定距离间隔开，且被设置成接触第二半导体层A2的一侧和另一侧的上表面。第二源极S2直接接触中间绝缘层ILD的上表面和第二半导体层A2的一个上表面。第二漏极D2直接接触中间绝缘层ILD的上表面和第二半导体层A2的另一上表面。
优选第一存储电容器电极ST1设置在不与第一和第二薄膜晶体管T1和T2交叠的非显示区中。由于第一存储电容器电极ST1与第二存储电容器电极ST2交叠，因此可形成存储电容。通过预先保持自驱动薄膜晶体管提供的电压和/或载流子(电子或空穴)，存储电容用于增强下一驱动时间时的驱动速度和效率。
在具有第一薄膜晶体管T1、第二薄膜晶体管T2和第一存储电容器电极ST1的基板SUB的整个表面上，沉积钝化层PAS。钝化层PAS直接接触第二薄膜晶体管T2的第二半导体层A2。因此，优选钝化层PAS包括对具有氧化物半导体材料的第二半导体层A2没有不利影响的材料。例如，避免具有大量氢材料的氮化物材料，钝化层PAS可由氧化物层SIO制成。
考虑到表面稳定性和特性，优选氧化物层SIO具有至少的厚度。由于氧化物层SIO具有比氮化物层低的介电常数，且将其沉积为比氮化物层厚度更厚，因此难以确保足够的存储电容。因此，在第二实施方式中，氧化物层不用于形成存储电容。通过图案化氧化物层SIO，暴露出第一存储电容器电极ST1的所有表面。此时，也形成用于暴露出第一漏极D1的第一像素接触孔PH1。
在暴露出第一存储电容器电极ST1的基板SUB上，沉积包括无机绝缘材料比如硅氮化物(SiNx)的氮化物层SIN。氮化物层SIN用于形成存储电容。即使氮化物层SIN具有厚度由于氮化物层具有比氧化物层高的介电常数，也可以保证足够量的存储电容。为了确保更大量的存储电容，优选氮化物层具有低于的厚度。通过与氧化物层相比更高的介电常数和更佳的表面稳定性和特性，氮化物层能够以比氧化物层小的尺寸保持更大量的存储电容。
在氮化物层SIN上，形成第二存储电容器电极ST2。优选第二存储电容器电极ST2具有与第一存储电容器电极ST1相同的形状和相同的尺寸。由于第二存储电容器电极ST2面对第一存储电容器电极ST1且其间具有氮化物层SIN，存储电容形成在第一和第二存储电容器电极ST1和ST2之间。
形成接触第一漏极D1的辅助漏极AD。辅助漏极AD具有与第二存储电容器电极ST2相同的材料。在具有第二存储电容ST2和辅助漏极AD的基板SUB的整个表面上，沉积平坦层PLN。如第一实施方式中提及的，平坦层PLN用于使得具有薄膜晶体管和存储电容的基板SUB的顶表面平滑。
在平坦层PLN上，可形成像素电极。像素电极可经由穿过平坦层PLN的第二像素接触孔PH2接触辅助漏极AD。此处，作为对有机发光二极管显示器的解释，像素电极用于阳极ANO，第一薄膜晶体管T1用于驱动薄膜晶体管。因此，阳极ANO经由第二像素接触孔PH2接触辅助漏极AD。
在具有阳极ANO的基板SUB整个表面上，形成堤岸BN。堤岸BN通过暴露出阳极ANO的一些部分和覆盖其他区域限定发光区。在具有堤岸BN的基板SUB上沉积有机发光层，将有机发光层叠置在发光区内的阳极ANO的暴露部分上且与这些暴露部分直接接触。之后，通过将阴极沉积在有机发光层上，作为在发光区内叠置的阳极ANO、有机发光层和阴极完成有机发光二极管。
以下，参照图4，将解释根据本发明第二实施方式的用于平板显示器的薄膜晶体管基板的制造方法。图4是示出根据本发明第二实施方式的用于平板显示器的薄膜晶体管基板制造方法的流程图，其中形成两个不同类型的薄膜晶体管。
在步骤S100中，在基板SUB上，沉积缓冲层BUF。即使图中未示出，在沉积缓冲层BUF之前，可在所需区形成光遮挡层。
在步骤S110中，在缓冲层BUF上，沉积非晶硅(a-Si)材料。执行结晶工艺，非晶硅层被转换成多晶硅(poly-Si)。使用第一掩模工艺，多晶硅层被图案化以形成第一半导体层A1。
在步骤S200中，在具有第一半导体层A1的基板SUB的整个表面上沉积绝缘材料比如硅氧化物，形成栅绝缘层GI。栅极绝缘层GI优选包括硅氧化物。此处，栅极绝缘层GI优选具有厚度大于等于且小于等于
在步骤S210中，在栅极绝缘层GI上，沉积栅极金属材料。使用第二掩模工艺，栅极金属层被图案化以形成栅极。尤其是，同时形成用于第一薄膜晶体管T1的第一栅极G1和用于第二薄膜晶体管T2的第二栅极G2。第一栅极G1被设置成与第一半导体层A1的中间部分交叠。第二栅极G2设置在形成了第二薄膜晶体管T2的位置。
在步骤S220中，使用第一栅极G1作为掩模，杂质材料被掺杂到第一半导体层A1的一些部分中，从而可限定包括源极区SA和漏极区DA的掺杂区。用于掺杂区的具体制造工艺根据薄膜晶体管的类型比如P-MOS型、N-MOS型和/或C-MOS型稍有不同。
在步骤S300中，在具有第一栅极G1和第二栅极G2的基板SUB整个表面上，沉积中间绝缘层ILD。在中间绝缘层ILD具有氮化物层和氧化物层的叠置结构的情况下，优选首先沉积氮化物层，之后在其上叠置氧化物层。考虑到制造工艺，中间绝缘层ILD的总厚度可具有厚度
在步骤S310中，在中间绝缘层ILD上，沉积氧化物半导体材料。对于中间绝缘层ILD具有氮化物层和氧化物层的情况，氧化物半导体材料优选直接沉积在氧化物层上，以使氧化物半导体材料不与包括氢粒子(氢原子、氢离子和/或氢分子)的氮化物层直接接触。使用第三掩模工艺，氧化物半导体材料被图案化以形成第二半导体层A2。第二半导体层A2被设置为与第二栅极G2交叠。
在步骤S400中，使用第四掩模工艺，中间绝缘层ILD和栅极绝缘层GI被图案化以形成暴露出一部分第一半导体层A1的源极接触孔SH和暴露出其他部分第一半导体层A1的漏极接触孔DH。这些接触孔SH和DH用于稍后将源极-漏极连接至第一半导体层A1。
在步骤S500中，源极-漏极金属材料沉积在具有源极接触孔SH和漏极接触孔DH的中间层ILD以及沉积在第二半导体层A2上。使用第五掩模工艺，源极-漏极金属材料被图案化以形成第一源极S1、第一漏极D1、第二源极S2、第二漏极D2和第一存储电容器电极ST1。第一源极S1经由源极接触孔SH接触第一半导体层A1的一个区域、源极区SA。第一漏极D1经由漏极接触孔DH接触第一半导体层A1的其他区域、漏极区DA。第二源极S2接触第二半导体层A2的一侧的上表面。第二漏极D2接触第二半导体层A2的另一侧的上表面。第一存储电容器电极ST1设置在存储电容所在的位置。第一存储电容器电极ST1可电连接至第一漏极D1或者第二漏极D2。
在步骤S600中，在具有源极-漏极和第一存储电容电极ST1的基板SUB整个表面上，沉积氧化物层SIO。氧化物层SIO直接接触第二半导体层A2，使得其不会对第二半导体层A2的氧化物半导体材料引起任何缺陷。优选氧化物层SIO具有超过的厚度。使用第六掩模工艺，氧化物层SIO被图案化以暴露出第一存储电容器电极ST1的所有表面的大部分。
在步骤S700中，氮化物层SIN被沉积在氧化物层SIO上。氮化物层SIN具有比氧化物层SIO高的介电常数且具有比氧化物层更佳的表面稳定性和特性，即使其具有比更薄的厚度。因此，氮化物层SIN用于形成存储电容。优选氮化物层SIN具有的厚度。使用第七掩模工艺，氮化物层SIN被图案化以形成暴露出第一漏极D1的第一像素接触孔PH1。
在步骤S800中，在具有第一像素接触孔PH1的基板SUB的整个表面上，沉积金属层。使用第八掩模工艺，金属层被图案化以形成第二存储电容器电极ST2。同时，形成辅助漏极AD以使其经由第一像素接触孔PH1和漏极接触孔DH接触第一漏极D1。
在步骤S900中，在具有辅助漏极AD和第二存储电容器电极ST2的钝化层PAS上，沉积平坦层PLN。为了使得基板SUB的顶表面平滑，平坦层PLN可包括有机绝缘材料。优选平坦层PLN的厚度高于
在步骤S910中，使用第九掩模工艺，平坦层PLN被图案化以形成暴露出辅助漏极AD的第二像素接触孔PH2。此处，辅助漏极AD被解释为接触第一薄膜晶体管T1的第一漏极D1。但是，在其他情况下，辅助漏极AD可接触第二薄膜晶体管T2的第二漏极D2。
在步骤S1000中，在具有第二像素接触孔PH2的基板SUB的整个表面上，沉积导电层。导电材料包括金属材料或透明导电材料。通过使用第十掩模工艺图案化导电层，形成像素电极。此处，像素电极是用于有机发光二极管显示器的阳极ANO。
在步骤S1100中，对于有机发光二极管显示器，在具有阳极ANO的基板SUB上，沉积有机绝缘材料。使用第十一掩模工艺，有机绝缘材料被图案化以形成堤岸BN。堤岸BN被图案化以暴露出阳极ANO的发光区。
在第二实施方式中，钝化层PAS具有叠置结构，其中在氧化物层SIO上沉积氮化物层SIN。由于稍后形成具有氧化物半导体材料的第二薄膜晶体管T2，第二半导体层A2直接接触钝化层PAS。为了保护具有氧化物半导体材料的第二半导体层A2，氧化物层SIO设置在钝化层PAS中的下部层中。
而且，由于氧化物层SIO不适合以较小尺寸形成较高量的存储电容，因此将氮化物层SIN叠置在钝化层PAS的上部层中。由于第一存储电容器电极ST1由与源极-漏极相同的材料形成且与其形成在相同的层，因此第一存储电容器电极ST1被氧化物层SIO覆盖。因此，通过图案化氧化物层SIO，第一存储电容器电极ST1被暴露出来，之后将氮化物层SIN沉积为覆盖第一存储电容器电极ST1。
通过在氮化物层SIN上形成第二存储电容器电极ST2，完成存储电容。结果，本发明提供了在相同基板上具有两种不同类型薄膜晶体管的薄膜晶体管基板，其中可通过氧化物层保护包括氧化物半导体材料的第二半导体层A2，以及可形成以较小尺寸具有更高量的存储电容。
虽然已经参照附图详细描述了本发明的实施方式，但是，所属领域技术人员将理解，本发明可以其他具体形式实施而不脱离本发明的技术精神或实质特征。因此，应当注意，前述实施方式在所有方面都仅是示例性的且不应视为对本发明的限制。本发明的范围由所附权利要求书限定，而非由本发明的具体描述限定。应认为在权利要求书的含义和范围内的所有变化或修改或其等同物都落在本发明的范围内。

Claims (11)

1.一种薄膜晶体管基板的制造方法，包括：
在基板上形成第一薄膜晶体管(T1)、第二薄膜晶体管(T2)和第一存储电容器电极(ST1)；
形成氧化物层(SIO)，所述氧化物层(SIO)覆盖所述第一薄膜晶体管(T1)和所述第二薄膜晶体管(T2)，并暴露出所述第一存储电容器电极(ST1)；
在所述氧化物层(SIO)上仅沉积氮化物层(SIN)，使用掩模工艺，仅将氮化物层(SIN)图案化以形成暴露出所述第一薄膜晶体管(T1)的第一漏极(D1)的第一像素接触孔(PH1)，所述氮化物层(SIN)覆盖所述第一存储电容器电极(ST1)；
在具有所述第一像素接触孔(PH1)的基板的整个表面上沉积金属层，使用掩模工艺，将金属层图案化以形成第二存储电容器电极(ST2)，同时形成辅助漏极(AD)以使其经由所述第一像素接触孔(PH1)和漏极接触孔(DH)接触所述第一漏极(D1)，其中所述第二存储电容器电极(ST2)与所述第一存储电容器电极(ST1)交叠；
形成覆盖所述第一薄膜晶体管(T1)、所述第二薄膜晶体管(T2)和所述第二存储电容器电极(ST2)的平坦层(PLN)；和
在所述平坦层(PLN)上形成像素电极(ANO)。
2.如权利要求1所述的方法，其中所述第一薄膜晶体管和所述第二薄膜晶体管是不同类型的晶体管。
3.如权利要求1所述的方法，其中所述第一薄膜晶体管(T1)包括：
第一半导体层(A1)；
第一栅极(G1)，其与所述第一半导体层(A1)的中间部分交叠；
第一源极(S1)，其接触所述第一半导体层(A1)的第一侧；和
所述第一漏极(D1)，其经由所述漏极接触孔(DH)接触所述第一半导体层(A1)的第二侧；
其中所述第一像素接触孔(PH1)穿过所述氮化物层(SIN)和所述氧化物层(SIO)并且通过所述漏极接触孔(DH)暴露出所述第一漏极(D1)；
其中所述像素电极(ANO)经由第二像素接触孔(PH2)接触所述辅助漏极(AD)，所述第二像素接触孔(PH2)穿过所述平坦层(PLN)而暴露出所述辅助漏极(AD)。
4.如权利要求2所述的方法，其中所述第二薄膜晶体管(T2)是用于选择像素的开关元件，
其中所述第一薄膜晶体管(T1)是用于提供视频数据至由所述第二薄膜晶体管(T2)选择的像素的驱动元件。
5.如权利要求1至4中任一项所述的方法，其中所述氧化物层(SIO)具有至少的厚度，
其中所述氮化物层(SIN)具有至的厚度。
6.如权利要求2所述的方法，其中所述第一薄膜晶体管具有顶部栅极结构，所述第二薄膜晶体管具有底部栅极结构。
7.如权利要求1所述的方法，其中在所述基板上形成所述第一薄膜晶体管(T1)、所述第二薄膜晶体管(T2)和所述第一存储电容器电极(ST1)包括：
在所述基板上形成第一半导体层(A1)，其包括多晶半导体材料；
形成栅极绝缘层(GI)，其覆盖所述第一半导体层(A1)；
在所述栅极绝缘层(GI)上形成第一栅极(G1)和第二栅极(G2)，所述第一栅极(G1)与所述第一半导体层(A1)交叠；
形成中间绝缘层(ILD)，其覆盖所述第一栅极(G1)和所述第二栅极(G2)；
在所述中间绝缘层(ILD)上形成第二半导体层(A2)，所述第二半导体层(A2)包括与所述第二栅极(G2)交叠的氧化物半导体材料；和
在所述中间绝缘层(ILD)上形成第一源极(S1)、第一漏极(D1)、第二源极(S2)、第二漏极(D2)和所述第一存储电容器电极(ST1)，
其中所述第二源极(S2)和所述第二漏极(D2)形成在所述第二半导体层(A2)上，
其中所述第一薄膜晶体管(T1)包括所述第一半导体层(A1)、所述第一栅极(G1)、所述第一源极(S1)和所述第一漏极(D1)，
其中所述第二薄膜晶体管(T2)包括所述第二半导体层(A2)、所述第二栅极(G2)、所述第二源极(S2)和所述第二漏极(D2)。
8.如权利要求7所述的方法，其中所述第一存储电容器电极(ST1)是与所述第二源极(S2)和所述第二漏极(D2)相同的层的一部分，且包括与所述第二源极(S2)和所述第二漏极(D2)相同的材料。
9.如权利要求7所述的方法，其中所述中间绝缘层(ILD)具有包括氮化物层和叠置在所述中间绝缘层(ILD)的氮化物层上的氧化物层的叠置结构，并且所述氧化物半导体材料直接设置在所述中间绝缘层(ILD)的氧化物层上。
10.如权利要求1至4中任一项所述的方法，所述薄膜晶体管基板被划分为显示区和非显示区，其中所述第二薄膜晶体管(T2)位于所述显示区中，所述第一薄膜晶体管(T1)和所述第一存储电容器电极(ST1)位于所述非显示区中。
11.如权利要求10所述的方法，其中所述第一存储电容器电极不与所述第一薄膜晶体管(T1)和所述第二薄膜晶体管(T2)交叠。
CN201610596661.4A 2015-12-28 2016-07-26 薄膜晶体管基板和使用该薄膜晶体管基板的显示器 Active CN106920802B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0187565 2015-12-28
KR1020150187565A KR102465559B1 (ko) 2015-12-28 2015-12-28 박막 트랜지스터 기판 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
CN106920802A CN106920802A (zh) 2017-07-04
CN106920802B true CN106920802B (zh) 2019-09-17

Family

ID=56235752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610596661.4A Active CN106920802B (zh) 2015-12-28 2016-07-26 薄膜晶体管基板和使用该薄膜晶体管基板的显示器

Country Status (5)

Country Link
US (1) US9954014B2 (zh)
EP (1) EP3188236A1 (zh)
JP (1) JP6401228B2 (zh)
KR (1) KR102465559B1 (zh)
CN (1) CN106920802B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229297B (zh) * 2016-09-18 2019-04-02 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
US10191345B2 (en) * 2016-11-01 2019-01-29 Innolux Corporation Display device
CN106935546B (zh) * 2017-04-12 2019-09-06 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN107680993B (zh) 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
US11152551B2 (en) * 2018-04-27 2021-10-19 Innolux Corporation Electronic device
KR102837792B1 (ko) * 2019-05-13 2025-07-23 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR102727809B1 (ko) * 2019-12-10 2024-11-07 엘지디스플레이 주식회사 폴더블 표시장치
KR102836372B1 (ko) * 2019-12-17 2025-07-18 엘지디스플레이 주식회사 표시장치 및 그 제조방법
JP7657767B2 (ja) * 2020-02-20 2025-04-07 株式会社ニコン トランジスタ、電子デバイス及びトランジスタの製造方法
KR20210110464A (ko) * 2020-02-28 2021-09-08 삼성디스플레이 주식회사 표시 장치
CN111785759B (zh) * 2020-07-17 2025-04-29 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US11895870B2 (en) 2020-07-17 2024-02-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN112713179A (zh) * 2020-12-30 2021-04-27 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3931547B2 (ja) * 2000-10-18 2007-06-20 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP3791338B2 (ja) 2001-02-08 2006-06-28 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに投射型表示装置
JP4613491B2 (ja) 2004-01-13 2011-01-19 セイコーエプソン株式会社 電気光学装置の製造方法
US7646367B2 (en) * 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR20120039947A (ko) * 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
KR101833235B1 (ko) * 2011-07-14 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
WO2013146216A1 (ja) * 2012-03-27 2013-10-03 シャープ株式会社 半導体装置、半導体装置の製造方法および表示装置
TW202414844A (zh) 2013-05-16 2024-04-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102023185B1 (ko) * 2013-07-08 2019-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6400961B2 (ja) * 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
CN105612608B (zh) * 2013-10-09 2019-12-20 夏普株式会社 半导体装置及其制造方法
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10903246B2 (en) * 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR102364636B1 (ko) * 2014-02-24 2022-02-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102457204B1 (ko) * 2015-08-27 2022-10-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Also Published As

Publication number Publication date
JP2017120893A (ja) 2017-07-06
US20170186781A1 (en) 2017-06-29
EP3188236A1 (en) 2017-07-05
KR102465559B1 (ko) 2022-11-11
US9954014B2 (en) 2018-04-24
CN106920802A (zh) 2017-07-04
KR20170077920A (ko) 2017-07-07
JP6401228B2 (ja) 2018-10-10

Similar Documents

Publication Publication Date Title
CN106920802B (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示器
CN106486495B (zh) 薄膜晶体管基板、显示器及其制造方法
CN204538024U (zh) 薄膜晶体管基板
CN106067466B (zh) 薄膜晶体管基板及其制造方法
CN204464286U (zh) 显示装置
CN104867921B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867932B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
US9947771B2 (en) Thin film transistor and method of fabricating the same
CN204464281U (zh) 薄膜晶体管基板
US7824952B2 (en) Display apparatus and method of manufacturing thereof
CN104867936B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867931B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867935B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
US20080197356A1 (en) Thin film transistor substrate and method of manufacturing the same
US7973317B2 (en) Array substrate for liquid crystal display and method for fabricating the same
CN107275334A (zh) 显示设备
CN101982884B (zh) 半导体器件及其制造方法
US7924355B2 (en) Liquid crystal display device
CN100369266C (zh) 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
US20080054267A1 (en) Display apparatus and manufacturing method of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant