CN101079626A - 部分共源－共栅锁相环结构 - Google Patents

Abstract

描述了部分共源－共栅锁相环结构的不同实施例。在一个实施例中，设备可以包括具有多个部分共源－共栅电路(206、914、924)的锁相环电路(1000)。可以配置多个部分共源－共栅电路(206、914、924)以降低来自接地电压和电源电压的相位噪声。

Description

部分共源-共栅锁相环结构

技术领域

本发明涉及一种包含锁相环电路的设备，特别涉及一种部分共源-共栅锁相环结构。

背景技术

经常将锁相环(PLL)电路用于降低噪声和改进整个电路的定时。对于诸如通信应用和视频处理应用之类的需要高速处理信息的的应用，整个电路的定时特别重要。当不同的系统部件引入噪声时，定时可能偏离系统时钟。

电源的变化可以增加噪声并对整个系统性能生成明显影响。传统PLL电路的几个缺点导致模拟元件中低电源抑制比(PSRR)。较低的PSRR导致PLL中处理应用不希望的较高相位噪声。因此，需要提供改进的PSRR的PLL电路。

发明内容

通过包含锁相环电路的设备而提供了解决方案。锁相环电路可以包含多个部分共源-共栅(cascode)电路。多个部分共源-共栅电路可以至少包括第一部分共源-共栅电路和第二共源-共栅电路。第一部分共源-共栅电路可以由第一偏置电压驱动并可以将其连接到接地电压。第二部分共源-共栅电路可以由第二偏置电压驱动并可以将其连接到电源电压。第一部分共源-共栅电路可以降低来自接地电压的相位噪声。第二部分共源-共栅电路可以降低来自电源电压的相位噪声。

附图说明

现在将参照附图的例子来描述本发明，在附图中：

图1图示了部分共源-共栅差分反相器压控振荡器(VCO)的一个实施例。

图2图示了VCO延迟单元的一个实施例。

图3图示了部分共源-共栅电路的一个实施例。

图4图示了图3的部分共源-共栅电路的等效电路的一个实施例。

图5图示了部分共源-共栅电路的一个实施例。

图6图示了图5的部分共源-共栅电路的等效电路的一个实施例。

图7图示了图2的VCO延迟单元的等效电路的一个实施例。

图8图示了图7的等效电路的时间延迟曲线的一个实施例。

图9图示了部分共源-共栅自偏置乘法器的一个实施例。

图10图示了PLL电路的一个实施例。

图11图示了图10的PLL电路的线性模型的一个实施例。

图12图示了定时图的一个实施例。

图13图示了环路滤波器的一个实施例。

具体实施方式

在这里已经阐明了许多特定细节以提供对实施例的全面理解。然而，本领域的熟练技术人员应该理解，没有这些特定细节也可以实现实施例。在其它例子中，没有具体描述充分公知的操作、部件和电路以不使实施例含糊不清。应该认识到这里公开的特定结构和功能细节是典型的而不必然地限制实施例的范围。

还值得指出的是任何提及“一个实施例”或“实施例”是指结合实施例描述的特别特征、结构或特性至少被包括在一个实施例中。在说明书的不同位置中措词“在一个实施例中”的出现不必地然全部涉及同一实施例。

可以将不同的实施例针对于包含部分共源-共栅差分反相器VCO和/或部分共源-共栅自偏置乘法器(PCSBM)的PLL电路结构。在不同的实现中，可以配置部分共源-共栅差分反相器VCO和PCSBM以便提供较低的PLL噪声、明显的PSRR改进、不需要大的开销电压损失(penalty)的较低电源电压的较高容差、帮助VCO匹配电流偏置的增大的输出阻抗、和/或VCO的增强的校准功能以补偿处理偏差并且为了处理补偿将结果存储在本地存储器中。

图1图示了部分共源-共栅差分反相器VCO 100的一个实施例。在不同实施例中，可以配置差分反相器VCO 100以在PLL电路结构中生成希望的输出频率F₀。如图所示，部分共源-共栅差分反相器VCO 100可以包含多个VCO延迟单元如VCO延迟单元102-1-4。在不同实现中，偏置电压(Vbp，Vbn)可以为部分共源-共栅VCO100中的每个VCO延迟单元102-1-4确定延迟量。例如，可以从耦合到部分共源-共栅差分反相器VCO的PCSBM接收偏置电压Vbp和偏置电压Vbn。应该认识到虽然为了举例示出了限定数量的VCO延迟单元，但对于给定实现可以使用更多数量或较少数量的VCO延迟单元。

在不同实施例中，可以配置VCO延迟单元以将特定的VCO延迟单元的电压输出为后续VCO延迟单元提供电压输入。例如。如图1所示，第一VCO延迟单元102-1的电压输出为第二VCO延迟单元102-2提供电压输入。第二VCO延迟单元102-2的电压输出为第三VCO延迟单元102-3提供电压输入。第三VCO延迟单元102-3的电压输出为第四VCO延迟单元102-4提供电压输入。将来自第四VCO延迟单元102-4的电压输出作为电压输入反馈到第一VCO延迟单元102-1并提供给差分放大器104。然而，不能将实施例限制在图1所描述的例子。

在不同实现中，将低通滤波器的输入电压(V_LPE)用于控制部分共源-共栅差分反相器VCO 100的振荡频率。由于将V_LPE作为自偏置输入以控制到部分共源-共栅差分反相器VCO 100的电流，通过差分电流漏极/源极对具有负载的电容(C_load)的全部差分VCO延迟单元104-1-4充电和放电。在不同实施例中，将输入电压转换为部分共源-共栅自偏置电路中的电流，该电流将被倍增并反射到每个完全的部分共源-共栅VCO。VCO中的每个完全的部分共源-共栅差分反相器在电流模式下操作，由于两端的部分共源-共栅拓扑，所以可以提供具有更好的PSRR和高共态抗噪性的更宽操作频率范围而没有较大的开销电压损失。其结果是获得相位噪声的改善。

图2图示了VCO延迟单元200的一个实施例。在不同实施例中，VCO延迟单元200可以包含由图1所示的部分共源-共栅差分反相器VCO 100实现的延迟单元102-1-4中的一个。不能将实施例限制在该情况。

在不同实施例中，例如VCO延迟单元200可以包含多个晶体管，如晶体管(M1-M10)202-1-10。每个晶体管可以包含诸如连接式FET(JFET)、金属氧化物半导体FET(MOSFET)或金属半导体FET(MESFET)的场效应晶体管(FET)、双极连接式晶体管(BJT)或合适的任何其它类型晶体管。晶体管可以包含n型或p型半导体材料并可以使用诸如MOS、互补MOS(CMOS)、双极型、双极型CMOS(BiCMOS)等等的不同基于硅的处理来制作。在一个实施例中，VCO延迟单元200可以包含n沟道晶体管(M1-M4)202-1-4和p沟道晶体管(M5-M10)202-5-10。VCO延迟单元200也可以包含多个负载电容，如第一负载电容(C_L1)204-1和第二负载电容(C_L2)204-2。

在不同实施例中，例如VCO延迟单元200可以包含诸如部分共源-共栅电路206-1-3之类的多个部分共源-共栅电路。如图2所示，第一部分共源-共栅电路206-1包含n沟道晶体管(M1)202-1和n沟道晶体管(M2)202-2。第二部分共源-共栅电路206-2包含p沟道晶体管(M5)202-5和p沟道晶体管(M7)202-7，第三部分共源-共栅电路206-3包含p沟道晶体管(M6)202-6和p沟道晶体管(M8)202-8。在该实施例中，由偏置电压Vbn驱动第一部分共源-共栅电路206-1的晶体管(M1)202-1和晶体管(M2)202-2。由偏置电压Vbp驱动第二部分共源-共栅电路206-2的晶体管(M5)202-5和晶体管(M7)202-7。同样由偏置电压Vbp驱动第三部分共源-共栅电路206-3的晶体管(M6)202-6和晶体管(M8)202-8。

在不同实施例中，可以将第一部分共源-共栅电路206-1连接到接地电压(Vss)。将第二部分共源-共栅电路206-2和第三部分共源-共栅电路206-3连接到电源电压(Vdd)。在这种实施例中，部分共源-共栅电路206-1-3可以实现到VCO延迟单元200两端(n和p)的部分共源-共栅拓扑以提供具有增加的PSRR和高的共模抗噪性而没有大的开销电压损失的较宽操作频率范围。例如，相对于接地电压(Vss)，第一部分共源-共栅电路206-1可以降低相位噪声并提供改进的PSRR。相对于电源电压(Vdd)第二部分共源-共栅电路206-2和第三部分共源-共栅电路206-3可以提供降低的相位噪声并提供改进的PSRR。在不同实现中，例如，接地电压(Vss)可以是几mV，电源电压(Vdd)可以是1.8V。然而，不能将实施例限制在图2所描述的例子。

图3图示了部分共源-共栅电路300的一个实施例。在不同实施例中，部分共源-共栅电路300可以包含或实现为图2所示的VCO延迟单元200的第一部分共源-共栅电路206-1。不能将实施例限制在该情况。

在一个实施例中，部分共源-共栅电路300包含串联到n沟道晶体管(M2)的n沟道晶体管(M1)。如图所示，将晶体管(M1)的源极连接到晶体管(M2)的漏极。由偏置电压Vbn1驱动晶体管(M1)的栅极，由偏置电压Vbn2驱动晶体管(M2)的栅极。在不同实施例中，可以将晶体管(M1)的栅极和晶体管(M2)的栅极连接在一起并由共偏置电压Vbn在单一节点驱动。

图4图示了图3所示的部分共源-共栅电路300的等效电路400的一个实施例。在不同实施例中，下述等式可以表示等效电路400的操作特性。

V_gs1＝-V₂

V₂＝I_o*r_2ds2

$I_o=g_{m1}(-I_o*r_{\mathrm{ds}2})+\frac{V_o}{r_{\mathrm{ds}1}}-I_o\frac{r_{\mathrm{ds}2}}{r_{\mathrm{ds}1}}$

$I_o(1+g_{m1}{r}_{\mathrm{ds}2}+\frac{r_{\mathrm{ds}2}}{r_{\mathrm{ds}1}})=\frac{V_o}{r_{\mathrm{ds}1}}$

$R_o=\frac{V_o}{I_o}$

$R_o=\frac{(1+g_{m1}{r}_{\mathrm{ds}2}+\frac{r_{\mathrm{ds}2}}{r_{\mathrm{ds}1}})}{r_{\mathrm{ds}1}}\≈g_{m1}{r}_{\mathrm{ds}2}{r}_{\mathrm{ds}1}$

对于上述等式，V_o是输出电压，I_o是输出电流，R_o是输出阻抗，g_m1是晶体管(M1)的小信号跨导，r_ds1是晶体管(M1)的漏源沟道电阻，r_ds2是晶体管(M2)的漏源沟道电阻。从而可以证明，可以将部分共源-共栅电路300的输出阻抗R_o大约提高晶体管(M1)的共栅电压增益乘以r_ds2而不需要大的开销电压损失。因此，例如可以将部分共源-共栅电路400用于降低噪声和改进PSRR。

图5图示了部分共源-共栅电路500的一个实施例。在不同实施例中，部分共源-共栅电路500可以包含或实现为图2所示的VCO延迟单元200的第二部分共源-共栅电路206-2。不能将实施例限制在该情况。

在一个实施例中，部分共源-共栅电路500包含串联到p沟道晶体管(M5)的p沟道晶体管(M7)。如图所示，将晶体管(M7)的源极连接到晶体管(M5)的漏极。由偏置电压Vbp1驱动晶体管(M7)的栅极，由偏置电压Vbp2驱动晶体管(M5)的栅极。在不同实施例中，可以将晶体管(M7)的栅极和晶体管(M5)的栅极连接在一起并由共偏置电压Vbp在单一节点驱动。

图6图示了图5所示的部分共源-共栅电路500的等效电路600的一个实施例。在不同实施例中，下述等式可以表示等效电路600的操作特性。

V_gs5＝-V₂

V₂＝I_o*r_ds5

$I_o=g_{m1}(-I_o*r_{\mathrm{ds}5})+\frac{V_o}{r_{\mathrm{ds}7}}-I_o\frac{r_{\mathrm{ds}5}}{r_{\mathrm{ds}7}}$

$I_o(1+g_{m5}{r}_{\mathrm{ds}5}+\frac{r_{\mathrm{ds}5}}{r_{\mathrm{ds}7}})=\frac{V_o}{r_{\mathrm{ds}7}}$

$R_o=\frac{V_o}{I_o}$

$R_o=\frac{(1+g_{m5}{r}_{\mathrm{ds}5}+\frac{r_{\mathrm{ds}5}}{r_{\mathrm{ds}7}})}{r_{\mathrm{ds}7}}\≈g_{m5}{r}_{\mathrm{ds}5}{r}_{\mathrm{ds}7}$

对于上述等式，V_o是输出电压，I_o是输出电流，R_o是输出阻抗，g_m5是晶体管(M5)的小信号跨导，r_ds5是晶体管(M5)的漏源沟道电阻，r_ds7是晶体管(M7)的漏源沟道电阻。从而可以表明，通过近似地用r_ds7乘晶体管(M5)的共栅电压增益而不需要大的开销电压损失就可以增加部分共源-共栅电路500的输出阻抗R_o。因此，例如可以将部分共源-共栅电路500用于降低噪声和改进PSRR。

再次参照图2，可以通过实现部分共源-共栅拓扑来增加VCO延迟单元200两端的小信号输出阻抗。在不同实现中，可以由晶体管(M1)的共栅电压增益提高VCO延迟单元200的n端的小信号阻抗，由晶体管(M5)的共栅电压增益提高VCO延迟单元200的p端的小信号阻抗。其结果是可以在两端改进PSRR而不需要能够导致较小公共输入模式范围的大开销电压。另外，可以从接地电源和电源两者实现相位噪声免疫的改进。

如图2所示，晶体管(M3)202-3可以接收电压输入Vin_p，晶体管(M4)202-4可以接收电压输入Vin_n。在不同实施例中，晶体管(M5)202-5和晶体管(M7)202-7可以作为晶体管(M3)202-3的电流源。当晶体管(M3)202-3不导通时，提供的电流不通过晶体管(M3)202-3。晶体管(M6)202-6和晶体管(M8)202-8可以作为晶体管(M4)202-4的电流源。当晶体管(M4)202-4不导通时，提供的电流不通过晶体管(M4)202-4。

在不同实施例中，晶体管(M3)202-3和晶体管(M4)202-4可以作为开关并确定VCO延迟单元200的实际延迟。例如，VCO延迟单元200提供的延迟可以是导通晶体管(M3)202-3与截止晶体管(M4)202-4之间的持续时间和当电压Vin_p与Vin_n相等时的持续时间。在这一点，可以激活下一个VCO延迟单元中的晶体管，并且可以将VCO延迟单元200的输出电压Vout_p和Vout_n作为输入电压Vin_p和Vin_n提供给下一个延迟单元。

在不同实施例中，第一负载电容(C_L1)204-1和第二负载电容(C_L2)204-2进行充电和放电以影响电压Vin_p和Vin_n，其中电压Vin_p和Vin_n上升和下降。例如，当晶体管(M3)202-3导通而晶体管(M4)202-4截止时，将影响第一负载电容(C_L1)204-1和第二负载电容(C_L2)204-2上的电荷。在不同实施例中，当晶体管(M3)202-3导通而晶体管(M4)202-4截止时，第一负载电容(C_L1)204-1充电而第二负载电容(C_L2)204-2放电。第一负载电容(C_L1)204-1的充电可以导致Vout_p由低(V_L)变为饱和态的高(V_H)。第二负载电容(C_L2)204-2的放电可以导致Vout_n由高(V_H)变为低(V_L)。如图2所示，可以可配置晶体管(M9)202-9和晶体管(M10)202-10以提供较小的开销电压以便当Vout_n与Vout_p交叉时防止晶体管(M3)202-3和晶体管(M4)202-4移离饱和态。

图7图示了图2中所示的VCO延迟单元200的等效电路700的一个实施例。如图所示，等效电路700包含负载电容(C_L)，当开截止开时由电流源(I)对该电容充电，而当开截止合时该电容放电以提供电流源(2I)。图8图示了等效电路700的时间延迟曲线800的一个实施例。不能将实施例限制在该情况。

在不同实施例中，下述等式可以表示等效电路700的操作特性。

由于C_L两端的电压溢出是

V_d＝dV_CL1-dV_CL2

${\mathrm{dV}}_{\mathrm{CL}1}=\frac{I_1}{C_{L1}}\mathrm{dt}$

${\mathrm{dV}}_{\mathrm{CL}2}=\frac{I_2}{C_{L2}}\mathrm{dt}$

V_d＝(V_H-dV_CL1)-(V_L-dV_CL2)

$V_d=(V_H-\frac{I_1}{C_{L1}}\mathrm{dt})-(V_L+\frac{I_2}{C_{L2}}\mathrm{dt})$

$V_d-V_H+V_L=-\frac{I_1}{C_{L1}}\mathrm{dt}-\frac{I_2}{C_{L2}}\mathrm{dt}$

I₁＝I₂＝I

C_L1＝C_L2＝C

$(V_H-V_L)-V_d=\frac{2I}{C}\mathrm{dt}$

$\mathrm{dt}=\frac{((V_H-V_L)-V_d)}{2}\frac{C}{I}$

$\frac{\mathrm{dt}}{\mathrm{dVlpf}}\frac{\mathrm{dVlpf}}{\mathrm{dI}}=\frac{((V_H-V_L)-V_d)}{2}\frac{C}{\frac{\mathrm{dI}}{\mathrm{dVlpf}}}$

$\frac{\mathrm{dt}}{\mathrm{dVlpf}}\frac{\mathrm{dVlpf}}{\mathrm{dI}}=\frac{((V_H-V_L)-V_d)C}{2\mathrm{\β}(V_{\mathrm{gs}}-V_{\mathrm{th}})}$

在不同实施例中，VCO操作可以基于自偏置乘法器(SBM)的跨导。例如，其中在SBM中 $I=\frac{\mathrm{\β}}{2}{(V_{\mathrm{gs}}-V_{\mathrm{th}})}^2$ 且V_gs＝V_lp，可以如下确定时间常数(t)：

$t=\frac{((V_H-V_L)-V_d)C}{g_{m\_\mathrm{lpf}}+g_{m\_\mathrm{Free}\_\mathrm{runf}}}$

如上述等式所表示，时间常数(t)是低通滤波器(LPF)跨导(g_{m_lpf})和自由运行(free run)跨导(g_{m_Free_runf})的函数。在不同实施例中，g_{m_Free_runf}是固定频率而不是LPF电压的函数，而g_{m_lpf}是动态的。

在不同实现中，VCO操作的频率可以基于包含多个VCO延迟单元的时间常数的总时间延迟(T)。例如，在包含3个VCO延迟单元的VCO中，可以如下确定总时间延迟(T)：

$\frac{T}{2}=t_1+t_2+t_3$

$\frac{T}{2}=\frac{{\mathrm{dt}}_1}{\mathrm{dVlpf}}\frac{\mathrm{dVlpf}}{\mathrm{dI}}+\frac{{\mathrm{dt}}_2}{\mathrm{dVlpf}}\frac{\mathrm{dVlpf}}{\mathrm{dI}}+\frac{{\mathrm{dt}}_3}{\mathrm{dVlpf}}\frac{\mathrm{dVlpf}}{\mathrm{dI}}$

$T=\frac{N((V_H-V_L)-V_d)C}{g_{m\_\mathrm{lpf}}+g_{m\_\mathrm{free}\_\mathrm{runf}}}$

在不同实施例中，为了在VCO上对于N个延迟单元具有调谐状态，将由乘法器电路对g_{m_Free_runf}进行倍增。

基于上述，在不同实施例中，可以如下表达VCO操作频率(F_VCO)和VCO传递函数的增益(K_VCO)：

$F_{\mathrm{VCO}}=\frac{1}{T}=\frac{(g_{m\_\mathrm{lpf}}+{\mathrm{Mg}}_{m\_\mathrm{free}\_\mathrm{runf}})}{N\left((V_H-V_L-V_d)\right)C}$

$K_{\mathrm{VCO}}=\frac{d{F}_{\mathrm{VCO}}}{{\mathrm{dV}}_{\mathrm{lpf}}}=\frac{{\mathrm{\β}}_{m\_\mathrm{lpf}}}{N\left((V_H-V_L-V_d)\right)C}$

然而不能将实施例限制在该情况。

图9图示了PCSBM 900的一个实施例。在不同实施例中，可配置PCSBM 900以便为图1的部分共源-共栅差分反相器VCO 100提供偏置电压Vbp和偏置电压Vbn。例如，PCSBM 900可以将来自低通滤波器(LPF)的输入电压转换为将被倍增并反射到每个完全的部分共源-共栅VCO的电流。不能将实施例限制在该情况。

如图9所示，PCSBM 900可以包含偏置生成器部分902和电流乘法器部分904。在不同实施例中，偏置生成器部分902可以接收来自LPF 906的输入并提供输出给电流乘法器部分904。LPF 906也可以提供输入给VCO校准单元908，VCO校准单元908提供输入给电流乘法器部分904。

在不同实施例中，例如PCSBM 900的偏置生成器部分902可以包含差分放大器910和诸如晶体管912-1-6之类的多个晶体管。例如在一个实施例中，PCSBM 900的偏置生成器部分902可以包含n沟道晶体管912-1及912-2和p沟道晶体管912-3-6。每个晶体管可以包含FET、BJT或任何其它类型的合适的晶体管。

在不同实施例中，例如PCSBM 900的偏置生成器部分902可以包含多个诸如部分共源-共栅电路914-1-3之类的部分共源-共栅电路。如图所示，部分共源-共栅电路914-1包含n沟道晶体管912-1和n沟道晶体管912-2，部分共源-共栅电路914-2包含p沟道晶体管912-3和p沟道晶体管912-5，以及部分共源-共栅电路914-3包含p沟道晶体管912-4和p沟道晶体管912-6。

在不同实施例中，可以将部分共源-共栅电路914-1连接到接地电压(Vss)。可以将部分共源-共栅电路914-2和部分共源-共栅电路914-3连接到电源电压(Vdd)。在这种实施例中，部分共源-共栅电路914-1-3可以实现部分共源-共栅拓扑以提供具有增加的PSRR和高共模抗噪性的较宽操作频率范围而没有大的开销电压损失。例如，相对于接地电压(Vss)，部分共源-共栅电路914-1可以降低相位噪声并提供改进的PSRR，相对于电源电压(Vdd)，部分共源-共栅电路914-2和部分共源-共栅电路914-3可以降低相位噪声并提供改进的PSRR。在不同实现中，例如，接地电压(Vss)可以是几mV，电源电压(Vdd)可以是1.8V。

在不同实施例中，例如PCSBM 900的电流乘法器部分904可以包含第一跨导(g_{m_lpf})916、第二跨导(g_{m_Free_runf})918、求和单元920以及诸如晶体管922-1-6之类的多个晶体管。例如，在一个实施例中，PCSBM 900的电流乘法器部分904可以包含n沟道晶体管922-1及922-2和p沟道晶体管922-3-6。每个晶体管可以包含FET、BJT或任何其它类型的合适的晶体管。

在不同实施例中，例如PCSBM 900的电流乘法器部分904可以包含多个诸如部分共源-共栅电路924-1-3之类的部分共源-共栅电路。如图所示，部分共源-共栅电路924-1包含n沟道晶体管922-1和n沟道晶体管922-2，部分共源-共栅电路924-2包含p沟道晶体管922-3和p沟道晶体管922-5，以及部分共源-共栅电路924-3包含p沟道晶体管922-4和p沟道晶体管922-6。

在不同实施例中，可以将部分共源-共栅电路924-1连接到接地电压(Vss)。可以将部分共源-共栅电路924-2和部分共源-共栅电路924-3连接到电源电压(Vdd)。在这种实施例中，部分共源-共栅电路924-1-3可以实现部分共源-共栅拓扑以提供具有增加的PSRR和高共模抗噪性的较宽操作频率范围而没有大的开销电压损失。例如，相对于接地电压(Vss)，部分共源-共栅电路924-1可以降低相位噪声并提供改进的PSRR。相对于电源电压(Vdd)，部分共源-共栅电路924-2和部分共源-共栅电路924-3可以降低相位噪声并提供改进的PSRR。在不同实现中，例如，接地电压(Vss)可以是几mV，电源电压(Vdd)可以是1.8V。

在不同实现中，PCSBM 900的部分共源-共栅电路914-1-3和部分共源-共栅电路924-1-3可以包含部分共源-共栅拓扑以提供具有增加的PSRR和高共模抗噪性的较宽操作频率范围而没有大的开销电压损失。在不同实施例中，可以配置PCSBM900的偏置生成器部分902和电流乘法器部分904以便彼此连接且与诸如部分共源-共栅差分反相器VCO 100之类的部分共源-共栅差分反相器VCO连接。在这种实施例中，部分共源-共栅差分反相器VCO 100和PCSBM 900可以实现完全的部分共源-共栅拓扑以确保改善PSRR。

在不同实施例中，如果压控电流源具有电压对电流的线性关系，那么可以如下表示传递关系：

I_d＝g_m(V_LPF)+g_m(V_{Free_run})

其中

$g_{m\_\mathrm{SB}}=\frac{d{I}_1}{{\mathrm{dV}}_{\mathrm{lpf}}}$

V_gs＝V_lpf

$I=\frac{\mathrm{\β}}{2}{(V_{\mathrm{gs}}-V_{\mathrm{th}})}^2$

$g_{m\_\mathrm{SB}}=\frac{{\mathrm{dI}}_1}{{\mathrm{dV}}_{\mathrm{lpf}}}$

$g_{m\_\mathrm{SBM}}=\frac{{\mathrm{dI}}_1}{d{V}_{\mathrm{lpf}}}+\frac{{\mathrm{dI}}_2}{d{V}_{\mathrm{Free}\_\mathrm{run}}}$

g_{m_SBM}＝g_{m_lpf}+(M×g_{m_Free_runf})

对于上述等式，g_{m_SB}是自偏置跨导，并且g_{m_SB}是自偏置乘法器跨导的跨导。在不同实施例中，将LPF电压转换为用于设置部分共源-共栅差分反相器VCO 100的操作频率的跨导g_{m_SBM}。

在不同实施例中，PCSBM 900可以提供几个诸如N²倍增范围之类的倍增范围。例如，在一个实施例中，PCSBM 900可以提供4位控制和16倍倍增范围。在不同实现中，通过对用于特定操作频率要求的PCSBM电流范围进行校准，PCSBM 900可以获得处理偏差的高容差。另外，模拟元件中的部分共源-共栅拓扑不需要大的开销电压就可以提供PSRR的改善。其结果是PCSBM 900可以提供较低相位噪声(例如VCO输出抖动)而没有大的开销电压损失和明显改进的低电源电压处理。

在不同实现中，在提供更好的PSRR和具有较低VCO增益(KVCO)的自校准电流设定范围的同时，PCSBM 900提供对温度变化、处理偏差和电源压降具有较低敏感性的必要偏置。可以配置PCSBM 900以便提供较低的PLL噪声、明显的PSRR改进、较低电源电压的较高容差而不需要大的开销电压损失、帮助对VCO的电流偏置进行匹配的增大的输出阻抗、和/或对处理偏差进行补偿的VCO的强化校准功能，并在本地存储器内为过程补偿而存储结果。

图10图示了PLL电路1000的一个实施例。在不同实施例中，PLL电路1000可以包含PFD 1002、PFD缓冲器1004、电荷泵1006、包括电容器(C1、C2)和电阻器(R1)的环路滤波器1008、LPF 1010(例如1/RC电路)，PCSBM 1012、VCO校准单元1014、VCO 1016，分频器1018、锁定检测1020和环路复位1022。不能将实施例限制在该情况。

在不同实现中，PFD 1002测定参考频率F_ref与来自分频器1018的分频输出信号F_o/N之间的相位和频率差。如果检测到差值，则PFD 1002向电荷泵1006发送误差信号Up、Down。误差信号的持续时间取决于PFD 1002检测到的相位和频率误差的量。

在不同实施例中，电荷泵1006接收误差信号Up、Down和控制电荷泵输出电流的参考偏置电压Vbp。由电荷泵1006生成的输出电流将环路滤波器1008的电容器(C1、C2)充电或放电到电压电平V_LPF。将电压水平V_LPF用作PCSBM 1012生成用于控制VCO 1016的输出频率F_o的参考信号Vbp、Vbn的参考。

在不同实施例中，PCSBM 1012可以包含或由图9的PCSBM 900实现，VCO 1016可以包含或由图1的部分共源-共栅差分反相器VCO 100实现。在这种实施例中，可以配置PLL电路1000以提供较低的PLL噪声、明显的PSRR改进、较低电源电压的较高容差而不需要大的开销电压损失、帮助对VCO的电流偏置进行匹配的增大的输出阻抗、和/或VCO的强化校准功能以补偿处理偏差，并在本地存储器内为处理补偿存储结果。

在不同实施例中，电荷泵1006可以包含如共同待审美国专利申请序列号11/186,000中描述的部分共源-共栅电荷泵。在这种实施例中，部分共源-共栅电荷泵可以实现公共电流结点和在输出的漏极和源极电流之间提供改进的电流匹配的高输出阻抗结构。其结果是，更好的漏极和源极电流的匹配改进了相位噪声和抖动以及在漏极电流输出和源极电流输出的匹配中处理和温度变化的容差。

虽然出于研究其动态行为的目的通常将PLL电路1000表示为非线性系统，但线性近似有助于理解PLL电路1000中的功能性和权衡(trade-off)。

图11图示了图10的PLL电路1000的线性模块1100的一个实施例。在不同实施例中，该模块的开环传递函数为：

$H\left(s\right)=K_{\mathrm{PD}}{K}_F\left(\frac{K_{\mathrm{VCO}}}{S}\right)---\left(1\right)$

其中K_PD是相位频率检测器增益，K_F是LPF增益以及 $K_{\mathrm{VCO}}=\frac{{\mathrm{\ω}}_{\mathrm{Max}}-{\mathrm{\ω}}_{\mathrm{Min}}}{V_{\mathrm{Max}}-V_{\mathrm{Min}}}$ 是每秒弧度的VCO传递函数的增益。V_Max和V_Min是VCO的最大和最小(ω_Max-ω_Min)输出频率的最大和最小输入控制电压。

将LPF的增益传递函数， $K_F=\frac{S{c}_{1}R+1}{S^2{c}_1{c}_{2}R+S(c_1+c_2)}$ 和PFD的增益传递函数 $K_{\mathrm{PD}}=\frac{I_p}{2\mathrm{\π}}$ (安/弧度)代入到式(1)得到：

$H\left(s\right)=\frac{I_P}{2\mathrm{\π}}\frac{K_{\mathrm{VCO}}}{S}\frac{S{C}_{1}R+1}{S^2{C}_1{C}_{2}R+S(C_1+C_2)}$

为了简化开环传递函数，将H(jω)的表达式以如下的标准形式表示：

$H\left(\mathrm{j\ω}\right)=\frac{I_p{K}_{\mathrm{VCO}}}{2\mathrm{\π}}\frac{\mathrm{j\ω}{C}_{1}R+1}{{\left(\mathrm{j\ω}\right)}^3{C}_1{C}_{2}R+{\left(\mathrm{j\ω}\right)}^2(C_1+C_2)}$

其中 $K=\frac{I_p{K}_{\mathrm{VCO}}}{2\mathrm{\π}}$ 是每秒弧度的开环增益。

下面，可以将H(jω)改写成如下的极坐标形式：

$H\left(\mathrm{j\ω}\right)=\frac{K|\mathrm{j\ω}{C}_{1}R+1|}{|-j{\mathrm{\ω}}^3{C}_1{C}_{2}R-{\mathrm{\ω}}^2(C_1+C_2)|}\∠({\tan }^{-1}\mathrm{\ω}{\mathrm{Rc}}_1-{\tan }^{-1}\frac{\mathrm{\ωR}{C}_1{C}_2}{C_1+C_2})$

其中幅度和相位为：

$\left|H\left(\mathrm{j\ω}\right)\right|=\left|\frac{I_P{K}_{\mathrm{VCO}}}{2\mathrm{\π}}\frac{\mathrm{j\ω}{c}_{1}R+1}{-j{\mathrm{\ω}}^3{c}_1{c}_{2}R+{\mathrm{\ω}}^2(c_1+c_2)}\right|$

可以将开环的极点和零点定义为：

s³c₁c₂R+s²(c₁+c₂)

P₁＝0

P₂＝0

$P_3=\frac{c_1+c_2}{c_1{c}_{2}R}$

$Z_1=\frac{1}{c_{1}R}$

可以将由极点和零点引起的传播延迟定义为：

$t_{\mathrm{Pd}}=\frac{1}{P_3}=\frac{c_1{c}_{2}R}{c_1+c_2}$

$t_{\mathrm{dZ}}=\frac{1}{Z_1}=c_{1}R$

简单的模块闭环传递函数是：

φ_O＝(φ_in-φ_Oβ)H(S)

其中H(S)是系统的开环传递函数，β是环路分割系数：

${\mathrm{\φ}}_O=({\mathrm{\φ}}_{\mathrm{in}}-{\mathrm{\φ}}_O\mathrm{\β})K_{\mathrm{PD}}{K}_F\left(\frac{K_{\mathrm{VCO}}}{S}\right)$

${\mathrm{\φ}}_O(1+\mathrm{\β}{K}_{\mathrm{PD}}{K}_F\left(\frac{K_{\mathrm{VCO}}}{S}\right))={\mathrm{\φ}}_{\mathrm{in}}{K}_{\mathrm{PD}}{K}_F\left(\frac{K_{\mathrm{VCO}}}{S}\right)$

$H\left(s\right)=\frac{{\mathrm{\φ}}_O}{{\mathrm{\φ}}_{\mathrm{in}}}=\frac{K_{\mathrm{PD}}{K}_F\left(\frac{K_{\mathrm{VCO}}}{S}\right)}{(1+\mathrm{\β}{K}_{\mathrm{PD}}{K}_F\left(\frac{K_{\mathrm{VCO}}}{S}\right))}$

将LPF的传递函数 $K_F=\frac{S{c}_{1}R+1}{S^2{c}_1{c}_{2}R+S(c_1+c_2)}$ 代入到H(s)中得到：

$H\left(s\right)=\frac{V_O}{V_{\mathrm{in}}}=\frac{K_{\mathrm{PD}}{K}_{\mathrm{VCO}}\frac{S{c}_{1}R+1}{S^2{c}_1{c}_{2}R+S(c_1+c_2)}}{S+\mathrm{\β}{K}_{\mathrm{PD}}{K}_{\mathrm{VCO}}\frac{S{c}_{1}R+1}{S^2{c}_1{c}_{2}R+S(c_1+c_2)}}$

$H\left(s\right)=\frac{V_O}{V_{\mathrm{in}}}=\frac{K_{\mathrm{PD}}{K}_{\mathrm{VCO}}\frac{S{c}_{1}R+1}{S^2{c}_1{c}_{2}R+S(c_1+c_2)}}{S+\mathrm{\β}{K}_{\mathrm{PD}}{K}_{\mathrm{VCO}}\frac{S{c}_{1}R+1}{S^2{c}_1{c}_{2}R+S(c_1+c_2)}}$

$H\left(s\right)=\frac{V_O}{V_{\mathrm{in}}}=\frac{K_{\mathrm{PD}}{K}_{\mathrm{VCO}}(S{c}_{1}R+1)}{S^3{c}_1{c}_{2}R+S^2(c_1+c_2)+\mathrm{\β}{K}_{\mathrm{PD}}+K_{\mathrm{VCO}}\left(S{c}_{1}R\right)+K_{\mathrm{VCO}}\mathrm{\β}{K}_{\mathrm{PD}}}$

将PFD的传递函数 $K_{\mathrm{PD}}=\frac{I_p}{2\mathrm{\π}}$ 代入到H(s)得到：

$H\left(s\right)=\frac{K_{\mathrm{VCO}}\frac{I_P}{2\mathrm{\π}}(S{c}_{1}R+1)}{S^3{c}_1{c}_{2}R+S^2(c_1+c_2)+\mathrm{\β}\frac{I_P}{2\mathrm{\π}}{K}_{\mathrm{VCO}}\left(S{c}_{1}R\right)+K_{\mathrm{VCO}}\mathrm{\β}\frac{I_P}{2\mathrm{\π}}}$

将分子和分母除以RC₁得到：

$H\left(s\right)=\frac{K_{\mathrm{VCO}}\frac{I_P}{2\mathrm{\π}}(S{c}_{1}R+1)}{S^3{c}_1{c}_{2}R2\mathrm{\π}+S^2(c_1+c_2)2\mathrm{\π}+\frac{I_P}{N}{K}_{\mathrm{VCO}}\left(S{c}_{1}R\right)}$

通过除去极点和零点可以将H(s)的表达式表示为标准形式以得到：

$H\left(s\right)=\frac{K_{\mathrm{VCO}}{I}_P(S+\frac{1}{c_{1}R})}{c_{2}2\mathrm{\π}(S^3+S^2(\frac{1}{c_{2}R}+\frac{1}{c_{1}R})+S\frac{K_{\mathrm{VCO}}}{N}\frac{I_P}{2\mathrm{\π}{\mathrm{Nc}}_2}+\frac{I_P{K}_{\mathrm{VCO}}}{2\mathrm{\πNR}{c}_1{c}_2})}$

可以将闭环传递函数的分母转换为如下的控制理论形式：

$H\left(s\right)=\frac{K(S+z_1)}{(S+P_1)(S+P_2)(S+P_3)}=\frac{K(S+z_1)}{(S+P_1)(S+\mathrm{\α}-\mathrm{j\β})(S+\mathrm{\α}+\mathrm{j\β})}$

$H\left(s\right)=\frac{K(S+z_1)}{(S+P_1)(S^2+2\mathrm{S\α}+({\mathrm{\α}}^2+{\mathrm{\β}}^2)}$

$H\left(s\right)=\frac{K(S+z_{.1})}{(S+P_1)(S+2{\mathrm{\ζ\ω}}_{n}S+{\mathrm{\ω}}_n^2)}=\frac{K_{z_{.1}}(\frac{S}{z_{.1}}+1)}{P_1(\frac{S}{P_1}+1){\mathrm{\ω}}_n^2({\left(\frac{S}{{\mathrm{\ω}}_n}\right)}^2+2\mathrm{\ζ}\frac{S}{{\mathrm{\ω}}_n}+1)}$

可以将作为ω函数的相位如下定义：

$\mathrm{\θ}\left(\mathrm{\ω}\right)={\tan }^{-1}\frac{\mathrm{\ω}}{z_1}-{\tan }^{-1}\frac{\mathrm{\ω}}{P_1}{\tan }^{-1}\frac{2\mathrm{\ξ}\frac{\mathrm{\ω}}{{\mathrm{\ω}}_n}}{1-\frac{\mathrm{\ω}}{{\mathrm{\ω}}_n}}$

其中ω_n＝α²+β²是二次因数的角频率， $\mathrm{\ξ}=\frac{{{\mathrm{\ω}}_n}^2}{{2\mathrm{\ω}}_n}$ 是二次项的衰减系数。

图12图示了定时图1200的一个实施例。如图所示，可以假定在任一给定频率中输入相位θ_Vin和输出(反馈)相位θ_Fb变化不大，其中θ_Fb＝θ_Vout/N。不能将实施例限制在该情况。

图13图示了环路滤波器1300的一个实施例。在不同实施例中，可以将小信号分析用于计算C₁、C₂和R的值。在这种分析中，可以将流入低通滤波器(例如图10的LPF 1010)的平均电荷定义为：

$I_{\mathrm{avg}}=\frac{{\mathrm{\Δ\φ}}_{\mathrm{IN}}}{2\mathrm{\π}}{I}_{\mathrm{ch}}$

其中：

I_avg＝K_pd(φ_IN2-φ_IN1)＝K_pdΔφ_IN以及

$K_{\mathrm{pd}}=\frac{I_{\mathrm{ch}}}{2\mathrm{\π}}$

为了简化闭环传递函数，假定C₂等于0，将H(jω)的表达式表示为如下的标准形式：

$H\left(\mathrm{j\ω}\right)=\frac{K_{\mathrm{PD}}{K}_{\mathrm{VCO}}(S{c}_{1}R+1)}{S^2+S\frac{K_{\mathrm{PD}}{K}_{\mathrm{VCO}}R}{N}+\frac{K_{\mathrm{PD}}{K}_{\mathrm{VCO}}}{N{C}_1}}$

接下来，对于由 $T_1=\frac{1}{{\mathrm{\ω}}_n}$ 给定的相位或频率变化的希望完全环瞬时调整时间，可以由 ${\mathrm{\ω}}_n=\frac{K_{\mathrm{PD}}{K}_{\mathrm{VCO}}}{N{C}_1}$ 来定义C₁，而由 $\mathrm{\ζ}=\frac{{\mathrm{\ω}}_n}{2}R{C}_1$ 定义R。

最后，可以将C₂设定在C₁大小的二十分之一附近以最小化干扰信号。需要指出的是不应选择非常接近ω_c的ω_n，否则抽样反馈环路各处的延迟将引起相位容限(margin)的损失并使系统进入不稳定状态。因此，为了具有良好的相位容限应该保持 ${\mathrm{\ω}}_n\≤\frac{{\mathrm{\ω}}_c}{10}.$

对于环路滤波器，开始可以假定C₂等于0以简化环路滤波器传递函数。在二阶环路滤波器中，虽然将电容器C₂用于阻止Ic_p×R在VCO的输入端引起电压跳变，但C₂可以导致在VCO的输出端的频率跳变。用于使VCO达到正确频率的大部分电压由环路滤波器中的C₁提供。通常，将C₂设定为C₁的二十分之一左右或更多。

${H\left(s\right)}_{\mathrm{LPF}}=(R+\frac{1}{S{C}_1})\left|\right|\left(\frac{1}{S{C}_2}\right)=\left(\frac{S{C}_{1}R+1}{S^2{C}_1{C}_{2}R+S{C}_2+S{C}_1}\right)$

V_{in_VCO}＝H(S)×I_PDI

其中 $H{\left(s\right)}_{\mathrm{LPF}}=\frac{S{C}_{1}R+1}{S^2{C}_1{C}_{2}R+S(C_2+C_1)},$ 极点和零点将是

s³c₁c₂R+s²(c₁+c₂)

P₁＝0

P₂＝0

$P_3=\frac{c_1+c_2}{c_1{c}_{2}R}$

$Z_1=\frac{1}{c_{1}R}$

可以将由极点和零点引起的传播延迟定义为： $t_{\mathrm{Pd}}=\frac{1}{P_3}=\frac{c_1{c}_{2}R}{c_1+c_2},$ 也可以将其称为时间常数。

$t_{\mathrm{dZ}}=\frac{1}{Z_1}=c_{1}R$

接下来，可以将H(jω)写成如下的极坐标形式：

$H\left(\mathrm{jw}\right)=\left|\frac{\sqrt{{\left(\mathrm{\ω}{C}_{1}R\right)}^2+1^2}}{\sqrt{{\left(\mathrm{\ω}{C}_2{C}_{1}R\right)}^2+{\left(\mathrm{\ω}(C_2+C_1)\right)}^2}}\right|\∠{\tan }^{-1}\mathrm{\ω}{C}_{1}R-{\tan }^{-1}\frac{c_1{c}_{2}R}{c_1+c_2}$

其中LPF的幅值和相位是：

$\left|H{\left(S\right)}_{\mathrm{LPF}}\right|=\left|\frac{\sqrt{{\left(\mathrm{\ω}{C}_{1}R\right)}^2+1^2}}{\sqrt{{\left(\mathrm{\ω}{C}_2{C}_{1}R\right)}^2+{\left(\mathrm{\ω}(C_2+C_1)\right)}^2}}\right|$

$\mathrm{\θ}\left(\mathrm{\ω}\right)={\tan }^{-1}\mathrm{\ω}{C}_{1}R-{\tan }^{-1}\frac{c_1{c}_{2}R}{c_1+c_2}$

在不同实施例中，可以将闭环状态的关键等式表达如下：

$K_0=\frac{I_{\mathrm{CP}}{K}_{\mathrm{VCO}}R}{2\mathrm{\πN}}$

${\mathrm{\ω}}_n=\sqrt{\frac{I_{\mathrm{CP}}{K}_{\mathrm{VCO}}}{2\mathrm{\πN}{C}_1}}$

${\mathrm{\ω}}_Z=\frac{1}{C_{1}R}$

${\mathrm{\ω}}_C=\frac{C_1+C_2}{R{C}_1{C}_2}$

$\mathrm{\ξ}=\sqrt{\frac{I_{\mathrm{CP}}{K}_{\mathrm{VCO}}{R}^2{C}_1}{8\mathrm{\πN}}}$

$T_L=\frac{1}{{\mathrm{\ω}}_n}$

不应将实施例限制在该情况。

Claims (15)

1.一种设备，包含：

包含多个部分共源-共栅电路(206；914)的锁相环电路(1000)，所述多个部分共源-共栅电路(206；914)至少包括第一部分共源-共栅电路(206-1；914-1)和第二部分共源-共栅电路(206-2；914-2)，所述第一部分共源-共栅电路(206-1；914-1)由第一偏置电压驱动并将其连接到接地电压，所述第二部分共源-共栅电路(206-2；914-2)由第二偏置电压驱动并将其连接到电源电压。

其中所述第一部分共源-共栅电路(206-1；914-1)用于降低来自所述接地电压的相位噪声，而所述第二部分共源-共栅电路(206-2；914-1)用于降低来自所述电源电压的相位噪声。

2.权利要求1所述的设备，其中所述第一部分共源-共栅电路(206-1；914-1)用于提供输出阻抗以降低来自所述接地电压的所述相位噪声。

3.权利要求1所述的设备，其中所述第二部分共源-共栅电路(206-2；914-2)用于提供输出阻抗以降低来自所述电源电压的所述相位噪声。

4.权利要求1所述的设备，其中所述第一部分共源-共栅电路(206-1；914-1)包含多个n沟道晶体管(202-1，202-2；912-1，912-2)，所述第二部分共源-共栅电路(206-2；914-2)包含多个p沟道晶体管(202-5，202-7；912-3，912-5)。

5.权利要求1所述的设备，其中所述多个部分共源-共栅电路(206；914)包含由所述第二偏置电压驱动的第三部分共源-共栅电路(206-3；914-3)。

6.权利要求5所述的设备，其中所述第三部分共源-共栅电路(206-3；914-3)包含多个p沟道晶体管(202-6，202-8；912-4，912-6)。

7.权利要求1所述的设备，所述锁相环电路包含包括所述多个部分共源-共栅电路(206)的压控振荡器(100)。

8.权利要求7所述的设备，所述压控振荡器(100)包含多个延迟单元(200)。

9.权利要求8所述的设备，其中至少一个所述多个延迟单元(200)用于给所述多个延迟单元中的另一个提供作为电压输入的电压输出。

10.权利要求7所述的设备，所述压控振荡器(100)从自偏置乘法器接收所述第一偏置电压和所述第二偏置电压。

11.权利要求7所述的设备，所述压控振荡器(100)包含用于充电和放电以提供延迟的第一负载电容和第二负载电容。

12.权利要求1所述的设备，所述锁相环电路包含包括所述多个部分共源-共栅电路(914)的自偏置乘法器(900)。

13.权利要求12所述的设备，所述自偏置乘法器(900)包含偏置生成器部分(902)，所述偏置生成器部分(902)包含所述多个部分共源-共栅电路(914)。

14.权利要求12所述的设备，所述自偏置乘法器(900)包含电流乘法器部分(904)，所述电流乘法器部分(904)包含所述多个部分共源-共栅电路(924)。

15.权利要求12所述的设备，所述自偏置乘法器(900)向压控振荡器提供所述第一偏置电压和所述第二偏置电压。

Images