CN101047126A - 低介电常数膜的损伤修复方法、半导体制造装置、存储介质 - Google Patents
低介电常数膜的损伤修复方法、半导体制造装置、存储介质 Download PDFInfo
- Publication number
- CN101047126A CN101047126A CNA2007100915246A CN200710091524A CN101047126A CN 101047126 A CN101047126 A CN 101047126A CN A2007100915246 A CNA2007100915246 A CN A2007100915246A CN 200710091524 A CN200710091524 A CN 200710091524A CN 101047126 A CN101047126 A CN 101047126A
- Authority
- CN
- China
- Prior art keywords
- dielectric constant
- low dielectric
- constant film
- plasma
- radicals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10P95/00—
-
- H10P50/242—
-
- H10P50/267—
-
- H10W20/071—
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
在叠层有例如SiOCH膜的绝缘膜的基板中,对由等离子体进行蚀刻和灰化而脱离了C元素的损伤层进行修复,该绝缘膜由含有硅、碳、氧和氢的低介电常数膜构成。使C8H18O2气体热分解,其结构式为(CH3)3COOC(CH3)3,生成CH3自由基,对该SiOCH膜供给CH3自由基,使CH3基与脱离了C元素的损伤层结合。
Description
技术领域
本发明涉及对含有硅、碳、氧和氢的低介电常数膜的由等离子体等而脱离了碳的损伤膜进行修复的技术。
背景技术
半导体装置每年都有高集成化的趋势,为了与在半导体晶片(以下称为晶片)等基板上形成的图案的微细化相对应,抗蚀剂材料和曝光技术的改进得以发展,抗蚀剂掩模的开口尺寸也相应减小。
另一方面,为了实现高集成化,装置的结构多层化,但为了提高运行速度,必须减少寄生电容,因此对于绝缘膜例如层间绝缘膜,也进行低介电常数膜的材料的开发。作为该低介电常数膜之一,例如可以列举出具有Si-C键的被称为多孔MSQ(甲基氢倍半硅氧烷:Methyl-hydrogen-Silses-Quioxane)膜等的SiOCH膜。
该SiOCH膜例如埋入有铜配线,所以将抗蚀剂掩模和硬质掩模用作用于蚀刻的掩模,例如由CH4气体等离子体化后的等离子体进行蚀刻,然后由氧气等离子体化后的等离子体进行抗蚀剂掩模的灰化处理(ashing)。图14示意性的表示这种方式,100是SiOCH膜,101是抗蚀剂掩模,102是硬质掩模。
此外,在对SiOCH膜100进行蚀刻或灰化等的等离子体处理的情况下,在暴露于等离子体的SiOCH膜100的露出面,即凹部的侧壁和底面上,例如由等离子体切断Si-C键,使C从膜中脱离。由于脱离了C而形成不饱和键的Si的状态不稳定,所以随后与例如大气中的水分等结合而形成Si-OH。
通过这样的等离子体处理,在SiOCH膜100的露出面上形成损伤层103,由于该损伤层103中的含碳量降低,所以其介电常数下降。由于配线图案的线宽的微细化和配线层、绝缘层的薄膜化的进展,表面部对于晶片W整体影响的比例增大,即使是表面部,由于其介电常数的下降,也将成为使半导体装置的特性偏离设计值的主要原因之一。
另一方面,作为解决这一问题的方法,已知有专利文献1所述的技术。该技术使用由Si-Si键和Si-CH3键构成的硅氮烷系化合物,对由干式蚀刻生成的OH基构成的损伤层进行表面改性。但是该技术是置换OH基的H和上述硅氮烷系化合物的表面改性,由于没有回到进行等离子体处理前的状态,所以介电常数与设计值发生偏离。并且,由于上述硅氮烷系化合物的分子大,所以通过与H置换而与膜的表面结合的分子会产生空间位阻,分子不能渗透到膜的内部,改性不能进行到膜的内部。
专利文献1:日本特开2005-340288((0010,0028))
发明内容
本发明鉴于上述问题而提出,其目的在于提供一种在叠层由含有硅、碳、氧和氢的低介电常数膜构成的绝缘膜的基板中,对由等离子体等实施处理而脱离了C的损伤层进行修复。
本发明的低介电常数膜的损伤修复方法的特征在于,包括:
向CH3自由基生成用气体供给能量,生成CH3自由基的工序;和
向含有硅、碳、氧和氢且具有脱离了碳的损伤层的低介电常数膜供给CH3自由基,使CH3与上述损伤层结合的修复工序。
生成CH3自由基的工序的特征在于:该工序是使CH3自由基生成用气体热分解的工序。
低介电常数膜受到损伤形成损伤层的损伤层混入工序的特征在于:该工序是将低介电常数膜暴露于等离子体的工序。
低介电常数膜暴露于等离子体的工序的特征在于:该工序是用于在低介电常数膜上形成凹部的蚀刻工序和/或用于对形成于低介电常数膜上方的由有机膜构成的抗蚀剂膜进行灰化的灰化工序。
形成有低介电常数膜的被处理体的特征在于:从低介电常数膜受到损伤形成损伤层的损伤层混入工序至修复工序,均置于真空气氛中。
损伤层混入工序和修复工序在同一处理容器内进行。
CH3自由基生成用气体的特征在于:该气体是选自二叔烷基过氧化物((CH3)3COOC(CH3)3)、甲烷(CH4)、偶氮甲烷((CH3)2N2或(CH3)3N)、2,2′-偶氮二异丁腈((CH3)2C(CN)N=N(CN)C(CH3)2)、二甲胺((CH3)2NH)和新戊烷(C(CH3)4)中的气体。
本发明的半导体制造装置的特征在于:
包括:处理容器;
设置在该处理容器内,用于载置被处理体的载置台;
用于对上述处理容器内进行真空排气的单元;和
用于向CH3自由基生成用气体供给能量生成CH3自由基,并将该CH3自由基供给至载置于上述装置台上的被处理体的单元,
通过在上述被处理体上形成的含有硅、碳、氧和氢的低介电常数膜的脱离了碳的损伤层与CH3结合而进行修复。
用于向被处理体供给CH3自由基的单元的特征在于:该单元是用于使CH3自由基生成用气体热分解的单元。
用于向被处理体供给CH3自由基的单元的特征在于:具有用于从被处理体的侧面向被处理体供给含有CH3自由基的气体的供给口。
用于向被处理体供给CH3自由基的单元的特征在于:与载置台相对设置,具有供给CH3自由基生成用气体的供给部。
此外,本发明的半导体制造装置的特征在于:
包括:向上述处理容器内供给等离子体处理用气体的单元;和
使等离子体处理用气体在上述处理容器内等离子体化的单元,
由等离子体对被处理体进行等离子体处理,然后对由该等离子体处理而受到损伤的低介电常数膜的损伤层进行修复。
进一步,本发明的半导体制造装置的特征在于:
包括:与上述处理容器不同的等离子体处理用处理容器:
向该等离子体处理用处理容器内供给等离子体处理用气体的单元;
使等离子体处理用气体在上述等离子体处理用处理容器内等离子体化的单元;
连接用于对损伤层进行修复的处理容器和等离子体处理用处理容器的真空气氛的搬送室;和
设置在该搬送室内,用于在等离子体处理用处理容器和用于对损伤层进行修复的处理容器之间搬送被处理体的搬送单元,
由等离子体对被处理体进行等离子体处理,然后对由该等离子体处理而受到损伤的低介电常数膜的损伤层进行修复。
等离子体处理的特征在于:该处理是用于在低介电常数膜上形成凹部的蚀刻工序和/或用于对形成于低介电常数膜上方的由有机膜构成的抗蚀剂膜进行灰化的灰化工序。
本发明的存储介质存储有在用于对形成于被处理体上的含有硅、碳、氧和氢的低介电常数膜的脱离了碳的损伤层进行修复的装置中使用的计算机程序,其特征在于:上述程序被组成步骤组,使得实施上述修复方法。
发明效果
本发明对于含有硅、碳、氧和氢的低介电常数膜中的脱离了C的损伤层,通过供给CH3自由基,使C结合而修复损伤层,能够抑制膜质量的下降。并且,例如对多孔膜,能够从表面部深入到深处进行修复,并由于CH3自由基的寿命长,所以能够对基板进行面内均匀性高的修复处理。
附图说明
图1是表示本发明的等离子体处理装置一个示例的纵截面图。
图2是表示本发明的等离子体处理装置一个示例的横截面图。
图3是表示本发明中用于生成CH3自由基的装置的一个示例的示意图。
图4是表示本发明的等离子体处理中使用的晶片W的结构和各等离子体处理的图。
图5是考虑本发明的修复工序中反应机理一个示例的概念图。
图6是表示本发明中使用的半导体制造装置一个示例的概念图。
图7是表示本发明中自由基处理装置一个示例的概念图。
图8是供本发明实验的晶片W的概念图。
图9是表示本发明实验例1的结果的图。
图10是表示本发明实验例2的结果的图。
图11是表示本发明实验例3的结果的图。
图12是表示本发明实验例4的结果的图。
图13是表示本发明实验例5的结果的图。
图14是现有的等离子体处理中晶片W的示意图。
符号说明
2:等离子体处理装置;21:处理室;3:载置台;31:下部电极;4:上部电极:54:SiOCH膜:57:凹部;60:损伤层;63:气体加热部;80:等离子体处理装置;81:自由基处理装置
具体实施方式
下面,使用图1和图2对实施本发明的修复方法的装置的一个示例进行说明。该装置构成为,在能够对基板进行蚀刻和灰化的等离子体处理装置2中,附加能够对SiOCH膜进行修复的功能。图1所示的等离子体处理装置2例如包括:处理室21,由内部为密闭空间的真空腔室构成的等离子体处理室;配置于该处理室21内的底面中央的载置台3;和在载置台3的上方与该载置台3相对设置的上部电极4。
上述处理室21电接地,并且处理室21底面的排气口22通过排气管24与作为真空排气单元的排气装置23连接。该排气装置23上连接有未图示的压力调整部,该压力调整部根据来自后述的控制部2A的信号,对处理室21内进行真空排气,维持希望的真空度。处理室21的壁面上设置有晶片W的搬送口25,该搬送口25能够由闸阀26进行开关。
处理室21的内壁上安装有加热器模块,将处理室21的内壁保持在例如60℃以上的高温,使得氟代烃等附着物不会堆积,但这里予以省略。
载置台3由下部电极31和从下方支承该下部电极31的支承体32构成,隔着绝缘部件33配置于处理室21的底面。在载置台3的上部配置有静电卡盘34,将晶片W通过该静电卡盘34载置于载置台3。静电卡盘34由绝缘材料构成,在该静电卡盘34的内部设置有与高压直流电源35连接的电极箔36。通过从高压直流电源35向电极箔36施加电压,在静电卡盘34的表面产生静电,使载置于载置台3的晶片W被静电卡盘34所静电吸附。静电卡盘34上设置有用于将后述的侧面(back side)气体放出至静电卡盘34上部的贯通孔34a。
载置台3内形成有流通规定制冷剂(例如现有公知的氟系流体、水等)的制冷剂流路37,通过制冷剂流过该制冷剂流路37而冷却载置台3,通过该载置台3将载置在载置台3上的晶片W制冷到希望的温度。并且,下部电极31上安装有未图示的温度传感器,由该温度传感器经常监视下部电极31上的晶片W的温度。
并且,在载置台3的内部设置有气体流路38,供给作为侧面气体的He(氦)气等热传导性气体,该气体流路38在载置台3的上面多处开口。这些开口部与设在静电卡盘34上的上述贯通孔34a连通,如果对气体流路38供给侧面气体,则该侧面气体通过贯通孔34a向静电卡盘34的上部流出。该侧面气体在静电卡盘34与载置在静电卡盘34上的晶片W的整个间隙均匀地扩散,能够提高该间隙的热传导性。
上述下部电极31通过高通滤波器(HPF)3a接地,并且与第二高频对应的高频例如2MHz的高频电源31a通过匹配器31b与下部电极31连接。
并且,在下部电极31的外周边缘配置有包围静电卡盘34的聚焦环39,在产生等离子体时,通过聚焦环39将等离子体聚集到载置台3上的晶片W上。
上部电极4形成为中空状,在其下面例如均等地分散形成有用于向处理室21内分散供给处理气体的多个孔41,构成气体喷头。并且,在上部电极4的上面中央设置有气体导入管42,该气体导入管42隔着绝缘体27贯通处理室21的上面中央。并且该气体导入管42在上游侧分支成4根,形成分支管42A~42D,经由阀43A~43D和流量控制部44A~44D与气体供给源45A~45D连接。后述的气体导入管42E经由阀43E和流量控制部44E与气体供给源45E连接。
该阀43A~43E、流量控制部44A~44E构成气体供给系46,根据来自后述的控制部2A的信号,对各气体供给源45A~45E的气体流量和供给断开进行控制。并且,分支管42A~42D、气体供给系46和各气体供给源45A~45D构成供给等离子体处理用气体的单元。
上部电极4通过低通滤波器(LPE)47接地,并且频率高于第二高频电源31a例如60MHz的第一高频的高频电源4a通过匹配器4b与该上部电极4连接。
来自连接于上部电极4的高频电源4a的高频,相当于第一高频,用于使处理气体等离子体化。来自连接于下部电极31的高频电源31a的高频,相当于第二高频,通过对晶片W施加偏置电压,将等离子体中的离子引入晶片W的表面。该上部电极4和高频电源31构成使等离子体处理用气体等离子体化的单元。此外,高频电源4a和31a与控制部2A连接,根据控制信号,控制供给至上部电极4和高频电源31的电力。
并且,在处理室21侧面设置有气体加热部63,为用于向晶片W供给CH3自由基生成用气体的单元,例如如图3所示,该气体加热部63由圆筒状的筐体64构成,与处理室21和气体导入管42E连接,使得气体从图中右侧向左侧流动。在处理室21与气体加热部63之间形成有用于向被处理体供给含有CH3自由基的气体的供给口67。在气体加热部63的内部沿着气体的流路设置有线圈状的例如钨丝等热源65,能够将气体加热到例如1000℃,热源65隔着筐体64与电源66连接。从上述气体供给源45E通过气体导入管42E向气体加热部63供给的气体,通过该热源65热分解为自由基,供给至处理室21内。气体加热部63、气体导入管42E、气体供给系46和气体供给源45E构成用于向被处理气体供给CH3自由基的单元。也可以构成为,在筐体64上设置有例如未图示的石英制的窗口,由未图示的放射温度计从外部测定热源65的温度,从而控制热源65的温度。
在该等离子体处理装置2中,设置有例如由计算机构成的控制部2A,该控制部2A设置有由程序、存储器、CPU构成的数据处理部,在上述程序组合有命令中,使得从控制部2A向等离子体处理装置2的各部发送控制信号,通过进行后述的各步骤对晶片W实施等离子体处理。并且,存储器中具有记入例如处理压力、处理时间、气体流量、电力值等处理参数的区域,CPU在执行程序的各命令时读取这些处理参数,与该参数相对应的控制信号发送到等离子体处理装置2的各部位。该程序(也包括关于处理参数的输入操作和显示的程序)存储于计算机存储介质例如软盘、光盘、MO(光磁盘)、硬盘(HD)等存储部2B中,安装于控制部2A。
下面,对使用上述等离子体处理装置2的本发明的半导体装置的制造方法的实施方式进行说明。首先,打开闸阀26,由未图示的搬送机构将300mm(12英寸)的晶片W搬入处理室21内。将该晶片W水平载置在载置台3上,然后将晶片W静电吸附在载置台3上。然后,使搬送机构从处理室21退出,关闭闸阀26。接着从气体流路38供给侧面气体,将晶片W调整至规定的温度。其后进行以下的步骤。
这里,晶片W表面部的结构如图4(a)所示。并且,在该例中表示了以双镶嵌(Dual Damascene)形成铜配线的工序的一部分。56是Cu配线,53是阻止蚀刻的SiC薄膜,54是作为层间绝缘膜的SiOCH膜,59是作为硬质掩膜的SiO2膜,51是抗蚀剂掩模,55是开口部。
(步骤1:蚀刻工序)
由排气装置23通过排气管24对处理室21内进行排气,将处理室21内保持为规定的真空度,然后由气体供给系46供给例如C4F8气体、N2气体和Ar气体。接着对上部电极4供给例如频率为60MHz、功率为1200W的第一高频,使作为上述气体混合气体的处理气体等离子体化,同时向下部电极31供给例如频率为2MHz、功率为1200W的第二高频。
在该等离子体中,含有碳和氟的化合物的活性种,将SiO2膜59和SiCOH膜54暴露于该活性种气氛中,与这些膜中的原子反应生成化合物,如图3(b)所示,由此蚀刻SiO2膜59、SiOCH膜54和SiC膜53,形成凹部57。
通过此时暴露于等离子体,在形成于SiOCH膜54上的凹部57的壁形成上述脱离了C的损伤层60。
(步骤2:灰化工序)
然后,停止来自高频电源4a、31a的供电,停止在处理室21内生成等离子体,然后停止来自气体供给系46的气体供给。接着由排气装置23对处理室21内进行排气,去除残留的气体,使处理室21内保持在规定的真空度。
由气体供给系46供给例如O2气体,向上部电极4供给例如频率为60MHz、功率为300W的第一高频,使上述气体等离子体化,同时向下部电极31供给例如频率为2MHz、功率为300W的第二高频。
如图3(c)所示,由该等离子体使抗蚀剂掩模51灰化而去除。
本发明人认为,通过此时暴露于等离子体,可以使得在上述蚀刻工序中形成的损伤层60更厚。
(步骤3:修复工序)
停止来自高频电源4a、31a的供电,停止在处理室21内产生等离子体,然后停止来自气体供给系46的气体供给。接着由排气装置23对处理室21内进行排气,去除残留的气体,将处理室21内保持在规定的真空度,例如1Pa(7.5mTorr)到10Pa(75mTorr)。另一方面,预先从电源66向气体加热部63的热源65例如钨丝供给电力,保持在1000℃。
由气体供给源45E通过气体导入管42E向气体加热部63供给作为CH3自由基生成用气体的例如C8H18O2(二叔烷基过氧化物,结构式为(CH3)3COOC(CH3)3)气体,由热源65的热量使该气体热分解。通过热分解,C8H18O2气体通过下述(1)式和(2)式的反应成为CH3自由基,供给至处理室21内。
C8H18O2→2(CH3)3CO (1)
(CH3)3CO→(CH3)2CO+CH3 (2)
通过保持该状态规定的时间,例如20分钟,如图4(d)所示,修复由上述蚀刻工序和灰化工序中的等离子体在SiOCH膜54上生成的损伤层60。该反应如(3)式和(4)式所示。
SiO-+·CH3→SiOCH3 (3)
SiO2+·CH3→SiOCH3+O- (4)
其中,·CH3表示CH3自由基。此外,该反应机理如图5所示。如该图(a)所示,由蚀刻工序和灰化工序中的等离子体,切断SiOCH膜54表面的Si和C的键,形成称为悬空键(Dangling bond)的不饱和键。在SiOCH膜54的内部也形成有悬空键。SiOCH膜54暴露于等离子体的量越多,该深度(损伤层60的厚度)增加。通常随后例如如上所述大气中的水分附着在该悬空键中,形成Si-OH键。
如果向该悬空键供给CH3自由基,如该图(b)所示,生成Si-CH3键。并且,SiOCH膜54是多孔体,分子小的CH3自由基能够侵入SiOCH膜54的内部。此时,与上述SiOCH膜54的表面结合的CH3基小,对于要侵入SiOCH膜54内部的CH3自由基,几乎不形成空间位阻。因此,在SiOCH膜54的表面生成Si-CH3键后,CH3自由基侵入SiOCH膜54内部,与内部的悬空键结合,生成Si-CH3键,能够对损伤膜损伤层60进行修复。
另一方面,CH3自由基是各原子在同一平面上排列的结构,由于在SiOCH膜54上几乎不产生堆积物的堆积,所以能选择性地与悬空键结合。
并且,由于CH3自由基不与其它CH3自由基、由C8H18O2的分解生成的其它化合物或经过一次修复后的悬空键等反应,所以即使是向晶片W不均匀地供给CH3自由基,由后述的实验可知,由于在处理室21内长时间滞留,所以能够对晶片W的面内进行均匀性高的修复。
并且,在本例中,在处理室21的侧壁设置有一处CH3自由基供给口,但也可以在处理室21的周方向设置多个,在这种情况下,能够期待在晶片W的面内具有更高的均匀性,对损伤层60进行修复。并且,在这种结构的情况下,由于能够增加自由基的供给量,所以能够迅速地对损伤层60进行修复。并且,在晶片W的周方向的多处设置由排气口22,能够提高晶片W的面内均匀性。
这里,由于上述式(1)和式(2)中生成的CH3自由基以外的化合物与SiOCH膜54的反应几率低,所以本发明人认为,不与SiOCH膜54反应,从排气口22排出。
作为用于生成CH3自由基的气体,在本例中使用C8H18O2气体,但不限于此,可以使用例如甲烷(CH4)、偶氮甲烷((CH3)2N2或(CH3)3N)、2,2′-偶氮二异丁腈((CH3)2C(CN)N=N(CN)C(CH3)2)、二甲胺((CH3)2NH)和新戊烷(C(CH3)4)等气体,这些气体选择性地生成CH3自由基,对SiOCH膜54等的附着系数大的CH、CH2和C的生成量少。并且,为了生成CH3自由基,在本例中用钨丝等热源65进行热分解,但也可以采用其他的方法,例如由催化剂CVD法的分解法或光等CH、CH2和C的生成量少、选择性地生成CH3自由基的方法。
此外,在对这种SiOCH膜54进行修复的工序之后,例如在凹部57中埋入作为牺牲膜的有机膜,利用该有机膜加工凹部57,埋入铜,形成配线结构。
根据上述实施形式,对SiOCH膜54进行作为等离子体处理的蚀刻和灰化,然后实施利用CH3自由基对由于等离子体生成的SiOCH膜54中的损伤层60进行修复的修复工序,能够使SiOCH膜54的元素的组成比接近进行等离子体处理前的组成比,因此能够抑制SiOCH膜54的介电常数的下降,能够得到具有预期的电性能的半导体装置。
从后述的实验可知,该修复工序能够对在晶片W表面形成的槽等凹部的侧壁进行,即使是在槽的宽度比较窄、例如180nm左右的情况下,也能够进行修复。
由于CH3自由基的修复工序不会对其他膜、半导体装置的特性和等离子体处理装置2产生不良影响,所以能够继续对SiOCH膜54和损伤层60进行修复,直到半导体装置的电特性达到期望的水平。
并且,本发明的等离子体处理装置2,不将晶片W从处理室21内搬入搬出,能够通过改变使用气体和处理压力等工艺条件,在同一处理室21内进行SiOCH膜54的蚀刻工序、灰化工序和修复工序。因此能够抑制OH基对Si的悬空键的附着,从而能够不进行等离子体处理后去除OH基的工序而进行修复工序,并有利于生产量的提高和装置的设置空间。修复工序可以在SiOCH膜54的蚀刻工序和灰化工序结束之后进行,但也可以分别在蚀刻工序和灰化工序之后进行。
本发明中进行等离子体处理的晶片W,可以在SiOCH膜54等绝缘膜上直接形成抗蚀剂掩模51,也可以在形成于SiOCH膜54等绝缘膜上的SiO2膜59等硬质掩模与抗蚀剂掩模51之间,形成例如用于防止曝光时反射的反射防止膜。
本发明中损伤层60的修复,不限于SiOCH膜54,也能够对由Si、O、C和H构成且由等离子体或放射线等的光引起C的脱离的膜,例如MSQ(甲基氢倍半硅氧烷:Methyl-hydrogen-Silses-Quioxane)膜或HSQ(氢倍半硅氧烷:Hydrogen-Silses-Quioxane)膜等进行修复。
并且,对有机膜进行CH3自由基处理,能够对在蚀刻工序中对等离子体高耐性的有机膜进行改性,该有机膜在由蚀刻形成有凹部的层间绝缘膜等膜的上方形成,由灰化工序去除。
并且,本发明不限于仅适用于实施蚀刻和灰化后的SiOCH膜54,例如在由于剥离叠层在SiOCH膜54上的叠层物而使SiOCH膜54受到损伤的情况下,作为其后处理也非常适用。
为了得到本发明中使用的CH3自由基,不限于C8H18O2气体,也可以利用具有上述CH3基的气体的热分解,并且不限于热分解,还可以利用光能等。
作为本发明中使用的等离子体处理装置2,也可以不向上部电极4而向下部电极31供给用于使处理气体等离子体化的第一高频,即可以采用下部2频率结构的装置。
在本例中,气体加热部63设置在处理室21的外部,但也不限于此,也可以向处理室21内供给CH3自由基生成用气体,在处理室21内设置热源65,在处理室21内生成CH3自由基。
这里,在本例中等离子体处理装置2设置有气体加热部63,构成为在同一处理室21内进行自由基的处理和等离子体处理,但也可以在不同的处理室内进行各种处理。图6是该结构的一个示例。图6中的70表示用于进行自由基的处理和等离子体处理的称为群组工具(clustertool)或多腔室等的半导体制造装置。71、72是作为晶片W的搬送容器的载体(carrier)C从大气侧经过闸门GT搬入的载体室,73是第一搬送室,74、75是预备真空室,76是第二搬送室,它们为气密结构,与大气隔开,可以处于真空气氛或不活泼气氛。77是第一搬送单元,78是第二搬送单元,该第二搬送单元在后述的等离子体处理用容器和用于对损伤层进行修复的处理容器之间搬送被处理体而设置。并且,等离子体处理装置80和用于使用自由基对由等离子体生成的损伤层60进行修复的自由基处理装置81与第二搬送室76气密地连接。在等离子体处理装置80的内部设置有未图示的等离子体处理用处理容器,连接有作为供给等离子体处理用气体的单元的未图示的气体供给管。并且,在该处理容器内部,设置有作为用于使从气体提供管供给的处理气体等离子体化的单元的未图示的一对高频电极。这里,作为82,还可以设置有等离子体处理装置80和自由基处理装置81等处理装置。
在图6的半导体制造装置70中,载体C内的晶片W,例如从第一搬送单元77经过预备真空室74(或75)和第二搬送单元78搬送到等离子体处理装置80,进行如上所述的蚀刻工序和灰化工序等等离子体处理。然后,将晶片W通过第二搬送单元78搬入自由基处理装置81,进行上述修复工序。此时第二搬送室76内为真空气氛,能够抑制OH基等对Si的悬空键的附着。优选该第二搬送室76的气氛为真空气氛,但除此之外也可以为例如Ar或N2等不含O的不活泼气氛。
这里,使用图7,简单说明用于进行晶片W的修复工序的自由基处理装置81。图7(a)中的82是由真空腔室构成的用于对损伤层进行修复的处理容器。在该处理容器82的内部设置有晶片W的载置台83、热源84和供给CH3自由基生成用气体的气体供给部85。在处理容器82的侧面设置有用于在载置台83与上述第二搬送单元78之间进行晶片W的交换的开口部82a和闸阀82b。在处理容器82的下部设置有开口部82c,由通过排气管89进行真空排气的排气装置90进行处理容器82内部的排气。并且,在载置台83中埋入设置有未图示的温度传感器和晶片W的冷却机构,控制晶片W的温度。在气体供给部85上开设有多个小孔86,从气体供给源88通过气体供给管87向载置台83均匀地供给气体。在气体供给部85与载置台83之间设置有例如钨丝等热源84,如图7(b)所示,与设置在处理容器82外部的未图示的电源连接,为了使从气体供给源85供给的气体热分解,并供给到晶片W,例如设置为折皱状的结构,以增大与气体的接触面积。
由上述第二搬送单元78通过处理容器82的开口部82a载置于载置台83上的晶片W,由设置于上述载置台83上的静电卡盘吸附在载置台83上。然后,由排气装置90通过排气管89控制处理容器82的内部压力,使得达到规定的真空度,同时通过气体供给管87从气体供给源88向处理容器82内供给用于产生自由基的气体,例如C8H18O2气体。并且,气体通过预先加热到例如1000℃的热源84,由该热源进行热分解,主要生成CH3自由基,供给至晶片W。对晶片W进行上述的损伤层60的修复。在进行了规定时间的修复之后,按照与搬入时相反的顺序,从自由基处理装置81和半导体制造装置70中搬出晶片W。
根据上述结构,由于能够缩短晶片W在等离子体处理装置80中的处理时间,所以能够提高生产效率。并且,由于从晶片W的上方供给自由基,能够对晶片W非常均匀的供给,所以能够对晶片W的面内进行均匀的修复。
在本例中构成为,在对损伤层60进行修复的处理容器82内生成CH3自由基,但不限于此,也可以在处理容器82的外部另外设置气体分解部,在其内部设置热源84,使CH3自由基生成用气体热分解,供给至处理容器82内部。
实施例
下面,说明为了确认本发明的效果而进行的实验。在各实验中,作为对晶片W进行等离子体处理的装置,使用图1所示的等离子体处理装置2。并且,在处理室21的侧壁上设置有QMS(四极质谱仪)的检测器,能够分析流通于处理室21内的自由基的种类。
(实验例1:修复工序的处理时间和修复量的相关确认)
如图8(a)所示,实验中在直径8英寸(200mm)的裸硅晶片上,使用在全面上形成有SiOCH膜54的测试用晶片W,为了由等离子体生成损伤层60,在以下的条件下进行等离子体处理。其中,所谓该等离子体处理,假设为上述步骤1和步骤2的蚀刻工序和灰化工序。
(等离子体化处理)
上部电极4的频率:60MHz
上部电极4的功率:300W
下部电极3 1的频率:2MHz
下部电极31的功率:0W
处理压力:1.3Pa(9.75mTorr)
处理气体:O2=300sccm
处理时间:10sec
然后,对实施上述等离子体处理后的晶片W,在以下的工艺条件下,分别进行修复工序
(修复工序)。
处理气体:C8H18O2=300sccm
处理气体:5.3Pa(39.75mTorr)
热源65的温度:1000℃
处理时间设定为1分钟、3分钟、5分钟、7分钟、9分钟、15分钟和25分钟8个时间。
此外,作为参考例,还准备了在实施上述等离子体处理后不进行修复工序的试样。
实验结果
在对各晶片W进行上述处理之后,将晶片W从处理室21取出到大气中,在规定的实验装置中进行以下的测定。首先,如图8(a)所示,由分光偏振光分析测定法测定损伤层60的膜厚D,其结果如图9(a)所示。并且,由XPS(X射线光电子分光分析法)对SiOCH膜54表面进行元素分析,计算C元素和O元素与Si元素元素量的比值,示于该图(b)。对进行上述等离子体处理前的晶片W也进行该元素的分析,结果示于该图(b)的左侧。
此外,在该实验中不仅对SiOCH膜54的表面,并且至内部测定损伤层60,使用了具有损伤层60的膜厚以上的测定深度的测定装置。即,为了使CH3自由基的修复能从SiOCH膜54的表面向内部进行,使用能够不破坏地测定损伤层60的全部膜厚的装置。但是,图8(a)中的D简化表示从SiOCH膜54表面开始的膜厚。
从图9(a)可知,随着修复工序的处理时间的增加,损伤层60的膜厚D减少。可知用25分钟的处理,从SiOCH膜54的表面至大致20nm的深度进行修复。从根据实验结果的数据计算的一次近似曲线可以预计,该损伤层60的膜厚D在大约50分钟左右时为零,恢复到实施等离子体处理前的状态。
在图9(b)中,由于通过等离子体处理C的比例减少(参照处理时间0分钟),本发明人认为如上所述损伤层60由于从SiOCH膜54发生C的脱离而形成。并且,本发明人认为,O的比例增加,表示如上所述脱离了C后的悬空键与大气中的OH基等结合。
C和O的元素量通过修复工序而接近等离子体处理前的值。但是,在进行25分钟处理情况下,虽然O的比例非常接近等离子体处理前的值,但C的比例则停留在等离子体处理前的2/3左右。本发明人认为,这是因为在一次与OH基等结合的Si的悬空键中,经过由CH3自由基的OH基等的脱离和随后的CH3基的结合过程,产生了从OH基等的脱离到CH3基结合的时间差。
并且,从该图(a)、(b)中表示修复程度的曲线的倾斜度,本发明人认为CH3自由基在修复处理至15分钟左右,进行SiOCH膜54表面的修复,然后进行SiOCH膜54内部的修复。即,到修复处理15分钟为止,曲线的倾斜度较平缓,随后急剧倾斜,由此本发明人认为最初在晶片W表面扩散,其后渗透至内部。
(实验例2:晶片W面内修复程度的均匀性)
接着,在以下的工艺条件下进行各处理。
实施例2
除以下条件外,都在与实验例1同样的条件下进行等离子体处理和修复工序。
(修复工序)
处理时间:18分钟
参考例2
在与实验例1同样的条件下进行等离子体处理,不进行修复工序。
实验结果
对于处理后的晶片W,与实验例1同样,由分光偏振光分析测定法对损伤层60的膜厚D进行测定,在晶片W的X方向和Y方向各测定5点。这里CH3自由基的供给口向着晶片W的中心部,连接该供给口和晶片W中心部的延长线方向为Y方向,与该Y方向垂直的方向为X方向。
该测定结果如图10(b)所示,并且,在参考例中,由于损伤层60的膜厚在X方向和Y方向上为大体相同的值,所以进行简化表示。从该结果可知,由修复工序对晶片W的全面大致均匀地修复25nm左右的损伤层60。
尽管晶片W面内的修复程度在Y方向上有少许不均匀,但若其差异在10%以下,则为良好。由此可知,CH3自由基能够对晶片W的表面均匀地供给。这表示:如上所述CH3自由基选择性地与Si的悬空键发生反应而与其他化合物等的反应性较差,CH3自由基在处理室21内均匀扩散,在长时间内未反应而滞留。
本发明人认为,Y方向修复程度不均匀的原因是由于处于气体加热部63与处理室21连接的位置。即,从晶片W看,由于从设置有气体加热部63侧相同的方向进行排气,所以在设置有气体加热部63和排气口22侧的相反侧流通的CH3自由基的量少,在Y方向上产生了CH3自由基的偏析。如上所述,通过改变气体加热部63和排气口22的位置和数量,很容易改善,能够进一步提高晶片W面内修复程度的均匀性。
(实验例3:图案线宽的修复程度)
接着,在图8(a)所示的晶片W的上方,叠层有机膜构成的抗蚀剂掩模,在该抗蚀剂掩模上形成线宽L1的开口部。然后如该图(b)所示,在以下的工艺条件下对晶片W进行蚀刻工序和灰化工序,形成线宽L1的凹部57,随后进行修复工序。并且,如下所述,作为参照例,还准备进行蚀刻工序和灰化工序而不进行修复工序的晶片W。其中,设定以下各实施例和比较例,形成线宽L1。
(蚀刻工序)
上部电极4的频率:60MHz
上部电极4的功率:1200W
下部电极31的频率:2MHz
下部电极31的功率:1200W
处理压力:10Pa(75mTorr)
处理气体:C4F8/N2/Ar=4/150/1000sccm
处理时间:90sec
(灰化工序)
上部电极4的频率:60MHz
上部电极4的功率:300W
下部电极31的频率:2MHz
下部电极31的功率:300W
处理压力:1.3Pa(10mTorr)
处理气体:O2=300sccm
处理时间:45sec
(修复工序)
处理气体:C8H18O2=300sccm
处理压力:5.3Pa(39.75mTorr)
热源65的温度:1000℃
处理时间:10分钟
实施例3-1
为L1=180nm。
实施例3-2
为L1=200nm。
实施例3-3
为L1=250nm。
参考例3-1
为L1=180nm,不进行修复工序。
参考例3-2
为L1=200nm,不进行修复工序。
参考例3-3
为L1=250nm,不进行修复工序。
实验结果
对进行上述处理后的各晶片W,通过在1重量%的HF水溶液中浸渍30秒,如图8(b)所示,测定凹部57的侧壁中包含损伤层60的线宽L2,将表示包含损伤层60的线宽的变化量L(L=L2-L1)示于图11。即,从SiOCH膜54的表面部脱离了碳的损伤层60溶解于HF水溶液中,另一方面,未脱离碳的SiOCH膜54不溶解于HF水溶液中,所以通过浸渍于HF水溶液中,能够知道SiOCH膜54上形成的损伤层60的量。
由该实验的结果,即使在线宽L1为180nm较窄的情况下,CH3自由基作用于凹部57的侧壁,能够对损伤层60进行修复。另一方面可知,随着凹部57中形成的线宽L1变窄,损伤层60的L也减小。本发明人认为,这是因为在线宽窄的情况下,凹部57的侧壁在蚀刻工序和灰化工序中暴露于等离子体中的时间短。
并且,线宽L1越窄,灰化后和修复后的L的差越大,这表示线宽L1越窄,由修复工序所修复的损伤层60的量越多。由此本发明人认为,在线宽窄的情况下,凹部57的侧壁在蚀刻工序和灰化工序中暴露于等离子体中的时间短。
(实验例4:自由基种类的分析)
使用上述的QMS(四极质谱仪),对供给至处理室21内的自由基的成分进行测定。实验在与实验例1的修复工序同样的工艺条件下进行,其结果如图12所示。
实验结果
由于C8H18O2气体的热分解,如图12所示,在处理室21内生成CH3、C3H6O和C4H9O。由于无法对CO和C3H6进行峰值的鉴定,推测其质量数和可能生成的化合物,作为CO和C3H6表示。如上所述,确认通过该C8H18O2气体的热分解,不生成附着系数高的CH、CH2和C等,生成CH3自由基。本发明人认为,该CH3自由基以外的生成物不与晶片W作用,从排气口22排出。
(实验例5:CH3自由基的经时变化)
使用与实验例4同样的QMS(四极质谱仪),对供给至处理室21内的CH3自由基的量进行测定。在该实验中,为了确定由于热源65的通电时间使CH3自由基的量如何变化,在实验例1的修复工序中,从热源65不通电的状态,向处理室21内供给C8H18O2气体,然后对热源65通电,确认CH3自由基量的经时变化。其结果如图13所示。
实验结果
在热压65通电后,CH3自由基的量立刻有少许增加,随后以急剧的倾斜度增加。本发明人认为,该增加量与热源65的温度相对应,确认在热源65通电后大约30秒左右,热源65的温度稳定。并且,能够确认CH3自由基是由C8H18O2气体的热分解所产生的。
Claims (20)
1.一种低介电常数膜的损伤修复方法,其特征在于,包括:
向CH3自由基生成用气体供给能量,生成CH3自由基的工序;和
向含有硅、碳、氧和氢且具有脱离了碳的损伤层的低介电常数膜供给CH3自由基,使CH3与所述损伤层结合的修复工序。
2.如权利要求1所述的低介电常数膜的损伤修复方法,其特征在于:生成CH3自由基的工序是使CH3自由基生成用气体热分解的工序。
3.如权利要求1所述的低介电常数膜的损伤修复方法,其特征在于:低介电常数膜受到损伤形成损伤层的损伤层混入工序,是将低介电常数膜暴露于等离子体的工序。
4.如权利要求2所述的低介电常数膜的损伤修复方法,其特征在于:低介电常数膜受到损伤形成损伤层的损伤层混入工序,是将低介电常数膜暴露于等离子体的工序。
5.如权利要求3所述的低介电常数膜的损伤修复方法,其特征在于:低介电常数膜暴露于等离子体的工序,是用于在低介电常数膜上形成凹部的蚀刻工序和/或用于对形成于低介电常数膜上方的由有机膜构成的抗蚀剂膜进行灰化的灰化工序。
6.如权利要求4所述的低介电常数膜的损伤修复方法,其特征在于:低介电常数膜暴露于等离子体的工序,是用于在低介电常数膜上形成凹部的蚀刻工序和/或用于对形成于低介电常数膜上方的由有机膜构成的抗蚀剂膜进行灰化的灰化工序。
7.如权利要求1所述的低介电常数膜的损伤修复方法,其特征在于:形成有低介电常数膜的被处理体,从低介电常数膜受到损伤形成损伤层的损伤层混入工序至修复工序,均置于真空气氛中。
8.如权利要求2所述的低介电常数膜的损伤修复方法,其特征在于:形成有低介电常数膜的被处理体,从低介电常数膜受到损伤形成损伤层的损伤层混入工序至修复工序,均置于真空气氛中。
9.如权利要求1所述的低介电常数膜的损伤修复方法,其特征在于:损伤层混入工序和修复工序在同一处理容器内进行。
10.如权利要求2所述的低介电常数膜的损伤修复方法,其特征在于:损伤层混入工序和修复工序在同一处理容器内进行。
11.如权利要求1~10中任一项所述的低介电常数膜的损伤修复方法,其特征在于:CH3自由基生成用气体是选自二叔烷基过氧化物((CH3)3COOC(CH3)3)、甲烷(CH4)、偶氮甲烷((CH3)2N2或(CH3)3N)、2,2′-偶氮二异丁腈((CH3)2C(CN)N=N(CN)C(CH3)2)、二甲胺((CH3)2NH)和新戊烷(C(CH3)4)中的气体。
12.一种半导体制造装置,其特征在于:
包括:处理容器;
设置在该处理容器内,用于载置被处理体的载置台;
用于对所述处理容器内进行真空排气的单元;和
用于向CH3自由基生成用气体供给能量生成CH3自由基,并将该CH3自由基供给至载置于所述装置台上的被处理体的单元,
通过在所述被处理体上形成的含有硅、碳、氧和氢的低介电常数膜的脱离了碳的损伤层与CH3结合而进行修复。
13.如权利要求12所述的半导体制造装置,其特征在于:用于向被处理体供给CH3自由基的单元是用于使CH3自由基生成用气体热分解的单元。
14.如权利要求12所述的半导体制造装置,其特征在于:用于向被处理体供给CH3自由基的单元,具有用于从被处理体的侧面向被处理体供给含有CH3自由基的气体的供给口。
15.如权利要求12所述的半导体制造装置,其特征在于:用于向被处理体供给CH3自由基的单元,与载置台相对设置,具有供给CH3自由基生成用气体的供给部。
16.如权利要求12所述的半导体制造装置,其特征在于:
包括:向所述处理容器内供给等离子体处理用气体的单元;和
使等离子体处理用气体在所述处理容器内等离子体化的单元,
由等离子体对被处理体进行等离子体处理,然后对由该等离子体处理而受到损伤的低介电常数膜的损伤层进行修复。
17.如权利要求12所述的半导体制造装置,其特征在于:
包括:与所述处理容器不同的等离子体处理用的处理容器:
向该等离子体处理用处理容器内供给等离子体处理用气体的单元;
使等离子体处理用气体在所述等离子体处理用处理容器内等离子体化的单元;
连接用于对损伤层进行修复的处理容器和等离子体处理用处理容器的真空气氛的搬送室;和
设置在该搬送室内,用于在等离子体处理用处理容器和用于对损伤层进行修复的处理容器之间搬送被处理体的搬送单元,
由等离子体对被处理体进行等离子体处理,然后对由该等离子体处理而受到损伤的低介电常数膜的损伤层进行修复。
18.如权利要求16所述的半导体制造装置,其特征在于:等离子体处理是用于在低介电常数膜上形成凹部的蚀刻工序和/或用于对形成于低介电常数膜上方的由有机膜构成的抗蚀剂膜进行灰化的灰化工序。
19.如权利要求12~18中任一项所述的半导体制造装置,其特征在于:CH3自由基生成用气体是选自二叔烷基过氧化物((CH3)3COOC(CH3)3)、甲烷(CH4)、偶氮甲烷((CH3)2N2或(CH3)3N)、2,2′-偶氮二异丁腈((CH3)2C(CN)N=N(CN)C(CH3)2)、二甲胺((CH3)2NH)和新戊烷(C(CH3)4)中的气体。
20.一种存储介质,存储有在用于对形成于被处理体上的含有硅、碳、氧和氢的低介电常数膜的脱离了碳的损伤层进行修复的装置中使用的计算机程序,其特征在于:
所述程序被组成步骤组,使得实施权利要求1~10中任一项所述的修复方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006085973 | 2006-03-27 | ||
| JP2006085973A JP4716370B2 (ja) | 2006-03-27 | 2006-03-27 | 低誘電率膜のダメージ修復方法及び半導体製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101047126A true CN101047126A (zh) | 2007-10-03 |
| CN100536084C CN100536084C (zh) | 2009-09-02 |
Family
ID=38638831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100915246A Expired - Fee Related CN100536084C (zh) | 2006-03-27 | 2007-03-27 | 低介电常数膜的损伤修复方法、半导体制造装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4716370B2 (zh) |
| KR (1) | KR100870997B1 (zh) |
| CN (1) | CN100536084C (zh) |
| TW (1) | TWI452629B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377913A (zh) * | 2012-04-18 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 开口的形成方法 |
| CN104505344A (zh) * | 2014-08-20 | 2015-04-08 | 上海华力微电子有限公司 | 形成多孔超低介电材料的方法 |
| CN104134612B (zh) * | 2014-08-20 | 2017-11-10 | 上海华力微电子有限公司 | 一种修复超低介质常数薄膜侧壁损伤的方法 |
| CN114156175A (zh) * | 2020-09-08 | 2022-03-08 | 铠侠股份有限公司 | 半导体装置的制造方法及半导体制造装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5132244B2 (ja) * | 2007-10-18 | 2013-01-30 | 大陽日酸株式会社 | 絶縁膜のダメージ回復方法および回復剤 |
| JP5261291B2 (ja) * | 2009-06-01 | 2013-08-14 | 東京エレクトロン株式会社 | 処理方法および記憶媒体 |
| EP2457932A1 (en) | 2009-07-21 | 2012-05-30 | Sumitomo Bakelite Company Limited | Composition for film formation, insulating film, and semiconductor device |
| JP5544893B2 (ja) * | 2010-01-20 | 2014-07-09 | 東京エレクトロン株式会社 | 基板処理方法及び記憶媒体 |
| JP5654862B2 (ja) * | 2010-04-12 | 2015-01-14 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
| US8435901B2 (en) * | 2010-06-11 | 2013-05-07 | Tokyo Electron Limited | Method of selectively etching an insulation stack for a metal interconnect |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028015A (en) * | 1999-03-29 | 2000-02-22 | Lsi Logic Corporation | Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption |
| US6114259A (en) * | 1999-07-27 | 2000-09-05 | Lsi Logic Corporation | Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage |
| KR101040687B1 (ko) * | 2003-01-25 | 2011-06-10 | 허니웰 인터내셔널 인코포레이티드 | 손상된 유전체 물질 및 막의 보상 및 회복 |
| JP3939711B2 (ja) * | 2003-06-18 | 2007-07-04 | 富士通株式会社 | 半導体装置の製造方法 |
| US7553769B2 (en) * | 2003-10-10 | 2009-06-30 | Tokyo Electron Limited | Method for treating a dielectric film |
| JP5019714B2 (ja) * | 2005-01-31 | 2012-09-05 | 大陽日酸株式会社 | 低誘電率膜のダメージ回復法 |
| JP2006303422A (ja) * | 2005-03-22 | 2006-11-02 | Sony Corp | プラズマ処理方法および半導体装置の製造方法 |
-
2006
- 2006-03-27 JP JP2006085973A patent/JP4716370B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-26 TW TW096110408A patent/TWI452629B/zh not_active IP Right Cessation
- 2007-03-26 KR KR1020070029331A patent/KR100870997B1/ko not_active Expired - Fee Related
- 2007-03-27 CN CNB2007100915246A patent/CN100536084C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377913A (zh) * | 2012-04-18 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 开口的形成方法 |
| CN104505344A (zh) * | 2014-08-20 | 2015-04-08 | 上海华力微电子有限公司 | 形成多孔超低介电材料的方法 |
| CN104134612B (zh) * | 2014-08-20 | 2017-11-10 | 上海华力微电子有限公司 | 一种修复超低介质常数薄膜侧壁损伤的方法 |
| CN104505344B (zh) * | 2014-08-20 | 2017-12-15 | 上海华力微电子有限公司 | 形成多孔超低介电材料的方法 |
| CN114156175A (zh) * | 2020-09-08 | 2022-03-08 | 铠侠股份有限公司 | 半导体装置的制造方法及半导体制造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007266099A (ja) | 2007-10-11 |
| TW200805493A (en) | 2008-01-16 |
| CN100536084C (zh) | 2009-09-02 |
| JP4716370B2 (ja) | 2011-07-06 |
| KR20070096956A (ko) | 2007-10-02 |
| TWI452629B (zh) | 2014-09-11 |
| KR100870997B1 (ko) | 2008-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101047126A (zh) | 低介电常数膜的损伤修复方法、半导体制造装置、存储介质 | |
| CN1187792C (zh) | 清洗多孔体的方法 | |
| CN1254851C (zh) | 基板处理方法和装置、半导体装置的制造装置 | |
| CN100347832C (zh) | 电子器件材料的制造方法 | |
| CN1822326A (zh) | 基板的处理方法、电子器件的制造方法和程序 | |
| CN100352016C (zh) | 半导体器件及其制造方法 | |
| CN1106685C (zh) | 杂质的导入方法及其装置和半导体器件的制造方法 | |
| CN1717791A (zh) | 基板处理容器的清洗方法 | |
| CN1860596A (zh) | 电子器件材料的制造方法 | |
| CN101075577A (zh) | 半导体装置的制造方法 | |
| CN1609711A (zh) | 控制蚀刻工序的精确度和再现性的方法 | |
| CN1842896A (zh) | 杂质导入层的形成方法、被处理物的清洗方法、杂质导入装置、和器件的制造方法 | |
| CN1976003A (zh) | 半导体装置的制造方法及基板处理系统 | |
| CN1540738A (zh) | 等离子体处理装置、聚焦环和基座 | |
| CN101055832A (zh) | 半导体装置的制造方法 | |
| CN1914716A (zh) | 基板处理装置的处理室净化方法、基板处理装置和基板处理方法 | |
| CN1822328A (zh) | 立式分批处理装置 | |
| CN1438831A (zh) | 等离子体处理方法及装置 | |
| CN1871696A (zh) | 绝缘膜的形成方法及其形成系统、半导体装置的制造方法 | |
| CN1473284A (zh) | 掩膜形成方法及去除方法、以及由该方法制造的半导体器件、电路、显示体模件、滤色器及发光元件 | |
| CN1510748A (zh) | 具有多层互连结构的半导体器件及其制造方法 | |
| CN101048858A (zh) | 绝缘膜形成方法及基板处理方法 | |
| CN1467812A (zh) | 含绝缘体的半导体装置及其制造方法 | |
| CN1650417A (zh) | 半导体器件及其制造方法 | |
| CN1107254A (zh) | 制造半导体集成电路的方法和设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090902 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |