CN101009968A - 电子载板 - Google Patents
电子载板 Download PDFInfo
- Publication number
- CN101009968A CN101009968A CNA2006100027264A CN200610002726A CN101009968A CN 101009968 A CN101009968 A CN 101009968A CN A2006100027264 A CNA2006100027264 A CN A2006100027264A CN 200610002726 A CN200610002726 A CN 200610002726A CN 101009968 A CN101009968 A CN 101009968A
- Authority
- CN
- China
- Prior art keywords
- opening
- distance
- electronic
- microns
- electronic carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011241 protective layer Substances 0.000 claims abstract description 88
- 238000003466 welding Methods 0.000 claims abstract description 65
- 229920005989 resin Polymers 0.000 claims abstract description 46
- 239000011347 resin Substances 0.000 claims abstract description 46
- 238000004806 packaging method and process Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 46
- 229910000679 solder Inorganic materials 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 19
- 238000005476 soldering Methods 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 28
- 238000004880 explosion Methods 0.000 description 22
- 238000009736 wetting Methods 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 17
- 238000013461 design Methods 0.000 description 15
- 239000006071 cream Substances 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 238000001125 extrusion Methods 0.000 description 8
- 230000004927 fusion Effects 0.000 description 4
- 230000012447 hatching Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 206010070834 Sensitisation Diseases 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 241000482268 Zea mays subsp. mays Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开一种电子载板，该电子载板包括：一主体；至少二个成对设于该主体表面的焊垫；以及一用于覆盖该主体表面的保护层，该保护层对应于该焊垫位置形成有开口，该开口是彼此同向且外露出该二个焊垫的至少二个相同的第一及第二侧壁，该焊垫第一侧壁是垂直该成对焊垫布设的方向，第二侧壁是平行该成对焊垫布设的方向。本发明的电子载板，可避免造成外露焊垫尺寸面积不同的问题、避免电子元件接置在该电子载板上发生立碑现象，可有效使绝缘材填充在电子元件与电子载板间，防止相邻电子元件间电性导接而短路，解决了小型被动元件底部无法形成供封装树脂流入沟槽的问题。
Description
技术领域
本发明是关于一种电子载板，特别是关于一种应用在表面贴装技术(Surface Mounted Technology，SMT)的电子载板。
背景技术
随着集成电路制作技术的进步，电子元件的设计与制作持续朝着细微化的趋势发展，且由于其具备更大规模、高集成度的电子线路，因此其产品功能也更加完整。
在这种情况下，传统利用插入式组装技术(Through HoleTechnology；THT)进行接置的电子元件，由于尺寸无法进一步的缩小，因而占用例如印刷电路板(Printed Circuit Board；PCB)、电路板(circuitboard)或基板(substrate)等电子载板大量空间，再加上插入式组装技术需要对应每个电子元件的每只脚位置在电子载板上进行钻孔，所以此类型电子元件接脚实际占用电子载板两面的空间，而且该电子元件与电子载板连接处焊点也比较大。因此现今电子元件组装程序中，大量采用表面贴装技术(Surface Mounted Technology；SMT)，以有效将电子元件组装在电子载板上。
使用表面贴装技术的电子元件，由于其电性连接端(接脚)是焊接在与该电子元件同一面的电子载板上，因此，不需要如插入式组装技术那样在电子载板中大量钻孔，供电子元件的接脚穿设。也就是使用表面贴装技术可在电子载板两面同时都组装电子元件，大幅提升了电子载板的空间利用率，此外，由于表面贴装技术的电子元件体积较小，相较于传统的插入式组装技术的电子元件，使用表面贴装技术的电子元件设置在电子载板上的数量较为密集，加上表面贴装技术的电子元件造价也较便宜，因此已跃升为现今电子载板上组装电子元件的主流。
再者，基于电性及性能上的需求，在电子载板上安置如电容(Capacitor)、电阻(Resistor)或电感(Inductor)等被动元件(PassiveComponents)已成为维持电子产品电性质量稳定不可或缺的步骤。
请参阅图1A，它是在基板上接置表面贴装式被动元件的平面示意图，同时配合参阅图1B及图1C，它是对应该图1A中的剖面线1B-1B及剖面线1C-1C形成的剖面示意图。它主要是在基板11上的一预设位置上形成有一对间隔开的焊垫12，该两个焊垫12分别外露出用于覆盖该基板11上的防焊层(Solder Mask)13的开口130；当焊垫12上涂布适量的锡膏(Solder Paste)15后，即可供一被动元件14的两端部分别接粘至锡膏15上，再予回焊焊接(Reflow Soldering)处理，该被动元件14便可借助锡膏15与焊垫12适当地电性连接。其中，被动元件14对应接着于焊垫时，为避免因两边膏锡15不平衡发生立碑现象(Tombstone)，因此在设计上为使锡膏15的润湿区域(wetting area)大小一致，所形成外露出该相对两个焊垫12防焊层13的开口尺寸皆相互对称且大小相同。
应用在半导体封装件时，由于锡膏15的涂布量以及经回焊处理时锡膏15熔融，使被动元件14高度难以精准控制，加上防焊层13表面并不平整，时有凹陷产生导致焊接的被动元件14与该防焊层13间往往形成一间隙(Clearance)17，此类间隙17一般仅有10至30微米的高度，用于形成包覆被动元件14的封装胶体的树脂材料其填充颗粒(Filler)的粒径大小约为50微米，大于该间隙高度。因此，当模压作业用树脂进行充填时，被动元件14底部的间隙17无法被树脂填满，形成有气洞(void)，导致后续高温作业环境中发生气爆现象(popcorn effect)，使整个构装结构受到损害；也或使得熔融锡膏15钻过间隙17(即毛细现象)形成桥接，导致被动元件14短路(如图1B所示)，从而影响制成品的优良率。
同时由于受到相邻被动元件14配置影响，不同被动元件14电性导通至焊垫12的熔融锡膏15，也有可能流经焊垫12表面与防焊层13间的间隙，再沿该基板11与防焊层13间的间隙相互扩散、接触，因而发生焊锡突伸(solder extrusion)现象，导致相邻被动元件14发生短路问题，如图1C所示的标号SE。
另请参阅图2A，美国专利第6,521,997号是在形成相对焊垫22间的防焊层23开口间，增设一沟槽(Groove)230，借由开设沟槽230扩大间隙提供树脂穿越。
然而，该沟槽330的开设受限于感光型防焊层33的分辨率(Resolution)较低的限制，其宽度尺寸最小仅能开设成150微米(μm)，且因焊垫开口的光罩对位精度的限制，其焊垫防焊层宽度M最小需要有75微米宽，因此，随着元件体积逐渐缩小，在有限的焊垫间距间开设沟槽将会更加困难。
这是因为半导体业界目前使用的被动元件尺寸规格(如0603型或0402型)一般是由两组数字分别代表该被动元件的长和宽，该长、宽单位皆以英制(一般以英吋)为单位，且以较大的数字排列在前。以0402型芯片被动元件为例，0402是特定规格的被动元件，元件的大小是0.040英吋(长)×0.020英吋(宽)，如换算成公制单位则相当于长度0.040×25.4＝1.016公厘(约为1000微米)，宽度0.020×25.4＝0.508公厘(约为500微米)，高度一般为500微米的芯片型电容、电阻或电感。
如图2B所示，随着半导体产品逐渐向轻、薄、短、小的方向发展，目前薄型球栅阵列半导体封装件(Thin&Fine Ball Grid Array，TFBGA)的封装胶体(Encapsulant)厚度已发展至530微米，因此，未来薄型封装件势必无法容纳厚度500微米的0402型芯片被动元件，必须改为采用尺寸更小的0201型芯片被动元件降低封装件整体厚度。有关0201型芯片被动元件的长、宽、高均为0402型芯片被动元件的一半，也就是500微米(长)×250微米(宽)×250微米(高)，为配合0201型小尺寸被动元件的长度(500微米)限制，基板上二个成对焊垫间的间隔距离(Spacing)A1也从400微米缩小至275微米。
然而，防焊层是一种感光型(Photoimage)材料，由于低感光分辨率及焊垫间开口的光罩对位精度的限制，该焊垫的防焊层最小需有75微米的宽度，此时，若依上述美国专利6,521,997号技术在焊垫之间的防焊层上开设宽度150微米的沟槽，则如图2B所示，各外露焊垫的防焊层开口距离该沟槽的防焊层宽度A2仅为(275-150)/2＝62.5微米，因此，当外露焊垫的防焊层开口与沟槽间的宽度降至62.5微米，已超出目前基板的最少75微米的制造能力而无法以现有制程制作。
还请参阅图3A，美国专利2005/0253231号技术是分别在成对设置的两个焊垫32上形成外露出该两个焊垫32相对侧壁的两个防焊层开口330，且在该开口330间设置有阻隔条331，借以形成流道3300，阻绝缘树脂填入。
此技术仍受限于感光型防焊层的分辨率较低的限制，在有限的焊垫间距小于275微米时，即无法形成阻隔条331，因而无法运用于0201型被动元件。
另此技术在防焊层发生偏移时，会造成两个焊垫的润湿区域发生不相等的情形，如图3B所示，原可供焊接的焊垫面积(外露出防焊层开口面积)为A*B，防焊层若向左偏移X微米(传统基板制程偏移量能力为75微米)，则左焊垫的面积将为B*(A+X)，右焊垫面积为B*(A-X)，两个焊垫面积将有B*(A+X)-B*(A-X)＝2BX的差异，这种不相同的润湿面积，会导致焊接在该焊垫的被动元件发生立碑现象(Tombstone)。
再者，上述美国专利第6,521,997号及2005/0253231号揭示的技术中，面对相邻被动元件配置影响，均无法提供有效解决相邻被动元件间锡膏可能经由该基板表面与防焊层间的间隙而相互扩散、接触等问题，造成的焊锡突伸现象，甚而导致相邻被动元件发生短路的问题。
综上所述，如何提供一种电子载板，在电子元件接置其上时，可避免因电子元件与电子载板中存留有间隙导致气洞产生及电性桥接及焊锡突伸问题，同时避免因制程精度及误差问题使形成外露焊垫的开口产生偏位，造成外露出该焊垫的尺寸面积不同而发生立碑现象等问题，实为业界亟需待解的问题。
发明内容
为克服上述现有技术的问题，本发明的主要目的是在提供一种电子载板，可避免因制程精度及误差问题使形成外露二个成对焊垫的开口的偏位，造成外露焊垫尺寸面积不同等问题。
本发明的再一目的是在提供一种电子载板，避免电子元件接置在该电子载板上发生立碑现象(Tombstone)。
本发明的另一目的是在提供一种电子载板，可以有效使绝缘材填充在电子元件与电子载板间，避免气洞产生导致的气爆以及电性桥接问题。
本发明的又一目的是在提供一种电子载板，可防止相邻电子元件间电性导接而短路。
本发明的还一目的是在提供一种电子载板，解决小型的表面贴装式(Surface Mounted Technology，SMT)被动元件底部无法形成供封装树脂流入沟槽的问题。
为达成上揭及其它目的，本发明提供一种电子载板，该电子载板包括：一主体；至少二个成对设于该主体表面的焊垫；以及一用于覆盖该主体表面的保护层，该保护层对应于该焊垫位置形成有开口，该开口是彼此同向且外露出该二个焊垫的至少二个相同的第一及第二侧壁，该焊垫第一侧壁是垂直该成对焊垫布设的方向，第二侧壁是平行该成对焊垫布设的方向，且至少一焊垫的第一侧壁间隔该开口的距离至少大于其第二侧壁间隔该开口的距离50微米。另外对应于外露出该保护层开口的该二个成对焊垫中，还可同时使该二个焊垫的第一侧壁间隔该开口的距离均是大于第二侧壁间隔该开口的距离至少50微米，且至少对于位在接置于该成对焊垫上的电子元件下方的保护层开口，相距该焊垫第一侧壁的距离大于距第二侧壁的距离约50微米。
本发明还涉及一种电子载板，该电子载板包括：一主体；至少二个成对设于该主体表面的焊垫；以及一用于覆盖该主体表面的保护层，该保护层对应于该焊垫位置形成有开口，该开口是彼此同向且完全显露出该二个焊垫相同的第一、第二、第三及第四侧壁，其中该第一、第四侧壁是垂直该成对焊垫布设的方向，第二、第三侧壁是平行该成对焊垫布设的方向，且至少一该焊垫的第一侧壁间隔该开口的距离至少大于其第二、第三侧壁间隔该开口的距离50微米。
本发明还涉及一种电子载板，该电子载板包括：一主体；至少二个成对设于该主体表面的焊垫；以及一用于覆盖该主体表面的保护层，该保护层对应于该焊垫位置形成有开口，该开口是彼此同向且外露出该二个焊垫相同的第一侧壁，该第一侧壁是垂直该成对焊垫布设的方向。
本发明还涉及一种电子载板，该电子载板包括：一主体；至少二个成对设在该主体表面的焊垫；以及一用于覆盖该主体表面的保护层，该保护层对应于该焊垫位置形成有开口，该开口是彼此同向且完全显露出该二个焊垫相同的第一及第四侧壁，其中该第一及第四侧壁是垂直该成对焊垫布设的方向，且至少一该焊垫的第一侧壁间隔该开口的距离至少大于其第四侧壁间隔该开口的距离50微米。
因此，本发明的电子载板形成的构装结构包括：如上述电子载板；电子元件，接置并电性连接至该电子载板的焊垫；绝缘树脂，包覆该电子元件，并可充分地分布于该电子元件下方及该电子载板开口中。其中该电子载板是基板、电路板或印刷电路板等，该保护层是防焊层，该电子元件是被动元件。
因此，本发明的电子载板中，使覆盖于电子载板表面的保护层，在至少二个成对配置的焊垫处形成有同向开口，借以外露出该二个焊垫同向侧壁，如此在形成保护层(防焊层)开口设置时，因制程精度及误差，由于该开口是同向设在该成对焊垫处，因此即便发生偏位，可避免外露出开口的焊垫面积不同，使后续于该焊垫上接着电子元件时，避免因湿润面积(wetting area)的不平衡造成的立碑现象。
同时，该保护层开口可外露出该二个焊垫的至少二个相同的第一及第二侧壁，也或外露出该二个焊垫至少三个相同的第一、第二、第三侧壁，该焊垫第一侧壁是垂直该成对焊垫布设的方向，第二(第三)侧壁是平行该成对焊垫布设的方向，且该第一侧壁间隔该开口的距离至少大于该第二(第三)侧壁间隔该开口的距离50微米。如此，即便开口发生偏位，不仅仍可维持相同的焊垫外露面积，更可使包覆电子元件的绝缘树脂(平均粒径50微米)充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题，同时还可使绝缘树脂至少包覆该焊垫至少一侧边，避免发生焊锡突伸(solder extrusion)现象，避免导致相邻电子元件短路的问题。
此外，该保护层开口还可彼此同向且完全显露出该二个焊垫相同的第一、第二、第三及第四侧壁，其中该第一、第四侧壁是垂直该成对焊垫布设的方向，第二、第三侧壁是平行该成对焊垫布设的方向，且该第一侧壁间隔该开口的距离至少大于该第二、第三侧壁间隔该开口的距离50微米。如此，即便该开口发生偏位，仍可维持该焊垫现有的外露面积，使电子元件与原设计具有相同的润湿面积，同时更使包覆电子元件的绝缘树脂充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题，还也可使绝缘树脂完全包覆该焊垫侧边，避免发生焊锡突伸现象。
另外，本发明中该保护层开口是可仅外露出焊垫的第一侧壁，该第一侧壁是垂直该成对焊垫布设的方向，如此，在形成保护层开口时，因制程精度及误差，由于该开口是同向设于该二成对焊垫处，因此即便其发生偏位，仍可避免成对焊垫外露出开口的面积不同，使后续在该焊垫上接着电子元件时，因湿润面积的不平衡造成立碑现象。
再者，本发明中该保护层开口可外露出焊垫的第一及第四侧壁，该第一及第四侧壁是垂直该成对焊垫布设的方向，且该第一侧壁间隔该开口的距离至少大于该第四侧壁间隔该开口的距离约50微米。如此，即便该开口发生偏位，仍可维持该焊垫现有的外露面积尺寸，使电子元件与原设计具有相同的润湿面积，同时可使包覆电子元件的绝缘树脂充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题。
同时，本发明中该保护层开口中的一个是全面外露出其中一焊垫的第一、第二、第三及第四侧壁，相对另一开口是外露出另一焊垫的第一及第四侧壁，且该第一侧壁间隔该开口的距离至少大于该第二、第三及第四侧壁间隔该开口的距离约50微米。如此，即便该开口发生偏位，仍可维持该焊垫现有的外露面积尺寸，使电子元件与原设计具有相同的润湿面积，同时可使包覆电子元件的绝缘树脂充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题。
附图说明
图1A是现有技术在基板上接置表面贴装被动元件的平面示意图；
图1B及图1C是对应该图1A中的剖面线1B-1B及剖面线1C-1C形成的剖面示意图；
图2A及图2B是美国专利第6,521,997号揭示的被动元件组装示意图；
图3A及图3B是美国专利2005/0253231号揭示的被动元件组装示意图；
图4A及图4B是本发明的电子载板实施例1的平面示意图；
图4C是本发明实施例1的电子载板中保护层开口向左偏移的平面示意图；
图4D是本发明实施例1的电子载板中保护层开口尺寸不同的平面示意图；
图5是本发明的电子载板实施例2的平面示意图；
图6A是本发明的电子载板实施例3的平面示意图；
图6B是本发明实施例3的电子载板中保护层开口向右偏移的平面示意图；
图7A至图7C是本发明的电子载板实施例4的平面示意图；
图8A及图8B是应用本发明的电子载板形成的构装结构平面及剖面示意图；
图9是本发明的电子载板实施例5的平面示意图；
图10是本发明的电子载板实施例6的平面示意图；以及
图11是本发明的电子载板实施例7的平面示意图。
具体实施方式
实施例1
请参阅图4A及图4B，它是本发明的电子载板实施例1平面示意图。
本发明的电子载板包括：一主体411；至少二个成对设在该主体411表面的焊垫42；以及一用于覆盖该主体表面的保护层43，该保护层43在对应于该二个焊垫42位置形成有开口430及431，该开口430及431是彼此同向且外露出该二焊垫42的二个相同且宽度分别为B的第一侧壁421及宽度为A的第二侧壁422(或第三侧壁423)，形成一焊垫外露面积为A*B的二个成对设置的焊垫，该焊垫第一侧壁421是垂直该成对焊垫42布设的方向，第二侧壁422(或第三侧壁423)是平行该成对焊垫42布设的方向，且该第一侧壁421间隔该开口430、431的距离D，至少大于该第二侧壁422(或第三侧壁423)间隔该开口430、431的距离d约50微米(μm)。
在本实施例中，采用业界充分使用的保护层(防焊层)对位误差为75微米的制程加以说明，但非以此为限。依对位误差的能力如为75微米时，其中该距离d是可大于或等于75微米，距离D则是大于或等于为125微米；另外，如对位误差能力是50微米时，则该距离d是可大于或等于50微米，该距离D则是大于或等于100微米。
如此，即便开口430、431发生偏位(如向左偏位75微米)，如图4C所示二个成对设置的焊垫面积同为(A+75)*B，不仅可提供电子元件相同焊垫接置面积(润湿面积)，且可使包覆电子元件的绝缘树脂(平均粒径50微米)充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题，同时还可使绝缘树脂至少包覆该焊垫至少一侧边，避免发生焊锡突伸(solder extrusion)现象，避免导致相邻电子元件短路的问题。
该电子载板41可以是芯片封装使用的封装基板、电路板或印刷电路板等，本实施例中主要以封装基板为例进行说明。该电子载板41的本体411可以是绝缘层或其中间堆栈有线路层的绝缘层，且在其表面布设有多个导电线路(未标出)及焊垫42，其中部分焊垫是两两成对设置。该绝缘层是例如玻璃纤维、环氧树脂(Epoxy)、聚亚酰胺(polyimide)胶片、FR4树脂及BT(Bismaleimide Triazine)树脂等材料制成，该线路层例如是铜层。该电子载板本体411上覆盖有一保护层43，该保护层43例如是防焊层(solder mask)，该防焊层的材质选用具有高度流动性的高分子聚合物(Polymer)，如环氧树脂(Epoxy Resin)等。该保护层43对应于至少二个成对设置的焊垫42间形成开口430及431，其中该开口430及431是彼此同向且外露出该二个焊垫42二个相同的第一侧壁421及第二侧壁422。
还请参阅图4D，当后续在该成对焊垫上接置电子元件时，该未设在电子元件下方的保护层开口431，也就是未位于二个成对焊垫42间的保护层开口431距离其焊垫第一侧壁421的距离，在对位误差为75微米的条件下，还也可大于或等于75微米(另在对位误差为50微米的条件下可大于或等于50微米)，如此，即便开口430、431发生偏位(如向左偏位75微米)，同样可使电子元件具有相同的焊垫接置面积(润湿面积)，且可使包覆电子元件的绝缘树脂(平均粒径50微米)充分地分布在电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题，同时还可使绝缘树脂至少包覆该焊垫至少一侧边，避免发生焊锡突伸(solder extrusion)现象，避免导致相邻电子元件短路的问题。
实施例2
请参阅图5，它是本发明的电子载板实施例2平面示意图。
本发明实施例2的电子载板与上述实施例1大致相同，主要差异在于该电子载板41上的保护层43对应于至少二个成对设置的焊垫42间形成有开口430及431，该开口430及431是彼此同向且外露出该二个焊垫42三个相同的第一侧壁421、第二侧壁422及第三侧壁423，该焊垫第一侧壁421是垂直该成对焊垫42布设的方向，第二侧壁422、第三侧壁423是平行该成对焊垫42布设的方向，且该第一侧壁421间隔该开口430及431的距离D至少大于该第二侧壁422、第三侧壁423间隔该开口430及431的距离d约50微米。其中该距离d是大于或等于75微米，距离D是大于或等于125微米；另外，如对位误差能力是50微米时，则该距离d可大于或等于50微米，该距离D则是大于或等于100微米。
如此，即便开口430及431发生偏位(如向左偏位75微米)，即如上述实施例1中所述，仍可使电子元件具有相同的焊垫接置面积(润湿面积)，且可使包覆电子元件的绝缘树脂(平均粒径50微米)充分地分布在电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题，同时还可使绝缘树脂至少包覆该焊垫二个侧边，避免发生焊锡突伸(solder extrusion)现象，避免导致相邻电子元件短路的问题。
同时，当后续在该成对焊垫上接置电子元件时，该未设在电子元件下方的保护层开口431，也就是不是位于二个成对焊垫42间的保护层开口431距离其焊垫第一侧壁421的距离，在对位误差为75微米的条件下，也可大于或等于75微米(另在对位误差为50微米的条件下可大于或等于50微米)，如此，即便开口430、431发生偏位，仍可使电子元件具有相同的焊垫接置面积(润湿面积)，且可使包覆电子元件的绝缘树脂(平均粒径50微米)充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题，同时还可使绝缘树脂至少包覆该焊垫二个侧边，避免发生焊锡突伸(solder extrusion)现象，避免导致相邻电子元件短路的问题。
实施例3
请参阅图6A，它是本发明的电子载板实施例3平面示意图。
本发明实施例3的电子载板与上述实施例1大致相同，主要差异在于该电子载板41上的保护层43对应于至少二个成对设置的焊垫42间形成有开口430及431，该开口430及431是彼此同向且完全显露出该二个焊垫42相同的第一侧壁421、第二侧壁422、第三侧壁423及第四侧壁424，其中该第一、第四侧壁421、424是垂直该成对焊垫42布设的方向，第二、第三侧壁422、423是平行该成对焊垫42布设的方向，且该第一侧壁421间隔该开口430及431的距离D至少大于该第二、第三侧壁422，423间隔该开口430及431的距离d约50微米。其中该距离d是大于或等于75微米，距离D是大于或等于125微米，另该第四侧壁424间隔该开口430及431的距离是大于或等于75微米；另外，如对位误差能力是50微米时，则该距离d是可大于或等于50微米，该距离D则是大于或等于100微米。
如此，即便该开口430及431发生偏位，如图6B所示的向右偏移75微米，仍可维持该焊垫42现有的外露面积尺寸，提供电子元件与原设计相同的润湿面积，同时可使包覆电子元件的绝缘树脂充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题，也使绝缘树脂完全包覆该焊垫侧边，避免发生焊锡突伸现象。
同时，当后续在该成对焊垫上接置电子元件时，该未设于电子元件下方的保护层开口431，也就是不是位于二个成对焊垫42间的保护层开口431距离其焊垫第一侧壁421的距离，在对位误差为75微米的条件下，还也可大于或等于75微米(另在对位误差为50微米的条件下可大于或等于50微米)，如此，即便开口430、431发生偏位，仍可维持该焊垫42现有的外露面积尺寸，提供电子元件与原设计相同的润湿面积，同时可使包覆电子元件的绝缘树脂充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题，也可使绝缘树脂完全包覆该焊垫侧边，避免发生焊锡突伸现象。
实施例4
请参阅图7A至图7C，它是本发明的电子载板实施例4平面示意图。
本发明实施例4的电子载板与上述实施例3大致相同，主要差异在于用于与该焊垫42连接的导电线路420除了可布设在该焊垫42左右侧边外，也可置于该焊垫42的上方、下方、上/下方或角落等处，可配合实际线路安排而非以本图示为限，且非以保护层开口外露出焊垫四侧壁为限，也可对应应用在各实施例中。
另请参阅图8A及图8B，它是应用本发明的电子载板形成的构装结构的平面及剖面示意图，它包括：一电子载板41，该电子载板41可以是上述各实施例中的电子载板，本附图是以图6揭示的电子载板为例作说明，但非以此为限；电子元件44，接置并电性连接至该焊垫42；绝缘树脂46，包覆该电子元件44，并能够充分地分布在该电子元件44下方及该开口430及431中，甚至可包覆该焊垫42侧表面。其中该电子载板41是基板、电路板或印刷电路板等，该保护层43是防焊层，该电子元件44是被动元件。
该电子元件44是可透一例如锡膏的导电材料45接置在外露出该保护层开口430及431的焊垫42上，然后进行回焊作业，使该电子元件44借由锡膏焊接至该焊垫42上并形成电性连接关系。
如此，即便制程精度及误差影响发生保护层开口位置偏移，使该保护层开口430及431上、下、左、右偏移75微米时，仍不会造成外露焊垫42尺寸同时随之变更。此外，本实施例中由于该保护层开口是同时外露出该焊垫的四个侧壁，可在后续作业中使绝缘树脂46完全包覆住该焊垫42侧边，避免现有将被动元件借由锡膏接置在基板上时，熔融锡膏可能流经该焊垫表面与防焊层间的间隙，再沿基板与防焊层间的间隙相互扩散、接触，因而发生焊锡突伸(solder extrusion)现象，避免导致相邻被动元件发生短路等问题。
实施例5
请参阅图9，它是本发明的电子载板实施例5平面示意图。
如图所示，本发明的电子载板41包括：一主体411；至少二个成对设在该主体411表面的焊垫42，且该焊垫42尺寸是相同；以及一用于覆盖该主体411表面的保护层43，该保护层43对应于该焊垫42位置形成有开口430及431，该开口430及431是彼此同向且外露出该二个焊垫42相同的第一侧壁421，该第一侧壁421是垂直该成对焊垫42布设的方向。
该焊垫第一侧壁421距离该开口430及431的距离D可大于或等于125微米；如对位误差能力是50微米时，则该距离D则是大于或等于100微米。
如此，在形成保护层(防焊层)开口430及431时，因考虑到制程精度及误差，由于该开口430及431是同向设于该二个成对焊垫42处，因此即便其发生偏位，仍可避免成对焊垫42外露出开口430及431的面积不同，避免后续在该焊垫42上接着电子元件时，因湿润面积的不平衡造成立碑现象。
此外，如该开口向左偏位75微米时，使该焊垫第一侧壁421距离该开口430的距离D变更为50微米(或以上)，仍可使包覆电子元件的绝缘树脂(平均粒径50微米)充分地分布在该电子元件下方及该开口430中，避免气洞产生导致的气爆以及电性桥接问题。
同时，当后续在该成对焊垫上接置电子元件时，该未设于电子元件下方的保护层开口431，也就是不是位于二个成对焊垫42间的保护层开口431距离其焊垫第一侧壁421的距离，在对位误差为75微米的条件下，还也可大于或等于75微米(另在对位误差为50微米的条件下可大于或等于50微米)，如此，即便开口430、431发生偏位，仍可避免成对焊垫42外露出开口430、431的面积不同，使后续在该焊垫42上接着电子元件时，因湿润面积的不平衡造成立碑现象。
实施例6
请参阅图10，它是为本发明的电子载板实施例6平面示意图。
本发明实施例6的电子载板与上述实施例1大致相同，使保护层开口430及431彼此同向，且外露出焊垫42相同的二个侧壁，主要差异在于该保护层开口430及431是外露出焊垫42的第一侧壁421及第四侧壁424，该第一侧壁421及第四侧壁424是垂直该成对焊垫42布设的方向，且该第一侧壁421间隔该开口430及431的距离D，至少大于该第四侧壁424间隔该开口430及431的距离d约50微米。其中该距离d是大于或等于75微米，距离D是大于或等于125微米；另外，如对位误差能力是50微米时，则该距离d可大于或等于50微米，该距离D则是大于或等于100微米。
如此，即便该开口430及431发生偏位(不论向左、向右或向上、向下偏位)，仍可维持该焊垫42现有的外露面积尺寸，使电子元件与原设计具有相同的润湿面积，同时可使包覆电子元件的绝缘树脂充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题。
同时，当后续在该成对焊垫上接置电子元件时，该未设于电子元件下方的保护层开口431，也就是不是位于二个成对焊垫42间的保护层开口431距离其焊垫第一侧壁421的距离，在对位误差为75微米的条件下，还也可大于或等于75微米(另在对位误差为50微米的条件下可大于或等于50微米)，如此，即便开口430、431发生偏位，仍可维持该焊垫42现有的外露面积尺寸，使电子元件与原设计具有相同的润湿面积，同时可使包覆电子元件的绝缘树脂充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题。
实施例7
请参阅图11，它是本发明的电子载板实施例7平面示意图。
本发明实施例7中可同时结合上述实施例3和实施例6中保护层开口相对焊垫的排列设计。
如图所示，该电子载板41上二个成对焊垫42的平面尺寸可彼此不同，且该保护层开口430及431是彼此同向，其中该开口430是全面外露出焊垫42的第一侧壁421、第二侧壁422、第三侧壁423及第四侧壁424，相对该开口431是外露出焊垫42的第一侧壁及第四侧壁。其中该第一侧壁421间隔该开口430及431的距离D至少大于该第二侧壁422、第三侧壁423及第四侧壁424间隔该开口430及431的距离d约50微米。其中该距离d是大于或等于75微米，距离D是大于或等于125微米；另外，如对位误差能力是50微米时，则该距离d可大于或等于50微米，该距离D则是大于或等于100微米。
如此，即便该开口430及431发生偏位(不论向左、向右或向上、向下偏位)，仍可维持该焊垫42现有的外露面积尺寸，使电子元件与原设计具有相同的润湿面积，同时可使包覆电子元件的绝缘树脂充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题。
同时，当后续在该成对焊垫上接置电子元件时，该未设于电子元件下方的保护层开口431，也就是不是位于二个成对焊垫42间的保护层开口431距离其焊垫第一侧壁421的距离，在对位误差为75微米的条件下，还也可大于或等于75微米(另在对位误差为50微米的条件下可大于或等于50微米)，如此，即便开口430、431发生偏位，仍可维持该焊垫42现有的外露面积尺寸，使电子元件与原设计具有相同的润湿面积，同时可使包覆电子元件的绝缘树脂分充地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题。
因此，本发明的电子载板中使覆盖在电子载板表面的保护层，在至少二个成对配置的焊垫处形成同向的开口，外露出该二个焊垫同向的侧壁，如此在形成保护层(防焊层)开口设置时，考虑到制程精度及误差，由于该开口是同向设于该成对焊垫处，因此即便发生偏位，可避免外露出开口的焊垫面积不同，使后续在该焊垫上接着电子元件时，可避免湿润面积(wetting area)的不平衡造成的立碑现象。
同时，该保护层开口可外露出垂直该成对焊垫布设方向的第一侧壁，使包覆电子元件的绝缘树脂充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题。另该保护层开口可外露出该二个焊垫的至少二个相同的第一及第二侧壁，也或外露出该二个焊垫至少三个相同的第一、第二、第三侧壁，该焊垫第一侧壁是垂直该成对焊垫布设的方向，第二(第三)侧壁是平行该成对焊垫布设的方向，且该第一侧壁间隔该开口的距离至少大于该第二(第三)侧壁间隔该开口的距离50微米。如此，即便开口发生偏位，不仅仍可维持相同的焊垫外露面积，更可使包覆电子元件的绝缘树脂(平均粒径50微米)充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题，同时还可使绝缘树脂至少包覆该焊垫至少一侧边，避免发生焊锡突伸(solder extrusion)现象，也可避免导致相邻电子元件短路的问题。
此外，该保护层开口还可彼此同向且完全显露出该二个焊垫相同的第一、第二、第三及第四侧壁，其中该第一、第四侧壁垂直该成对焊垫布设的方向，第二、第三侧壁平行该成对焊垫布设的方向，且该第一侧壁间隔该开口的距离至少大于该第二、第三侧壁间隔该开口的距离50微米。如此，即便该开口发生偏位，仍可维持该焊垫现有的外露面积，使电子元件与原设计具有相同的润湿面积，同时使包覆电子元件的绝缘树脂充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题，还也可使绝缘树脂完全包覆该焊垫侧边，避免发生焊锡突伸现象。
另外，本发明中该保护层开口可仅外露出焊垫的第一侧壁，该第一侧壁垂直该成对焊垫布设的方向，如此，在形成保护层开口时，考虑到制程精度及误差，由于该开口是同向设于该二个成对焊垫处，因此即便发生偏位，仍可避免成对焊垫外露出开口的面积不同，避免后续在该焊垫上接着电子元件时因湿润面积的不平衡造成立碑现象。
再者，本发明中该保护层开口可外露出焊垫的第一及第四侧壁，该第一及第四侧壁是垂直该成对焊垫布设的方向，且该第一侧壁间隔该开口的距离至少大于该第四侧壁间隔该开口的距离约50微米。如此，即便该开口发生偏位，仍可维持该焊垫现有的外露面积尺寸，使电子元件与原设计具有相同的润湿面积，同时使包覆电子元件的绝缘树脂充分地分布在该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题。
同时，本发明中该保护层开口中的一个全面外露出其中一焊垫的第一、第二、第三及第四侧壁，相对另一开口是外露出另一焊垫的第一及第四侧壁，且该第一侧壁间隔该开口的距离至少大于该第二、第三及第四侧壁间隔该开口的距离约50微米。如此，即便该开口发生偏位，仍可维持该焊垫现有的外露面积尺寸，使电子元件与原设计具有相同的润湿面积，同时可使包覆电子元件的绝缘树脂充分地分布该电子元件下方及该开口中，避免气洞产生导致的气爆以及电性桥接问题。
Claims (44)
1.一种电子载板，其特征在于，该电子载板包括：
一主体；
至少二个成对设于该主体表面的焊垫；以及
一用于覆盖该主体表面的保护层，该保护层对应于该焊垫位置形成有开口，该开口是彼此同向且外露出该二个焊垫的至少二个相同的第一及第二侧壁，该焊垫第一侧壁是垂直该成对焊垫布设的方向，第二侧壁是平行该成对焊垫布设的方向，且至少一焊垫的第一侧壁间隔该开口的距离至少大于其第二侧壁间隔该开口的距离50微米。
2.如权利要求1所述的电子载板，其特征在于，该电子载板是芯片封装使用的封装基板、电路板或印刷电路板中的一个。
3.如权利要求1所述的电子载板，其特征在于，该电子载板的主体是绝缘层或中间堆栈有线路层的绝缘层。
4.如权利要求1所述的电子载板，其特征在于，该焊垫上可涂布锡膏，电子元件可借由该锡膏电性连接至该焊垫，且该电子元件下方的保护层开口距离焊垫的第一侧壁距离至少大于第二侧壁距离50微米。
5.如权利要求4所述的电子载板，其特征在于，该电子元件是被动元件，使绝缘树脂包覆该被动元件，并可以充分地分布在该被动元件下方及该开口中。
6.如权利要求1所述的电子载板，其特征在于，该焊垫的第一侧壁距离该开口是大于或等于125微米，该第二侧壁距离该开口是大于或等于75微米。
7.如权利要求6所述的电子载板，其特征在于，该成对焊垫上可供接置电子元件，且对应未设于该电子元件下方的保护层开口距该焊垫第一侧壁距离是大于或等于75微米。
8.如权利要求1所述的电子载板，其特征在于，该焊垫的第一侧壁距离该开口是大于或等于100微米，该第二侧壁距离该开口是大于或等于50微米。
9.如权利要求8所述的电子载板，其特征在于，该成对焊垫上可供接置电子元件，且对应未设于该电子元件下方的保护层开口距该焊垫第一侧壁距离是大于或等于50微米。
10.如权利要求1所述的电子载板，其特征在于，该开口还可外露出该二个焊垫的三个相同的第一、第二及第三侧壁，该焊垫第一侧壁是垂直该成对焊垫布设的方向，第二及第三侧壁是平行该成对焊垫布设的方向，且该第一侧壁间隔该开口的距离至少大于该第二及第三侧壁间隔该开口的距离50微米。
11.一种电子载板，其特征在于，该电子载板包括：
一主体；
至少二个成对设于该主体表面的焊垫；以及
一用于覆盖该主体表面的保护层，该保护层对应于该焊垫位置形成有开口，该开口是彼此同向且完全显露出该二个焊垫相同的第一、第二、第三及第四侧壁，其中该第一、第四侧壁是垂直该成对焊垫布设的方向，第二、第三侧壁是平行该成对焊垫布设的方向，且至少一该焊垫的第一侧壁间隔该开口的距离至少大于其第二、第三侧壁间隔该开口的距离50微米。
12.如权利要求11所述的电子载板，其特征在于，该电子载板是芯片封装使用的封装基板、电路板或印刷电路板中的一个。
13.如权利要求11所述的电子载板，其特征在于，该电子载板的主体是绝缘层或中间堆栈有线路层的绝缘层。
14.如权利要求11所述的电子载板，其特征在于，该焊垫上可涂布锡膏，供电子元件借该锡膏电性连接至该焊垫，且该电子元件下方的保护层开口距离焊垫的第一侧壁距离是至少大于第二侧壁距离50微米。
15.如权利要求14所述的电子载板，其特征在于，该电子元件是被动元件，供绝缘树脂包覆该被动元件，并可能充分地分布在该被动元件下方及该开口中。
16.如权利要求11所述的电子载板，其特征在于，该焊垫的第一侧壁距离该开口是大于或等于125微米，该第二、第三及第四侧壁距离该开口是大于或等于75微米。
17.如权利要求16所述的电子载板，其特征在于，该成对焊垫上可供接置电子元件，且对应未设于该电子元件下方的保护层开口距该焊垫第一侧壁距离是大于或等于75微米。
18.如权利要求11所述的电子载板，其特征在于，该焊垫的第一侧壁距离该开口是大于或等于100微米，该第二侧壁距离该开口是大于或等于50微米。
19.如权利要求18所述的电子载板，其特征在于，该成对焊垫上可供接置电子元件，且对应未设于该电子元件下方的保护层开口距该焊垫第一侧壁距离是大于或等于50微米。
20.如权利要求11所述的电子载板，其特征在于，该电子载板还包括设在该本体表面的导电线路，其中该导电线路是设在该焊垫左侧、右侧、上方、下方、上/下方或角落中的一个。
21.一种电子载板，其特征在于，该电子载板包括：
一主体；
至少二个成对设于该主体表面的焊垫；以及
一用于覆盖该主体表面的保护层，该保护层对应于该焊垫位置形成有开口，该开口是彼此同向且外露出该二个焊垫相同的第一侧壁，该第一侧壁是垂直该成对焊垫布设的方向。
22.如权利要求21所述的电子载板，其特征在于，该电子载板是芯片封装使用的封装基板、电路板或印刷电路板。
23.如权利要求21所述的电子载板，其特征在于，该电子载板的主体是绝缘层或中间堆栈有线路层的绝缘层。
24.如权利要求21所述的电子载板，其特征在于，该焊垫上可涂布锡膏，供电子元件借该锡膏电性连接至该焊垫。
25.如权利要求24所述的电子载板，其特征在于，该电子元件是被动元件，供绝缘树脂包覆该被动元件，并可充分地分布在该被动元件下方及该开口中。
26.如权利要求21所述的电子载板，其特征在于，该焊垫的第一侧壁距离该开口是大于或等于125微米。
27.如权利要求26所述的电子载板，其特征在于，该成对焊垫上可供接置电子元件，且对应未设于该电子元件下方的保护层开口距该焊垫第一侧壁距离是大于或等于75微米。
28.如权利要求21所述的电子载板，其特征在于，该焊垫的第一侧壁距离该开口是大于或等于100微米。
29.如权利要求28所述的电子载板，其特征在于，该成对焊垫上可供接置电子元件，且对应未设于该电子元件下方的保护层开口距该焊垫第一侧壁距离是大于或等于50微米。
30.一种电子载板，其特征在于，该电子载板包括：
一主体；
至少二个成对设在该主体表面的焊垫；以及
一用于覆盖该主体表面的保护层，该保护层对应于该焊垫位置形成有开口，该开口是彼此同向且完全显露出该二个焊垫相同的第一及第四侧壁，其中该第一及第四侧壁是垂直该成对焊垫布设的方向，且至少一该焊垫的第一侧壁间隔该开口的距离至少大于其第四侧壁间隔该开口的距离50微米。
31.如权利要求30所述的电子载板，其特征在于，该电子载板是芯片封装使用的封装基板、电路板或印刷电路板中的一个。
32.如权利要求30所述的电子载板，其特征在于，该电子载板的主体是绝缘层或中间堆栈有线路层的绝缘层。
33.如权利要求30所述的电子载板，其特征在于，该焊垫上可涂布锡膏，供电子元件借该锡膏电性连接至该焊垫，且该电子元件下方的保护层开口距离焊垫的第一侧壁距离是至少大于第二侧壁距离50微米。
34.如权利要求33所述的电子载板，其特征在于，该电子元件是被动元件，供绝缘树脂包覆该被动元件，并可以充分地分布在该被动元件下方及该开口中。
35.如权利要求30所述的电子载板，其特征在于，该焊垫的第一侧壁距离该开口是大于或等于125微米，该第四侧壁距离该开口是大于或等于75微米。
36.如权利要求35所述的电子载板，其特征在于，该成对焊垫上可供接置电子元件，且对应未设于该电子元件下方的保护层开口距该焊垫第一侧壁距离是大于或等于75微米。
37.如权利要求30所述的电子载板，其特征在于，该焊垫的第一侧壁距离该开口是大于或等于100微米，该第四侧壁距离该开口是大于或等于50微米。
38.如权利要求37所述的电子载板，其特征在于，该成对焊垫上可供接置电子元件，且对应未设于该电子元件下方的保护层开口距该焊垫第一侧壁距离是大于或等于50微米。
39.如权利要求30所述的电子载板，其特征在于，该成对焊垫的其中一个还包括外露出其第二及第三侧壁于该保护层开口中，该第二及第三侧壁是平行该成对焊垫布设的方向，且该焊垫的第一侧壁间隔该开口的距离至少大于其第二、第三侧壁间隔该开口的距离50微米。
40.如权利要求39所述的电子载板，其特征在于，该焊垫的第一侧壁距离该开口是大于或等于125微米，该第二及第三侧壁距离该开口是大于或等于75微米。
41.如权利要求40所述的电子载板，其特征在于，该成对焊垫上可供接置电子元件，且对应未设于该电子元件下方的保护层开口距该焊垫第一侧壁距离是大于或等于75微米。
42.如权利要求39所述的电子载板，其特征在于，该焊垫的第一侧壁距离该开口是大于或等于100微米，该第二、第三侧壁距离该开口是大于或等于50微米。
43.如权利要求42所述的电子载板，其特征在于，该成对焊垫上可供接置电子元件，且对应未设于该电子元件下方的保护层开口距该焊垫第一侧壁距离是大于或等于50微米。
44.如权利要求39所述的电子载板，其特征在于，该成对焊垫的彼此平面尺寸是不相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100027264A CN101009968A (zh) | 2006-01-25 | 2006-01-25 | 电子载板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100027264A CN101009968A (zh) | 2006-01-25 | 2006-01-25 | 电子载板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101009968A true CN101009968A (zh) | 2007-08-01 |
Family
ID=38697998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100027264A Pending CN101009968A (zh) | 2006-01-25 | 2006-01-25 | 电子载板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101009968A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101916753A (zh) * | 2010-08-04 | 2010-12-15 | 联发软体设计(深圳)有限公司 | 用于多列四方扁平无引脚封装芯片的印刷电路板 |
| CN102208387A (zh) * | 2010-03-30 | 2011-10-05 | 曹用信 | 连接球栅阵列封装组件的电路板及形成焊垫结构的方法 |
| CN102480849A (zh) * | 2010-11-29 | 2012-05-30 | 宏恒胜电子科技（淮安）有限公司 | 电路板及其制作方法 |
| CN103582283A (zh) * | 2012-07-27 | 2014-02-12 | 富葵精密组件(深圳)有限公司 | 柔性电路板及其制作方法 |
| CN102088822B (zh) * | 2009-12-08 | 2014-12-17 | 三星半导体(中国)研究开发有限公司 | 具有焊点自保护功能的pcb基板及其焊盘制作工艺 |
| CN105376934A (zh) * | 2014-09-02 | 2016-03-02 | 富葵精密组件(深圳)有限公司 | 电路板及电路板的制造方法 |
| CN106992205A (zh) * | 2017-04-27 | 2017-07-28 | 京东方科技集团股份有限公司 | 一种有机电致发光显示面板及有机电致发光显示器 |
| WO2019024351A1 (zh) * | 2017-07-31 | 2019-02-07 | 郑州云海信息技术有限公司 | 避免贴片元件立碑的pcb板设计方法及封装方法及pcb板 |
-
2006
- 2006-01-25 CN CNA2006100027264A patent/CN101009968A/zh active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102088822B (zh) * | 2009-12-08 | 2014-12-17 | 三星半导体(中国)研究开发有限公司 | 具有焊点自保护功能的pcb基板及其焊盘制作工艺 |
| CN102208387A (zh) * | 2010-03-30 | 2011-10-05 | 曹用信 | 连接球栅阵列封装组件的电路板及形成焊垫结构的方法 |
| CN102208387B (zh) * | 2010-03-30 | 2013-05-22 | 曹用信 | 连接球栅阵列封装组件的电路板及形成焊垫结构的方法 |
| CN101916753A (zh) * | 2010-08-04 | 2010-12-15 | 联发软体设计(深圳)有限公司 | 用于多列四方扁平无引脚封装芯片的印刷电路板 |
| CN102480849A (zh) * | 2010-11-29 | 2012-05-30 | 宏恒胜电子科技（淮安）有限公司 | 电路板及其制作方法 |
| CN102480849B (zh) * | 2010-11-29 | 2014-09-24 | 宏恒胜电子科技（淮安）有限公司 | 电路板及其制作方法 |
| CN103582283A (zh) * | 2012-07-27 | 2014-02-12 | 富葵精密组件(深圳)有限公司 | 柔性电路板及其制作方法 |
| CN103582283B (zh) * | 2012-07-27 | 2016-08-10 | 富葵精密组件(深圳)有限公司 | 柔性电路板及其制作方法 |
| CN105376934A (zh) * | 2014-09-02 | 2016-03-02 | 富葵精密组件(深圳)有限公司 | 电路板及电路板的制造方法 |
| CN105376934B (zh) * | 2014-09-02 | 2018-03-09 | 鹏鼎控股(深圳)股份有限公司 | 电路板及电路板的制造方法 |
| CN106992205A (zh) * | 2017-04-27 | 2017-07-28 | 京东方科技集团股份有限公司 | 一种有机电致发光显示面板及有机电致发光显示器 |
| WO2019024351A1 (zh) * | 2017-07-31 | 2019-02-07 | 郑州云海信息技术有限公司 | 避免贴片元件立碑的pcb板设计方法及封装方法及pcb板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7573722B2 (en) | Electronic carrier board applicable to surface mounted technology (SMT) | |
| CN101719486B (zh) | 半导体器件及其制造方法和半导体模块制造方法 | |
| KR102666151B1 (ko) | 반도체 패키지 | |
| JP2996510B2 (ja) | 電子回路基板 | |
| US8013443B2 (en) | Electronic carrier board and package structure thereof | |
| US6867496B1 (en) | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument | |
| US6768191B2 (en) | Electronic component with stacked electronic elements | |
| CN110875291B (zh) | 基板组件、半导体封装件和制造该半导体封装件的方法 | |
| KR101501626B1 (ko) | 배선 기판 및 그 제조 방법과 반도체 장치 | |
| US8022524B2 (en) | Semiconductor device | |
| JP5182448B2 (ja) | 部品内蔵基板 | |
| US6104088A (en) | Complementary wiring package and method for mounting a semi-conductive IC package in a high-density board | |
| US4377316A (en) | High density interconnection means for chip carriers | |
| US20140327138A1 (en) | Semiconductor device | |
| JP5799973B2 (ja) | セラミック多層配線基板およびこれを備えるモジュール | |
| CN101009968A (zh) | 电子载板 | |
| US12205940B2 (en) | Semiconductor package structure and packaging method thereof | |
| US20190067199A1 (en) | Wiring board and electronic device | |
| JP7225052B2 (ja) | 電子部品モジュール | |
| CN107683018A (zh) | 电子装置 | |
| US20070138632A1 (en) | Electronic carrier board and package structure thereof | |
| CN1997261B (zh) | 电子载板及其构装结构 | |
| JP2017157642A (ja) | 実装構造及びモジュール | |
| KR102876389B1 (ko) | 인쇄회로기판 및 그를 포함하는 반도체 패키지 | |
| US20230395482A1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |