CN1099135C - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN1099135C CN1099135C CN94113397A CN94113397A CN1099135C CN 1099135 C CN1099135 C CN 1099135C CN 94113397 A CN94113397 A CN 94113397A CN 94113397 A CN94113397 A CN 94113397A CN 1099135 C CN1099135 C CN 1099135C
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- lead
- protrusion
- protrusions
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W72/071—
-
- H10W72/20—
-
- H10W70/453—
-
- H10W72/251—
Landscapes
- Wire Bonding (AREA)
Abstract
本发明提供了引线与凸起有充分结合强度的、引线间不发生短路的带形载体外壳。本发明的半导体装置中的半导体芯片16为四角形。凸起17A、17B以锯齿状配置在半导体芯片16的至少一边的附近。把凸起17A、17B中配置在芯片外侧的凸起在平行于半导体芯片的至少一边的方向上的最大宽度设为Bw1,把凸起17A、17B中配置在芯片内侧的凸起在平行于半导体芯片的至少一边的方向上的最大宽度设为Bw2,则满足Bw2>Bw1。
Description
本发明涉及带形载体外壳(TCP)的半导体芯片的电极结构。
近年来,由于电子仪器的多功能化等,这种电子仪器内装载的大规模集成电路外壳的引出头(管脚)数目变得越来越多,引出头之间的间隔(Pitch)也变得越来越窄。
另一方面,由于电子仪器的小型化等,越来越要求大规模集成电路外壳做到薄型化。
因此,以往为了满足在引出头增加和引出头间隔缩小的状况下对大规模集成电路的薄型化的要求,广泛地应用以采用载带自动键合(TAB)方式为主的带形载体外壳(TCP)。
图19示出以往的TCP。图20是沿图19的XX-XX线的截面图。
绝缘带11具有器件孔12、外引线孔13和冲孔14。外引线孔13配置成把器件孔12包围起来的形式。沿绝缘带11的二个边缘部分在其附近的绝缘带处形成冲孔14。
在绝缘带11上形成引线15。引线15的两端中有一端配置于器件孔12内,而另一端配置于外引线孔13外侧的绝缘带11上。
把半导体芯片16配置于器件孔12内。半导体芯片16上的凸起17与绝缘带11上的引线的一端互相结合。
半导体芯片16及其周围部分被树脂18覆盖起来。
绝缘带11由聚酰亚胺和聚酯等树脂构成。引线15由例如铜(Cu)构成。凸起17由例如金(Au)构成。
图21是将图19中用圆圈A围成的区域放大后示出的图。图22是将图19的半导体芯片16及其周边部分放大后示出的图。
把凸起17以锯齿状配置在半导体芯片16的周边部分。换言之把凸起17配置在半导体芯片16的周边部分,使之形成2重环状结构。
构成内周的环的凸起17和构成外周的环的凸起17具有完全相同的形状,例如正方形,而且还具有相同的尺寸(大小)。
有关从器件孔12的边缘到引线15的一端的距离,存在二种情况。一种情况是短距离。具有短距离的引线15隔条存在,并连接到构成外周的环的凸起17处。另一种情况是长距离。具有长距离的引线15也隔条配置,并连接到构成内周的环的凸起17。
引线15和凸起17的这种配置对于提供能适应增加引出头数目和缩小引出头间隔的半导体装置的目的来说是有效的。
但是,以往在绝缘带11上的引线15发生弯曲以及在不能正确地进行绝缘带11和半导体芯片16的位置重合的情况下,存在着引线15与凸起17的结合强度降低和相邻的引线15之间发生短路的缺点。
图23示出由于引线15的弯曲、引线15与凸起17的结合强度降低的情况。
也就是说,引线的弯曲程度越大,引线15与凸起17的重叠区域(用斜线示出)越小。引线15与凸起17的重叠区域若缩小,引线15与凸起17的结合强度必然降低。
图24和图25示出因为绝缘带11与半导体芯片16的位置未正确重合而导致引线15与凸起17间的结合强度降低的情况。
也就是说,在半导体芯片16对于器件孔12的边缘产生平行移动(参照图24)和半导体芯片16在器件孔12内产生旋转(参照图25)时,这种移动和旋转越大,引线15与凸起17的重叠区域(用斜线示出)就越小。引线15与凸起17的重叠区域缩小的话,引线15与凸起17间的结合强度就必然降低。
图26示出现有技术的半导体器件16上凸起17配置的其它例子。
该凸起17为长方形,其与半导体芯片16的边缘平行的边的长度大于垂直于半导体芯片16的边缘的边的长度。但是全部凸起17的形状和尺寸都相同。
采用这种凸起17的形状,即使绝缘带11上的引线15发生弯曲或不能正确地进行绝缘带11与半导体芯片16间的位置重合,仍可得到引线15与凸起17间足够的结合强度。
但是如果产生图27所示的引线15的弯曲和图28和图29所示的绝缘带11与半导体芯片16间的重合偏移,则会有相邻的引线15相互间发生短路的缺点。
因此,在现有技术中为适应引出头数目的增加和引出头间隔的缩小而将半导体芯片的凸起17的配置作成锯齿状,这在发生引线弯曲时和绝缘带与半导体芯片的位置未正确重合时,会产生引线与凸起17间的结合强度降低和引线相互间短路等缺点。
本发明可完全解决上述缺点。本发明的目的是提供能适应引出头数目的增加和引出头间隔的缩小的半导体装置,这种半导体装置即使在产生引线弯曲或绝缘带与半导体芯片间的位置未正确重合的情况下仍可得到引线与凸起间足够的结合强度,而且引线相互间不发生短路。
为了达到上述目的,本发明的半导体装置具备四角形的半导体芯片和在上述半导体芯片的至少一边附近沿着上述的至少一边以锯齿状配置的凸起。此外,在把上述凸起中配置在上述半导体芯片外侧的凸起在与上述半导体芯片的至少一边平行的方向上的最大宽度设为Bw1、把上述凸起中配置在上述半导体芯片内侧的凸起的与上述半导体芯片的上述至少一边平行的方向上的最大宽度设为Bw2时,Bw2>Bw1。
此外,把上述凸起中配置在上述半导体芯片外侧的凸起在与上述半导体芯片的至少一边垂直的方向上的长度设为Bd1,把上述凸起中配置在上述半导体芯片内侧的凸起与上述半导体芯片的上述至少一边垂直的方向上的长度设为Bd2,则本发明的半导体装置满足Bd1>Bd2。
本发明的半导体装置具有带四角形器件孔的绝缘带和形成在上述绝缘带上、一端位于上述器件孔内的引线。
从上述器件孔的确定的一边开始到上述引线的一端为止的距离,有短距离和长距离两种情况。在上述引线中具有上述短距离的引线隔条设置于具有上述长距离的引线之中。
把上述半导体芯片配置在上述器件孔内,上述具有短距离的引线与配置在上述半导体芯片外侧的凸起相连,上述具有长距离的引线与配置在上述半导体芯片内侧的凸起相连。
此外,若将上述引线的宽度设为Lw,本发明的半导体装置满足Lw<Bw1、Lw<Bw2。如把从一条引线的中心起到与上述一条引线相邻的引线的中心为止的距离设为Lp的话,则满足2×Lp≤(Bw1+Bw2)。
按上述构成,把凸起以锯齿状配置在半导体芯片的周边部分以便能适应引出头数目的增加和引出头间隔的缩小。
此外,因为内侧的凸起宽度Bw2大于外侧的凸起宽度Bw1,也就是说,由于满足Bw2>Bw1的关系,即使产生引线的弯曲和绝缘带与半导体芯片间的位置重合的偏移,也不会发生相邻引线之间的短路。
而且,因为外侧的凸起长度Bd1大于内侧的凸起长度Bd2,也就是说,由于满足Bd1>Bd2的关系,即使产生引线的弯曲和绝缘带与半导体芯片间的位置重合的偏移,也不会降低引线与外侧凸起的结合强度。
以下,参照附图详细说明本发明的半导体装置。
图1是示出本发明半导体装置的平面图。
图2是沿图1的II-II线的截面图。
图3是详细地示出图1的半导体芯片的示意图。
图4为示出本发明半导体装置的平面图。
图5是详细地示出图4的半导体芯片的图。
图6是图1的区域B或图4的区域C的放大图。
图7是沿图6的VII-VII线的截面图。
图8是图6的半导体芯片的侧视图。
图9是表示图6的半导体装置中绝缘带与半导体芯片的位置未正确重合时的图。
图10是图1的区域B或图4的区域C的放大图。
图11是沿图10的XI-XI线的截面图。
图12是图10的半导体芯片的侧视图。
图13是图1的区域B或图4的区域C的放大图。
图14是图13的半导体芯片的侧视图。
图15为现有技术的半导体装置与本发明的半导体装置的比较图。
图16为现有技术的半导体装置与本发明的半导体装置的比较图。
图17是图1的区域B或图4的区域C的放大图。
图18是图1的区域B或图4的区域C的放大图。
图19为现有技术的半导体装置的平面图。
图20是沿图19的XX-XX线的截面图。
图21是图19的区域A的放大图。
图22是详细地示出图19的半导体芯片的示意图。
图23表示出在图21的半导体装置中产生引线弯曲的情况。
图24表示在图21的半导体装置中绝缘带与半导体芯片的位置未正确重合的情况。
图25表示在图21的半导体装置中绝缘带与半导体芯片的位置未正确重合的情况。
图26是图19的区域A的放大图。
图27是示出在图26的半导体装置中产生引线弯曲情况的示意图。
图28表示在图26的半导体装置中绝缘带与半导体芯片的位置未正确重合的情况。
图29表示在图26的半导体装置中绝缘带与半导体芯片的位置未正确重合的情况。
图1示出本发明的TCP的一个例子。图2是沿图1的II-II线的截面图。
绝缘带11具有器件孔12、外引线孔13及冲孔14。设置外引线孔13使之将器件孔12包围起来。
沿绝缘带11的两个边缘部分在该边缘部分附近的绝缘带上形成冲孔14。
在绝缘带11上形成引线15。引线15的两端中有一端配置在器件孔12内,而另一端配置在外引线孔13外侧的绝缘带11上。
把半导体芯片16配置在器件孔12内。半导体芯片16上的凸起17与绝缘带11上的引线的一端相互结合。
半导体芯片16及其周围部分用树脂18覆盖住。
绝缘带11由聚酰亚胺和聚酯等树脂构成。引线15由例如铜(Cu)构成。凸起17由例如金(Au)构成。
图3示出图1的半导体芯片16及其周边部分的放大图。
把凸起17A、17B以锯齿状配置在半导体芯片16的周边部分。换言之,把凸起17A、17B配置在半导体芯片16的周边部分使之形成2重环状结构。
构成外周环的凸起17A的形状和尺寸与构成内周环的凸起17B的形状和尺寸是不同的。
例如,构成外周的环的凸起17A具有正方形的形状,构成内周的环的凸起17B具有长边与半导体芯片16的边缘平行、短边与半导体芯片16的边缘垂直的长方形的形状。在这种场合,凸起17B的长边的长度大于凸起17A的边长这一点成为本发明的条件。
有关凸起17A、17B的形状和尺寸的情况后面再叙述。
图4示出本发明的TCP的另一例。
绝缘带11具有器件孔12、外引线孔13及冲孔14。把外引线孔13配置成把器件孔12包围起来。沿绝缘带11的两个边缘部形成冲孔14。
在绝缘带11上形成引线15。引线15具有一端和另一端,把一端配置在器件孔12内,把另一端配置在外引线孔13外侧的绝缘带11上。
半导体芯片16具有长方形的形状,被配置在器件孔12内。半导体芯片16上的凸起17与绝缘带11上的引线的一端互相结合。
用树脂18覆盖半导体芯片16及其周围。
绝缘带11由聚酰亚胺和聚酯等的树脂构成。引线15由例如铜(Cu)构成。凸起17由例如金(Au)构成。
图5为图4的半导体芯片16及其周边部分的放大图。
把沿长方形的半导体芯片16的2个短边的边缘和一个长边的边缘的凸起17A、17B配置成锯齿状。另一方面,把沿长方形的半导体芯片16的剩下的一个长边的边缘的凸起17配置成以很宽的间隔排成一列。
凸起17A的形状及尺寸与凸起17B的形状和尺寸不同。
例如,凸起17A具有正方形的形状,凸起17B具有长边与半导体芯片16的边缘平行、短边与半导体芯片16的边缘垂直的长方形的形状。在这个场合,凸起17B的长边的长度大于凸起17A的边长这一点成为本发明的条件。
此外,凸起17全部具有相同的形状,例如正方形。
有关凸起17A、17B的形状和尺寸的情况后面再叙述。
图6是图1的区域B或图4的区域C的放大平面图。图7是沿图6的VII-VII线的截面图。
有关从器件孔12的边缘E开始到引线15的一端的距离,存在二种情况。
一种情况是短距离。具有短距离的引线15以每隔一条的形式存在,并连接到外侧的凸起17A。另一种情况是长距离。具有长距离的引线15也以每隔一条的形式存在,并连接到内侧的凸起17B。
Lw表示引线15的宽度。Lp是引线间隔,也就是从一条引线的中心到与该引线相邻的引线的中心的距离。引线间隔Lp等于凸起间隔,也就是从外侧凸起的中心到与该凸起相邻的内侧凸起的中心的距离。
引线宽度Lw由引线间隔Lp来决定。
例如,如表1所示出的,引线间隔Lp约80μm时,引线宽度Lw约35μm,引线间隔Lp约60μm时,引线宽度Lw约为30μm,引线间隔Lp约50μm时,引线宽度Lw约为25μm。
Bw1表示外侧的凸起17A的宽度。所谓外侧的凸起17A的宽度Bw1,是凸起17A在与相邻的半导体芯片16的一边F平行的方向上的最大宽度。
这个Bw1的定义对凸起17A的形状而言并没有表示什么重要的意义。也就是说,凸起17A的形状可以是如图所示的正方形,也可以是三角形、多角形、长方形、圆形和椭圆形等形状。
但是,凸起17A的最好形状是正方形、长方形等四角形。
在外侧凸起17A的形状为正方形时,外侧凸起17A的宽度Bw1等于该正方形的一个边长。
Bw2表示内侧凸起17B的宽度。所谓内侧凸起17B的宽度Bw2是指在凸起17B在与相邻的半导体芯片16的一边F平行的方向上的最大宽度。
这个Bw2的定义对凸起17B的形状而言并没有表示什么重要的意义。也就是说,凸起17B的形状可以是如图所示的长方形,也可以是三角形、多角形、正方形、圆形和椭圆形等的形状。
但是,凸起17B最好的形状是正方形、长方形等四角形。
在内侧凸起17B的形状为长方形时,内侧凸起17B的宽度Bw2等于该长方形的长边的长度。但其条件是长方形的长边与半导体芯片的一边平行。
本发明的特征是内侧凸起17B的宽度Bw2大于外侧凸起17A的宽度Bw1(即:Bw2>Bw1)。
例如,如表1所示出的,引线间隔(凸起间隔)Lp约60μm时,内侧凸起(S)17B的宽度Bw2约为80μm,外侧凸起(S)17A的宽度Bw1约为40μm。
但是,凸起17A的宽度Bw1和凸起17B的宽度Bw2的具体数值并没有重要的意义。本发明若满足Bw2>Bw1的条件就成立。
如图8所示,本实施例的半导体装置在从半导体芯片16的侧面来看时,外侧凸起17A与内侧凸起17B没有重叠。
表1
| 引线间隔(Lp) | 引线宽度(Lw) | 凸起宽度(Bw1) | 凸起宽度(Bw2) | |
| 本发明(μm) | 806050 | 353025 | 604035 | 1008065 |
| 现有技术(μm) | 806050 | 353025 | 705040 | 705040 |
如按照上述构成的半导体装置,引线15及凸起17A、17B成为能适应引出头数目的增加和引出头间隔的缩小的配置。此外,因为内侧凸起17B的宽度Bw2大于外侧凸起17A的宽度Bw1(即Bw2>Bw1),故即使产生引线15的弯曲和绝缘带11与半导体芯片16间的位置重合的偏移,也不发生相邻的引线15之间的短路。
图9示出由于绝缘带11与半导体芯片16间的位置未正确重合而使绝缘带11与半导体芯片16间产生位置偏移的情况。
在这个场合,由于内侧凸起17B的宽度Bw2大于外侧凸起17A的宽度Bw1(即:Bw2>Bw1),故不发生相邻的引线15之间的短路。
此外,由于引线15经常处于内侧凸起17B的位置上,引线15与内侧凸起17B的结合强度是足够大的。
但是,引线的弯曲程度越大,引线15与外侧凸起17A的重叠区域(用斜线出示)就越小。引线15与凸起17A的重叠区域缩小的话,引线15与凸起17A的重叠区域缩小的话,引线15与凸起17A的结合强度必然降低。
图10是图1的区域B或图4的区域C的放大平面图。图11是沿图10的XI-XI线的截面图。
该半导体装置具有改善图6的半导体装置的结合强度降低的缺点的结构。
以下就图10和图11的半导体装置的结构进行说明。
有关从器件孔12的边缘E开始到引线15的一端为止的距离,存在二种情况。
一种情况是短距离。具有短距离的引线15以每隔一条的方式存在,并连接到外侧凸起17A。另一种情况是长距离。具有长距离的引线15也以每隔一条的方式存在,并连接到内侧凸起17B。
Lw表示引线15的宽度。Lp是引线间隔,也就是从一条引线的中心开始到与该引线相邻的引线的中心为止的距离。引线间隔Lp等于凸起间隔,即从外侧的凸起的中心开始到与该凸起相邻的内侧的凸起的中心为止的距离。
引线宽度Lw由引线间隔Lp来决定。
例如,如表2示出的,引线间隔Lp约80μm时,引线宽度Lw约为35μm;引线间隔Lp约60μm时,引线宽度Lw约为30μm;引线间隔Lp约50μm时,引线宽度Lw约为25μm。
Bw1表示外侧凸起17A的宽度。所谓外侧凸起17A的宽度Bw1,是凸起17A在与相邻的半导体芯片16的一边F平行的方向上的最大宽度。
这个Bw1的定义对凸起17A的形状来说并没有表示什么重要的意义。也就是说,凸起17A的形状可以是如图示那样的长方形,也可以是三角形、多角形、正方形、圆形和椭圆形等的形状。
但是,凸起17A的最好的形状是正方形、长方形等四角形。
在外侧凸起17A的形状是长方形的场合,外侧的凸起17A的宽度Bw1等于该长方形的短边的长度。但其条件是长方形的短边与半导体芯片的一边平行。
Bw2表示内侧的凸起17B的宽度。所谓内侧凸起17B的宽度Bw2,是凸起17B在与相邻的半导体芯片16的一边F平行的方向上的最大宽度。
这个Bw2的定义对凸起17B的形状而言并没有表示什么重要的意义。也就是说,凸起17B的形状可以是如图示那样的长方形,也可以是三角性、多角形、正方形、圆形和椭圆形等形状。
但是,凸起17B的形状最好是正方形、长方形等四角形。
在内侧凸起17B的形状是长方形的场合,内侧凸起17B的宽度Bw2等于该长方形的长边的长度。但其条件是长方形的长边与半导体芯片的一边平行。
Bd1表示外侧凸起17A的长度(深度)。所谓外侧凸起17A的长度Bd1,是凸起17A在与相邻的半导体芯片16的一边F垂直的方向上的最大宽度。
这个Bd1的定义对凸起17A的形状而言并没有表示什么重要的意义。也就是说,凸起17A的形状可以是如图示那样的长方形,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
但是,凸起17A的最好形状是正方形、长方形等四角形。
在外侧凸起17A的形状是长方形的场合,外侧凸起17A的长度Bd1等于该长方形长边的长度。但其条件是长方形的长边与半导体芯片的一边垂直。
Bd2表示内侧凸起17B的长度。所谓内侧凸起17B的长度Bd2,是凸起17B在与相邻的半导体芯片16的一边F垂直的方向上的的最大宽度。
这个Bd2的定义对凸起17B的形状而言并没有表示什么重要的意义。也就是说,凸起17B的形状可以是如图示那样的长方形,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
但是,凸起17B的形状最好是正方形、长方形等的四角形。
在内侧凸起17B的形状为长方形时,内侧凸起17B的长度Bd2等于该长方形短边的长度。但其条件是长方形的短边与半导体芯片的一边垂直。
本发明的特征是外侧凸起17A的长度Bd1大于内侧凸起17B的长度Bd2(即Bd1>Bd2)。
例如,如表2示出的,引线间隔(凸起间隔)Lp约60μm,内侧凸起17B的宽度Bw2约80μm,外侧凸起17A的宽度Bw1约40μm时,外侧凸起17A的长度Bd1约为80μm,内侧凸起17B的长度Bd2约为40μm。
但是,凸起17A的长度Bd1和凸起17B的长度Bd2的具体数值没有重要的意义。本发明如满足Bd1>Bd2的条件就成立。
本实施例的半导体装置如图12所示的那样在从半导体芯片16的侧面看半导体芯片16的场合,外侧的凸起17A与内侧的凸起17B没有重叠。
表2
| 引线间隔(Lp) | 引线宽度(Lw) | 凸起宽度(Bw1) | 凸起宽度(Bw2) | 凸起长度(Bd1) | 凸起长度(Bd2) | |
| 本发明(μm) | 806050 | 353025 | 604035 | 1008065 | 1008065 | 604035 |
| 现有技术(μm) | 806050 | 353025 | 705040 | 705040 | 705040 | 705040 |
如按照上述构成的半导体装置,引线15和凸起17A、17B成为能适应引出头数目的增加和引出头间距的缩小的配置。
此外,由于内侧凸起17B的宽度Bw2大于外侧凸起17A的宽度Bw1(即:Bw2>Bw1),即使产生引线15的弯曲和绝缘带11与半导体芯片16间的位置重合的偏移,也不发生相邻的引线15之间的短路。
而且,由于外侧凸起17A的长度Bd1大于内侧凸起17B的长度Bd2(即:Bd1>Bd2),即使产生引线15的弯曲以及绝缘带11与半导体芯片16间的位置重合的偏移,引线15与外侧凸起17A间的结合强度也不会降低。
图13是图1的区域B或图4的区域C的放大平面图。图14示出图13的半导体芯片的侧视图。
这个半导体装置是图10的半导体装置的变形例。
以下,就图13和图14的半导体装置的结构进行说明。
有关从器件孔12的边缘E开始到引线15的一端为止的距离,存在二种情况。
一种情况是短距离。具有短距离的引线15以每隔一条的方式存在,并连接到外侧凸起17A。另一种情况是长距离。具有长距离的引线15也以每隔一条的方式存在,并连接到内侧凸起17B。
Lw表示引线15的宽度。Lp是引线间隔,即从一条引线的中心开始到与该引线相邻的引线的中心为止的距离。引线间隔Lp等于凸起间隔,即从外侧凸起的中心到与该凸起相邻的内侧凸起的中心的距离。
引线宽度Lw由引线间隔Lp来决定。
例如,如表3示出的那样,引线间隔Lp约80μm时,引线宽度Lw约为35μm;引线间隔Lp约60μm时,引线宽度Lw约为30μm;引线间隔Lp约50μm时,引线宽度Lw约为25μm。
Bw1表示外侧凸起17A的宽度。所谓外侧凸起17A的宽度Bw1,是凸起17A与相邻的半导体芯片16的一边F平行的方向上的最大宽度。
这个Bw1的定义表示对凸起17A的形状没有什么重要的意义。也就是说,凸起17A的形状可以是如图示那样的长方形,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
但是,凸起17A的形状最好是正方形、长方形等四角形。
在外侧凸起17A的形状为长方形时,外侧凸起17A的宽度Bw1等于该长方形的短边的长度。但其条件是长方形的短边与半导体芯片的一边平行。
Bw2表示内侧凸起17B的宽度。所谓内侧凸起17B的宽度Bw2是凸起17B在与之相邻的半导体芯片16的一边F平行的方向上的最大宽度。
这个Bw2的定义对于凸起17B的形状来说并没有表示什么重要的意义。也就是说,凸起17B的形状可以是如图示那样的长方形,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
但是,凸起17B的形状最好是正方形、长方形等四角形。
在内侧凸起17B的形状为长方形时,内侧凸起17B的宽度Bw2等于该长方形的长边的长度。但其条件是长方形的长边与半导体芯片的一边平行。
Bd1表示外侧凸起17A的长度(深度)。所谓外侧凸起17A的长度Bw1是凸起17A在垂直于与之相邻的半导体芯片16的一边F的方向上的最大宽度。
这个Bd1的定义对于凸起17A的形状来说并没有表示什么重要的意义。也就是说,凸起17A的形状可以是如图示那样的长方形,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
但是,凸起17A的最好形状是正方形、长方形等四角形。
在外侧凸起17A的形状是长方形的场合,外侧凸起17A的长度Bd1等于该长方形的长边的长度。但其条件是长方形的长边与半导体芯片的一边垂直。
Bd2表示内侧凸起17B的长度(深度)。所谓内侧凸起17B的长度Bd2是凸起17B在垂直于与之相邻的半导体芯片16的一边F的方向上的最大宽度。
这个Bd2的定义对于凸起17B的形状而言并没有表示什么重要的意义。也就是说,凸起17B的形状可以是如图示那样的长方形,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
但是,凸起17B的形状最好是正方形、长方形等四角形。
在内侧凸起17B的形状为长方形时,内侧凸起17B的长度Bd2等于该长方形的短边的长度。但其条件是长方形的短边与半导体芯片的一边垂直。
再者,在从半导体芯片16的侧面看时,外侧凸点17A与内侧凸点17B互相重叠。
本发明的特征是内侧凸起17B的宽度Bw2大于外侧凸起17A的宽度Bw1(即:Bw2>Bw1),而且外侧凸起17A的长度Bd1大于内侧凸起17B的长度Bd2(即:Bd1>Bd2)。
凸起17A的宽度Bw1与长度Bd1及凸点17B的宽度Bw2与长度Bd2的具体的数值示于表3。
但是,凸起17A的宽度Bw1与长度Bd1以及凸起17B的宽度Bw2与长度Bd2的具体数值并没有重要的意义。只要满足Bw2>Bw1、Bd1>Bd2本发明就成立。
表3
| 引线间隔(Lp) | 引线宽度(Lw) | 凸起宽度(Bw1) | 凸起宽度(Bw2) | 凸起长度(Bd1) | 凸起长度(Bd2) | |
| 本发明(μm) | 806050 | 353025 | 604035 | 15011095 | 1008065 | 604035 |
| 现有技术(μm) | 806050 | 353025 | 705040 | 705040 | 705040 | 705040 |
如按照上述结构的半导体装置,引线15及凸起17A、17B成为能适应引出头数目的增加和引出头间隔的缩小的配置。
此外,因为内侧凸起17B的宽度Bw2大于外侧凸起17A的宽度Bw1(即:Bw2>Bw1),即使产生引线15的弯曲和绝缘带11与半导体芯片16间的位置重合的偏移,也不发生相邻的引线15之间的短路。
而且,因为外侧凸起17A的长度Bd1大于内侧凸起17B的长度Bd2(即:Bd1>Bd2),即使产生引线15的弯曲和绝缘带11与半导体芯片16间的位置重合的偏移,引线15与外侧凸起17A的结合强度也不会降低。
图15和图16归纳了本发明的半导体装置的构成与效果和以往的半导体装置的构成和效果。
现有的半导体装置中全部的凸起17均具有相同的形状和尺寸。
因此,把凸起17的尺寸增大的话,如图15(a)和图16(b)中示出的那样,由于引线15的弯曲或引线15的偏移,就产生了引线15之间的短路。
另一方面,把凸起17的尺寸缩小的话,如图15(b)和16(b)中示出的那样,由于引线15的弯曲或引线15的偏移,引线15与凸起17的接触面积变小,引线15与凸起17的结合强度就降低。
本发明的半导体装置中外侧凸起17A的形状与尺寸和内侧凸起17B的形状与尺寸不同。此外,各个凸起17A、17B满足Bw2>Bw1,Bd1>Bd2的条件。
因此,如图15(c)和图16(c)所示的那样,即使产生引线15的弯曲或引线15的偏移,也不产生引线15之间的短路,引线15与凸起17A的接触面积也不会减少。
图17是图1的区域B或图4的区域C的放大平面图。
这个半导体装置是图10的半导体装置的变形例。
以下就图17的半导体装置的结构进行说明。
有关从器件孔12的边缘E到引线15的一端的距离,存在二种情况。
一种情况是短距离。具有短距离的引线15隔条设置,并连接到外侧的凸起17A。另一种情况是长距离。具有长距离的引线15也隔条设置,并连接到内侧的凸起17B。
Lw表示引线15的宽度。Lp是引线间隔,即从一条引线的中心到与该引线相邻的引线的中心的距离。引线间隔Lp等于凸起间隔,即从外侧凸起的中心到与该凸起相邻的内侧凸起的中心的距离。
引线宽度Lw由引线间隔Lp来决定。
例如,引线间隔Lp约80μm时,引线宽度Lw约为35μm;引线间隔Lp约60μm时,引线宽度Lw约为30μm;引线间隔Lp约50μm时,引线宽度Lw约为25μm。
Bw1表示外侧凸起17A的宽度。所谓外侧凸起17A的宽度Bw1是凸起17A在与相邻的半导体芯片16的一边F平行的方向上的最大宽度。
这个Bw1的定义对于凸起17A的形状来说并没有表示什么重要的意义。也就是说,凸起17A的形状可以是如图示那样的长方形,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
在外侧凸起17A的形状为长方形时,外侧凸起17A的宽度Bw1等于该长方形的短边的长度。但其条件是长方形的短边与半导体芯片的一边平行。
Bw2表示内侧凸起17B的宽度。所谓内侧凸起17B的宽度Bw2为凸起17B在平行于与之相邻的半导体芯片的一边F的方向上的最大宽度。
这个Bw2的定义对于凸起17B的形状来说并没有表示什么重要的意义。也就是说,凸起17B的形状可以是如图示的棒球本垒那样的形状,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
Bd1表示外侧凸起17A的长度(深度)。所谓外侧凸起17A的长度Bd1是凸起17A在垂直于与之相邻的半导体芯片16的一边F的方向上的最大宽度。
这个Bd1的定义对于凸起17A的形状来说并没有表示什么重要的意义。也就是说,凸起17A的形状可以是如图示那样的长方形,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
在外侧凸起17A的形状为长方形时,外侧凸起17A的长度Bd1等于该长方形的长边。但其条件是长方形的长边与半导体芯片的一边垂直。
Bd2表示内侧凸起17B的长度(深度)。所谓内侧凸起17B的长度Bd2是指凸起17B在垂直于与之相邻的半导体芯片的一边F的方向上的最大宽度。
这个Bd2的定义对于凸起17B的形状来说并没有表示什么重要的意义。也就是说,凸起17B的形状可以是如图所示的棒球本垒的形状,也可以是三角形、多角形、正方形,圆形和椭圆形等形状。
再者,在从半导体芯片16的侧面看时,外侧凸起17A与内侧凸起17B互相没有重叠。
本发明的特征在于:内侧凸起17B的宽度Bw2大于外侧凸起17A的宽度Bw1(即:Bw2>Bw1),而且,外侧凸起17A的长度Bd1大于内侧凸起17B的长度Bd2(即:Bd1>Bd2)。
此外,由于凸起17B的形状具有如棒球本垒那样的形状,使凸起17B能靠近到凸起17A之间。
按照上述结构的半导体装置,引线15和凸起17A、17B成为能适应增加引出头数目和缩小引出头间隔的配置。
此外,由于内侧凸起17B的宽度Bw2大于外侧凸起17A的宽度Bw1(即:Bw2>Bw1),即使产生引线15的弯曲和绝缘带11与半导体芯片16间的位置重合的偏移,也不发生相邻的引线15之间的短路。
此外,由于外侧凸起17A的长度Bd1大于内侧凸起17B的长度Bd1(即:Bd1>Bd2),即使产生引线15的弯曲和绝缘带11与半导体芯片16间的位置重合的偏移,引线15与外侧凸起17A的结合强度也不会降低。
此外,由于能使凸点17B靠近到凸起17A之间,故可以使半导体芯片16的尺寸缩小。
图18是图1的区域B或图4的区域C的扩大平面图。
这个半导体装置是图10的半导体装置的变形例。
以下就图18的半导体装置的结构进行说明。
从器件孔12的边缘E到引线15的一端的距离有二种情况。
一种情况是短距离。具有短距离的引线15隔条设置,并连接到外侧凸起17A。另一种情况是长距离。具有长距离的引线15也隔条设置,并连接到内侧凸起17B。
Lw表示引线15的宽度。Lp是引线间隔,即从一条引线的中心到与该引线相邻的引线的中心的距离。引线间隔Lp等于凸起间隔,即从外侧凸起的中心到与该凸起相邻的内侧凸起的中心的距离。
引线宽度Lw由引线间隔Lp来决定。
例如,引线间隔Lp约80μm时,引线宽度Lw约为35μm;引线间隔Lp约60μm时,引线宽度Lw约为30μm;引线间隔Lp约50μm时,引线宽度Lw约为25μm。
Bw1表示外侧凸起17A的宽度。所谓外侧凸起17A的宽度Bw1是指凸起17A在平行于与之相邻的半导体芯片16的一边F的方向上的最大宽度。
这个Bw1的定义对于凸起17A的形状来说并没有什么重要的意义。也就是说,凸起17A的形状可以是如图示的棒球本垒的形状,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
Bw2表示内侧凸起17A的宽度。所谓内侧凸起17B的宽度Bw2是指凸起17B在平行于与之相邻的半导体芯片16的一边F的方向上的最大宽度。
这个Bw2的定义对于凸起17B的形状来说并没有什么重要的意义。也就是说,凸起17B的形状可以是如图示的棒球本垒的形状,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
Bd1表示外侧凸起17A的长度(深度)。所谓外侧凸起17A的长度Bd1是指凸起17A在垂直于与之相邻的半导体芯片16的一边F的方向上的最大宽度。
这个Bd1的定义对于凸起17A的形状来说并没有什么重要的意义。也就是说,凸起17A的形状可以是如图所示的棒球本垒的形状,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
Bd2表示内侧凸起17B的长度(深度)。所谓内侧凸起17B的长度Bd2是指凸起17B在垂直于与之相邻的半导体芯片16的一边F的方向上的最大宽度。
这个Bd2的定义对于凸起17B的形状来说并没有什么重要的意义。也就是说,凸起17B的形状可以是如图所示的棒球本垒的形状,也可以是三角形、多角形、正方形、圆形和椭圆形等形状。
再者,从半导体芯片16的侧面看,外侧凸起17A与内侧凸起17B互相没有重叠。
本发明的特征在于:内侧凸起17B的宽度Bw2大于外侧凸起17A的宽度Bw1(即:Bw2>Bw1),而且,外侧凸起17A的长度Bd1大于内侧凸起17B的长度Bd2(即:Bd1>Bd2)。
此外,由于凸起17A、17B的形状都具有棒球本垒的形状,从而使凸起17B能靠近到凸起17A之间。
按照上述结构的半导体装置,引线15和凸起17A、17B成为能适应引出头数目增加和引出头间隔的缩小的配置。
此外,由于内侧的凸起17B的宽度Bw2大于外侧凸起17A的宽度Bw1(即:B2w>Bw1),即使产生引线15的弯曲和绝缘带11与半导体芯片16间的位置重合的偏移,也不发生相邻引线15之间的短路。
而且,由于外侧凸起17A的长度Bd1大于内侧凸起17B的长度Bd2(即:Bd1>Bd2),即使产生引线15的弯曲和绝缘带11与半导体芯片16间的位置重合的偏移,引线15与外侧凸起17A的结合强度也不会降低。
再者,由于能使凸起17B靠近到凸起17A之间,从而可使半导体芯片16的尺寸缩小。
如以上所说明的,如按照本发明的半导体装置,可达到下述效果:
把凸起以锯齿状配置在半导体芯片的周边部分以便能适应于引出头数目的增加和引出头间隔的缩小。
由于满足内侧凸起的宽度Bw2大于外侧凸起的宽度Bw1,即Bw2>Bw1,因而即使产生引线的弯曲和绝缘带与半导体芯片间的位置重合的偏移,也不发生相邻的引线之间的短路。
此外,由于满足外侧凸起的长度Bd1大于内侧凸起的长度Bd2,即Bd1>Bd2,即使产生引线的弯曲和绝缘带与半导体芯片间的位置重合的偏移,引线与外侧凸起的结合强度也不会降低。
Claims (14)
1、一种半导体装置,其特征是:
具有四角形的半导体芯片和配置在上述半导体芯片的至少一边附近的多个凸起,这些凸起沿上述的至少一边以锯齿状配置;
在把上述多个凸起中配置在上述半导体芯片外侧的凸起在与上述半导体芯片的至少一边平行的方向上的最大宽度设为Bw1,并把上述多个凸起中配置在上述半导体芯片内侧的凸起在与上述半导体芯片的上述至少一边平行的方向上的最大宽度设为Bw2时,满足Bw2>Bw1。
2、权利要求1所述的半导体装置,其特征是:
上述半导体芯片具有从正方形和长方形中选出的一种形状。
3、权利要求1所述的半导体装置,其特征是:
把上述多个凸起以锯齿状配置在上述半导体芯片所有边的附近。
4、权利要求1所述的半导体装置,其特征是:
上述多个凸起的每一个具有从正方形和长方形中选出的一种形状,上述多个凸起的至少一边与上述半导体芯片的上述至少一边平行。
5、权利要求1所述的半导体装置,其特征是:
上述多个凸起的形状具有棒球本垒那样的形状。
6、权利要求1所述的半导体装置,其特征是:
在把上述多个凸起中配置在上述半导体芯片外侧的凸起在垂直于上述半导体芯片的至少一边的方向上的最大长度设为Bd1,把上述多个凸起中配置在上述半导体芯片内侧的凸起在垂直于上述半导体芯片的上述至少一边的方向上的最大长度设为Bd2时,满足Bd1>Bd2。
7、权利要求1所述的半导体装置,其特征是:
上述多个凸起由金构成。
8、权利要求1所述的半导体装置,其特征是:
具有四角形器件孔的绝缘带和形成在上述绝缘带上、一端位于器件孔内的许多条引线;
从上述器件孔确定的一边开始到上述许多条引线的一端为止的距离有短距离和长距离,上述许多条引线中的短引线以每隔一条的方式存在于长引线中;
把上述半导体芯片配置在上述器件孔内,把上述短引线连接到配置在上述半导体芯片外侧的凸起处,把上述长引线连接到配置在上述半导体芯片内侧的凸起处。
9、权利要求8所述的半导体装置,其特征是:
上述器件孔的形状与上述半导体芯片的形状相同。
10、权利要求8所述的半导体装置,其特征是:
上述许多条引线以一定的间隔配置在上述绝缘带上。
11、权利要求8所述的半导体装置,其特征是:
如设上述引线的宽度为Lw,则满足
Lw<Bw1,Lw<Bw2。
12、权利要求8所述的半导体装置,其特征是:
如设从一条引线的中心到与该引线相邻的引线的中心的距离为Lp,则满足
2×Lp≤(Bw1+Bw2)。
13、权利要求8所述的半导体装置,其特征是:
在把上述多个凸起中配置在上述半导体芯片外侧的凸起垂直于上述半导体芯片的至少一边的方向上的最大长度设为Bd1,把上述多个凸起中配置在上述半导体芯片内侧的凸起在垂直于上述半导体芯片的上述至少一边的方向上的最大长度设为Bd2时,满足
Bd1>Bd2。
14、权利要求1所述的半导体装置,其特征是:
上述绝缘带由聚酰亚胺构成,上述许多条引线由铜构成。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP332755/1993 | 1993-12-27 | ||
| JP332755/93 | 1993-12-27 | ||
| JP33275593 | 1993-12-27 | ||
| JP295226/1994 | 1994-11-29 | ||
| JP295226/94 | 1994-11-29 | ||
| JP6295226A JPH07235564A (ja) | 1993-12-27 | 1994-11-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1111402A CN1111402A (zh) | 1995-11-08 |
| CN1099135C true CN1099135C (zh) | 2003-01-15 |
Family
ID=26560171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN94113397A Expired - Fee Related CN1099135C (zh) | 1993-12-27 | 1994-12-26 | 半导体装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5569964A (zh) |
| EP (1) | EP0664563B1 (zh) |
| JP (1) | JPH07235564A (zh) |
| KR (1) | KR0150497B1 (zh) |
| CN (1) | CN1099135C (zh) |
| DE (1) | DE69408657T2 (zh) |
| TW (1) | TW268149B (zh) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260575A (ja) * | 1996-03-22 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置及びリードフレーム |
| US5814892A (en) * | 1996-06-07 | 1998-09-29 | Lsi Logic Corporation | Semiconductor die with staggered bond pads |
| US5817540A (en) * | 1996-09-20 | 1998-10-06 | Micron Technology, Inc. | Method of fabricating flip-chip on leads devices and resulting assemblies |
| KR100210711B1 (ko) * | 1996-10-01 | 1999-07-15 | 윤종용 | 반도체 칩 구조 |
| JP3493118B2 (ja) * | 1997-07-25 | 2004-02-03 | 沖電気工業株式会社 | 半導体素子及び半導体装置 |
| US6104619A (en) * | 1997-12-16 | 2000-08-15 | Kabushiki Kaisha Toshiba | Tape carrier package and its fabrication method therefor |
| JP3480291B2 (ja) * | 1998-01-08 | 2003-12-15 | 日立電線株式会社 | 半導体装置及び電子装置 |
| US6251768B1 (en) * | 1999-03-08 | 2001-06-26 | Silicon Integrated Systems Corp. | Method of arranging the staggered shape bond pads layers for effectively reducing the size of a die |
| JP3781967B2 (ja) | 2000-12-25 | 2006-06-07 | 株式会社日立製作所 | 表示装置 |
| JP2002359461A (ja) * | 2001-06-01 | 2002-12-13 | Nec Corp | 電子部品の実装方法および実装構造体、メタルマスク |
| US6577002B1 (en) * | 2001-11-29 | 2003-06-10 | Sun Microsystems, Inc. | 180 degree bump placement layout for an integrated circuit power grid |
| JP3573150B2 (ja) | 2002-01-25 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びこれを含む電気光学装置 |
| JP2004342993A (ja) * | 2003-05-19 | 2004-12-02 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 |
| JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
| US6936970B2 (en) * | 2003-09-30 | 2005-08-30 | General Electric Company | Method and apparatus for a unidirectional switching, current limited cutoff circuit for an electronic ballast |
| JP3807502B2 (ja) | 2003-11-28 | 2006-08-09 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2005159235A (ja) | 2003-11-28 | 2005-06-16 | Seiko Epson Corp | 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器 |
| JP3687674B2 (ja) * | 2003-12-12 | 2005-08-24 | セイコーエプソン株式会社 | 半導体装置、半導体チップ、電子モジュール並びに電子機器 |
| KR100632472B1 (ko) | 2004-04-14 | 2006-10-09 | 삼성전자주식회사 | 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법 |
| US20060131726A1 (en) * | 2004-12-22 | 2006-06-22 | Bruch Thomas P | Arrangement of input/output pads on an integrated circuit |
| US9258904B2 (en) * | 2005-05-16 | 2016-02-09 | Stats Chippac, Ltd. | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings |
| US20060255473A1 (en) * | 2005-05-16 | 2006-11-16 | Stats Chippac Ltd. | Flip chip interconnect solder mask |
| US7863737B2 (en) * | 2006-04-01 | 2011-01-04 | Stats Chippac Ltd. | Integrated circuit package system with wire bond pattern |
| JP2007150370A (ja) * | 2007-03-15 | 2007-06-14 | Seiko Epson Corp | 半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法 |
| CN101308830A (zh) * | 2007-05-18 | 2008-11-19 | 飞思卡尔半导体(中国)有限公司 | 用于半导体封装的引线框 |
| JP5395407B2 (ja) * | 2008-11-12 | 2014-01-22 | ルネサスエレクトロニクス株式会社 | 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法 |
| US8288871B1 (en) * | 2011-04-27 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduced-stress bump-on-trace (BOT) structures |
| US9105533B2 (en) | 2011-07-27 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure having a single side recess |
| US8853853B2 (en) | 2011-07-27 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures |
| US10833033B2 (en) | 2011-07-27 | 2020-11-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bump structure having a side recess and semiconductor structure including the same |
| JP6028908B2 (ja) * | 2012-07-27 | 2016-11-24 | セイコーエプソン株式会社 | 半導体装置 |
| US10510722B2 (en) * | 2017-06-20 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method for manufacturing the same |
| KR102634290B1 (ko) | 2018-11-09 | 2024-02-06 | 동우 화인켐 주식회사 | 패드 전극부 및 이를 갖는 터치센서 |
| TWI845252B (zh) * | 2023-04-12 | 2024-06-11 | 頎邦科技股份有限公司 | 半導體封裝構造及其晶片 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866504A (en) * | 1986-05-05 | 1989-09-12 | Itt Corporation | Direct interconnection for use between a semiconductor and a pin connector or the like |
| JPS63124434A (ja) * | 1986-11-12 | 1988-05-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH03196634A (ja) * | 1989-12-26 | 1991-08-28 | Nec Corp | 半導体装置の製造方法 |
| US5173763A (en) * | 1991-02-11 | 1992-12-22 | International Business Machines Corporation | Electronic packaging with varying height connectors |
| JP3044872B2 (ja) * | 1991-09-25 | 2000-05-22 | ソニー株式会社 | 半導体装置 |
-
1994
- 1994-11-29 JP JP6295226A patent/JPH07235564A/ja active Pending
- 1994-12-19 DE DE69408657T patent/DE69408657T2/de not_active Expired - Lifetime
- 1994-12-19 EP EP94120121A patent/EP0664563B1/en not_active Expired - Lifetime
- 1994-12-23 US US08/363,321 patent/US5569964A/en not_active Expired - Lifetime
- 1994-12-26 CN CN94113397A patent/CN1099135C/zh not_active Expired - Fee Related
- 1994-12-27 KR KR1019940037329A patent/KR0150497B1/ko not_active Expired - Fee Related
- 1994-12-28 TW TW083112263A patent/TW268149B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69408657D1 (de) | 1998-04-02 |
| JPH07235564A (ja) | 1995-09-05 |
| KR950021300A (ko) | 1995-07-26 |
| US5569964A (en) | 1996-10-29 |
| EP0664563B1 (en) | 1998-02-25 |
| KR0150497B1 (ko) | 1998-12-01 |
| TW268149B (zh) | 1996-01-11 |
| EP0664563A1 (en) | 1995-07-26 |
| DE69408657T2 (de) | 1998-07-09 |
| CN1111402A (zh) | 1995-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1099135C (zh) | 半导体装置 | |
| CN100342533C (zh) | 半导体器件及其制造方法 | |
| CN1230893C (zh) | 具有空腔结构的树脂模制的封装 | |
| CN1267978C (zh) | 凸点的形成方法、半导体元件与半导体装置及其制造方法、电路板以及电子机器 | |
| CN1260814C (zh) | 导线框、使用该导线框的半导体装置及其制造方法 | |
| CN100347857C (zh) | 功率半导体装置 | |
| CN1155084C (zh) | 引线框架及其制造方法、半导体装置及其制造方法 | |
| CN1112724C (zh) | 半导体器件及其制造方法 | |
| CN1185709C (zh) | 半导体装置及其制造方法 | |
| CN1638118A (zh) | 半导体装置 | |
| CN1697148A (zh) | 半导体器件及制造该半导体器件的方法 | |
| CN1822364A (zh) | 半导体器件 | |
| CN1855132A (zh) | 存储卡 | |
| CN1260795C (zh) | 半导体装置及其制造方法、电路板以及电子机器 | |
| CN1574347A (zh) | 半导体装置 | |
| CN1790691A (zh) | 半导体装置 | |
| CN1519896A (zh) | 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备 | |
| CN1162841A (zh) | 半导体集成电路器件及其制造方法 | |
| CN1495893A (zh) | 半导体器件及其制造方法 | |
| CN1722414A (zh) | 半导体器件及其制造方法 | |
| CN1993001A (zh) | 半导体器件 | |
| CN1440064A (zh) | 半导体装置及其制造方法、电路板以及电子机器 | |
| CN1574329A (zh) | 半导体器件 | |
| CN1400854A (zh) | 电子器件及其制造方法和设计方法、电路基板以及电子装置 | |
| CN101065851A (zh) | 半导体发光装置、照明装置、便携通信设备、摄像机及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030115 Termination date: 20100126 |