[go: up one dir, main page]

CN109817607B - 具有电容器的半导体器件的结构和形成方法 - Google Patents

具有电容器的半导体器件的结构和形成方法 Download PDF

Info

Publication number
CN109817607B
CN109817607B CN201811243946.5A CN201811243946A CN109817607B CN 109817607 B CN109817607 B CN 109817607B CN 201811243946 A CN201811243946 A CN 201811243946A CN 109817607 B CN109817607 B CN 109817607B
Authority
CN
China
Prior art keywords
layer
dielectric layer
capacitor dielectric
capacitor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811243946.5A
Other languages
English (en)
Other versions
CN109817607A (zh
Inventor
罗国骏
林炫政
钟久华
张震谦
潘汉宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109817607A publication Critical patent/CN109817607A/zh
Application granted granted Critical
Publication of CN109817607B publication Critical patent/CN109817607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10P14/44—
    • H10P95/90—
    • H10W20/496—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种具有电容器的半导体器件结构及其形成方法。半导体器件结构包括半导体衬底以及位于半导体衬底上方的第一电容器和第二电容器。第一电容器具有第一电容器介电层，以及第二电容器具有第二电容器介电层。第一电容器介电层位于第二电容器介电层和半导体衬底之间。第一电容器和第二电容器并联电连接。第一电容器具有第一线性温度系数和第一平方电压系数。第二电容器具有第二线性温度系数和第二平方电压系数。第一线性温度系数与第二线性温度系数的第一比率和第一平方电压系数与第二平方电压系数的第二比率中的一个或两个是负的。

Description

具有电容器的半导体器件的结构和形成方法
技术领域
本发明的实施例涉及具有电容器的半导体器件的结构和形成方法。
背景技术
半导体集成电路(IC)产业已经经历了快速发展。在IC材料和设计中的技术进步已经产生了数代IC。每一代都比上一代具有更小和更复杂的电路。
在IC演进过程中，功能密度(即，单位芯片面积中的互连器件的数量)通常都在增加，同时几何尺寸(即，可使用制造工艺创建的最小组件(或线))减小。这种按比例缩小工艺通常通过增加生产效率和降低相关成本来提供很多益处。
然而，这些进步已经增大了处理和制造IC的复杂性。由于部件尺寸持续降低，制造工艺持续变得难以实施。因此，形成尺寸越来越小的可靠的半导体器件面临挑战。
发明内容
本发明的实施例提供了一种半导体器件结构，包括：半导体衬底；以及第一电容器和第二电容器，位于所述半导体衬底上方，其中：所述第一电容器具有第一电容器介电层，所述第二电容器具有第二电容器介电层，所述第一电容器介电层位于所述第二电容器介电层和所述半导体衬底之间；所述第一电容器和所述第二电容器并联电连接；所述第一电容器具有第一线性温度系数和第一平方电压系数，所述第二电容器具有第二线性温度系数和第二平方电压系数，以及所述第一线性温度系数与所述第二线性温度系数的第一比率和所述第一平方电压系数与所述第二平方电压系数的第二比率中的至少一个是负的。
本发明的另一实施例提供了一种半导体器件结构，包括：下部电极，位于半导体衬底上方；第一电容器介电层，位于所述下部电极上方；中间电极，位于所述第一电容器介电层上方；第二电容器介电层，位于所述中间电极上方，其中，所述第二电容器介电层和所述第一电容器介电层由不同材料制成；以及上部电极，位于所述第二电容器介电层上方，其中：所述下部电极、所述第一电容器介电层和所述中间电极一起形成第一电容器，所述中间电极、所述第二电容器介电层和所述上部电极一起形成第二电容器，所述第一电容器具有第一线性温度系数和第一平方电压系数，所述第二电容器具有第二线性温度系数和第二平方电压系数，以及所述第一线性温度系数与所述第二线性温度系数的第一比率和所述第一平方电压系数与所述第二平方电压系数的第二比率中的至少一个是负的。
本发明的又一实施例提供了一种用于形成半导体器件结构的方法，包括：在半导体衬底上方形成下部导电层；在所述下部导电层上方形成第一电容器介电层；在所述第一电容器介电层上方形成中间导电层；在所述中间导电层上方形成第二电容器介电层，其中，所述第二电容器介电层和所述第一电容器介电层由不同的材料制成；以及在所述第二电容器介电层上方形成上部导电层，其中，所述下部导电层、所述中间导电层和所述上部导电层中的至少一个具有在从3.5nm至6.5nm的范围内的平均粒度。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1A至图1J是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。
图2是根据一些实施例的半导体器件结构的电路图。
图3A示出根据一些实施例的电容器在不同操作温度下的电容。
图3B示出根据一些实施例的电容器在不同操作温度下的电容。
图4A示出根据一些实施例的电容器在不同操作电压下的电容。
图4B示出根据一些实施例的电容器在不同操作电压下的电容。
图5是根据一些实施例的电容器的电容器介电层的截面图。
图6是根据一些实施例的电容器的电容器介电层的截面图。
图7是根据一些实施例的电容器的电容器介电层的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
描述本发明的一些实施例。可以在这些实施例所描述的阶段之前、期间和/或之后提供额外的操作。对于不同的实施例，可以替换或消除所描述的一些阶段。可以将额外的部件添加至半导体器件结构。对于不同的实施例，可以替换或消除下面描述的一些部件。虽然以特定顺序实施的操作讨论了一些实施例，但是可以用另一逻辑顺序实施这些操作。
图1A至图1J是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。如图1A所示，接收或提供半导体衬底100。在一些实施例中，半导体衬底100是诸如半导体晶圆的块状半导体衬底。例如，半导体衬底100包括硅或诸如锗的其他元素半导体材料。在一些其他实施例中，半导体衬底100包括化合物半导体。化合物半导体可以包括碳化硅、砷化镓、砷化铟、磷化铟、另一合适的化合物半导体或它们的组合。在一些实施例中，半导体衬底100包括绝缘体上半导体(SOI)衬底。可以使用注氧隔离(SIMOX)工艺、晶圆接合工艺、另一适用的方法或它们的组合来制造SOI衬底。
在一些实施例中，在半导体衬底100中形成隔离部件(未示出)以限定和隔离形成在半导体衬底100中的各种器件元件(未示出)。例如，隔离部件包括沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部件。
在一些实施例中，在半导体衬底100中和/或上形成各种器件元件。可以形成在半导体衬底100中的各个器件元件的实例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等)、二极管、另一合适的元件或它们的组合。实施各种工艺(诸如沉积、蚀刻、注入、光刻、退火、平坦化、一种或多种其他适用的工艺或它们的组合)以形成各种器件元件。
在一些实施例中，如图1A所示，在半导体衬底100上方形成介电层102。介电层102可以包括多个子层。介电层102可以由以下材料制成或包括以下材料：含碳氧化硅、氧化硅、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、多孔介电材料、另一合适的低k介电材料、一种或多种其他合适的材料或它们的组合。
在一些实施例中，在介电层102中形成多个导电部件(未示出)。导电部件可以包括导电接触件、导线和/或导电通孔。介电层102和形成在其中的导电部件是后续将形成的互连结构的部分。形成介电层102和在介电层102中形成导电部件可涉及多个沉积工艺、图案化工艺和平坦化工艺。通过将形成在半导体衬底100上方的互连结构互连位于半导体衬底100中和/或上的器件元件。
如图1A所示，根据一些实施例，在介电层102上方沉积导电层104。然后图案化导电层104以形成电容器元件的下部电极。在一些实施例中，导电层104由以下材料制成或包括以下材料：铜、铝、金、钛、铂、一种或多种其他合适的材料或它们的组合。例如，导电层104由铝铜合金(AlCu)制成。在一些实施例中，导电层104具有在从约2000nm至约5000nm的范围内的厚度。可以使用物理汽相沉积(PVD)工艺、化学汽相沉积(CVD)工艺、电镀工艺、化学镀工艺、一种或多种其他适用的工艺或它们的组合来沉积导电层104。
如图1A所示，根据一些实施例，在导电层104上方沉积阻挡层106。阻挡层106可以用于防止导电层104的金属离子扩散到将要形成的其他材料层中。例如，阻挡层106可以防止导电层104的金属离子扩散到将形成在阻挡层106上的电容器介电层中。
阻挡层106可以由以下材料制成或包括以下材料：氮化钛、氮化钽、一种或多种其他合适的材料或它们的组合。阻挡层106可以具有在从约500nm至约800nm的范围内的厚度。可以使用PVD工艺、CVD工艺、一种或多种其他适用的工艺或它们的组合来沉积阻挡层106。
然而，可以对本发明的实施例进行许多变化和/或修改。在一些其他实施例中，不形成阻挡层106。
如图1A所示，根据一些实施例，在阻挡层106上方沉积电容器介电层108。电容器介电层108可以由以下材料制成或包括以下材料：氧化物材料(诸如氧化硅或氧化锗)、氮化物材料(诸如氮化硅或氮化锗)、一种或多种其他合适的材料或它们的组合。在一些其他实施例中，电容器介电层108由以下材料制成或包括以下材料：氮氧化硅、碳化硅、碳氧化硅、氧化硅、氮化硅、氧化钽、一种或多种其他合适的材料或它们的组合。在一些实施例中，电容器介电层108可由以下材料制成或包括以下材料：具有压缩应力的氧化物材料。例如，电容器介电层108可由压缩应力在从约-250MPa至约-300MPa的范围内的氧化硅制成。在一些其他实施例中，电容器介电层108由以下材料制成或包括以下材料：具有拉伸应力的氮化物材料。例如，电容器介电层108可以由拉伸应力在从约250MPa至约300MPa的范围内的氮化硅制成。可以使用CVD工艺、PVD工艺、原子层沉积(ALD)工艺、一种或多种其他适用的工艺或它们的组合来沉积电容器介电层108。在一些实施例中，电容器介电层108具有在从约
Figure BDA0001840055100000063
至约
Figure BDA0001840055100000064
的范围内的厚度。在一些实施例中，电容器介电层108具有在从约
Figure BDA0001840055100000062
至约
Figure BDA0001840055100000061
的范围内的厚度。
之后，如图1A所示，根据一些实施例，在电容器介电层108上方沉积导电层110。然后图案化导电层110以形成并联电连接在一起的电容器元件的电极。该电极可以用作下部电容器元件的电极并且同时用作上部电容器元件的电极。
在一些实施例中，导电层110由以下材料制成或包括以下材料：铜、铝、金、钛、铂、一种或多种其他合适的材料或它们的组合。例如，导电层110由铝铜合金(AlCu)制成。在一些实施例中，导电层110比导电层104更薄。在一些实施例中，导电层110具有在从约300nm至约800nm的范围内的厚度。可以使用物理汽相沉积(PVD)工艺、化学汽相沉积(CVD)工艺、电镀工艺、化学镀工艺、一种或多种其他适用的工艺或它们的组合来沉积导电层110。
如图1A所示，根据一些实施例，在导电层110上方沉积阻挡层112。阻挡层112可以用于防止导电层110的金属离子扩散到将要形成的其他材料层中。例如，阻挡层112可以防止导电层110的金属离子扩散到将形成在阻挡层112上的电容器介电层中。
阻挡层112可由以下材料制成或包括以下材料：氮化钛、氮化钽、一种或多种其他合适的材料或它们的组合。阻挡层112可以具有在从约200nm至约500nm的范围内的厚度。可以使用PVD工艺、CVD工艺、一种或多种其他适用的工艺或它们的组合来沉积阻挡层112。
然而，可以对本发明的实施例进行许多变化和/或修改。在一些其他实施例中，不形成阻挡层112。
如图1A所示，根据一些实施例，在阻挡层112上方沉积电容器介电层114。电容器介电层114可由以下材料制成或包括以下材料：氧化物材料(诸如氧化硅)、氮化物材料(诸如氮化硅)、一种或多种其他合适的材料或它们的组合。在一些实施例中，电容器介电层114和电容器介电层108由不同的材料制成。
在一些实施例中，电容器介电层114由以下材料制成或包括以下材料：具有拉伸应力的氮化物材料。例如，电容器介电层114可以由拉伸应力在从约250MPa至约300MPa的范围内的氮化硅制成。在一些其他实施例中，电容器介电层114可以由以下材料制成或包括以下材料：具有压缩应力的氧化物材料。例如，电容器介电层114可以由压缩应力在从约-250MPa至约-300MPa的范围内的氧化硅制成。在一些实施例中，电容器介电层114由以下材料制成或包括以下材料：具有拉伸应力的氮化物材料，以及电容器介电层108由以下材料制成或包括以下材料：具有压缩应力的氧化物材料。在一些其他实施例中，电容器介电层108由以下材料制成或包括以下材料：具有拉伸应力的氮化物材料，以及电容器介电层114由以下材料制成或包括以下材料：具有压缩应力的氧化物材料。在一些其他实施例中，电容器介电层114由以下材料制成或包括以下材料：氮氧化硅、碳化硅、碳氧化硅、氧化硅、氮化硅、氧化钽、一种或多种其他合适的材料或它们的组合。可以使用CVD工艺、PVD工艺、原子层沉积(ALD)工艺、一种或多种其他适用的工艺或它们的组合来沉积电容器介电层114。在一些实施例中，电容器介电层108具有在从约
Figure BDA0001840055100000073
至约
Figure BDA0001840055100000074
的范围内的厚度。在一些实施例中，电容器介电层108具有在从约
Figure BDA0001840055100000072
至约
Figure BDA0001840055100000071
的范围内的厚度。
之后，如图1A所示，根据一些实施例，在电容器介电层114上方沉积导电层116。然后图案化导电层116以形成电容器元件的电极。在一些实施例中，导电层116由以下材料制成或包括以下材料：铜、铝、金、钛、铂、一种或多种其他合适的材料或它们的组合。例如，导电层116由铝铜合金(AlCu)制成。在一些实施例中，导电层116比导电层104更薄。在一些实施例中，导电层116具有在从约300nm至约800nm的范围内的厚度。可以使用物理汽相沉积(PVD)工艺、化学汽相沉积(CVD)工艺、电镀工艺、化学镀工艺、一种或多种其他适用的工艺或它们的组合来沉积导电层116。
如图1A所示，根据一些实施例，在导电层116上方沉积阻挡层118。阻挡层118可以用于防止导电层116的金属离子扩散到将要形成的其他材料层中。阻挡层118可由以下材料制成或包括以下材料：氮化钛、氮化钽、一种或多种其他合适的材料或它们的组合。阻挡层118可以具有在从约200nm至约500nm的范围内的厚度。在一些其他实施例中，阻挡层118比阻挡层112更厚。在一些实施例中，阻挡层118将经受比阻挡层112更重的蚀刻工艺。因此，如果阻挡层118具有更大的厚度，则可以防止完全蚀刻穿过阻挡层118，这确保了半导体器件结构的质量。可以使用PVD工艺、CVD工艺、一种或多种其他适用的工艺或它们的组合来沉积阻挡层118。
然而，可以对本发明的实施例进行许多变化和/或修改。在一些其他实施例中，不形成阻挡层118。
如图1A所示，根据一些实施例，在阻挡层118上方沉积抗反射层120。抗反射层120可以用于辅助后续的图案化工艺。抗反射层120可以由以下材料制成或包括以下材料：含碳材料(诸如聚合物材料)、氮化物材料(诸如氮氧化硅或氮化钛)、一种或多种其他合适的材料或它们的组合。可以使用CVD工艺、旋涂工艺、喷涂工艺、一种或多种其他适用的工艺或它们的组合来沉积抗反射层120。
之后，根据一些实施例，如图1A所示，在抗反射层120上方形成掩模层122。掩模层122可以是图案化的光刻胶层。掩模层122限定将转移至导电层116和电容器介电层114的图案。可以使用一种或多种光刻工艺来形成掩模层122。
如图1B所示，根据一些实施例，部分地去除抗反射层120、阻挡层118、导电层116和电容器介电层114。可以使用一种或多种蚀刻工艺来部分地去除这些层。结果，图案化导电层116并用作上部电极。掩模层122可以在一种或多种蚀刻工艺期间用作蚀刻掩模。一种或多种蚀刻工艺可以包括干蚀刻工艺、湿蚀刻工艺或它们的组合。在用于图案化抗反射层120、阻挡层118、导电层116和电容器介电层114的蚀刻工艺期间，阻挡层112可以用作蚀刻停止层。
之后，在一些实施例中，在一种或多种蚀刻工艺之后去除掩模层122。在一些其他实施例中，在一种或多种蚀刻工艺期间消耗掩模层122。
如图1C所示，根据一些实施例，在电容器介电层114的侧壁、导电层116的侧壁和阻挡层118的侧壁上方形成保护层124。保护层124可以防止金属材料在后续的图案化工艺期间重新溅射到电容器介电层114、导电层116和阻挡层118的侧壁上。因此，可以防止或减少短路。在一些实施例中，如图1C所示，保护层124进一步在阻挡层112的顶面、抗反射层120的侧壁和抗反射层120的顶面上延伸。在一些实施例中，保护层124与抗反射层120、阻挡层118、导电层116、电容器介电层114和/或阻挡层112直接接触。在一些实施例中，保护层124以共形的方式在这些层上延伸。
在一些实施例中，保护层124是单层。在一些其他实施例中，保护层124包括多个子层。在一些实施例中，子层中的一些由不同的材料制成。在一些其他实施例中，这些子层由相同的材料制成。在一些实施例中，保护层124可以由以下材料制成或包括以下材料：氧化硅、氮化硅、氮氧化硅、碳化硅、一种或多种其他合适的材料或它们的组合。可以使用CVD工艺、ALD工艺、一种或多种其他适用的工艺或它们的组合来沉积保护层124。
然而，可以对本发明的实施例进行许多变化和/或修改。在一些其他实施例中，不形成保护层124。
如图1D所示，根据一些实施例，在保护层124上方形成掩模层126。掩模层126可以是图案化的光刻胶层。掩模层126限定将转移至导电层110和电容器介电层108的图案。可以使用一种或多种光刻工艺来形成掩模层126。
如图1E所示，根据一些实施例，部分地去除阻挡层112、导电层110和电容器介电层108。可以使用一种或多种蚀刻工艺来部分地去除这些层。结果，图案化导电层110并用作中间电极。掩模层126可以在一种或多种蚀刻工艺期间用作蚀刻掩模。一种或多种蚀刻工艺可以包括干蚀刻工艺、湿蚀刻工艺或它们的组合。在用于图案化阻挡层112、导电层110和电容器介电层108的蚀刻工艺期间，阻挡层106可以用作蚀刻停止层。
在一种或多种蚀刻工艺期间，由于保护层124，防止导电层110的金属材料再次溅射到电容器介电层114、导电层116和/或阻挡层118的侧壁上。因此，可以防止或减少短路。半导体器件结构的质量和可靠性得到改善。
之后，如图1F所示，根据一些实施例中，在一种或多种蚀刻工艺之后去除掩模层126。在一些其他实施例中，在一种或多种蚀刻工艺期间消耗掩模层126。
如图1G所示，根据一些实施例，在电容器介电层108的侧壁、导电层110的侧壁和阻挡层112的侧壁上方形成保护层128。保护层128可以防止金属材料在后续的图案化工艺期间再次溅射到电容器介电层108、导电层110和阻挡层112的侧壁上。因此，可以防止或减少短路。在一些实施例中，如图1G所示，保护层128进一步在保护层124和阻挡层106的顶面上延伸。在一些实施例中，保护层128与保护层124、阻挡层112、导电层110、电容器介电层108和/或阻挡层106直接接触。在一些实施例中，保护层128以共形的方式在这些层上延伸。
在一些实施例中，保护层128是单层。在一些其他实施例中，保护层128包括多个子层。在一些实施例中，子层中的一些由不同的材料制成。在一些其他实施例中，这些子层由相同的材料制成。在一些实施例中，保护层128可由以下材料制成或包括以下材料：氧化硅、氮化硅、氮氧化硅、碳化硅、一种或多种其他合适的材料或它们的组合。可以使用CVD工艺、ALD工艺、一种或多种其他适用的工艺或它们的组合来沉积保护层128。
然而，可以对本发明的实施例进行许多变化和/或修改。在一些其他实施例中，不形成保护层128。
如图1H所示，根据一些实施例，在保护层128上方沉积抗反射层129。抗反射层129可以用于辅助后续的图案化工艺。抗反射层129可由以下材料制成或包括以下材料：含碳材料(诸如聚合物材料)、氮化物材料(诸如氮氧化硅或氮化钛)、一种或多种其他合适的材料或它们的组合。可以使用CVD工艺、旋涂工艺、喷涂工艺、一种或多种其他适用的工艺或它们的组合来沉积抗反射层129。
之后，根据一些实施例，如图1H所示，在抗反射层129上方形成掩模层130。掩模层130可以是图案化的光刻胶层。掩模层130限定将转移至导电层104和阻挡层106的图案。可以使用一种或多种光刻工艺来形成掩模层130。
之后，根据一些实施例，部分地去除抗反射层129、阻挡层106和导电层104。可以使用一种或多种蚀刻工艺来部分地去除这些层。结果，图案化导电层104并用作下部电极。掩模层130可以在一种或多种蚀刻工艺期间用作蚀刻掩模。一种或多种蚀刻工艺可以包括干蚀刻工艺、湿蚀刻工艺或它们的组合。
如图1I所示，根据一些实施例中，在一种或多种蚀刻工艺之后去除掩模层130。在一些其他实施例中，在一种或多种蚀刻工艺期间消耗掩模层130。
如图1J所示，根据一些实施例，在图1I所示的结构上方沉积介电层132。介电层132可以由以下材料制成或包括以下材料：含碳氧化硅、氧化硅、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、多孔介电材料、另一合适的低k介电材料、一种或多种其他合适的材料或它们的组合。可以使用CVD工艺、ALD工艺、PVD工艺、旋涂工艺、一种或多种其他适用的工艺或它们的组合来沉积介电层132。
之后，如图1J所示，根据一些实施例，在介电层132中形成导电结构134A、134B和134C。导电结构134A电连接至导电层104(即，下部电极)和阻挡层106。导电结构134B电连接至导电层116(即，上部电极)和阻挡层118。导电结构134C电连接至导电层110(即，中间电极)和阻挡层112。在一些实施例中，导电结构134A、134B和134C是导电通孔。
在一些实施例中，导电结构134A、134B和134C由以下材料制成或包括以下材料：铜、钨、铝、钴、钛、金、铂、一种或多种其他合适的材料或它们的组合。在一些实施例中，使用一种或多种光刻工艺和蚀刻工艺来形成暴露阻挡层106、118和112的通孔。在一些实施例中，因为阻挡层118比阻挡层112厚，防止位于阻挡层118下方的导电层116在用于形成通孔的蚀刻工艺期间受到损坏。在一些其他实施例中，通孔的一个或一些进一步暴露位于阻挡层下方的导电层。
之后，用一种或多种导电材料填充这些通孔以形成导电结构134A、134B和134C。可以使用CVD工艺、PVD工艺、电镀工艺、化学镀工艺、一种或多种其他适用的工艺或它们的组合来形成导电材料。
在一些实施例中，在形成导电材料之前形成阻挡层。阻挡层可以用于防止导电材料的金属离子扩散到介电层132中。阻挡层可以由以下材料制成或包括以下材料：氮化钛、氮化钽、一种或多种其他合适的材料或它们的组合。可以使用PVD工艺、CVD工艺、一种或多种其他适用的工艺或它们的组合来沉积阻挡层。
然而，可以对本发明的实施例进行许多变化和/或修改。在一些其他实施例中，不形成阻挡层。
如图1J所示，根据一些实施例，在介电层132上方形成导电结构136。导电结构136电连接导电结构134A和导电结构134B。在一些实施例中，导电结构136是导线。导电结构136由以下材料制成或包括以下材料：铜、钨、铝、钴、钛、金、铂、一种或多种其他合适的材料或它们的组合。形成导电结构136涉及CVD工艺、PVD工艺、电镀工艺、化学镀工艺、一种或多种其他适用的工艺或它们的组合。
在一些实施例中，在介电层的沟槽中形成导电结构136。在一些实施例中，使用双镶嵌工艺在介电层中形成导电结构136和导电结构134A、134B和134C。
在一些实施例中，导电层104、电容器介电层108和导电层110一起形成电容器C1的部分。在一些实施例中，导电层110、电容器介电层114和导电层116一起形成电容器C2的部分。在一些实施例中，电容器C1和电容器C2通过导电结构134A、136、134B和134C并联电连接在一起。
图2是根据本发明的一些实施例的半导体器件结构的电路图。在一些实施例中，图2示出图1J中的半导体器件结构的相应电路图。如图2所示，电容器C1和电容器C2并联电连接在一起。等效电容是电容器C1的电容和电容器C2的电容的总和。例如，如果电容器C1具有“A”的电容并且电容器C2具有“B”的电容，则并联电连接的电容器C1和C2的等效电容将等于“A+B”。可以实现更大的电容而不会占用太多的芯片面积。在一些实施例中，电容器C1和C2堆叠在一起。占据的管芯区域很小。通过使用晶圆上的相同区域，可以改善所获得的电容(或甚至加倍)。
在一些实施例中，电容器的电容取决于操作温度。在不同的操作温度处，相同电容器的电容可能不同。电容器具有温度系数。可以通过测量不同操作温度处的电容来获得温度系数，然后如下拟合方程：
C(T)＝CT(0)x[1+(T x AT)+T2x BT)]，
其中，“C(T)”是在给定操作温度下的比电容，“CT(0)”是操作温度为25℃时电容器的电容，“AT”是线性温度系数，并且“BT“是平方温度系数。在一些实施例中，线性温度系数(AT)远大于平方温度系数(BT)。
具有不同材料的电容器介电层可能具有不同的线性温度系数。在一些实施例中，电容器介电层是具有压缩应力的氧化物材料(诸如具有压缩应力的氧化硅)。在这些情况下，上述具有电容器介电层的电容器具有负的线性温度系数。图3A示出根据一些实施例的电容器在不同操作温度下的电容。在一些实施例中，电容器的电容随着操作温度的增加而降低。线性温度系数是负的。
在一些其他实施例中，电容器介电层是具有拉伸应力的氮化物材料(诸如具有拉伸应力的氮化硅)。在这些情况下，上述具有电容器介电层的电容器具有正的线性温度系数。图3B示出根据一些实施例的电容器在不同操作温度下的电容。在一些实施例中，电容器的电容随着操作温度的增加而增加。线性温度系数是正的。
在一些实施例中，电容器的电容取决于所施加的电压。在不同的操作电压下，相同电容器的电容可以不同。电容器具有电压系数。可以通过测量不同操作电压下的电容来获得电压系数，然后如下拟合方程：
C(V)＝CV(0)x[1+(V x AV)+V2x BV)],
其中，“C(V)”是给定操作电压下的比电容，“CV(0)”是操作电压为0伏时电容器的电容，“AV”是线性电压系数，以及“BV”是平方电压系数。
具有不同材料的电容器介电层可具有不同的平方电压系数。在一些实施例中，电容器介电层是具有压缩应力的氧化物材料(诸如具有压缩应力的氧化硅)。在这些情况下，上述具有电容器介电层的电容器具有负的平方电压系数。图4A示出根据一些实施例的电容器在不同操作电压下的电容。平方电压系数是负的。
在一些其他实施例中，电容器介电层是具有拉伸应力的氮化物材料(诸如具有拉伸应力的氮化硅)。在这些情况下，上述具有电容器介电层的电容器具有正的平方电压系数。图4B示出根据一些实施例的电容器在不同操作电压下的电容。平方电压系数是正的。
电容器介电层的材料和/或应力可以确定电容器的线性温度系数和平方电压系数。如上所述，在一些实施例中，电容器C1的电容器介电层108和电容器C2的电容器介电层114由不同的材料制成。在一些实施例中，电容器介电层108由以下材料制成或包括以下材料：具有压缩应力的氧化物材料(诸如具有压缩应力的氧化硅)以及电容器介电层114由以下材料制成或包括以下材料：具有拉伸应力的氮化物材料(诸如，具有拉伸应力的氮化硅)。因此，电容器C1具有负的线性温度系数和/或负的平方电压系数。电容器C2具有正的线性温度系数和/或正的平方电压系数。
在一些实施例中，电容器C1具有负的线性温度系数，以及电容器C2具有正的线性温度系数。电容器C1的线性温度系数与电容器C2的线性温度系数的比率是负的。类似于图3A和图3B所示的那些，电容器C1的电容可以随着操作温度增加而减小，并且电容器C2的电容可以随着操作温度增加而增加。可以增加电容器C2的电容以补偿电容器C1的电容损失。在一些其他情况下，如果操作温度降低，则可以增加电容器C1的电容以补偿电容器C2的电容损失。因此，仍然可以保持电容器C1和C2的总等效电容。即使操作条件改变，也可以保持半导体器件结构的可靠性和性能。
在一些实施例中，电容器C1具有负的平方电压系数，以及电容器C2具有正的平方电压系数。电容器C1的平方电压系数与电容器C2的平方电压系数的比率是负的。类似于图4A和图4B所示的那些，当电容器C1在给定操作电压下具有相对高的电容时，电容器C2具有相对低的电容。当电容器C1在给定的操作电压下具有相对低的电容时，电容器C2具有相对高的电容。电容器C1和C2可以在不同的操作电压下相互补偿。即使操作条件改变，也可以保持半导体器件结构的可靠性和性能。
可以对本发明的实施例作出许多改变和/或修改。在一些其他实施例中，电容器介电层114由以下材料制成或包括以下材料：具有压缩应力的氧化物材料(诸如具有压缩应力的氧化硅)以及电容器介电层108由以下材料制成或包括以下材料：具有拉伸应力的氮化物材料(诸如，具有拉伸应力的氮化硅)。因此，电容器C2具有负的线性温度系数和/或负的平方电压系数。电容器C1具有正的线性温度系数和/或正的平方电压系数。
在一些实施例中，电容器介电层108和114中的每个是单层。然而，本发明的实施例不限制于此。可以对本发明的实施例作出许多改变和/或修改。在一些实施例中，电容器介电层108和114中的至少一个具有多个子层。
图5是根据一些实施例的电容器的电容器介电层的截面图。在一些实施例中，电容器介电层108具有多个子层。在一些实施例中，电容器介电层108具有两个子层108a和108b。在一些实施例中，子层108a和108b由不同的材料制成。在一些实施例中，子层108a可由以下材料制成或包括以下材料：具有压缩应力的氧化物材料。在一些实施例中，子层108b可由以下材料制成或包括以下材料：具有拉伸应力的氮化物材料。在一些其他实施例中，子层108a可由以下材料制成或包括以下材料：具有拉伸应力的氮化物材料。在一些其他实施例中，子层108b可由以下材料制成或包括以下材料：具有压缩应力的氧化物材料。子层108a和108b可以相互补偿。因此，即使操作条件改变，也可以保持半导体器件结构的可靠性和性能。在一些其他实施例中，子层108a和108b由具有不同组分的氮氧化硅制成。例如，子层108a可以具有比子层108b更大的氮原子浓度。在一些其他实施例中，子层108a和108b由具有不同组分的氧化钽制成。
图6是根据一些实施例的电容器的电容器介电层的截面图。在一些实施例中，电容器介电层114具有包括子层114a和114b的多个子层。在一些实施例中，子层114a和114b由不同的材料制成。子层114a和114b可以相互补偿。因此，即使操作条件改变，也可以保持半导体器件结构的可靠性和性能。在一些实施例中，电容器介电层108和114两者具有多个子层。
图7是根据一些实施例的电容器的电容器介电层的截面图。在一些实施例中，图1A-图1J的电容器介电层108(或114)具有包括子层108a、108b、108c和108d的多于两个的子层。在一些实施例中，子层108a-d的两个或多个由不同的材料制成。这些子层108a-d可以相互补偿。因此，即使操作条件改变，也可以保持半导体器件结构的可靠性和性能。
可以对本发明的实施例作出许多改变和/或修改。在一些实施例中，导电层104、110和116中的一个或多个形成为具有较小的平均粒度。在一些实施例中，使用溅射工艺形成导电层104、110和116。在一些情况下，溅射功率为约2.7kW，以及操作温度为约270℃。然而，在上述工艺条件下获得的导电层104、110和116的平均粒度可以与约7.4nm一样大。为了形成具有较小平均粒度的导电层，微调工艺条件。在一些实施例中，使用较高的溅射功率和较低的操作温度来约束导电层中晶粒的生长。在一些实施例中，溅射功率增加至从约9kW至约15kW的范围内，并且操作温度降低至从约100℃至约150℃的范围内。在一些实施例中，在溅射工艺之后立即冷却导电层104、110和116。例如，在形成导电层104、110和116之后，使用水冷却系统来更加有效地冷却操作温度。由于在短时间内降低导电层104、110和116的温度，所以导电层104、110和116的晶粒生长受到限制。结果，所形成的导电层104、110和116中的每个或者一个可具有较小的平均粒度。在一些实施例中，平均粒度在从约3.5nm至约6.5nm的范围内。可以使用原子力显微镜(AFM)测量平均粒度。可能会进一步减小平均粒度。在一些实施例中，如果平均粒度减小，则电容器可具有较大的击穿电压。例如，击穿电压可以从约25V增加至从约27V至约28V的范围内。因此，由于导电层104、110和116的较小的平均粒度，半导体器件结构的可靠性和性能得到改善。在一些其他情况下，如果导电层的平均粒度大于约6.5nm，则击穿电压可能较低(诸如约25V)。
在一些实施例中，导电层的平均粒度从约7.4nm减小至约6.1nm。。相应的击穿电压从约25V增加至约27V至28V。
可以对本发明的实施例作出许多改变和/或修改。在一些实施例中，阻挡层106、112和118中的一个或多个形成为具有较小的平均粒度。在一些实施例中，使用PVD工艺形成阻挡层106、112和118。微调在PVD工艺中使用的气流，从而使得可以形成具有较小粒度的阻挡层。在一些实施例中，氮气的流量增加至例如150sccm。在一些实施例中，在形成阻挡层106、112和/或118期间不使用氩气。结果，所形成的阻挡层106、112和118中的每个或者一个可具有较小的平均粒度。在一些实施例中，平均粒度在从约0.5nm至约1.2nm的范围内。可以使用AFM测量平均粒度。在一些情况下，通过微调形成阻挡层106、112和118的工艺条件，平均粒度可从约1.78nm减小至约0.92nm。在一些实施例中，如果平均粒度减小，则阻挡层可具有更均匀的厚度。可能会减少或防止附近电容器之间的电容失配。因此半导体器件结构的可靠性和性能得到改善。在一些其他情况下，如果阻挡层的平均粒度大于约1.2nm，则附近电容器之间的电容失配可能太高。
本发明的实施例形成具有并联电连接的堆叠电容器元件的半导体器件结构。通过选择具有不同材料的电容器介电层，电容器元件可以具有不同的线性温度系数和/或平方电压系数。因此电容器元件可以在不同的操作条件下相互补偿。在不同的操作条件下(诸如在不同的操作温度和/或不同的操作电压下)，总等效电容可能仍然大致相同。即使操作条件改变，也可以保持半导体器件结构的可靠性和性能。
根据一些实施例，提供了一种半导体器件结构。半导体器件结构包括半导体衬底以及位于半导体衬底上方的第一电容器和第二电容器。第一电容器具有第一电容器介电层，以及第二电容器具有第二电容器介电层。第一电容器介电层位于第二电容器介电层和半导体衬底之间。第一电容器和第二电容器并联电连接。第一电容器具有第一线性温度系数和第一平方电压系数。第二电容器具有第二线性温度系数和第二平方电压系数。第一线性温度系数与第二线性温度系数的第一比率和第一平方电压系数与第二平方电压系数的第二比率中的一个或两个是负的。
在上述半导体器件结构中，其中，所述第一电容器介电层包括氮化物材料，以及所述第二电容器介电层包括氧化物材料。
在上述半导体器件结构中，其中，所述第一电容器介电层包括具有压缩应力的氧化物材料，以及所述第二电容器介电层包括具有拉伸应力的氮化物材料。
在上述半导体器件结构中，其中，所述第一电容器介电层和所述第二电容器介电层中的至少一个具有多个子层，并且所述子层中的至少两个由不同材料制成。
在上述半导体器件结构中，还包括：位于所述半导体衬底和所述第一电容器介电层之间的第一导电层；位于所述第一电容器介电层和所述第二电容器介电层之间的第二导电层；以及位于所述第二电容器介电层上方的第三导电层，其中，所述第一导电层、所述第二导电层和所述第三导电层中的每个用作所述第一电容器或所述第二电容器的电极。
在上述半导体器件结构中，还包括：位于所述半导体衬底和所述第一电容器介电层之间的第一导电层；位于所述第一电容器介电层和所述第二电容器介电层之间的第二导电层；以及位于所述第二电容器介电层上方的第三导电层，其中，所述第一导电层、所述第二导电层和所述第三导电层中的每个用作所述第一电容器或所述第二电容器的电极，其中，所述第一导电层、所述第二导电层和所述第三导电层中的至少一个具有在从3.5nm至6.5nm的范围内的平均粒度。
在上述半导体器件结构中，还包括：位于所述半导体衬底和所述第一电容器介电层之间的第一导电层；位于所述第一电容器介电层和所述第二电容器介电层之间的第二导电层；以及位于所述第二电容器介电层上方的第三导电层，其中，所述第一导电层、所述第二导电层和所述第三导电层中的每个用作所述第一电容器或所述第二电容器的电极，还包括：位于所述第一导电层和所述第一电容器介电层之间的第一阻挡层；位于所述第二导电层和所述第二电容器介电层之间的第二阻挡层；以及位于所述第三导电层上方的第三阻挡层。
在上述半导体器件结构中，还包括：位于所述半导体衬底和所述第一电容器介电层之间的第一导电层；位于所述第一电容器介电层和所述第二电容器介电层之间的第二导电层；以及位于所述第二电容器介电层上方的第三导电层，其中，所述第一导电层、所述第二导电层和所述第三导电层中的每个用作所述第一电容器或所述第二电容器的电极，还包括：位于所述第一导电层和所述第一电容器介电层之间的第一阻挡层；位于所述第二导电层和所述第二电容器介电层之间的第二阻挡层；以及位于所述第三导电层上方的第三阻挡层，其中，所述第一阻挡层、所述第二阻挡层和所述第三阻挡层中的至少一个具有在从0.5nm至1.2nm的范围内的平均粒度。
在上述半导体器件结构中，还包括：位于所述半导体衬底和所述第一电容器介电层之间的第一导电层；位于所述第一电容器介电层和所述第二电容器介电层之间的第二导电层；以及位于所述第二电容器介电层上方的第三导电层，其中，所述第一导电层、所述第二导电层和所述第三导电层中的每个用作所述第一电容器或所述第二电容器的电极，其中，所述第一导电层比所述第二导电层更厚。
在上述半导体器件结构中，还包括：位于所述半导体衬底和所述第一电容器介电层之间的第一导电层；位于所述第一电容器介电层和所述第二电容器介电层之间的第二导电层；以及位于所述第二电容器介电层上方的第三导电层，其中，所述第一导电层、所述第二导电层和所述第三导电层中的每个用作所述第一电容器或所述第二电容器的电极，还包括：电连接至所述第一导电层的第一导电结构；电连接至所述第二导电层的第二导电结构；以及电连接至所述第三导电层和所述第一导电结构的第三导电结构。
根据一些实施例，提供了一种半导体器件结构。该半导体器件结构包括位于半导体衬底上方的下部电极。半导体器件结构还包括位于下部电极上方的第一电容器介电层和位于第一电容器介电层上方的中间电极。该半导体器件结构还包括位于中间电极上方的第二电容器介电层。第二电容器介电层和第一电容器介电层由不同的材料制成。此外，半导体器件结构包括位于第二电容器介电层上方的上部电极。
根据一些实施例，提供了一种半导体器件结构。该半导体器件结构包括位于半导体衬底上方的下部电极。半导体器件结构还包括位于下部电极上方的第一电容器介电层和位于第一电容器介电层上方的中间电极。该半导体器件结构还包括位于中间电极上方的第二电容器介电层。第二电容器介电层和第一电容器介电层由不同的材料制成。此外，半导体器件结构包括位于第二电容器介电层上方的上部电极。下部电极、第一电容器介电层和中间电极一起形成第一电容器，以及中间电极、第二电容器介电层和上部电极一起形成第二电容器。第一电容器具有第一线性温度系数和第一平方电压系数，以及第二电容器具有第二线性温度系数和第二平方电压系数。第一线性温度系数与第二线性温度系数的第一比率和第一平方电压系数与第二平方电压系数的第二比率中的一个或两个是负的。
在上述半导体器件结构中，其中，所述第一电容器介电层具有压缩应力，以及所述第二电容器介电层具有拉伸应力。
在上述半导体器件结构中，其中，所述第一电容器介电层具有拉伸应力，以及所述第二电容器介电层具有压缩应力。
在上述半导体器件结构中，其中，所述下部电极、所述中间电极和所述上部电极中的至少一个具有在从3.5nm至6.5nm的范围内的粒度。
在上述半导体器件结构中，还包括：覆盖所述上部电极的侧壁的第一保护层；以及覆盖所述中间电极的侧壁和所述第一保护层的第二保护层。
在上述半导体器件结构中，还包括：覆盖所述上部电极的侧壁的第一保护层；以及覆盖所述中间电极的侧壁和所述第一保护层的第二保护层，其中，所述第一保护层与所述上部电极和所述第二电容器介电层直接接触。
在上述半导体器件结构中，还包括：覆盖所述上部电极的侧壁的第一保护层；以及覆盖所述中间电极的侧壁和所述第一保护层的第二保护层，其中，所述第一保护层与所述上部电极和所述第二电容器介电层直接接触，其中，所述第二保护层与所述第一电容器介电层、所述下部电极和所述第一保护层直接接触。
在上述半导体器件结构中，还包括：电连接至所述下部电极的第一导电结构；电连接至所述中间电极的第二导电结构；电连接至所述上部电极的第三导电结构；电连接至所述第一导电层和所述第三导电结构的第四导电结构。
根据一些实施例，提供了一种形成半导体器件结构的方法。该方法包括在半导体衬底上方形成下部导电层并在下部导电层上方形成第一电容器介电层。该方法还包括在第一电容器介电层上方形成中间导电层并在中间导电层上方形成第二电容器介电层。第二电容器介电层和第一电容器介电层由不同的材料制成。该方法还包括在第二电容器介电层上方形成上部导电层。下部导电层、中间导电层和上部导电层中的一个(或多个)具有在从约3.5nm至约6.5nm范围内的平均粒度。
在上述方法中，其中，使用溅射工艺形成所述下部导电层、所述中间导电层和所述上部导电层，在从100摄氏度至150摄氏度的范围内的操作温度处实施至少一个所述溅射工艺，并且所述方法还包括：在形成所述下部导电层、所述中间导电层和所述上部导电层之后立即冷却所述下部导电层、所述中间导电层和所述上部导电层。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种半导体器件结构，包括：
半导体衬底；以及
第一电容器和第二电容器，位于所述半导体衬底上方，其中：
所述第一电容器具有第一电容器介电层，
所述第二电容器具有第二电容器介电层，
所述第一电容器介电层位于所述第二电容器介电层和所述半导体衬底之间；
位于所述半导体衬底和所述第一电容器介电层之间的第一导电层；
位于所述第一电容器介电层和所述第二电容器介电层之间的第二导电层；
位于所述第二电容器介电层上方的第三导电层；
位于所述第一导电层和所述第一电容器介电层之间的第一阻挡层；
位于所述第二导电层和所述第二电容器介电层之间的第二阻挡层；
位于所述第三导电层上方的第三阻挡层；
所述第一电容器和所述第二电容器并联电连接；
所述第一电容器具有第一线性温度系数和第一平方电压系数，
所述第二电容器具有第二线性温度系数和第二平方电压系数，以及
所述第一线性温度系数与所述第二线性温度系数的第一比率和所述第一平方电压系数与所述第二平方电压系数的第二比率中的至少一个是负的，
其中，所述第一电容器介电层和所述第二电容器介电层中的每个均具有多个子层，并且所述多个子层中的至少两个层的相应的电容温度系数和平方电压系数的比率均为负，
其中，所述第三阻挡层比所述第二阻挡层厚。
2.根据权利要求1所述的半导体器件结构，其中，所述第一电容器介电层包括氮化物材料，以及所述第二电容器介电层包括氧化物材料。
3.根据权利要求1所述的半导体器件结构，其中，所述第一电容器介电层包括具有压缩应力的氧化物材料，以及所述第二电容器介电层包括具有拉伸应力的氮化物材料。
4.根据权利要求1所述的半导体器件结构，其中，所述多个子层中的所述至少两个层分别由具有压缩应力和拉伸应力的材料制成。
5.根据权利要求1所述的半导体器件结构，
其中，所述第一导电层、所述第二导电层和所述第三导电层中的每个用作所述第一电容器或所述第二电容器的电极。
6.根据权利要求5所述的半导体器件结构，其中，所述第一导电层、所述第二导电层和所述第三导电层中的至少一个具有在从3.5nm至6.5nm的范围内的平均粒度。
7.根据权利要求5所述的半导体器件结构，还包括：
第一保护层，覆盖所述第三导电层的侧壁和所述第二电容器介电层的侧壁；以及
第二保护层，覆盖所述第二导电层的侧壁和所述第一电容器介电层的侧壁。
8.根据权利要求7所述的半导体器件结构，其中，所述第一阻挡层、所述第二阻挡层和所述第三阻挡层中的至少一个具有在从0.5nm至1.2nm的范围内的平均粒度。
9.根据权利要求5所述的半导体器件结构，其中，所述第一导电层比所述第二导电层更厚。
10.根据权利要求5所述的半导体器件结构，还包括：
电连接至所述第一导电层的第一导电结构；
电连接至所述第二导电层的第二导电结构；以及
电连接至所述第三导电层和所述第一导电结构的第三导电结构。
11.一种半导体器件结构，包括：
下部电极，位于半导体衬底上方；
第一电容器介电层，位于所述下部电极上方；
中间电极，位于所述第一电容器介电层上方；
第二电容器介电层，位于所述中间电极上方，其中，所述第二电容器介电层和所述第一电容器介电层由不同材料制成；
第一阻挡层，位于所述下部电极和所述第一电容器介电层之间；
第二阻挡层，位于所述中间电极和所述第二电容器介电层之间；以及
上部电极，位于所述第二电容器介电层上方，
第三阻挡层，位于所述上部电极上，其中：
所述下部电极、所述第一电容器介电层和所述中间电极一起形成第一电容器，
所述中间电极、所述第二电容器介电层和所述上部电极一起形成第二电容器，
所述第一电容器具有第一线性温度系数和第一平方电压系数，
所述第二电容器具有第二线性温度系数和第二平方电压系数，以及
所述第一线性温度系数与所述第二线性温度系数的第一比率和所述第一平方电压系数与所述第二平方电压系数的第二比率中的至少一个是负的，
其中，所述第一电容器介电层和所述第二电容器介电层中的每个均具有多个子层，并且所述多个子层中的至少两个层的相应的电容温度系数和平方电压系数的比率均为负，
其中，所述第三阻挡层比所述第二阻挡层厚。
12.根据权利要求11所述的半导体器件结构，其中，所述第一电容器介电层具有压缩应力，以及所述第二电容器介电层具有拉伸应力。
13.根据权利要求11所述的半导体器件结构，其中，所述第一电容器介电层具有拉伸应力，以及所述第二电容器介电层具有压缩应力。
14.根据权利要求11所述的半导体器件结构，其中，所述下部电极、所述中间电极和所述上部电极中的至少一个具有在从3.5nm至6.5nm的范围内的粒度。
15.根据权利要求11所述的半导体器件结构，还包括：
覆盖所述上部电极的侧壁的第一保护层；以及
覆盖所述中间电极的侧壁和所述第一保护层的第二保护层。
16.根据权利要求15所述的半导体器件结构，其中，所述第一保护层与所述上部电极和所述第二电容器介电层直接接触。
17.根据权利要求16所述的半导体器件结构，其中，所述第二保护层与所述第一电容器介电层、所述下部电极和所述第一保护层直接接触。
18.根据权利要求11所述的半导体器件结构，还包括：
电连接至所述下部电极的第一导电结构；
电连接至所述中间电极的第二导电结构；
电连接至所述上部电极的第三导电结构；
电连接至所述第一导电层和所述第三导电结构的第四导电结构。
19.一种用于形成半导体器件结构的方法，包括：
在半导体衬底上方形成下部导电层；
在所述下部导电层上形成第一阻挡层；
在所述第一阻挡层上方形成第一电容器介电层；
在所述第一电容器介电层上方形成中间导电层；
在所述中间导电层上形成第二阻挡层；
在所述第二阻挡层上方形成第二电容器介电层，其中，所述第二电容器介电层和所述第一电容器介电层由不同的材料制成；以及
在所述第二电容器介电层上方形成上部导电层，其中，所述下部导电层、所述中间导电层和所述上部导电层中的至少一个具有在从3.5nm至6.5nm的范围内的平均粒度，
在所述上部导电层上形成第三阻挡层，其中，所述第三阻挡层比所述第二阻挡层厚，
其中，所述第一电容器介电层和所述第二电容器介电层中的每个均具有多个子层，并且所述多个子层中的至少两个层的对应的电容温度系数的比率和对应的平方电压系数的比率均为负。
20.根据权利要求19所述的用于形成半导体器件结构的方法，其中，使用溅射工艺形成所述下部导电层、所述中间导电层和所述上部导电层，在从100摄氏度至150摄氏度的范围内的操作温度处实施至少一个所述溅射工艺，并且所述方法还包括：
在形成所述下部导电层、所述中间导电层和所述上部导电层之后立即冷却所述下部导电层、所述中间导电层和所述上部导电层。
CN201811243946.5A 2017-11-21 2018-10-24 具有电容器的半导体器件的结构和形成方法 Active CN109817607B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589289P 2017-11-21 2017-11-21
US62/589,289 2017-11-21
US15/940,075 US10748986B2 (en) 2017-11-21 2018-03-29 Structure and formation method of semiconductor device with capacitors
US15/940,075 2018-03-29

Publications (2)

Publication Number Publication Date
CN109817607A CN109817607A (zh) 2019-05-28
CN109817607B true CN109817607B (zh) 2021-10-22

Family

ID=66534572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811243946.5A Active CN109817607B (zh) 2017-11-21 2018-10-24 具有电容器的半导体器件的结构和形成方法

Country Status (4)

Country Link
US (3) US10748986B2 (zh)
KR (1) KR102187709B1 (zh)
CN (1) CN109817607B (zh)
TW (1) TWI662569B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6988688B2 (ja) * 2018-05-21 2022-01-05 株式会社デンソー 半導体装置
US10615249B2 (en) * 2018-07-19 2020-04-07 Vanguard International Semiconductor Corporation Capacitor structures and methods for fabricating the same
US11049820B2 (en) * 2018-07-30 2021-06-29 Texas Instruments Incorporated Crack suppression structure for HV isolation component
CN112602192B (zh) * 2019-07-26 2023-04-07 深圳市汇顶科技股份有限公司 电容装置及其制备方法
US11171199B2 (en) * 2019-08-23 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitors with high breakdown voltage
US11374000B2 (en) * 2020-03-10 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor with lateral protrusion structure
TWI799061B (zh) * 2022-01-07 2023-04-11 力晶積成電子製造股份有限公司 電容器結構及其製造方法
US12494422B2 (en) * 2022-04-29 2025-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819155A (zh) * 2004-12-31 2006-08-16 三星电子株式会社 制造半导体器件电容器的方法和半导体器件电容器
CN101207084A (zh) * 2006-12-20 2008-06-25 东部高科股份有限公司 半导体器件及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149817B2 (ja) 1997-05-30 2001-03-26 日本電気株式会社 半導体装置およびその製造方法
US5994213A (en) * 1998-02-09 1999-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum plug process
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US7217615B1 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US6885081B2 (en) 2000-11-13 2005-04-26 Sharp Kabushiki Kaisha Semiconductor capacitor device having reduced voltage dependence
JP2002289462A (ja) * 2001-03-27 2002-10-04 Alps Electric Co Ltd 薄膜キャパシタの製造方法とその薄膜キャパシタを備えた温度補償用薄膜コンデンサ及び電子機器と電子回路
US6461914B1 (en) 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
US6858890B2 (en) * 2002-06-04 2005-02-22 Infineon Technologies Aktiengesellschaft Ferroelectric memory integrated circuit with improved reliability
KR100456697B1 (ko) * 2002-07-30 2004-11-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
US20050082592A1 (en) * 2003-10-16 2005-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Compact capacitor structure having high unit capacitance
CN100390910C (zh) 2003-12-29 2008-05-28 中芯国际集成电路制造(上海)有限公司 增加金属-绝缘体-金属电容器的单位面积电容密度的方法
US7146087B2 (en) * 2004-01-13 2006-12-05 Lionix Bv Low modal birefringent waveguides and method of fabrication
US7232774B2 (en) * 2004-01-20 2007-06-19 International Business Machines Corporation Polycrystalline silicon layer with nano-grain structure and method of manufacture
US7259090B2 (en) 2004-04-28 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Copper damascene integration scheme for improved barrier layers
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
JP2006261328A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 容量素子、半導体装置、及び容量素子の製造方法
US7365357B2 (en) 2005-07-22 2008-04-29 Translucent Inc. Strain inducing multi-layer cap
US7411270B2 (en) * 2006-04-03 2008-08-12 Freescale Semiconductor, Inc. Composite capacitor and method for forming the same
US8729666B2 (en) 2009-09-23 2014-05-20 X-Fab Semiconductor Foundries Ag Ultra-low voltage coefficient capacitors
KR20140048654A (ko) * 2012-10-16 2014-04-24 삼성전자주식회사 반도체 소자
US8901710B2 (en) * 2013-02-27 2014-12-02 International Business Machines Corporation Interdigitated capacitors with a zero quadratic voltage coefficient of capacitance or zero linear temperature coefficient of capacitance
US8933457B2 (en) * 2013-03-13 2015-01-13 Macronix International Co., Ltd. 3D memory array including crystallized channels
US8860229B1 (en) 2013-07-16 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9449898B2 (en) 2013-07-31 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having backside interconnect structure through substrate via and method of forming the same
US9520355B2 (en) 2014-01-31 2016-12-13 Wafertech. Llc Voltage and temperature independent MIM capacitors
GB201402126D0 (en) * 2014-02-07 2014-03-26 Spts Technologies Ltd Method of processing a substrate
CN104935294B (zh) 2014-03-20 2018-07-20 晶宏半导体股份有限公司 振荡器
US9466661B2 (en) 2014-10-10 2016-10-11 Globalfoundries Inc. Method of fabricating a MIM capacitor with minimal voltage coefficient and a decoupling MIM capacitor and analog/RF MIM capacitor on the same chip with high-K dielectrics
US9767951B2 (en) * 2015-07-07 2017-09-19 The Boeing Company Liquid crystal inductor enhanced with magnetic nanoparticles
US9871095B2 (en) * 2016-03-17 2018-01-16 Taiwan Semiconductor Manufacturing Company Ltd. Stacked capacitor with enhanced capacitance and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819155A (zh) * 2004-12-31 2006-08-16 三星电子株式会社 制造半导体器件电容器的方法和半导体器件电容器
CN101207084A (zh) * 2006-12-20 2008-06-25 东部高科股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US12074162B2 (en) 2024-08-27
KR20190058263A (ko) 2019-05-29
US20210313416A1 (en) 2021-10-07
US20190157378A1 (en) 2019-05-23
TWI662569B (zh) 2019-06-11
TW201926376A (zh) 2019-07-01
US20200373380A1 (en) 2020-11-26
US10748986B2 (en) 2020-08-18
US12062686B2 (en) 2024-08-13
CN109817607A (zh) 2019-05-28
KR102187709B1 (ko) 2020-12-08

Similar Documents

Publication Publication Date Title
CN109817607B (zh) 具有电容器的半导体器件的结构和形成方法
US11018297B2 (en) Memory device structure
CN105870102B (zh) 镶嵌结构的结构和形成方法
US10163753B2 (en) Method for forming interconnect structure of semiconductor device
CN111261584B (zh) 形成半导体器件的方法及半导体器件
US11670501B2 (en) Semiconductor device structure with resistive elements
CN109802034B (zh) 半导体装置及其制造方法
US9184134B2 (en) Method of manufacturing a semiconductor device structure
US7586142B2 (en) Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same
US20160260667A1 (en) Semiconductor Devices Including Conductive Features with Capping Layers and Methods of Forming the Same
US20160276272A1 (en) Semiconductor device structure and method for forming the same
CN114927463A (zh) 装置结构
US20220285210A1 (en) Semiconductor structure and manufacturing method thereof
US20240355817A1 (en) Structure and formation method of semiconductor device with capacitors
US20160204344A1 (en) Structure and formation method of memory device
US9768064B1 (en) Formation method of semiconductor device structure
US12341101B2 (en) Method for forming a semiconductor structure by diffusing manganese from a seed layer to a barrier layer
US20260040588A1 (en) Semiconductor device structure and method for forming the same
TW202525032A (zh) 金屬-絕緣體-金屬裝置結構及其形成方法
US9484252B2 (en) Integrated circuits including selectively deposited metal capping layers on copper lines and methods for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant