[go: up one dir, main page]

CN109801879A - 半导体装置以及提供半导体装置的方法 - Google Patents

半导体装置以及提供半导体装置的方法 Download PDF

Info

Publication number
CN109801879A
CN109801879A CN201811284243.7A CN201811284243A CN109801879A CN 109801879 A CN109801879 A CN 109801879A CN 201811284243 A CN201811284243 A CN 201811284243A CN 109801879 A CN109801879 A CN 109801879A
Authority
CN
China
Prior art keywords
fin
semiconductor device
annealing
multiple fin
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811284243.7A
Other languages
English (en)
Other versions
CN109801879B (zh
Inventor
洪俊九
徐康一
博尔纳·奥布拉多维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109801879A publication Critical patent/CN109801879A/zh
Application granted granted Critical
Publication of CN109801879B publication Critical patent/CN109801879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H10P76/00—
    • H10P76/4085—
    • H10P90/12—
    • H10P95/90—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

描述一种半导体装置以及提供半导体装置的方法。所述方法提供多个鳍。多个鳍中的每一个的第一部分由掩模覆盖。多个鳍中的每一个的第二部分通过掩模暴露。该方法还在高于一百摄氏度且不超过六百摄氏度的退火温度下在体积增大环境(例如氢中)执行退火。鳍中的每一个的第二部分在退火期间暴露使得鳍中的每一个的第二部分经历体积膨胀。

Description

半导体装置以及提供半导体装置的方法
相关申请的交叉引用
本申请要求2017年11月16日提交的名称为“选择性增大垂直场效应晶体管的硅鳍面积的方法(METHOD TO SELECTIVELY INCREASE SILICON FIN AREA FOR A VERTICALFIELD EFFECT TRANSISTOR)”的临时专利申请案第62/587,333号的权益，所述专利申请案指配给本申请的受让人且以引用的方式并入本文中。
技术领域
本申请涉及一种半导体装置以及提供半导体装置的方法。
背景技术
CMOS装置的趋势是减小尺寸。然而，尺寸缩小通常降低装置性能。为解决平面CMOS装置中的问题，已研发出垂直装置。垂直架构可增大装置密度且提高性能。举例来说，已研发出鳍场效应晶体管(fin field effect transistor，finFET)。相较于平面CMOS装置，FinFET可具有更佳静电或短沟道效果(short channel effect，SCE)控制。密度和有效发射器宽度(Wefff)效率与栅极长度(Lg)无关，其允许更松弛Lg用于垂直装置。由此，FinFET装置以更小尺度替代平面CMOS装置。
仍需改进垂直装置的性能。除改变Lg以外的用于提高性能的机械装置受限，这是由于这类装置的特定布局内的紧密密度。因此，垂直装置架构的研究持续进行。
发明内容
描述一种提供半导体装置的方法。所述方法提供多个鳍。多个鳍中的每一个的第一部分由掩模覆盖。多个鳍中的每一个的第二部分通过掩模暴露。方法还在体积增大环境(volume-increasing ambient)(例如氢)中执行退火。退火是在高于一百摄氏度且不超过六百摄氏度的退火温度下进行的。鳍中的每一个的第二部分在退火期间暴露使得鳍中的每一个的第二部分经历体积膨胀。
描述一种提供半导体装置的方法。所述方法包括：提供多个鳍使得所述多个鳍中的每一个的第一部分由掩模覆盖且所述多个鳍中的每一个的第二部分通过所述掩模暴露，所述多个鳍中的每一个由硅形成；以及在至少一种退火温度下在氢环境中执行退火持续退火时间，所述至少一种退火温度为至少两百摄氏度且不超过五百摄氏度，所述退火时间为至少二十秒且不超过四百秒，所述多个鳍中的每一个的所述第二部分在所述退火期间暴露使得所述多个鳍中的每一个的所述第二部分经历体积膨胀，所述第二部分为沟道区以及顶部源极/漏极区中的至少一个。
描述一种提供半导体装置。所述半导体装置包括：多个鳍，所述多个鳍中的每一个具有沟道区以及顶部源极/漏极区，所述多个鳍以及所述顶部源极/漏极区中的至少一个具有扩展面积；多个栅极，覆盖所述多个鳍的一部分；多个氧化层，存在于所述多个鳍与多个栅极之间；以及多个源极/漏极区。
该方法对鳍进行处理使得鳍鼓胀，其中鳍暴露于氢退火。换句话说，暴露部分经历体积膨胀。如果沟道面积暴露且退火，那么有效沟道宽度通过鼓胀/体积膨胀而增大。如果鳍的顶部暴露，那么鼓胀/体积增大可为顶部源极/漏极处理提供更大的体积。这可减小顶部源极/漏极侧处的寄生电阻。
附图说明
图1是描绘用于选择性地增大半导体装置中的鳍结构的一部分的体积的方法的示范性实施例的流程图。
图2A到图2B描绘制造期间的鳍结构的示范性实施例的部分。
图3A到图3B描绘制造期间的鳍结构的另一示范性实施例的部分。
图4是描绘用于在半导体装置中提供具有扩展沟道体积的finFET的方法的示范性实施例的流程图。
图5A到图7描绘制造期间的包含finFET的半导体装置的示范性实施例的部分。
图8是描绘用于在半导体装置中提供具有扩展顶部源极/漏极体积的finFET的方法的示范性实施例的流程图。
图9到图12描绘制造期间的包含finFET的半导体装置的示范性实施例的部分。
附图标号说明
100、120、150：方法；
102、104、122、124、126、128、130、132、134、136、138、140、142、144、152、154、156、158、160、162、164、166、168、170、172、174、176、178、180：步骤；
200、200A、250、250A：半导体装置；
201：半导体层；
210、210′、210A、210A′、260、260′、260A、260A′：鳍；
220、220A：掩模；
251：硅层；
252：硬掩模；
262：源极/漏极区；
264、264A、264A′：底部间隔件；
264A：介电层
266、266A：界面氧化物；
270、270A：栅极氧化物；
272、272A：金属栅极；
274、274A：顶部间隔件；
276、276A：顶部源极/漏极
280、280A：鳍场效应晶体管。
具体实施方式
示范性实施例涉及形成finFET。呈现以下描述以使本领域的普通技术人员能够制造并使用本发明，并且在专利申请案和其要求的情况中提供。对于本文所述的示范性实施例和通用原理以及特征的各种修改将容易显而易见。主要关于具体实施方案中提供的具体方法和系统来描述示范性实施例。然而，所述方法和系统也将有效地操作于其它实施方案中。
例如“示范性实施例”、“一个实施例”以及“另一实施例”的短语可以指相同或不同实施例以及多个实施例。将相对于具有某些组件的系统和/或装置描述所述实施例。然而，系统和/或装置可包含比所示更多或更少的组件，且可在不脱离本发明的范围的情况下对组件的布置和类型作出变化。还将在具有某些步骤的具体方法的上下文中描述示范性实施例。然而，方法和系统有效地操作用于具有不同和/或额外步骤的其它方法以及与示范性实施例相容的不同顺序的步骤。因此，本发明并非意图限于所示的实施例，而应符合与本文所述的原理和特征相一致的最广泛范围。
除非本文另外指示或明显与内容相矛盾，否则在描述本发明的内容中(尤其在以下权利要求书的内容中)使用术语“一(a/an)”和“所述”以及类似指示物应理解为涵盖单数以及复数。除非另外指出，否则术语“包括”、“具有”、“包含”以及“含有”应理解为开放式术语(即，意味“包含(但不限于)”)。
除非另外定义，否则本文所使用的所有技术和科学术语均具有与本发明本领域的普通技术人员通常所理解相同的含义。应注意，除非另外说明，否则本文中提供的任何和所有实例或示范性术语的使用，仅期望更好地阐明本发明，而非限制本发明的范围。另外，除非另外定义，否则不可过度解释以通常使用词典限定的所有术语。
描述一种提供半导体装置的方法。所述方法提供多个鳍。多个鳍中的每一个的第一部分由掩模覆盖。多个鳍中的每一个的第二部分通过掩模暴露。该方法还在体积增大环境(例如氢)中执行退火。退火是在高于一百摄氏度且不超过六百摄氏度的退火温度下执行的。鳍中的每一个的第二部分在退火期间暴露使得鳍中的每一个的第二部分经历体积膨胀。
图1是描绘用于在半导体装置中为组件(即鳍场效应晶体管(finFET))提供具有选择性扩展体积的鳍结构的方法100的示范性实施例的流程图。为简单起见，一些步骤可省略，以另一顺序和/或组合执行。一些步骤还可包含子步骤。另外，方法100可在已执行形成半导体装置的其它步骤之后开始。举例来说，该方法可在已提供用于鳍的半导体之后开始。图2A到图2B以及图3A到图3B分别地描绘使用方法100制造鳍结构期间的半导体装置200和半导体装置200A的示范性实施例。为简单起见，并非全部组件绘示于图2A到图3B中且图2A到图3B未按比例绘制。另外，出于解释性的目的，可放大具体层的厚度或形状。在半导体装置200和半导体装置200A的背景下描述方法100。然而，并未阻止方法100与不同的半导体装置一起使用。
通过步骤102制造且制备用于半导体装置的鳍以供用于体积增强退火(volume-enhancing anneal)。步骤102中的鳍的形成包含将较薄硬掩模提供于半导体层，例如Si上。硬掩模覆盖Si层的待形成鳍的部分且暴露Si层的待移除的部分。随后可执行蚀刻以从Si层限定鳍。另外，步骤102确保鳍的所需部分暴露以用于体积增强退火。因此，还提供退火掩模，所述掩模暴露将具有增大体积的鳍的部分。退火掩模覆盖不需要经历体积膨胀的鳍的部分。在一些实施例中，退火掩模包含用于形成鳍的硬掩模的部分。在这类实施例中，需要保护鳍的顶部免于体积增大退火(volume-increasing anneal)。在其它实施例中，硬掩模经移除且硬掩模不是退火掩模的部分。在一些这类实施例中，鳍的顶部需要具有增大的体积。其它结构，例如间隔层或其它掩模层，可形成将掩模退火的全部或部分。
图2A和图3A分别地描绘步骤102后的半导体装置200和半导体装置200A。参看图2A，鳍210已从半导体层201形成。如上文所论述，半导体层201可以是Si。需要半导体装置200的沟道体积增大。因此，鳍的侧壁需要向外弯曲，为鳍210中的每一个提供凸出截面。然而，每一鳍的顶面需要保持大体上不变。因此，掩模220暴露鳍210的侧壁。在一些实施例中，掩模220用于从下方半导体层201限定鳍210。类似地，图3A描绘已由半导体层201形成的鳍210A。然而，需要半导体装置200A在顶部源极和/或漏极(源极/漏极)附近具有鳍体积增大。需要沟道宽度保持大体上不变。因此，掩模220A覆盖鳍210A的侧壁的大部分，但暴露鳍210A的顶部。
当存在掩模220和掩模220A时，通过步骤104，使半导体装置200和半导体装置200A在体积增大环境中进行退火。用于Si鳍210和Si鳍210A的体积增大环境是氢。进行退火使得鳍210和鳍210A的所需部分经历体积膨胀。举例来说，除在氢中以外，退火可在高于一百摄氏度且不超过六百摄氏度的温度下进行。在一些实施例中，退火温度是至少两百摄氏度且不超过五百摄氏度。退火可进行持续至少十秒且不超过五百秒的退火时间。在一些实施例中，退火时间是至少二十秒且不超过四百秒。因此，鳍210和鳍210A的暴露部分鼓胀。
图2B和图3B分别地描绘执行步骤104后的半导体装置200和半导体装置200A。参看图2B，鳍210′的侧边暴露于退火。虚线指示侧壁的原始位置。因此，鳍210′的侧壁已向外凸出。因此，鳍210′在沟道区中具有凸出截面。由于鳍210′的体积增大，因此沟道宽度增大。参看图3B，鳍210A′的顶部暴露于退火。鳍210A′的顶部的原始位置也由虚线绘示。因此，鳍210A′的顶部已经历体积膨胀。因此，鳍210A′具有更大的顶部源极/漏极体积。尽管氢退火是已知的，但这类退火仅用来降低Si装置的表面粗糙度。相比于步骤104中执行的退火，这类退火可不增大经历退火的结构(例如鳍210/210A)的体积。换句话说，进行步骤104中执行的退火使得鳍210/210A的所需部分的尺寸扩展。
使用方法100，可调适鳍210和鳍210A的几何形状。通过使鳍210和鳍210A的部分选择性地暴露于氢退火，可选择性地增大鳍210和鳍210A的这些部分的体积。在所示出实施例中，鳍210′的沟道的宽度可增大。类似地，鳍210A′的顶部的尺寸可增大。因此，鳍210A′具有更大的顶部源极/漏极体积。在其它实施例中，鳍的其它和/或额外区域可暴露于退火。这些其它和/或额外区域可由此增大体积。因此，可在无需显著改变半导体装置200/200A的制造或光刻的情况下调适鳍210/210A的几何形状。
图4是描绘用于在半导体装置中提供具有扩展沟道体积的finFET的方法120的示范性实施例的流程图。为简单起见，一些步骤可包含子步骤、可省略、可以另一顺序执行和/或可组合。另外，方法120可在已执行形成半导体装置的其它步骤之后开始。图5A到图7描绘使用方法120制造finFET期间的半导体装置250的示范性实施例的部分。为简单起见，并非全部组件绘示于图5A到图7中且图5A到图7未按比例绘制。举例来说，未示出可在鳍之前形成的各种结构。另外，出于解释性目的，可放大层的厚度。为了清晰起见，仅展示晶体管的区域中形成的结构。在半导体装置250的背景下描述方法120。然而，并未阻止方法120与不同的半导体装置一起使用。
通过步骤122由硅层提供鳍。举例来说，可在下方Si层上制造介电硬掩模。硬掩模中的孔口对应于待移除的Si区域。接着蚀刻Si层，留下鳍。通过步骤124形成底部源极/漏极区。在一些实施例中，步骤124包含生成外延层，例如SiGe，以供用于源极/漏极。还通过步骤126提供底部间隔层。步骤126包含在鳍上形成具有所需高度的介电层。
图5A和图5B描绘已执行步骤126后的半导体装置250的截面图和透视图。鳍260已由下方硅层251形成。硬掩模252用于限定来自硅层251的鳍260。也已制造源极/漏极区262和底部间隔件264。
通过步骤128，半导体装置250在氢环境中退火使得沟道区的体积增大。在一些实施例中，步骤128包含在至少两百摄氏度且不超过五百摄氏度的退火温度下将半导体装置250退火至少二十秒且不超过四百秒。在一些实施例中，可在至少两百五十摄氏度的退火温度下进行退火。在一些实施例中，退火时间可为至少三十秒且不超过三百秒。在示出的实施例中，在步骤124和步骤126后执行步骤128。在其它实施例中，可在步骤126之前或在步骤124和步骤126之前执行步骤128。
图6A和图6B描绘执行步骤128之后的半导体装置250的截面图和透视图。在图6A中，通过虚线指示底部间隔件264上方的侧壁的原始位置。由硬掩模252、源极/漏极区262以及底部间隔件264覆盖的鳍260′的部分的体积未显著改变。由于氢退火，因此硅鳍260′的暴露部分的体积扩展，向外弯曲。这使得鳍260′的沟道区的体积增大。另外，如图6B中可见，鳍260′的外部区域倾向于体积扩展超过中心区域。
接着继续finFET的制造。通过步骤130提供氧化层以及导电栅极层。举例来说，可在步骤130中提供界面氧化层和栅极氧化层。另外，可沉积金属栅极。通过步骤132将氧化层和栅极层图案化成所需形状。通过步骤134提供用于鳍260′的顶部间隔层。也通过步骤136提供顶部源极和/或漏极区。在一些实施例中，步骤136包含形成外延源极/漏极层。可通过步骤138将绝缘体沉积于半导体装置250上。通过步骤140形成到顶部源极/漏极以及底部源极/漏极的接触件。可通过步骤142沉积额外介电质。可通过步骤144完成半导体装置250的制造。
图7描绘制造完成之后的半导体装置250的一部分。因此，绘示三个鳍场效应晶体管280。每一鳍场效应晶体管280包含具有扩展沟道区的鳍260′、源极/漏极区262、底部间隔件264、界面氧化物266、栅极氧化物270、金属栅极272、顶部间隔件274以及顶部源极/漏极276。
方法120以及半导体装置250可共用方法100以及半导体装置200的益处。使用方法120，已选择性地增大鳍260′的一部分的体积。更具体地说，鳍场效应晶体管280中的鳍260′的沟道区已扩展。因此，可在无需显著改变鳍260′之间的间距或无需制造鳍场效应晶体管280的方法120的情况下调适鳍场效应晶体管280的几何形状。
图8是描绘用于在半导体装置中提供具有扩展沟道体积的finFET的方法150的示范性实施例的流程图。为简单起见，一些步骤可省略、可包含子步骤、可以另一顺序执行和/或可组合。另外，方法150可在已执行形成半导体装置的其它步骤之后开始。图9到图12描绘使用方法150制造finFET期间的半导体装置250A的示范性实施例的部分。为简单起见，并非全部组件绘示于图9到图12中且图9到图12未按比例绘制。举例来说，未示出可在鳍之前形成的各种结构。另外，出于解释性目的，可放大层的厚度。为了清晰起见，仅展示晶体管的区域中形成的结构。在半导体装置250A的背景下描述方法150。然而，并未阻止方法150与不同的半导体装置一起使用。
通过步骤152由硅层提供鳍。举例来说，可在下方Si层上制造介电硬掩模。硬掩模中的孔口对应于待移除的Si区域。接着蚀刻Si层，留下鳍。通过步骤154形成底部源极/漏极区。在一些实施例中，步骤154包含生成外延层，例如SiGe，以供用于源极/漏极区。步骤152和步骤154类似于方法120的步骤122和步骤124。
图9描绘已执行步骤154之后的半导体装置250A。因此，鳍260A已由下方硅层251形成。硬掩模252用于从硅层251限定鳍260A。也已制造源极/漏极区262和底部间隔件264。
通过步骤156移除用于形成鳍260A的硬掩模252。进行这一步骤使得可在退火期间暴露鳍260A的顶面，下文论述。通过步骤158沉积底部间隔层。
接着通过步骤160使底部间隔件264A凹陷来暴露鳍260A的顶部。图10描绘执行步骤160之后的半导体装置250A。因此，底部间隔件264A已沉积且其高度已减小以允许所需量的鳍260A突出高于底部间隔件264A的顶面。
通过步骤162，半导体装置250A在氢环境中退火使得鳍260A的顶部的体积增大。在一些实施例中，步骤162包含在至少两百摄氏度且不超过五百摄氏度的退火温度下将半导体装置250A进行退火至少二十秒且不超过四百秒。在一些实施例中，可在至少两百五十摄氏度的退火温度下进行退火。在一些实施例中，退火时间可为至少三十秒且不超过三百秒。
图11描绘执行步骤162之后的半导体装置250A的截面图。通过虚线指示底部间隔件264A上方的鳍260A′的侧壁和顶部的原始位置。由源极/漏极区262以及底部间隔件264A覆盖的鳍260A′的部分的体积未显著改变。由于氢退火，因此硅鳍260A′的暴露部分的体积扩展，向外弯曲。这一凸出形状使得鳍260A′的顶部区的体积增大。
接着继续finFET的制造。底部间隔件264A比最终装置所需的更厚。因此，底部间隔件264A通过步骤164进一步凹陷。通过步骤166提供氧化层和导电栅极。举例来说，可在步骤166中提供界面氧化层和栅极氧化层。另外，可沉积金属栅极。以用于半导体装置250的类似方式来将氧化层和栅极层图案化成所需形状。然而，为达到目标长度，也需要将氧化层和栅极层从鳍260A′的顶部移除。因此，这些层通过步骤168凹陷。通过步骤170提供用于鳍260A′的顶部间隔层。还通过步骤172提供顶部源极和/或漏极区。在一些实施例中，步骤172包含形成外延源极/漏极层。可通过步骤174将绝缘体沉积于半导体装置250A上。通过步骤176形成到顶部源极/漏极和底部源极/漏极的接触件。可通过步骤178沉积额外介电质。可通过步骤180完成半导体装置250A的制造。
图12描绘制造完成之后的半导体装置250A的一部分。因此，绘示三个鳍场效应晶体管280A。每一鳍场效应晶体管280A包含具有扩展源极/漏极区的鳍260A′、源极/漏极区262、底部间隔件264A′、界面氧化物266A、栅极氧化物270A、金属栅极272A、顶部间隔件274A以及顶部源极/漏极276A。在步骤164中底部间隔件264A′已减小厚度。另外，界面氧化物266A和栅极氧化物270A以及金属栅极272A暴露鳍260A′的顶部。
方法150以及半导体装置250A可共用方法100以及半导体装置200的益处。使用方法150，已选择性地增大鳍260A′的一部分的体积。更具体地说，已扩展鳍场效应晶体管280A中的鳍260A′的顶部源极/漏极区。这为步骤172的顶部源极漏极处理提供更大的体积。因此，可减小寄生电阻。因此，可提高鳍场效应晶体管280A的性能。
已描述用于选择性地扩展半导体装置中的鳍的体积的方法和系统。已根据所绘示的示范性实施例描述方法和系统，且本领域的普通技术人员将容易地认识到实施例可变化，且任何变化将在方法和系统的精神和范围内。因此，在不脱离所附权利要求书的精神和范围的情况下，本领域的普通技术人员可以作出许多修改。

Claims (11)

1.一种提供半导体装置的方法，包括：
提供多个鳍使得所述多个鳍中的每一个的第一部分由掩模覆盖且所述多个鳍中的每一个的第二部分通过所述掩模暴露；以及
在高于一百摄氏度且不超过六百摄氏度的至少一种退火温度下在体积增大环境中执行退火，所述多个鳍中的每一个的所述第二部分在所述退火期间暴露使得所述多个鳍中的每一个的所述第二部分经历体积膨胀。
2.根据权利要求1所述的提供半导体装置的方法，其中所述体积增大环境是氢气。
3.根据权利要求2所述的提供半导体装置的方法，其中执行所述退火的步骤还包含：
执行所述退火持续至少十秒且不超过五百秒的退火时间。
4.根据权利要求3所述的提供半导体装置的方法，其中所述退火时间是至少二十秒且不超过四百秒。
5.根据权利要求2所述的提供半导体装置的方法，其中所述至少一种退火温度是至少两百摄氏度且不超过五百摄氏度。
6.根据权利要求2所述的提供半导体装置的方法，其中所述多个鳍中的每一个的所述第二部分包含沟道区使得所述沟道区在所述退火期间经历膨胀。
7.根据权利要求2所述的提供半导体装置的方法，其中所述多个鳍中的每一个的所述第二部分包含源极区域以及漏极区域中的至少一个使得所述源极区域以及所述漏极区域中的至少一个在所述退火期间经历膨胀。
8.根据权利要求2所述的提供半导体装置的方法，其中提供所述多个鳍的步骤还包含：
在半导体层上提供硬掩模，所述硬掩模暴露所述半导体层的一部分；
移除所述半导体层的暴露部分以形成所述多个鳍，所述多个鳍中的每一个具有顶面，所述硬掩模存在于所述顶面上；
在所述半导体层的移除部分上提供底部源极/漏极外延层；以及
在所述底部源极/漏极外延层上提供底部间隔件，所述底部间隔件以及所述硬掩模形成所述掩模。
9.根据权利要求2所述的提供半导体装置的方法，其中提供所述多个鳍的步骤还包含：
在半导体层上提供硬掩模，所述硬掩模暴露所述半导体层的一部分；
移除所述半导体层的暴露部分以形成所述多个鳍，所述多个鳍中的每一个具有顶面，所述硬掩模存在于所述顶面上；
移除所述硬掩模；
在所述半导体层的移除部分上提供底部源极/漏极外延层；以及
在所述底部源极/漏极外延层上提供凹陷的底部间隔件，所述凹陷的底部间隔件形成所述掩模。
10.一种提供半导体装置的方法，包括：
提供多个鳍使得所述多个鳍中的每一个的第一部分由掩模覆盖且所述多个鳍中的每一个的第二部分通过所述掩模暴露，所述多个鳍中的每一个由硅形成；以及
在至少一种退火温度下在氢环境中执行退火持续退火时间，所述至少一种退火温度为至少两百摄氏度且不超过五百摄氏度，所述退火时间为至少二十秒且不超过四百秒，所述多个鳍中的每一个的所述第二部分在所述退火期间暴露使得所述多个鳍中的每一个的所述第二部分经历体积膨胀，所述第二部分为沟道区以及顶部源极/漏极区中的至少一个。
11.一种半导体装置，包括：
多个鳍，所述多个鳍中的每一个具有沟道区以及顶部源极/漏极区，所述多个鳍以及所述顶部源极/漏极区中的至少一个具有扩展面积；
多个栅极，覆盖所述多个鳍的一部分；
多个氧化层，存在于所述多个鳍与多个栅极之间；以及
多个源极/漏极区。
CN201811284243.7A 2017-11-16 2018-10-30 半导体装置以及提供半导体装置的方法 Active CN109801879B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762587333P 2017-11-16 2017-11-16
US62/587,333 2017-11-16
US15/880,156 2018-01-25
US15/880,156 US10497719B2 (en) 2017-11-16 2018-01-25 Method for selectively increasing silicon fin area for vertical field effect transistors

Publications (2)

Publication Number Publication Date
CN109801879A true CN109801879A (zh) 2019-05-24
CN109801879B CN109801879B (zh) 2024-12-17

Family

ID=66433567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811284243.7A Active CN109801879B (zh) 2017-11-16 2018-10-30 半导体装置以及提供半导体装置的方法

Country Status (4)

Country Link
US (2) US10497719B2 (zh)
KR (2) KR102149364B1 (zh)
CN (1) CN109801879B (zh)
TW (1) TWI805636B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600695B2 (en) * 2018-05-22 2020-03-24 International Business Machines Corporation Channel strain formation in vertical transport FETS with dummy stressor materials
TWI749511B (zh) * 2020-04-08 2021-12-11 大陸商烯美科技（深圳）有限公司 石墨烯電極之製程方法及其製作裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100048027A1 (en) * 2008-08-21 2010-02-25 International Business Machines Corporation Smooth and vertical semiconductor fin structure
US20150123146A1 (en) * 2013-11-04 2015-05-07 Globalfoundries Inc. Increased space between epitaxy on adjacent fins of finfet
CN104882379A (zh) * 2014-02-28 2015-09-02 中芯国际集成电路制造(上海)有限公司 一种FinFET器件及其制造方法
US9570590B1 (en) * 2015-12-10 2017-02-14 International Business Machines Corporation Selective oxidation of buried silicon-germanium to form tensile strained silicon FinFETs

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885055B2 (en) 2003-02-04 2005-04-26 Lee Jong-Ho Double-gate FinFET device and fabricating method thereof
US7452778B2 (en) 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
US7419857B2 (en) 2005-12-20 2008-09-02 Korea Advanced Institute Of Science And Technology Method for manufacturing field effect transistor having channel consisting of silicon fins and silicon body and transistor structure manufactured thereby
CN101432852B (zh) 2006-04-26 2013-01-02 Nxp股份有限公司 非易失性存储器件
WO2009107031A1 (en) 2008-02-26 2009-09-03 Nxp B.V. Method for manufacturing semiconductor device and semiconductor device
US8987092B2 (en) 2008-04-28 2015-03-24 Spansion Llc Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges
US8101473B2 (en) * 2009-07-10 2012-01-24 Hewlett-Packard Development Company, L.P. Rounded three-dimensional germanium active channel for transistors and sensors
CN103000524B (zh) * 2011-09-13 2016-03-23 中芯国际集成电路制造(上海)有限公司 鳍型场效应晶体管及其制造方法
US8426277B2 (en) 2011-09-23 2013-04-23 United Microelectronics Corp. Semiconductor process
US9362406B2 (en) * 2012-12-12 2016-06-07 Taiwan Semiconductor Manufacturing Company Limited Faceted finFET
CN103943499B (zh) 2013-01-22 2016-08-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9263554B2 (en) * 2013-06-04 2016-02-16 International Business Machines Corporation Localized fin width scaling using a hydrogen anneal
CN105097541B (zh) * 2014-05-21 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种FinFET半导体器件以及制备方法
US9805935B2 (en) * 2015-12-31 2017-10-31 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
CN107026084B (zh) * 2016-02-02 2020-03-31 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9716086B1 (en) 2016-06-16 2017-07-25 International Business Machines Corporation Method and structure for forming buried ESD with FinFETs
US9997413B1 (en) * 2017-03-22 2018-06-12 International Business Machines Corporation Stacked vertical devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100048027A1 (en) * 2008-08-21 2010-02-25 International Business Machines Corporation Smooth and vertical semiconductor fin structure
US20150123146A1 (en) * 2013-11-04 2015-05-07 Globalfoundries Inc. Increased space between epitaxy on adjacent fins of finfet
CN104882379A (zh) * 2014-02-28 2015-09-02 中芯国际集成电路制造(上海)有限公司 一种FinFET器件及其制造方法
US9570590B1 (en) * 2015-12-10 2017-02-14 International Business Machines Corporation Selective oxidation of buried silicon-germanium to form tensile strained silicon FinFETs
US20170170079A1 (en) * 2015-12-10 2017-06-15 International Business Machines Corporation Selective oxidation of buried silicon-germanium to form tensile strained silicon finfets

Also Published As

Publication number Publication date
US20190148410A1 (en) 2019-05-16
CN109801879B (zh) 2024-12-17
KR20190056290A (ko) 2019-05-24
KR102149364B1 (ko) 2020-08-28
KR20200103586A (ko) 2020-09-02
US20200066762A1 (en) 2020-02-27
US10497719B2 (en) 2019-12-03
TWI805636B (zh) 2023-06-21
US10644031B2 (en) 2020-05-05
TW201923909A (zh) 2019-06-16
KR102198679B1 (ko) 2021-01-05

Similar Documents

Publication Publication Date Title
US9620607B2 (en) Gate all around device structure and Fin field effect transistor (FinFET) device structure
US8728885B1 (en) Methods of forming a three-dimensional semiconductor device with a nanowire channel structure
CN103022103B (zh) 半导体器件及其制造方法
US9385048B2 (en) Method of forming Fin-FET
CN106340455A (zh) 半导体元件及其制作方法
US9786502B2 (en) Method for forming fin structures for non-planar semiconductor device
US9978588B2 (en) Nitride spacer for protecting a fin-shaped field effect transistor (FinFET) device
US10256155B1 (en) Method for fabricating single diffusion break structure directly under a gate line
CN103579007A (zh) 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法
CN109801879A (zh) 半导体装置以及提供半导体装置的方法
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
US20210043517A1 (en) Semiconductor device having planar transistor and finfet
US9455135B2 (en) Method for fabricating semiconductor device
US9847423B1 (en) Semiconductor device and method for fabricating the same
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
US9196500B2 (en) Method for manufacturing semiconductor structures
US10204784B1 (en) Methods of forming features on integrated circuit products
CN105355559A (zh) 一种制备半导体器件的方法
CN105047701A (zh) 悬空栅极鳍形半导体器件制备方法
CN105990151A (zh) 一种半导体器件及其制备方法、电子装置
CN106158648B (zh) 制备Fin FET器件的方法
CN106449413A (zh) 鳍形半导体器件及其制备方法
US10164065B1 (en) Film deposition for 3D semiconductor structure
CN104779169B (zh) 一种双工作电压FinFET结构器件的制造方法
CN104576366A (zh) 多栅极晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant