[go: up one dir, main page]

CN109545811A - 堆叠式cmos图像传感器及其制作方法 - Google Patents

堆叠式cmos图像传感器及其制作方法 Download PDF

Info

Publication number
CN109545811A
CN109545811A CN201811418938.XA CN201811418938A CN109545811A CN 109545811 A CN109545811 A CN 109545811A CN 201811418938 A CN201811418938 A CN 201811418938A CN 109545811 A CN109545811 A CN 109545811A
Authority
CN
China
Prior art keywords
layer
metal layer
substrate
metal
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811418938.XA
Other languages
English (en)
Inventor
施喆天
叶菁
高喜峰
邢家明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Shanghai Co Ltd
Original Assignee
Omnivision Technologies Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Shanghai Co Ltd filed Critical Omnivision Technologies Shanghai Co Ltd
Priority to CN201811418938.XA priority Critical patent/CN109545811A/zh
Publication of CN109545811A publication Critical patent/CN109545811A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10W20/069—

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种堆叠式CMOS图像传感器及其制作方法，包括：逻辑晶圆和像素晶圆，逻辑晶圆包括第一衬底、第一介质层和第一金属层，像素晶圆包括第二衬底、第二介质层和第二金属层，第二金属层至少部分正对第一金属层；TSV孔贯穿第二金属层并暴露出第一金属层；形成互连层，互连层通过TSV孔与第一金属层和第二金属层电连接。本发明一方面减小了逻辑晶圆和像素晶圆的金属层互连的孔的横向尺寸，使晶圆上能容纳更多的TSV孔，相应地可实现更多像素单元(含光电二极管)的连接，从而有利于提高堆叠式CMOS图像传感器的像素；另一方面由TSV嵌套孔(三次开孔)简化为仅一次开孔形成的TSV孔，简化了工艺。

Description

堆叠式CMOS图像传感器及其制作方法
技术领域
本发明属于图像传感器领域，具体涉及一种堆叠式CMOS图像传感器及其制作方法。
背景技术
随着人们对高质量影像的不断追求，堆叠式CMOS图像传感器被开发出来。堆叠式CMOS图像传感器通常包括逻辑晶圆和键合在所述逻辑晶圆上的像素晶圆。相对于传统的CMOS图像传感器(包括前照式CMOS图像传感器或者背照式CMOS图像传感器)，堆战式CMOS图像传感器具有更小的芯片结构以及更快的处理速度。
TSV(Through Silicon Via，硅通孔)技术是在芯片与芯片之间、晶圆和晶圆之间制造垂直导通以实现互连的新技术，其能在三维方向使得堆叠密度更大。堆叠式CMOS图像传感器的逻辑晶圆和像素晶圆利用TSV技术，形成由三个相连通的开孔组成的TSV嵌套孔结构，通过TSV嵌套孔分别连接逻辑晶圆和像素晶圆的金属层从而实现互连，这种TSV嵌套孔结构能在很大程度上满足了金属互连的需求。
但是，发明人发现，这种TSV嵌套孔结构在实际应用中的局限性也日益突出。具体而言，TSV嵌套孔在横向上(平行于晶圆表面的方向)占用了较大面积，如此一来，一定面积的像素晶圆上能制作的TSV嵌套孔结构的数量有限，相应地需要实现金属互连的像素晶圆上的像素单元数量也受限制，进而也限制了堆叠式CMOS图像传感器向更高像素的发展。
发明内容
本发明的目的在于提供一种堆叠式CMOS图像传感器及其制作方法，以减小逻辑晶圆和像素晶圆的金属层互连的孔的横向尺寸。
本发明的又一目的在于简化堆叠式CMOS图像传感器的制作工艺。
为解决上述技术问题，本发明提供一种堆叠式CMOS图像传感器，包括：
逻辑晶圆和像素晶圆，所述逻辑晶圆包括第一衬底、位于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的多个第一金属层，所述像素晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的多个第二金属层，所述第一介质层面向所述第二介质层键合，所述第二金属层与所述第一金属层一一对应设置，且相对应的所述第二金属层至少部分正对所述第一金属层；
多个沟槽，每个所述沟槽至少贯穿部分厚度的所述第二衬底，所述沟槽与所述第二金属层交替间隔设置；
绝缘层，所述绝缘层填充于所述沟槽中；
多个TSV孔，每个所述TSV孔贯穿所述第二衬底、第二介质层、第二金属层和部分厚度的所述第一介质层，并暴露出所述第一金属层；以及，
多个互连层，每个所述互连层通过一个所述TSV孔与一个所述第一金属层和一个所述第二金属层电连接。
进一步的，多个所述第一金属层呈阵列分布，多个所述第二金属层呈阵列分布。
进一步的，多个所述沟槽相互连通，呈栅格状分布，且对应的所述第一金属层和所述第二金属层分布于由相邻多个沟槽围成的栅格的投影之内，所述TSV孔呈阵列分布。
进一步的，所述第二衬底靠近所述第二介质层的一侧间隔分布有浅槽隔离单元，所述浅槽隔离单元与所述第二金属层交替间隔设置。
进一步的，所述沟槽贯穿部分厚度的所述第二衬底并停止在所述浅槽隔离单元上。
进一步的，所述TSV孔垂直于所述逻辑晶圆和像素晶圆的截面形状是倒梯形或矩形。
本发明还提供一种堆叠式CMOS图像传感器的制作方法，包括：
提供键合后的逻辑晶圆和像素晶圆，所述逻辑晶圆包括第一衬底、位于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的多个第一金属层，所述像素晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的多个第二金属层，所述第一介质层面向所述第二介质层，所述第二金属层与所述第一金属层一一对应设置，且相对应的所述第二金属层至少部分正对所述第一金属层；
形成多个沟槽，每个所述沟槽至少贯穿部分厚度的所述第二衬底，所述沟槽与所述第二金属层交替间隔设置；
形成绝缘层，所述绝缘层填充于所述沟槽中；
形成多个TSV孔，每个所述TSV孔贯穿所述第二衬底、第二介质层、第二金属层和部分厚度的所述第一介质层，并暴露出所述第一金属层；以及，
形成多个互连层，每个所述互连层通过一个所述TSV孔与一个所述第一金属层和一个第二金属层电连接。
进一步的，多个所述第一金属层呈阵列分布，多个所述第二金属层呈阵列分布。
进一步的，多个所述沟槽相互连通，呈栅格状分布，且对应的所述第一金属层和所述第二金属层分布于由相邻多个沟槽围成的栅格的投影之内，所述TSV孔呈阵列分布。
进一步的，所述互连层为钨或者铜。
本发明提供的堆叠式CMOS图像传感器的制作方法中，所述第二金属层至少部分正对所述第一金属层，TSV孔贯穿所述第二金属层并暴露出所述第一金属层，互连层通过所述TSV孔与所述第一金属层和第二金属层纵向(即垂直于逻辑晶圆和像素晶圆表面的方向)电连接。与现有技术相比，一方面，减小了逻辑晶圆和像素晶圆的金属层互连的孔的横向尺寸，随之相邻的两TSV孔的横向间距也减小，使逻辑晶圆和像素晶圆上能容纳更多的TSV孔，从而有利于提高堆叠式CMOS图像传感器的像素；另一方面，本发明仅需一次刻蚀工艺即可形成TSV孔，简化了工艺。
附图说明
图1为一种堆叠式CMOS图像传感器的TSV嵌套孔结构的俯视图；
图2为一种堆叠式CMOS图像传感器从AA’处的剖面示意图；
图3为本发明实施例的一种堆叠式CMOS图像传感器的制作方法流程图；
图4为本发明实施例的键合后的逻辑晶圆和像素晶圆的剖面示意图；
图5-a为本发明实施例的制作沟槽后的俯视图；
图5-b为本发明实施例的制作沟槽后沿BB’处的剖面示意图；
图6-a为本发明实施例的填充绝缘层后的俯视图；
图6-b为本发明实施例的填充绝缘层后沿BB’处的剖面示意图；
图7-a为本发明实施例的形成TSV孔后的俯视图；
图7-b为本发明实施例的形成TSV孔后沿BB’处的剖面示意图；
图8-a为本发明实施例的形成互连层后的俯视图；
图8-b为本发明实施例的形成互连层后沿BB’处的剖面示意图；
其中，附图标记如下：
10-逻辑晶圆；
101-第一衬底；102-第一介质层；103-第一金属层；
20-像素晶圆；
201-第二衬底；202-第二介质层；203-第二金属层；
31-键合界面；32-键合界面；
41-第一开孔；42-第二开孔；43-第三开孔；
51-互连层；
60-逻辑晶圆；
601-第一衬底；602-第一介质层；603-第一金属层；
70-像素晶圆；
701-第二衬底；702-第二介质层；703-第二金属层；704-浅槽隔离单元；705-绝缘层；706-互连层；
81-沟槽；82-TSV孔。
具体实施方式
如背景所述，TSV嵌套孔在横向上(平行于晶圆的方向)占用了较大面积，相应地像素晶圆上的像素单元数量也受限制，限制了堆叠式CMOS图像传感器向更高像素的发展。
具体而言，如图2所示，首先，提供逻辑晶圆10及像素晶圆20，其中，所述逻辑晶圆10包括第一衬底101，形成于第一衬底101表面的第一介质层102以及嵌设于第一介质层102中的第一金属层103；所述像素晶圆20包括第二衬底201，形成于所述第二衬底201表面的第二介质层202以及嵌设于所述第二介质层202中的第二金属层203；所述第一介质层102面向所述第二介质层202键合，形成键合界面31。
如图1和图2所示，接着，执行硅刻蚀(SE，Silicon Etch)工艺，刻蚀所述第二衬底201，形成第一开孔41，所述第一开孔41暴露出部分所述第二介质层202。接着，执行深孔(DV，Deep Via)刻蚀工艺，刻蚀第一开孔41底部的所述第二介质层202和部分厚度的所述第一介质层102，形成第二开孔42，所述第二开孔42与第一开孔41连通，并暴露出部分所述第一金属层103。接着，执行沟槽刻蚀工艺(TE，Trench Etch)工艺，刻蚀第一开孔41底部的部分所述第二介质层202，形成第三开孔43，所述第三开孔43暴露出部分所述第二金属层203。
继续参考图1和图2，接着，形成互连层51，在所述第一开孔41、第二开孔42及第三开孔43组成的TSV嵌套孔中填充互连层51与所述第一金属层103和所述第二金属层203电连接。
通过上述工艺步骤便可将堆叠式CMOS图像传感器的逻辑晶圆10与像素晶圆20互连。但是，发明人发现，TSV嵌套孔在横向上(平行于晶圆的方向)占用了较大面积，相应的周期排列的相邻两TSV嵌套孔的横向间距L1也较大，例如L1≥10μm，如此一来，一定面积的像素晶圆20上能制作的TSV嵌套孔结构的数量有限，相应地需要实现金属互连的像素晶圆上的像素单元数量也受限制，进而也限制了堆叠式CMOS图像传感器向更高像素的发展。
基于上述研究，本发明实施例提供了一种堆叠式CMOS图像传感器及其制作方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种堆叠式CMOS图像传感器，如图4至图8所示，包括：
逻辑晶圆60和像素晶圆70，所述逻辑晶圆60包括第一衬底601、位于所述第一衬底601上的第一介质层602和嵌设于所述第一介质层602中的多个第一金属层603，所述像素晶圆70包括第二衬底701、位于所述第二衬底701上的第二介质层702和嵌设于所述第二介质层702中的多个第二金属层703，所述第一介质层602面向所述第二介质层702键合，所述第二金属层703与所述第一金属层603一一对应设置，且相对应的所述第二金属层703至少部分正对所述第一金属层603；
多个沟槽81，每个所述沟槽81至少贯穿部分厚度的所述第二衬底701，所述沟槽81与所述第二金属层703交替间隔设置；
绝缘层705，所述绝缘层705填充于所述沟槽81中；
多个TSV孔82，每个所述TSV孔82贯穿所述第二衬底701、第二介质层702、第二金属层703和部分厚度的所述第一介质层602，并暴露出所述第一金属层603；以及，
多个互连层706，每个所述互连层706通过一个所述TSV孔82与一个所述第一金属层603和一个所述第二金属层703电连接。
可选地，多个所述第一金属层603呈阵列分布，多个所述第二金属层703呈阵列分布。
可选地，多个所述沟槽81相互连通，呈栅格状分布，且对应的所述第一金属层603和所述第二金属层703分布于由相邻多个沟槽81围成的栅格的投影之内，所述TSV孔82呈阵列分布。
可选地，所述第二衬底701靠近所述第二介质层702的一侧间隔分布有浅槽隔离单元704，所述浅槽隔离单元704与所述第二金属层703交替间隔设置。
可选地，所述沟槽81贯穿部分厚度的所述第二衬底701并停止在所述浅槽隔离单元704上。
可选地，所述TSV孔82垂直于所述逻辑晶圆60和像素晶圆70的截面形状是倒梯形或矩形。
本发明实施例还提供了一种堆叠式CMOS图像传感器的制作方法，如图3所示，包括：
提供键合后的逻辑晶圆和像素晶圆，所述逻辑晶圆包括第一衬底、位于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的多个第一金属层，所述像素晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的多个第二金属层，所述第一介质层面向所述第二介质层，所述第二金属层与所述第一金属层一一对应设置，且相对应的所述第二金属层至少部分正对所述第一金属层；
形成多个沟槽，每个所述沟槽至少贯穿部分厚度的所述第二衬底，所述沟槽与所述第二金属层交替间隔设置；
形成绝缘层，所述绝缘层填充于所述沟槽中；
形成多个TSV孔，每个所述TSV孔贯穿所述第二衬底、第二介质层、第二金属层和部分厚度的所述第一介质层，并暴露出所述第一金属层；以及，
形成多个互连层，每个所述互连层通过一个所述TSV孔与一个所述第一金属层和一个第二金属层电连接。
下面结合图4至图8所示，详细介绍本实施例提供的一种堆叠式CMOS图像传感器的制作方法。
首先，如图4所示，提供键合后的逻辑晶圆60和像素晶圆70，所述逻辑晶圆60包括第一衬底601、位于所述第一衬底601上的第一介质层602和嵌设于所述第一介质层602中的多个第一金属层603，所述像素晶圆70包括第二衬底701、位于所述第二衬底701上的第二介质层702和嵌设于所述第二介质层702中的多个第二金属层703，所述第一介质层602面向所述第二介质层702键合，形成键合界面32，所述第二金属层703与所述第一金属层603在垂直于所述逻辑晶圆60和像素晶圆70表面的方向上一一对应设置，且相对应的所述第二金属层703至少部分正对所述第一金属层603。
进一步的，多个所述第一金属层603呈阵列分布，多个所述第二金属层703呈阵列分布。
本实施例中，第一金属层603的面积大于第二金属层703的面积，并且第二金属层703朝逻辑晶圆60的投影完全落入第一金属层603中。在本发明的其他实施例中，第一金属层603的面积也可以小于或者等于第二金属层703的面积，另外，所述第二金属层703的投影也可以部分落入第一金属层603中，只要让第二金属层703朝逻辑晶圆60的投影与第一金属层603部分重合即可。
参考图4所示，本实施例中，所述第二衬底701靠近所述第二介质层702的一侧可以间隔分布有多个浅槽隔离单元704，所述浅槽隔离单元704用于隔离相邻两侧的第二衬底701，浅槽隔离单元704与第二金属层703交替间隔设置。
接着，如图5-a和5-b所示，制作多个沟槽81，所述沟槽81至少贯穿部分所述第二衬底701，所述沟槽81与所述第二金属层703交替间隔设置。当所述第二衬底701中没有设置浅槽隔离单元704时，所述沟槽81贯穿所述第二衬底701，暴露所述第二介质层702。当所述第二衬底701中设置有浅槽隔离单元704时，所述沟槽81贯穿部分所述第二衬底701并停止在所述浅槽隔离单元704上方，即暴露所述浅槽隔离单元704的表面。
进一步的，如图5-a所示，多个所述沟槽81相互连通，呈栅格状分布，且对应的所述第一金属层603和所述第二金属层703分布于由相邻多个沟槽81围成的栅格的投影之内。本实施例中，相邻四个沟槽81例如是构成正方形栅格。
如图6-a和6-b所示，形成绝缘层705，所述绝缘层705填充于所述沟槽81中，所述绝缘层705例如为氧化硅层。本实施例中，所述绝缘层705的顶面例如是与第二衬底701的表面(此处是指背面)齐平。可通过如下工艺形成绝缘层705：首先，通过化学气相沉积工艺(CVD)形成绝缘层705，所述绝缘层705填满所述沟槽81并覆盖所述第二衬底701的背面；接着，通过化学机械研磨(CMP)工艺去除所述第二衬底701背面的绝缘层705，仅保留所述沟槽81中绝缘层705。
如图7-a和7-b所示，形成TSV孔82，所述TSV孔82贯穿所述第二衬底701、第二介质层702、第二金属层703和部分厚度的所述第一介质层602，并暴露出所述第一金属层603。本实施例中，可通过干法刻蚀工艺形成TSV孔82。
本实施例中，因沟槽81呈栅格状分布，且对应的所述第一金属层603和所述第二金属层703分布于所述沟槽81的栅格的投影之内，TSV孔82贯穿对应的所述第述第二金属层703并暴露出所述第一金属层603，所以相应的所述TSV孔82呈阵列分布。所述TSV孔82的平行于所述逻辑晶圆60和像素晶圆70的截面截面形状是方形(优选是正方形)，所述TSV孔82垂直于所述逻辑晶圆和像素晶圆的截面形状是倒梯形或矩形。
如图8-a和8-b所示，形成互连层706，所述互连层706通过所述TSV孔82与所述第一金属层603和第二金属层703电连接。所述互连层例如为钨或者铜。本实施例中，可通过电镀工艺形成互连层706。
优选地，形成TSV孔82之后，形成互连层706之前，通过化学气相沉积工艺(CVD)依次形成阻挡层和粘附层(图中未示出)，所述阻挡层覆盖所述TSV孔82的表面，互连层706的材料例如为铜时，阻挡层优选钽(Ta)，粘附层优选氮化钽(TaN)；互连层706的材料例如为钨时，阻挡层优选钛(Ti)，粘附层优选氮化钛(TiN)；所述阻挡层的作用在于防止互连层706扩散到第一衬底701中，所述粘附层的作用在于增大互连层706与所述阻挡层的粘附作用。
所述沟槽81与所述第二金属层703交替间隔设置，所述绝缘层705填充于所述沟槽81中，所述互连层706形成于贯穿所述第二金属层703的TSV孔82中，如此一来，相邻的TSV孔82之间通过绝缘层705隔离，形成相互独立的单元，防止其中任意一个TSV孔82中的互连层706发生例如扩散或其他损坏引起的对周围单元的影响。
通常，堆叠式CMOS图像传感器的像素单元包括若干光电二极管，本实施例中，一个互连层706通过一个TSV孔82将一个第二金属层703和一个第一金属层603连接起来，如此构成一个TSV孔连接单元，一个所述TSV孔连接单元连接堆叠式CMOS图像传感器中的一行或一列的光电二极管。可见，通过一个TSV孔82即可实现一个第二金属层703和一个第一金属层603的互连，相比于现有技术中由三个开孔构成的TSV嵌套孔结构，该TSV孔82的尺寸可以做的更小，由此，相邻的两TSV孔82的横向间距L2也可以做的较小，例如L2为1μm～5μm。
综上所述，所述第二金属层703至少部分正对所述第一金属层603；TSV孔82贯穿所述第二金属层703并暴露出所述第一金属层603，互连层706通过所述TSV孔82与所述第一金属层603和第二金属层703纵向(垂直于逻辑晶圆60和像素晶圆70方向)电连接，与现有技术的通过TSV嵌套孔中的互连层51分别与相互错开的第一金属层103和所述第二金属层203横向(平行于逻辑晶圆10和像素晶圆20方向)跨度电连接相比，一方面减小了逻辑晶圆和像素晶圆的金属层互连的孔的横向尺寸，随之相邻的两TSV孔的横向间距也减小，使逻辑晶圆和像素晶圆上能容纳更多的TSV孔，相应地可实现更多像素单元(含光电二极管)的电连接，从而有利于提高堆叠式CMOS图像传感器的像素；另一方面由TSV嵌套孔(三次开孔)简化为本发明的仅一次开孔形成的TSV孔，简化了工艺。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的器件而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种堆叠式CMOS图像传感器，其特征在于，包括：
逻辑晶圆和像素晶圆，所述逻辑晶圆包括第一衬底、位于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的多个第一金属层，所述像素晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的多个第二金属层，所述第一介质层面向所述第二介质层键合，所述第二金属层与所述第一金属层一一对应设置，且相对应的所述第二金属层至少部分正对所述第一金属层；
多个沟槽，每个所述沟槽至少贯穿部分厚度的所述第二衬底，所述沟槽与所述第二金属层交替间隔设置；
绝缘层，所述绝缘层填充于所述沟槽中；
多个TSV孔，每个所述TSV孔贯穿所述第二衬底、第二介质层、第二金属层和部分厚度的所述第一介质层，并暴露出所述第一金属层；以及，
多个互连层，每个所述互连层通过一个所述TSV孔与一个所述第一金属层和一个所述第二金属层电连接。
2.如权利要求1所述的一种堆叠式CMOS图像传感器，其特征在于，多个所述第一金属层呈阵列分布，多个所述第二金属层呈阵列分布。
3.如权利要求2所述的一种堆叠式CMOS图像传感器，其特征在于，
多个所述沟槽相互连通，呈栅格状分布，且对应的所述第一金属层和所述第二金属层分布于由相邻多个沟槽围成的栅格的投影之内，所述TSV孔呈阵列分布。
4.如权利要求1所述的一种堆叠式CMOS图像传感器，其特征在于，所述第二衬底靠近所述第二介质层的一侧间隔分布有浅槽隔离单元，所述浅槽隔离单元与所述第二金属层交替间隔设置。
5.如权利要求4所述的一种堆叠式CMOS图像传感器，其特征在于，所述沟槽贯穿部分厚度的所述第二衬底并停止在所述浅槽隔离单元上。
6.如权利要求1所述的一种堆叠式CMOS图像传感器，其特征在于，所述TSV孔垂直于所述逻辑晶圆和像素晶圆的截面形状是倒梯形或矩形。
7.一种堆叠式CMOS图像传感器的制作方法，其特征在于，包括：
提供键合后的逻辑晶圆和像素晶圆，所述逻辑晶圆包括第一衬底、位于所述第一衬底上的第一介质层和嵌设于所述第一介质层中的多个第一金属层，所述像素晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的多个第二金属层，所述第一介质层面向所述第二介质层，所述第二金属层与所述第一金属层一一对应设置，且相对应的所述第二金属层至少部分正对所述第一金属层；
形成多个沟槽，每个所述沟槽至少贯穿部分厚度的所述第二衬底，所述沟槽与所述第二金属层交替间隔设置；
形成绝缘层，所述绝缘层填充于所述沟槽中；
形成多个TSV孔，每个所述TSV孔贯穿所述第二衬底、第二介质层、第二金属层和部分厚度的所述第一介质层，并暴露出所述第一金属层；以及，
形成多个互连层，每个所述互连层通过一个所述TSV孔与一个所述第一金属层和一个第二金属层电连接。
8.如权利要求7所述的一种堆叠式CMOS图像传感器的制作方法，其特征在于，多个所述第一金属层呈阵列分布，多个所述第二金属层呈阵列分布。
9.如权利要求7所述的一种堆叠式CMOS图像传感器的制作方法，其特征在于，多个所述沟槽相互连通，呈栅格状分布，且对应的所述第一金属层和所述第二金属层分布于由相邻多个沟槽围成的栅格的投影之内，所述TSV孔呈阵列分布。
10.如权利要求7所述的一种堆叠式CMOS图像传感器的制作方法，其特征在于，所述互连层为钨或者铜。
CN201811418938.XA 2018-11-26 2018-11-26 堆叠式cmos图像传感器及其制作方法 Pending CN109545811A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811418938.XA CN109545811A (zh) 2018-11-26 2018-11-26 堆叠式cmos图像传感器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811418938.XA CN109545811A (zh) 2018-11-26 2018-11-26 堆叠式cmos图像传感器及其制作方法

Publications (1)

Publication Number Publication Date
CN109545811A true CN109545811A (zh) 2019-03-29

Family

ID=65849882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811418938.XA Pending CN109545811A (zh) 2018-11-26 2018-11-26 堆叠式cmos图像传感器及其制作方法

Country Status (1)

Country Link
CN (1) CN109545811A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211977A (zh) * 2019-04-30 2019-09-06 德淮半导体有限公司 三维堆栈式cis及其形成方法
CN110223997A (zh) * 2019-06-20 2019-09-10 德淮半导体有限公司 堆叠式图像传感器及其形成方法
CN112166499A (zh) * 2020-02-19 2021-01-01 深圳市汇顶科技股份有限公司 图像传感器和电子装置
CN113809066A (zh) * 2021-09-16 2021-12-17 长江存储科技有限责任公司 晶圆、晶圆结构以及晶圆的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101558483A (zh) * 2005-08-11 2009-10-14 齐普特洛尼克斯公司 三维ic方法和器件
CN101887887A (zh) * 2009-05-14 2010-11-17 国际商业机器公司 使用被接合的金属平面的3维集成结构和方法
CN103579377A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 具有堆叠配置的抬升式光电二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101558483A (zh) * 2005-08-11 2009-10-14 齐普特洛尼克斯公司 三维ic方法和器件
CN101887887A (zh) * 2009-05-14 2010-11-17 国际商业机器公司 使用被接合的金属平面的3维集成结构和方法
CN103579377A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 具有堆叠配置的抬升式光电二极管

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211977A (zh) * 2019-04-30 2019-09-06 德淮半导体有限公司 三维堆栈式cis及其形成方法
CN110211977B (zh) * 2019-04-30 2021-11-30 德淮半导体有限公司 三维堆栈式cis及其形成方法
CN110223997A (zh) * 2019-06-20 2019-09-10 德淮半导体有限公司 堆叠式图像传感器及其形成方法
CN112166499A (zh) * 2020-02-19 2021-01-01 深圳市汇顶科技股份有限公司 图像传感器和电子装置
CN113809066A (zh) * 2021-09-16 2021-12-17 长江存储科技有限责任公司 晶圆、晶圆结构以及晶圆的制造方法
CN113809066B (zh) * 2021-09-16 2023-10-24 长江存储科技有限责任公司 晶圆、晶圆结构以及晶圆的制造方法

Similar Documents

Publication Publication Date Title
US12274098B2 (en) Image sensors with light channeling reflective layers therein
CN112310134B (zh) 形成半导体器件的方法
CN109427832B (zh) 影像感应器集成芯片
TWI611513B (zh) 多維積體晶片結構與其形成方法
KR102162408B1 (ko) 양면 다중 흡수 구조물에 의한 qe 접근법
JP6388631B2 (ja) Ｂｓｉ接合能力改善のためのパッド領域下のサポート構造
CN103378111B (zh) 背照式图像传感器芯片的金属栅格及其形成方法
CN105990383B (zh) 用于降低背照式图像传感器中的串扰的复合栅格结构
JP2010536187A (ja) トレンチ分離した背面照射式薄型フォトダイオード・アレイ
US9293490B2 (en) Deep trench isolation with air-gap in backside illumination image sensor chips
JP6789653B2 (ja) 光電変換装置およびカメラ
CN109545811A (zh) 堆叠式cmos图像传感器及其制作方法
TWI697105B (zh) 一種三維有接面半導體記憶體元件及其製造方法
TW201727882A (zh) 用於背照式影像感測器的深溝槽隔離件
CN109585466A (zh) 互补式金属－氧化物－半导体影像传感器及影像传感器的形成方法
JP6338193B2 (ja) 表面照射型イメージセンサ用パッド構造及びその形成方法
CN101847643A (zh) 固态成像器件及其制造方法
CN115000100A (zh) Cmos图像传感器及其形成方法
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
TWI794728B (zh) 影像感測器結構及其形成方法
US10186541B2 (en) Semiconductor devices
CN112349740A (zh) 背照式图像传感器及其形成方法
KR102467033B1 (ko) 적층형 반도체 소자
CN115000113A (zh) 背照式图像传感器及其制作方法
CN113629087B (zh) Bsi图像传感器装置及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190329